JP4647361B2 - 半導体集積回路 - Google Patents

Description

本発明は、無線通信システムを構成する半導体集積回路において、受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうダイレクトダウンコンバージョン方式のミキサの出力側に設けられるフィルタの容量値を減らしオンチップ化する場合に適用して有効な技術に関し、例えば高周波信号処理用半導体集積回路（高周波ＩＣ）に適用して有効な技術に関する。

携帯電話機のような無線通信システムにおいては、受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうためミキサを内蔵した高周波ＩＣが用いられている。従来提案されている携帯電話機には、例えば９２５〜９６０ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）と１８０５〜１８８０ＭＨｚ帯のＤＣＳ（Digital Cellular System）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。さらに、近年においては、ＧＳＭやＤＣＳの他に例えば１９３０〜１９９０ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くのバンドに対応できるものが要求されることが考えられる。

このような複数のバンドに対応できる携帯電話機に使用される高周波ＩＣには、部品点数の低減という観点からダイレクトコンバージョン方式が有効である。受信信号と所定の周波数の発振信号を合成して周波数変換を行なうミキサの出力には、周波数の差に相当する周波数の信号成分とそれ以外の周波数の信号成分が含まれる。受信回路では、ミキサの出力側に、不用波や隣接チャンネルの信号などを除去するためロウパスフィルタが設けられている。

ダイレクトコンバージョン方式のミキサの出力信号に要求される周波数は数百ｋＨｚであるため、ミキサの出力側に設けられるロウパスフィルタには数百ｋＨｚのカットオフ周波数が必要とされる。かかるカットオフ周波数を実現するには１０００ｐＦ以上の非常に容量値の大きな容量素子が必要であるため、従来は外付け素子が用いられていた。なお、ギルバートセルを用いたミキサ出力側に設けられるロウパスフィルタを構成する容量素子として外付け素子を用いた技術としては特許文献１に記載されているものがある。
特開２００４−１０４０４０号公報

上記のようなロウパスフィルタを構成する容量素子として外付け素子を用いると部品点数が多くなる。しかも、高周波ＩＣには基本波に対して同相成分のＩ信号を復調するためのミキサと、基本波に対して直交成分のＱ信号を復調するためのミキサとを備え、それぞれのミキサの後段にロウパスフィルタを設けている。そのため、外付けの容量素子が２個必要であり、それによって部品点数がさらに多くなるとともに、それらの外付け容量を接続するための外部端子が全部で４本必要であるため、高周波ＩＣのチップサイズが大きくなり、システムの小型化を妨げる原因となっていた。

そこで、本発明者らは、ミキサの出力側のロウパスフィルタの構成の仕方として、素子数を減らすという観点から、ミキサの差動出力端子間に容量素子を接続してこの容量素子とミキサを構成する負荷抵抗とでフィルタを構成するとともに、容量素子をチップに内蔵させる技術について検討した。

しかしながら、前述したようにダイレクトコンバージョン方式のミキサの出力側に設けられるロウパスフィルタには数百ｋＨｚのカットオフ周波数が必要とされ、かかるカットオフ周波数を実現するには１０００ｐＦ以上の大きな容量素子が必要である。このような大容量値の素子をオンチップの素子で形成しようとすると、非常に大きな占有面積を必要とするため、外付け素子を用いる場合よりも高周波ＩＣのチップサイズが大きくなってしまう。

ところで、ロウパスフィルタのカットオフ周波数ｆｃは、ｆｃ＝１／（２・π・Ｃ・２Ｒ）で表わされる。この式より、フィルタを構成する抵抗の値を大きくすれば容量値を小さくできることが分かる。しかし、ミキサに流れる電流の大きさを変えずにミキサを構成する負荷抵抗の値を大きくすると、ミキサの出力のバイアス点（ＤＣレベル）が低下してミキサの出力が飽和したり次段の高利得増幅回路のダイナミックレンジが狭くなったりしてしまう。

また、高周波ＩＣでは、後述のようにミキサの後段に複数の可変利得アンプを多段に接続したなる高利得増幅回路が設けられており、ミキサの出力のバイアス点が下がるとそれに合わせて高利得増幅回路のＤＣ入力レベルを調整しなければならず、その設計変更が非常に面倒であるといった新たな問題が発生する。

一方、ミキサの出力のバイアス点の低下を回避するため、ミキサの負荷抵抗の値を大きくした分だけ電流を小さくすることが考えられる。しかし、負荷抵抗の値を大きくして電流を小さくすると、ミキサの下段の差動トランジスタに流れる電流が減少することにより、所望の雑音特性や信号歪み特性が得られなくなるという課題がある。

本発明の目的は、受信信号をダウンコンバートするミキサ回路の出力側のフィルタを構成する容量素子の値をカットオフ周波数を変えることなく小さくして、素子のオンチップ化をし易くし、これによって外付け素子を減らすことができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。

本発明の他の目的は、受信信号をダウンコンバートするミキサ回路および後段の増幅回路の特性を低下させたり大幅にチップサイズを増大させたりカットオフ周波数を変えたりすることなく、ミキサ回路の出力側のフィルタを構成する容量素子の値を小さくすることが可能な通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本発明は、受信信号と局部発振信号とを合成してダウンコンバートを行なうミキサ回路としてギルバートセル型の回路を使用し、上段差動トランジスタの負荷抵抗と差動出力端子間の容量素子とで出力から不要波を除去するロウパスフィルタを構成する。これとともに、上記負荷抵抗の値を大きくする一方、上段差動トランジスタのエミッタもしくはコレクタに電流を流し込む電流回路を設け、負荷抵抗の値を大きくすることにより減少する電流に見合う分の電流を下段差動トランジスタに流せるように構成したものである。

上記した手段によれば、負荷抵抗の値を大きくすることでミキサ回路の出力側のフィルタのカットオフ周波数を変えることなく容量値を小さくしてすることができ、それによって容量素子のオンチップ化がし易くなる。また、負荷抵抗の値を大きくすることにより減少する電流に見合う分の電流を下段差動トランジスタに流せるため、ミキサ回路および後段の増幅回路の特性を低下させることなく、容量素子を小さくすることができる。これによって、大幅にチップサイズを増大させることなくミキサ回路の出力側のフィルタを構成する容量素子をオンチップ化させることができる。

ここで、望ましくは、電流を流し込む電流回路は、電流を流し込むノードのインピーダンスよりも充分に高いインピーダンスを有する回路とする。これにより、電流を流し込む電流回路へ入力信号が漏れるのを防止することができる。高いインピーダンスを有する電流回路としては、例えばＭＯＳＦＥＴを用いたカレントミラー回路が考えられる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、受信信号をダウンコンバートするミキサ回路の出力側のフィルタを構成する容量素子の値を小さくすることができ、これによって素子のオンチップ化が容易となる。また、容量素子のオンチップ化によってシステムを構成する部品点数が減少し、システムの小型化が達成される。これとともに、容量素子のオンチップ化によって容量素子を接続するための端子およびワイヤボンディングが不用になって、製造コストの低下並びにボンディングワイヤやフレームを介した高周波信号の飛びつきによるスプリアスの発生を少なくできるという効果がある。しかも、本発明に従うと、ミキサ回路および後段の増幅回路の特性を低下させたり大幅にチップサイズを増大させたりすることなく、フィルタを構成する容量素子のオンチップ化を可能にすることができる。

以下、本発明の実施形態について図面を用いて説明する。
図１は、本発明を適用した通信用半導体集積回路装置（高周波ＩＣ）とそれを用いた無線通信システムの一例を示す。

図１に示されているように、システムは信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信すべき音声信号やデータ信号をＩ信号およびＱ信号に変換したり復調された受信Ｉ，Ｑ信号を音声信号やデータ信号に変換するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御する信号を送ったりするベースバンド回路３００などで構成される。特に制限されるものでないが、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。

高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。本発明の対象となるミキサ回路２１２ａ，２１２ｂは受信系回路ＲＸＣに設けられ、高周波の受信信号とＲＦＶＣＯ２６２からの局部発振信号を分周移相回路２１１で分周移相して生成された直交信号とを合成してダウンコンバートと直交復調を行ない、ベースバンドの受信Ｉ，Ｑ信号を生成する。本実施例の受信系回路ＲＸＣは、受信信号を直接ベースバンドの周波数帯の信号にダウンコンバートするダイレクトコンバージョン方式を採用している。

高周波ＩＣ２００の詳しい説明は後にして、まず受信側のミキサ回路２１２ａ，２１２ｂとその後段のロウパスフィルタについて説明する。図２には、ミキサ回路２１２ａ，２１２ｂとその後段のロウパスフィルタの具体的な回路例が示されている。Ｉ信号側のミキサ回路２１２ａとＱ信号側のミキサ回路２１２ｂは同一の構成であるので、一方のみ示し他方は省略してある。

図２に示されているように、この実施例のミキサ回路は、下段の差動入力部の上に上段の差動掛け算部を縦積みにしたギルバートセルと呼ばれる差動型の回路により構成されている。ミキサ回路の下段の差動入力部は、エミッタ共通接続され一対の入力差動トランジスタＱ１１，Ｑ１２と、これらのトランジスタＱ１１，Ｑ１２の各エミッタと接地点との間にそれぞれ接続されたエミッタ抵抗Ｒｅ１，Ｒｅ２と、Ｑ１１，Ｑ１２のエミッタ間に接続された抵抗Ｒｅ３とから構成されている。また、入力差動トランジスタＱ１１，Ｑ１２のベース端子には、入力高周波信号ＲＸ，／ＲＸの動作点（振幅中心電位）を与えるバイアス電圧源Ｖbiasが抵抗Ｒｉ１，Ｒｉ２を介して接続されている。

一方、この実施例のミキサ回路の上段の掛け算部は、互いにエミッタ同士が結合され上記下段差動トランジスタＱ１１，Ｑ１２の一方のトランジスタＱ１１のコレクタに接続された差動トランジスタ対Ｑ２１，Ｑ２２と、互いにエミッタ同士が結合され上記下段差動トランジスタＱ１１，Ｑ１２の他方のトランジスタＱ１２のコレクタに接続された差動トランジスタ対Ｑ２３，Ｑ２４とから構成されている。

また、上段の差動トランジスタＱ２１とＱ２３は互いにコレクタ同士が結合されて負荷抵抗としてのコレクタ抵抗Ｒｃ１を介して電源電圧Ｖｃｃ（例えば２．８Ｖ）に接続され、Ｑ２２とＱ２４のコレクタ同士も結合されて各々コレクタ抵抗Ｒｃ２を介して電源電圧Ｖｃｃに接続されている上記エミッタ抵抗Ｒｅ１，Ｒｅ２,Ｒｅ３の合成抵抗とコレクタ抵抗Ｒｃ１，Ｒｃ２との抵抗比によって回路のゲインが設定される。さらに、この実施例のミキサ回路においては、対をなすトランジスタＱ２１，Ｑ２３とＱ２２，Ｑ２４の共通コレクタがそれぞれ出力ノードＯＵＴ１，ＯＵＴ２とされ、該ノードＯＵＴ１，ＯＵＴ２間にコレクタ抵抗Ｒｃ１，Ｒｃ２と共にロウパスフィルタを構成する容量Ｃ１が接続されている。

そして、上記入力差動トランジスタＱ１１，Ｑ１２のベース端子に前段のロウノイズアンプで増幅された受信信号ＲＸが、互いに位相が１８０°ずれた差動の信号ＲＸ，／ＲＸとして入力されている。この下段入力差動トランジスタＱ１１とＱ２１のコレクタに、エミッタ結合された上段掛け算部の差動トランジスタＱ２１とＱ２２，Ｑ２３とＱ２４の共通エミッタが接続されることにより、下段差動入力部に入力された受信信号が上段掛け算部を構成するトランジスタＱ２１〜Ｑ２４エミッタから電流信号として入力される。

一方、上段のトランジスタＱ２１とＱ２４のベース端子には分周移相回路２１１からの高周波発振信号φRF1（またはφRF2）が、またトランジスタＱ２２とＱ２３のベース端子にφRF1の反転信号すなわちφRF1と位相が１８０°異なる発振信号／φRF1（または／φRF2）が入力される。φRF2はφRF1と９０°位相が異なる発振信号、／φRF2はφRF1と２７０°位相が異なる発振信号である。

そして、上記下段差動入力部のトランジスタ対Ｑ１１，Ｑ１２のベース端子に入力される受信信号ＲＸ，／ＲＸと高周波発振信号φRF1，／φRF1とが掛け算されて、その周波数差に相当する周波数成分を有する信号Ｉおよびそれと位相が１８０°異なる／Ｉ信号が、出力ノードＯＵＴ１，ＯＵＴ２から出力される。また、他方のミキサでは、受信信号ＲＸ，／ＲＸと高周波発振信号φRF2，／φRF2とが掛け算されて、その周波数差に相当する周波数成分を有する信号Ｑおよびそれと位相が１８０°異なる／Ｑ信号が出力される。

さらに、この実施例のミキサ回路においては、トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４のコレクタに電流を流し込む電流源ＣＳ１，ＣＳ２がそれぞれ設けられている。そして、上段差動トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４のコレクタ抵抗Ｒｃ１，Ｒｃ２として、それぞれ電流源ＣＳ１，ＣＳ２を設けないと仮定した場合よりも抵抗値が大きい素子が使用されている。言い換えると、抵抗値が大きい素子を使用することで減少する電流を補うために、上段差動トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４の共通コレクタに電流を流し込む電流源ＣＳ１，ＣＳ２を設けるようにしたものである。一方、出力ノードＯＵＴ１，ＯＵＴ２間に接続されているロウパスフィルタを構成する容量Ｃ１は、電流源ＣＳ１，ＣＳ２を設けないと仮定した場合よりも容量値が小さい素子が用いられている。

ここで、具体的な数値を上げて説明する。電流源ＣＳ１，ＣＳ２を設けない場合、例えばコレクタ抵抗Ｒｃ１，Ｒｃ２としてそれぞれ４５０Ωの抵抗を使用することでＲｃ１，Ｒｃ２に２ｍＡの電流が流れるようにミキサ回路が設計されていたとする。このとき、電流源ＣＳ１，ＣＳ２により流し込む電流の大きさとして例えば１ｍＡを選択した場合には、下段差動トランジスタＱ１１，Ｑ１２に流す電流の大きさを変えずにコレクタ抵抗Ｒｃ１，Ｒｃ２の抵抗値を変えるとすると、Ｒｃ１，Ｒｃ２には半分の１ｍＡの電流が流れれば良い。したがって、コレクタ抵抗Ｒｃ１，Ｒｃ２の抵抗値は２倍の９００Ωとすることができる。

一方、ロウパスフィルタのカットオフ周波数ｆｃは、ｆｃ＝１／（２・π・Ｃ・２Ｒ）で表わされる。この式の中で、本来ならばＲとすべき抵抗値を２Ｒとしているのは、本実施例の回路では差動の構成になっているためである。この式より、フィルタを構成するコレクタ抵抗Ｒｃ１，Ｒｃ２の値を上記のように２倍にすれば、出力ノードＯＵＴ１，ＯＵＴ２間の容量Ｃ１の値を半分にできることが分かる。この実施例では、電流源ＣＳ１，ＣＳ２を設けない場合、例えばＯＵＴ１，ＯＵＴ２間の容量Ｃ１として１０００ｐＦの容量を使用していたとすると、５００ｐＦとすることができる。

本発明者らが採用するプロセスでは、１０００ｐＦの容量をＭＩＭ容量で形成しようとすると約０．３ｍｍ²の大きさとなり、これを３．５ｍ×３．５ｍの半導体チップ上に形成すると、チップ面積の２．５％近くにも達する。これに対して、半分の５００ｐＦの容量でよいとすると、チップ面積の約１．２％で済む。また、容量をオンチップ化することにより外部端子数を４本減らすことできるため、容量のオンチップ化に伴うチップ面積の増加を、ほぼ１％以下に抑えることができることが分かった。

なお、フィルタを構成する容量を半減させたことにより、抵抗値が増加するとともに構成素子（ＭＯＳＦＥＴ）の数が増えるが、もともと抵抗やトランジスタは容量に比べると面積が小さい。そのため、抵抗値が大きくなったり素子数が増加したりしても相対的な面積の増加量は少なくて済むか、これらはチップ上の空いているスペースを利用して形成することができるので、チップサイズをほとんど増加させないで済む場合もある。

しかも、この実施例に従うと、コレクタ抵抗Ｒｃ１，Ｒｃ２の値を２倍にする一方でコレクタ抵抗Ｒｃ１，Ｒｃ２に流れる電流の大きさを１／２にしている。そのため、コレクタ抵抗Ｒｃ１，Ｒｃ２における電圧降下量は変わらず、ミキサの出力のバイアス点（ＤＣレベル）が低下してミキサの出力が飽和したり次段の高利得増幅回路のダイナミックレンジが狭くなったりしてしまうというようなこともない。また、コレクタ抵抗Ｒｃ１，Ｒｃ２の値を２倍にしかつ電流の大きさを１／２にしても、電流源ＣＳ１，ＣＳ２を設けたことで、ミキサの下段の差動トランジスタＱ１１，Ｑ１２に流す電流の大きさは変わらないので、エミッタ抵抗Ｒｅ１，Ｒｅ２，Ｒｅ３の抵抗値も変える必要がない。

そのため、エミッタ抵抗の抵抗値が変わったり電流が減少したりすることにより所望の雑音特性や信号歪み特性が得られなくなるという不具合も発生しないという利点がある。すなわち、ギルバートセル型のミキサ回路は、上段のコレクタ抵抗Ｒｃ１，Ｒｃ２と下段のエミッタ抵抗Ｒｅ１，Ｒｅ２，Ｒｅ３の合成抵抗との比と、電流の大きさとでゲインが決まる。従って、コレクタ抵抗Ｒｃ１，Ｒｃ２を大きくしてもゲインが変わらないようにするには、エミッタ抵抗Ｒｅ１，Ｒｅ２，Ｒｅ３の抵抗値を大きくしなければならない。しかし、エミッタ抵抗を大きくすると抵抗自身が有する熱雑音が大きくなり、回路の雑音特性が劣化するという問題が発生する。本実施例においてはコレクタ抵抗Ｒｃ１，Ｒｃ２を大きくしても、下段に流れる電流の大きさは変わらないので、エミッタ抵抗の抵抗値も変える必要がないため、上記のような問題が発生するのを回避することができる。

図３には、図２の実施例のミキサ回路のより具体的な構成例が示されている。
この実施例は、電流源ＣＳ１，ＣＳ２としてＰチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、以下ＰＭＯＳＦＥＴと称する）からなるカレントミラー回路を用いたものである。カレントミラー回路は、ゲートとドレインが結合されたいわゆるダイオード接続のＰＭＯＳＦＥＴＱ１と、該ＰＭＯＳＦＥＴ Ｑ１と直列に接続されたバイポーラ・トランジスタＱ４およびそのエミッタ抵抗Ｒ４と、ＰＭＯＳＦＥＴ Ｑ１とゲート共通接続されたＰＭＯＳＦＥＴ Ｑ２およびＱ３とから構成されている。ＰＭＯＳＦＥＴ Ｑ２とＱ３は同一サイズの素子である。そして、このＰＭＯＳＦＥＴ Ｑ２およびＱ３のドレイン端子がそれぞれミキサ回路の上段差動トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４の共通コレクタに接続されている。

バイポーラ・トランジスタＱ４はそのベース端子に定電圧Ｖｃが印加されているため定電流源として動作し、この定電流源の電流ＩｃがＰＭＯＳＦＥＴ Ｑ１に流される。そして、ＰＭＯＳＦＥＴ Ｑ１とＱ２およびＱ３とはカレントミラーを構成しているため、ＰＭＯＳＦＥＴ Ｑ２およびＱ３には、ＰＭＯＳＦＥＴ Ｑ１とのサイズ比Ｎに応じて、ＰＭＯＳＦＥＴ Ｑ１に流れる電流のＮ倍の電流が流される。例えば定電流源の電流Ｉｃを０．５ｍＡ、トランジスタのサイズ比Ｎを１：２とすると、ＰＭＯＳＦＥＴ Ｑ２およびＱ３には１ｍＡの電流が流され、これがミキサ回路の上段差動トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４の共通コレクタに流し込まれる。

図３に示されているように、ＰＭＯＳＦＥＴからなるカレントミラー回路を用いて電流を流し込むように構成した場合、ＰＭＯＳＦＥＴのインピーダンスは数ＭΩであり、上段差動トランジスタＱ２１，Ｑ２２とＱ２３，Ｑ２４の数百Ωのコレクタ抵抗Ｒｃ１，Ｒｃ２に比べてインピーダンスが充分に高い。そのため、ＰＭＯＳＦＥＴを用いて電流を流し込むようにしても回路的になんら問題はない。

図４には、第２の実施例のミキサ回路の構成例が示されている。
この実施例は、電流源ＣＳ１，ＣＳ２としてＰＭＯＳＦＥＴからなるカレントミラー回路を用いるとともに、カレントミラー回路を構成するＰＭＯＳＦＥＴ Ｑ２およびＱ３のドレイン端子をそれぞれミキサ回路の下段差動トランジスタＱ１１とＱ１２のエミッタに接続して、下段差動トランジスタＱ１１とＱ１２に直接電流を流し込むようにしたものである。この実施例のように構成しても、カレントミラー回路を構成するＰＭＯＳＦＥＴ Ｑ２およびＱ３のインピーダンスは、下段差動トランジスタＱ１１とＱ１２のエミッタ接続ノードのインピーダンスよりも充分に高いため、回路的になんら問題はない。

図５には、第３の実施例のミキサ回路の構成例が示されている。
この実施例は、電流源ＣＳ１，ＣＳ２として、電源電圧端子と下段差動トランジスタＱ１１とＱ１２のエミッタとの間に接続された抵抗Ｒ１，Ｒ２を用い、抵抗Ｒ１，Ｒ２によって電流を流し込むようにしたものである。この抵抗Ｒ１，Ｒ２の値の好適な範囲は、数百〜数ｋΩである。電源電圧端子と下段差動トランジスタＱ１１とＱ１２のエミッタとの抵抗Ｒ１，Ｒ２を設け、その抵抗値を数百〜数ｋΩのような範囲に設定することにより、抵抗Ｒ１，Ｒ２のインピーダンスを下段差動トランジスタＱ１１とＱ１２のエミッタ接続ノードのインピーダンスよりも高くすることができるため、回路的になんら問題は生じない。

しかも、ＰＭＯＳＦＥＴを用いるとＭＯＳＦＥＴ自身が発生する雑音が、抵抗が発生する雑音よりも大きいため、ミキサ回路全体としての雑音特性は、抵抗を用いる本実施例の方が良好となる。ただし、電流源としてのインピーダンスは、抵抗を用いた図５の実施例よりもＰＭＯＳＦＥＴを用いた図４の実施例の方が高いため、信号電流損失の点では図４の実施例の方が良い結果は得られるが、図５の実施例であってもそれほど問題はない。以下その理由を、図６〜図８を用いて説明する。

例えば、電流源として抵抗を用いた図５の実施例のミキサ回路において、抵抗Ｒ１，Ｒ２を設けることにより信号電流がどの程度損失するか検証する。上段差動トランジスタＱ２１とＱ２４がオンしているときの等価回路を示すと、図６のようになる。この回路は対称であるので、そのうち左側半分の回路部分に着目して考える。すると、図７のように、左側半分の回路の上側のトランジスタＱ２１はベース接地で、また下側のトランジスタＱ１１は抵抗ＲEを有するエミッタ接地で動作することが分かる。ここで、図７の回路を交流等価回路で表わすと、図８のようになる。下側のトランジスタＱ１１のエミッタ抵抗ＲEは、数１０Ωであり、数百〜数ｋΩの抵抗Ｒ１，Ｒ２よりも小さい。

図７のベース接地トランジスタＱ２１のエミッタから見たインピーダンスは、図８に示されているように"ｒｅ"である。また、入力Ｖnにより生じる信号電流ｇｍ1・ｖ1は"ｒｅ"と電流源の等価抵抗Ｒinjとに分流される。このうちＲinj側に流れる電流が損失電流Ｉlossであり、その比率はｒｅ／（Ｒinj＋ｒｅ）である。ベース接地トランジスタＱ２１のエミッタから見たインピーダンス"ｒｅ"は、次式
ｒｅ＝α／ｇｍ＝（１／ｇｍ）・β／（１＋β）
で表わされる。ここで、β＝ｈfe＝２５０、ベース接地のトランジスタのコレクタ電流を１ｍＡ、ベース電圧を２６ｍＶとすると、ｇｍ＝１ｍＡ／２６ｍＶである。よって、上式より、
ｒｅ＝２６×２５０／（１＋２５０）＝２５．９Ω
が得られる。故に、等価抵抗Ｒinjを１．８ｋΩ（＝１８００Ω）とすると、損失電流Ｉlossは、
Ｉloss＝ｒｅ／（Ｒinj＋ｒｅ）
＝２５．９／（１８００＋２５．９）＝０．０１４２
となり、全信号電流ｇｍ1・ｖ1の１．４％に過ぎず、極めて少ないことが分かる。

最後に、図１の高周波ＩＣ２００のより詳細な説明を行なう。この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、受信側には、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ４２０ａ，４２０ｂと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ４２０ｃと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ４２０ｄとが設けられている。

受信系回路ＲＸＣは、ＧＳＭ、ＤＣＳ、ＰＣＳの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃ，２１０ｄと、後述の高周波発振回路（ＲＦＶＣＯ）２６２で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃ，２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることで復調およびダウンコンバートを行なう前記実施例のように構成されたミキサ２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプのゲインを制御したり入力ＤＣオフセットをキャンセルするためのゲイン制御&キャリブレーション回路２１３などからなる。

高利得増幅部２２０Ａは、複数の利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数の利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３とが交互に直列形態に接続され、最終段にアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を増幅してベースバンド回路３００へ出力する。

ゲイン制御&キャリブレーション回路２１３は、各利得制御アンプＰＧＡ１１〜１３，ＰＧＡ２１〜２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜１３，ＰＧＡ２１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してキャリブレーション動作を行なわせる制御回路などから構成される。

制御系回路ＣＴＣには、チップ全体を制御する制御回路（コントロールロジック）２６０と、基準となる発振信号φref を生成する基準発振回路（ＤＣＸＯ）２６１、周波数変換用の高周波発振信号φRFを生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２６２、該高周波発振回路（ＲＦＶＣＯ）２６２と共にＰＬＬ回路を構成するＲＦシンセサイザ２６３、ＲＦＶＣＯ２６２により生成された発振信号φRF を分周して送信信号の変調および第１段階のアップコンバージョンに必要な中間周波数の信号φIFを生成する分周回路２６４、発振信号φRF を分周して送信用ＰＬＬ回路のフィードバック信号の周波数変換に必要な信号を生成する分周回路２６５，２６６やモード切替えスイッチＳＷ１，ＳＷ２などが設けられている。

スイッチＳＷ１，ＳＷ２は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するもので、これらのスイッチＳＷ１，ＳＷ２は制御回路２６０からの信号によって制御される。基準発振信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６１には外付けの水晶振動子が接続される。

ＲＸ−ＰＬＬ回路のＲＦＶＣＯ２６２の発振周波数は、受信モードと送信モードとで異なる値に設定される。受信モードでは、ＲＦＶＣＯ２６２の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３４７６〜３５７６ＭＨｚに、ＧＳＭ９００の場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、ＧＳＭの場合はこれが分周回路２６４で１／２に分周され、またＤＣＳとＰＣＳの場合はそのまま分周移相回路２１１へ供給されて分周と位相シフトがなされて直交信号としてミキサ２１２ａ，２１２ｂに供給される。

ＲＦＶＣＯ２６２やＴＸＶＣＯ２４０は、ＬＣ共振型発振回路などで構成され、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられ、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。なお、ＲＦＶＣＯ２６２は、ＲＦシンセサイザ２６３内のループフィルタまたＴＸＶＣＯ２４０はループフィルタ２３７からの制御電圧によって、それぞれ内部の可変容量素子の容量値が変化され、発振周波数が連続的に変化される。

ＲＦシンセサイザ２６３は、ＲＦＶＣＯ２６２の発振信号φRFを分周する可変分周回路や、２６ＭＨｚのような基準発振信号φrefを生成する基準発振回路（ＤＣＸＯ）２６１により生成された基準発振信号φrefと前記可変分周回路で分周された信号の位相差を検出する位相比較回路、検出された位相差に応じた電流を生成し出力するチャージポンプ、該チャージポンプから出力される検出位相差に応じた電圧を生成するループフィルタを備え、該ループフィルタで平滑された電圧が発振制御電圧Ｖｔとして前記ＲＸＶＣＯ２６２にフィードバックされＶｔに応じた周波数で発振するように構成される。

この実施例の高周波ＩＣ２００においては、前記ＲＦシンセサイザ２６３内の可変分周回路の分周比を設定するため、設定周波数を示すチャネル情報と、使用バンドがＧＳＭ８５０かＧＳＭ９００かＤＣＳかＰＣＳかを示すバンド情報と、送信か受信かを示すモード情報と、ＩＦ用分周器２６４に設定する分周比設定情報とが外部から供給され、これらの情報に基づいて内部で可変分周回路の分周比を算出し設定するようになっている。チャネル情報は、例えば送信周波数または受信周波数を１００ｋＨｚで割った値としてベースバンド回路３００から入力される。

制御回路２６０には、ベースバンド回路３００から同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、データ信号ＳＤＡＴＡに含まれるコマンドに応じてチップ内部の制御信号を生成する。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。

送信系回路ＴＸＣは、ＲＦＶＣＯ２６２により生成された発振信号φRF を分周回路２６４で分周して生成した例えば１６０ＭＨｚのような中間周波数の信号φIFをさらに２分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂ、変調された信号を合成する加算器２３４、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φTXをカプラ２８０ａ，２８０ｂ等で抽出しアッテネータＡＴＴで減衰したフィードバック信号と前記高周波発振回路（ＲＦＶＣＯ）２６１で生成された高周波発振信号φRFを分周した信号φRF’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するダウンコンバートミキサ２３５、該ミキサ２３５の出力と前記加算器２３４で合成された信号TXIFとを比較して位相差を検出する位相比較器２３６、該位相検出器２３６の出力に応じた電圧を生成するループフィルタ２３７、送信用発振回路（ＴＸＶＣＯ）２４０の出力を分周してＧＳＭの送信信号とする分周回路２３８、送信出力用バッファ回路２３９ａ，２３９ｂなどから構成されている。

この実施例の送信系回路は、送信Ｉ，Ｑ信号を中間周波数の搬送波で直交変調するとともに、ＴＸＶＣＯ２４０の出力側からの帰還信号をＲＦＶＣＯ２６２の高周波発振信号φRFを分周した 信号φRF’とミキシングすることで周波数差に相当する中間周波数の信号にダウンコンバートした後、該信号と上記直交変調後の信号とを位相比較して位相差に応じてＴＸＶＣＯ２４０を制御するオフセットＰＬＬ方式を採用している。

本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波発振回路２６１の発振信号の周波数φRFを使用バンドおよびチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ１，ＳＷ２を切り替えることで、受信系回路ＲＸＣや受信系回路ＴＸＣに供給される発振信号の周波数が変更されることによって送受信の周波数の切り替えが行なわれる。

また、ダウンコンバート用のミキサ２３５の出力は、ＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給される。そして、そのパスを切り替えるためにスイッチＳＷ３，ＳＷ４が設けられている。ＧＳＭモードのときの信号パスには、バッファＢＦＦ１とロウパスフィルタＳＬＰＦ１とバッファＢＦＦ２とが設けられている。また、ＥＤＧＥモードのときの信号パスには、可変利得アンプＭＶＧＡとロウパスフィルタＭＬＰＦ２とリミッタＬＩＭ２とロウパスフィルタＬＰＦ３とが設けられている。

また、ミキサ２３５の出力をＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給するのに応じて、ミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された中間周波数の送信信号を位相比較器２３６へ供給するパスを切り替えるスイッチＳＷ５が設けられ、ＥＤＧＥモードのときは送信信号がリミッタＬＩＭ１とロウパスフィルタＬＰＦ４を通して位相比較器２３６へ供給される。

さらに、この実施例の送信系回路ＴＸＣにおいては、ＥＤＧＥモードの際の振幅制御のために前記ダウンコンバートミキサ２３５の出力と変調用ミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された送信信号とを比較して振幅差を検出する振幅比較回路２４４、該振幅比較回路２４４の出力を帯域制限するループフィルタ２４５、帯域制限された信号を増幅する可変利得アンプ（ＩＶＧＡ）２４６、増幅された振幅制御ループの電圧を電流に変換する電圧−電流変換回路２４７、レベル変換回路２４８、電流を電圧に変換するフィルタ２４９などからなる振幅制御ループが設けられており、位相変調と並行して振幅変調を行なえるように構成されている。

ＧＳＭモードのときは、振幅制御ループのフォワードパス上の振幅比較回路２４４、可変利得アンプ２４６、電圧−電流変換回路２４７、レベル変換回路２４８は非動作状態にされる。振幅ループの出力はパワーモジュール４３０内の電源電圧Ｖｄｄの制御回路４３１に供給され、パワーアンプ４３１ａ，４３１ｂの電源電圧を制御して出力電力が所望のレベルになるように制御できるようになっている。パワーアンプ４３１ａはＧＳＭ系の信号の増幅アンプ、パワーアンプ４３１ｂはＤＣＳとＰＣＳ系の信号の増幅アンプである。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば前記実施例においては、ミキサ回路の負荷抵抗を２倍にして１／２に減った電流に相当する電流を流し込む電流源を設けているが、抵抗値は２倍に限定されず、１．５倍あるいは３倍など任意の値をとることができる。また、ミキサ回路２１２ａ，２１２ｂを構成する下段差動トランジスタＱ１１，Ｑ１２のエミッタ間に抵抗Ｒｅ３を設けているが、このエミッタ間抵抗は省略しても良い。エミッタ間抵抗Ｒｅ３を設けることにより、ミキサ回路のゲインの調整が容易になる。なお、Ｑ１１，Ｑ１２のエミッタと接地点との間の抵抗Ｒｅ１，Ｒｅ２の代わりに、定電流源として動作するトランジスタを設けるようにしても良い。

さらに、実施例においては、バイポーラ・トランジスタからなるミキサ回路の例を示したが、本発明はバイポーラ・トランジスタの代わりにＭＯＳＦＥＴを用いたミキサ回路にも適用することができる。また、電流を注入するカレントミラー回路もＰＭＯＳＦＥＴの代わりにバイポーラ・トランジスタを用いたカレントミラー回路であっても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳとＰＣＳの３つの通信方式による通信が可能な携帯電話機の無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでない。例えばＣＤＭＡ方式の携帯電話機あるいは無線ＬＡＮやブルートゥースと呼ばれる無線通信システムを構成する高周波ＩＣに対しても本発明を適用することができる。

本発明を適用した通信用半導体集積回路装置（高周波ＩＣ）とそれを用いた無線通信システムの一例を示すブロック図である。 本発明を適用した高周波ＩＣの受信系回路におけるミキサ回路の第１の実施例を示す回路図である。 第１の実施例のミキサ回路のより具体的な回路構成を示す回路図である。 高周波ＩＣの受信系回路におけるミキサ回路の第２の実施例を示す回路図である。 高周波ＩＣの受信系回路におけるミキサ回路の第３の実施例を示す回路図である。 図５の実施例のミキサ回路において、上段差動トランジスタＱ２１とＱ２４がオンしているときの等価回路を示す回路図である。 図６の等価回路の左側半分の回路を示す回路図である。 図７の回路を交流等価回路で表わしたものを示す回路図である。

符号の説明

２００ 高周波ＩＣ
２１０ａ〜２１０ｄ ロウノイズアンプ
２１１ 分周移相回路
２１２ａ，２１２ｂ 復調用ミキサ回路
２２０Ａ，２２０Ｂ 高利得増幅部
２３３ 変調用ミキサ
２４０ 送信用発振回路（ＴＸＶＣＯ）
２６０ 制御回路
２６１ 基準発振回路
２６２ 高周波発振回路（ＲＦＶＣＯ）
２６３ ＲＦＰＬＬ用シンセサイザ回路
２６４ ＩＦ用分周回路
３００ ベースバンド回路
４００ 送受信用アンテナ
４１０ 送受信切り替え用のスイッチ
４２０ａ〜４２０ｄ 高周波フィルタ
４３０ 高周波電力増幅回路

Claims (18)

1. 直流電流と第１の周波数の入力信号に応じた交流電流とが流される第１トランジスタと、該第１トランジスタのコレクタまたはドレインの出力電流がエミッタまたはソースに入力され制御端子に第２の周波数の信号が印加され、前記第１の周波数の入力信号と第２の周波数の信号とを合成した信号をコレクタまたはドレインより出力する第２トランジスタと、該第２トランジスタのコレクタまたはドレインに接続された負荷抵抗および容量素子からなるロウパスフィルタとを備えた半導体集積回路であって、
   前記負荷抵抗を通さずに前記第１トランジスタの前記直流電流の一部を流し込む電流注入回路を備え、前記負荷抵抗および容量素子が前記第１トランジスタおよび前記第２トランジスタと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
2. 前記電流注入回路は所定の電流を流す定電流源であり、前記負荷抵抗は動作電源電圧端子と前記第２トランジスタのコレクタまたはドレインとの間に接続され、前記定電流源は前記負荷抵抗と並列に前記動作電源電圧端子と前記第２トランジスタのコレクタまたドレインとの間に接続されていることを特徴とする請求項１に記載の半導体集積回路。
3. 前記電流注入回路は所定の電流を流す定電流源であり、前記負荷抵抗は動作電源電圧端子と前記第２トランジスタのコレクタまたはドレインとの間に接続され、前記定電流源は前記動作電源電圧端子と前記第１トランジスタのコレクタまたはドレインとの間に接続されていることを特徴とする請求項１に記載の半導体集積回路。
4. 前記電流注入回路は所定の電流を流すカレントミラー回路であることを特徴とする請求
   項２または３に記載の半導体集積回路。
5. 前記負荷抵抗は動作電源電圧端子と前記第２トランジスタのコレクタまたはドレインとの間に接続され、前記動作電源電圧端子と前記第１トランジスタのコレクタまたはドレインとの間に前記電流注入回路としての抵抗が接続されていることを特徴とする請求項１に記載の半導体集積回路。
6. 直流電流と第１の周波数の差動入力信号に応じた交流電流とが流される第１トランジスタ対と、該第１トランジスタ対のコレクタまたはドレインの出力電流がそれぞれ共通エミッタまたは共通ソースに入力され制御端子に第２の周波数の差動信号が印加され、前記第１の周波数の差動入力信号と第２ の周波数の差動信号とを合成した差動信号をコレクまたはドレインより出力する第２トランジスタ対および第３トランジスタ対と、該第２トランジスタ対および第３トランジスタ対の一方の共通コレクタまたは共通ドレインに接続された第１負荷抵抗および前記第２トランジスタ対および第３トランジスタ対の他方の共通コレクタまたは共通ドレインに接続された第２負荷抵抗と前記一方の共通コレクタまたは共通ドレインと前記他方の共通コレクタまたは共通ドレインとの間に接続された容量素子からなるロウパスフィルタとを備えた半導体集積回路であって、
   前記第１および第２負荷抵抗を通さずに前記第１トランジスタ対の直流電流の一部を流し込む電流注入回路を備え、前記第１および第２負荷抵抗並びに前記容量素子が前記第１〜第３トランジスタ対と同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
7. 前記第１の周波数の差動入力信号は受信信号であり、前記第２の周波数の差動信号は発振回路からの発振信号であり、前記受信信号の周波数と前記発振信号の周波数との差に相当する周波数成分を含む信号を出力することを特徴とする請求項６に記載の半導体集積回路。
8. 前記第２トランジスタ対の各トランジスタの制御端子には互いに位相が１８０°異なる第１差動発振信号が入力され、前記第３トランジスタ対の各トランジスタの制御端子には前記第１差動発振信号と位相が９０°ずれ互いに位相が１８０°異なる第２差動発振信号が入力されることを特徴とする請求項７に記載の半導体集積回路。
9. 前記電流注入回路は所定の電流を流すカレントミラー回路であることを特徴とする請求項６〜８のいずれかに記載の半導体集積回路。
10. 前記電流注入回路は、動作電源電圧端子と前記第１トランジスタ対の各トランジスタのコレクタまたはドレインとの間にそれぞれ接続された抵抗素子からなることを特徴とする請求項６〜８のいずれかに記載の半導体集積回路。
11. 第１のバイポーラトランジスタと、
    前記第１のバイポーラトランジスタのコレクタとそのエミッタが電気的に接続された第２のバイポーラトランジスタと、
    電源と、
    前記第２のバイポーラトランジスタのコレクタと前記電源に電気的に接続された抵抗素子と、
    前記第２のバイポーラトランジスタの前記コレクタと電気的に接続された容量素子と、
    前記電源と前記第２のバイポーラトランジスタの前記コレクタとの間に電気的に接続された電流注入回路を含み、
    前記第１のバイポーラトランジスタのベースには第１の周波数を有する第１の高周波信号が入力され、
    前記第２のバイポーラトランジスタのベースには、前記第１の周波数と異なる第２の周波数を有する第２の高周波信号が入力され、
    前記第１のバイポーラトランジスタと前記第２のバイポーラトランジスタとは無線通信用のミキサ回路を構成し、
    前記第１および第２の高周波信号を合成し、周波数変換した信号が前記第２のバイポーラトランジスタの前記コレクタから出力され、
    前記抵抗素子および前記容量素子はロウパスフィルタを構成し、
    前記抵抗素子および前記容量素子が前記第１および第２のバイポーラトランジスタと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
12. 前記電流注入回路は所定の電流を流す定電流回路であり
    前記所定の電流は前記抵抗素子を介さずに、前記第２のバイポーラトランジスタの前記コレクタに流れこむことを特徴とする請求項１１に記載の半導体集積回路。
13. 第１のバイポーラトランジスタと、
    前記第１のバイポーラトランジスタのコレクタとそのエミッタが電気的に接続されて差動回路を構成する一対の第２のバイポーラトランジスタと、
    電源と、
    前記一対の第２のバイポーラトランジスタの前記コレクタと前記電源にそれぞれ電気的に接続された第１の抵抗素子および第２の抵抗素子と、
    前記一対の第２のバイポーラトランジスタの前記コレクタと電気的に接続された容量素子と、
    前記電源と前記一対の第２のバイポーラトランジスタの前記コレクタとの間にそれぞれ電気的に接続された第１の電流注入回路および第２の電流注入回路を含み、
    前記第１のバイポーラトランジスタのベースには第１の周波数を有する第１の高周波信号が入力され、
    前記一対の第２のバイポーラトランジスタのベースには、前記第１の周波数と異なる第２の周波数を有し、位相が反転した一対の第２の高周波信号がそれぞれ入力され、
    前記第１のバイポーラトランジスタと前記一対の第２のバイポーラトランジスタとは無線通信用のミキサ回路を構成し、
    前記第１および第２の高周波信号を合成し、周波数変換した信号が前記一対の第２のバイポーラトランジスタの前記コレクタから出力され、
    前記第1および第２の抵抗素子および前記容量素子はロウパスフィルタを構成し、
    前記第1および第２の抵抗素子および前記容量素子が前記第１のバイポーラトランジスタおよび前記一対の第２のバイポーラトランジスタと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
14. 前記第1および第２の電流注入回路は所定の電流を流す定電流回路であり
    前記所定の電流は前記第1および第２の抵抗素子を介さずに、前記一対の第２のバイポーラトランジスタの前記コレクタにそれぞれ流れこむことを特徴とする請求項１３に記載の半導体集積回路。
15. 第１のＭＯＳＦＥＴと、
    前記第１のＭＯＳＦＥＴのドレインとそのソースが電気的に接続された第２のＭＯＳＦＥＴと、
    電源と、
    前記第２のＭＯＳＦＥＴのドレインと前記電源に電気的に接続された抵抗素子と、
    前記第２のＭＯＳＦＥＴの前記ドレインと電気的に接続された容量素子と、
    前記電源と前記第２のＭＯＳＦＥＴの前記ドレイン間に電気的に接続された電流注入回路を含み、
    前記第１のＭＯＳＦＥＴのゲートには第１の周波数を有する第１の高周波信号が入力され、
    前記第２のＭＯＳＦＥＴのゲートには、前記第１の周波数と異なる第２の周波数を有する第２の高周波信号が入力され、
    前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴとは無線通信用のミキサ回路を構成し、
    前記第１および第２の高周波信号を合成し、周波数変換した信号が前記第２のＭＯＳＦＥＴの前記ドレインから出力され、
    前記抵抗素子および前記容量素子はロウパスフィルターを構成し、
    前記抵抗素子および前記容量素子が前記第１のＭＯＳＦＥＴと前記第２のＭＯＳＦＥＴと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
16. 前記電流注入回路は所定の電流を流す定電流回路であり
    前記所定の電流は前記抵抗素子を介さずに、前記第２のＭＯＳＦＥＴの前記ドレインに流れこむことを特徴とする請求項１５に記載の半導体集積回路。
17. 第１のＭＯＳＦＥＴと、
    前記第１のＭＯＳＦＥＴのドレインとそのソースが電気的に接続されて差動回路を構成する一対の第２のＭＯＳＦＥＴと、
    電源と、
    前記一対の第２のＭＯＳＦＥＴの前記ドレインと前記電源にそれぞれ電気的に接続された第１の抵抗素子および第２の抵抗素子と、
    前記一対の第２のＭＯＳＦＥＴの前記ドレインと電気的に接続された容量素子と、
    前記電源と前記一対の第２のＭＯＳＦＥＴの前記ドレインとの間にそれぞれ電気的に接続された第１の電流注入回路および第２の電流注入回路を含み、
    前記第１のＭＯＳＦＥＴのゲートには第１の周波数を有する第１の高周波信号が入力され、
    前記一対の第２のＭＯＳＦＥＴのゲートには、前記第１の周波数と異なる第２の周波数を有し、位相が反転した一対の第２の高周波信号がそれぞれ入力され、
    前記第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴとはミキサ回路を構成し、
    前記第１および第２の高周波信号を合成し、周波数変換した信号が前記一対の第２のＭＯＳＦＥＴの前記ドレインから出力され、
    前記第1および第２の抵抗素子および前記容量素子はロウパスフィルタを構成し、
    前記第1および第２の抵抗素子および前記容量素子が前記第１のＭＯＳＦＥＴおよび前記一対の第２のＭＯＳＦＥＴと同一の半導体基板上に形成されていることを特徴とする半導体集積回路。
18. 前記第1および第２の電流注入回路は所定の電流を流す定電流回路であり
    前記所定の電流は前記第1および第２の抵抗素子を介さずに、前記一対の第２のＭＯＳＦＥＴの前記ドレインにそれぞれ流れこむことを特徴とする請求項１７に記載の半導体集積回路。

Images