JP2005072031A - 高周波用半導体装置および通信用電子部品並びに無線通信システム - Google Patents
高周波用半導体装置および通信用電子部品並びに無線通信システム Download PDFInfo
- Publication number
- JP2005072031A JP2005072031A JP2003208334A JP2003208334A JP2005072031A JP 2005072031 A JP2005072031 A JP 2005072031A JP 2003208334 A JP2003208334 A JP 2003208334A JP 2003208334 A JP2003208334 A JP 2003208334A JP 2005072031 A JP2005072031 A JP 2005072031A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- frequency
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Abstract
【課題】無線通信システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベルの検出信号（フィードバック信号）の入力ピンへ飛び込むノイズやクロストークによってパワーアンプの出力電力制御の精度が低下するのを防止する。
【解決手段】高周波ＩＣ１００に差動出力の送信用発振器ＴｘＶＣＯを内蔵させるとともに、正規の出力端子に接続されるインピーダンスと同等なインピーダンスを有する等価インピーダンスもしくは逆相の送信信号を出力するためのダミーの外部端子Ｐ３を設け、送信用発振器の差動出力の一方を正規の出力端子を経てパワーアンプに入力させ、差動出力の他方を等価インピーダンスもしくはダミーの外部端子に接続させるようにした。
【選択図】図２
【解決手段】高周波ＩＣ１００に差動出力の送信用発振器ＴｘＶＣＯを内蔵させるとともに、正規の出力端子に接続されるインピーダンスと同等なインピーダンスを有する等価インピーダンスもしくは逆相の送信信号を出力するためのダミーの外部端子Ｐ３を設け、送信用発振器の差動出力の一方を正規の出力端子を経てパワーアンプに入力させ、差動出力の他方を等価インピーダンスもしくはダミーの外部端子に接続させるようにした。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、送信用発振器を内蔵した高周波ＩＣにおける送信用発振器の出力端から他の端子への飛込みノイズないしはクロストークの抑制に適用して有効な技術に関し、特に位相変調のための位相制御ループおよび振幅変調のための振幅制御ループを有する高周波用半導体装置および通信用電子部品並びにこの通信用電子部品を組み込んだ携帯電話機等の無線通信システムに適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Ｇａｕｓｓｉａｎ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ ）と呼ばれる位相変調方式が用いられている。
【０００３】
ところで、近年のＧＳＭ方式等の携帯電話機においては、ＧＭＳＫ変調モードの他に、位相制御と振幅制御により搬送波を変調する３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調モードを有するＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）と呼ばれるシステムが実用化されつつある。１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（以下、８−ＰＳＫと称する）変調では１シンボル当たり３ビットの情報を送ることができるため、ＥＤＧＥモードはＧＭＳＫモードに比べて高い伝送レートによる通信が可能である。
【０００４】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけて制御した後、アンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ＡＲＴＥＣＨ ＨＯＵＳＥ，ＩＮＣ．が１９７９年に出版の“Ｈｉｇｈ Ｌｉｎｅａｒｉｔｙ ＲＦ Ａｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ ”ｂｙ Ｋｅｎｉｎｇｔｏｎ，Ｐｅｔｅｒ Ｂ．の第１６２頁）。
【０００５】
ところで、近年、無線通信システムにおいては、部品点数を減らしてシステムの小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、送信用発振器を変復調機能を有する半導体集積回路（以下、高周波ＩＣと称する）に内蔵させる技術があり、ＧＳＭ方式の通信システムを構成する高周波ＩＣに関しては、送信用発振器をオンチップ化させたものが、本出願人によって開発され提案されている（特許文献１）。
【０００６】
【特許文献１】
特願２００３−０４８６３１号
【０００７】
【発明が解決しようとする課題】
本発明者等は、ＥＤＧＥ方式の通信システムを構成する高周波ＩＣに送信用発振器を内蔵させる技術について検討を行なった。その結果、以下のような問題点があることが明らかになった。なお、本発明者等が検討したＥＤＧＥシステムにおけるポーラーループ方式は、位相制御ループに関しては送信用発振器の出力または高周波電力増幅回路（以下、パワーアンプと称する）の出力を検出して基準信号と比較する位相比較器にフィードバックさせ、振幅制御ループに関してはパワーアンプの出力を検出して基準信号と比較する振幅比較器にフィードバックさせる方式である。かかるポーラーループ方式については、本出願人等によって提案された特許出願（特願２００３−５４０４２号）に開示されている。
【０００８】
ＧＭＳＫ変調方式のみサポートするＧＳＭやＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）などのシステムでは、搬送波を送信データに応じて位相変調して出力すれば良いので、フィードバック制御ループとしては位相制御ループのみあれば足りる。前記特許文献１に開示されている無線通信システムは、送信回路の直交変調器において位相変調のみ行ない、オフセットＰＬＬ方式と呼ばれる方式でアップコンバートを行なうものであり、高周波ＩＣに送信用発振器を内蔵させると位相制御のためのフィードバック制御ループもチップ内で閉じるように構成できるので、以下に述べるような不具合は発生しない。
【０００９】
一方、ポーラーループ方式を採用したＥＤＧＥ方式のシステムでは、変調器で変調された信号から位相成分と振幅成分をそれぞれ抽出して別々に制御を行ない、パワーアンプでベクトル合成して出力する。そのため、位相制御ループと振幅制御ループの２つのフィードバック制御ループが必要とされる。また、少なくとも振幅制御ループは、送信用発振器よりも後段のパワーアンプの出力レベルを検出してフィードバックし、パワーアンプのゲインを制御するように構成する必要がある。
【００１０】
従って、パワーアンプと高周波ＩＣとが別個の半導体チップで構成されているシステムにおいて、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の発振信号は高周波ＩＣの外部端子からチップ外のパワーアンプへ出力される。また、パワーアンプの送信出力電力を検出するカプラの検出信号は高周波ＩＣの外部端子へ入力され、フィードバックパスを介してＩＣチップ内部の振幅比較器へ供給される。
【００１１】
ここで、高周波ＩＣ内の送信用発振器で生成され外部へ出力される送信信号と、カプラで検出され高周波ＩＣへ入力されるフィードバック信号は、同一の周波数である。つまり、送信用発振器側からのノイズをフィードバックパス上のフィルタでカットすることができない。また、パワーアンプの出力レベルは非常に大きくカプラの検出信号のレベルも大きくなるので、本発明者らが提案した先願発明のポーラループ方式の通信システムにおいては、カプラで検出した信号をアッテネータにより減衰して高周波ＩＣへ入力していた。
【００１２】
ところで、本発明者等が開発しようとしている送信用発振器を内蔵させた高周波ＩＣにおいては、送信用発振器の出力ピンでの信号のレベルはおよそ１０ｄＢｍである。そして、特別なアイソレーションを施さないと、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルが−４０ｄＢｍ近くになる。一方、カプラで検出した信号をアッテネータにより減衰して高周波ＩＣへ入力させる場合、４５ｄＢ程度減衰させる必要があることが分かった。
【００１３】
そのため、パワーアンプが例えばＤＣＳの最小出力レベルである−１１ｄＢｍのような出力レベルで動作している場合には、振幅制御ループのフィードバック信号の入力レベルは−５６ｄＢｍになる。よって、送信用発振器の出力ピンからの飛込みノイズのレベル（−４０ｄＢｍ）よりも低いレベルになってしまう。その結果、パワーアンプの正確な出力制御が行なえないという課題が生じることが明らかになった。なお、ここでは、高周波ＩＣはベアチップの状態ではなく、パッケージに封入されている状態にあることを想定している。
【００１４】
そこで、送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンとのアイソレーションを高くするため、両方のピンを最も離れた位置に配置することも検討した。しかし、結果はほぼ同じであり、振幅制御ループのフィードバック信号の入力ピンへの飛込みノイズのレベルを充分に下げることはできなかった。また、振幅制御ループのフィードバック信号を受ける回路（ミキサ）を差動入力とするとともに、入力端子に対応するピンを２つ設けて飛込みノイズを同相ノイズとして入力させることで相殺させる差動入力方式について検討したが、差動入力方式のみでは送信用発振器の出力ピンからの飛込みノイズによる影響を充分に低減することができないことが分かった。
【００１５】
本発明の目的は、送信信号の位相と振幅を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる高周波用半導体装置を提供することにある。
【００１６】
本発明の他の目的は、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することにある。 この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有しＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信が可能な無線通信装置を構成する高周波ＩＣに、差動出力の送信用発振器を内蔵させるとともに、正規の出力端子に接続されるインピーダンスと同等なインピーダンスを有する等価インピーダンスもしくは逆相の送信信号を出力するためのダミーの外部端子を設け、送信用発振器の差動出力の一方を正規の出力端子を経てパワーアンプに入力させ、差動出力の他方を等価インピーダンスもしくはダミーの外部端子に接続させるようにしたものである。
【００１８】
これにより、システムを構成する部品点数を減らし、実装密度を高めることができるとともに、送信用発振器の差動出力端子から発生する電磁界を相殺させて送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズやクロストーク量を減らしてパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【００１９】
なお、ここで、高周波ＩＣに送信用発振器を内蔵させるとは、送信用発振器を構成するすべての素子を内蔵させる場合はもちろん、送信用発振器が例えばＬＣ共振型発振器のようなインダクタンス素子を備える回路である場合に、オンチップの素子では所望の特性が得られにくいインダクタンス素子については外付け素子を用い、インダクタンス素子を除く他の構成素子を変調器が形成された半導体チップと同一チップ上に形成する場合を含むものとする。
【００２０】
【発明の実施の形態】
図１は、本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示す。図１の無線通信システムは、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる半導体集積回路として形成された高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なうパワーアンプ（高周波電力増幅回路）２１０やその送信出力電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶＢＩＡＳを生成したりするベースバンド回路３００から構成されている。ベースバンド回路３００は１つの半導体チップ上に半導体集積回路（ＩＣ）として構成することができる。
【００２１】
本実施例においては、高周波ＩＣ１００のチップ上に、変調回路１２０や位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯなどからなる送信系回路の他に、受信信号を増幅するロウノイズアンプ（ＬＮＡ）１９１、受信信号とＲＦ−ＶＣＯからの発振信号とをミキシングして受信信号を直接ベースバンド信号にダウンコンバートするミキサ（Ｒｘ−ＭＩＸ）１９２、受信信号を所望のレベルの信号に増幅する高利得のプログラマブル・ゲインアンプ（ＰＧＡ）１９３、増幅された受信信号をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）１９４などからなる受信系回路が形成されている。
【００２２】
本実施例の無線通信システムは、位相制御のためのフィードバック制御ループ（本明細書では、これを位相制御ループまたはサブ位相制御ループと称する）の他に、振幅制御のためのフィードバック制御ループ（本明細書では、これを振幅制御ループと称する）の２つの制御ループを備える。
【００２３】
高周波ＩＣ１００には、発振器ＩＦ−ＶＣＯで生成された例えば６４０ＭＨｚのような周波数の発振信号φＩＦを分周しかつ互いに位相が９０°ずれた８０ＭＨｚの中間周波数の信号を生成する移相分周回路１１０、ベースバンドＩＣ３００から供給されるＩ／Ｑ信号と移相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングして、８０ＭＨｚの信号にダウンコンバートするミキサ１３１、該ミキサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングするミキサ１３２、該ミキサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、該増幅回路ＭＶＧＡで増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に比例した電圧を発生するとともに振幅制御ループの周波数帯域を規制するループフィルタＬＰＦ２、該ループフィルタＬＰＦ２を通過した信号を増幅するフォワードパス側可変利得増幅回路ＩＶＧＡ、電流−電圧変換器ＶＩＣ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路を制御する制御回路１８０などを備える。
【００２４】
制御回路１８０は、外部のベースバンドＩＣ３００からの入力コマンドや指定された動作モードに応じて内部回路を所定の順序で動作させるタイミング信号を生成するシーケンサの機能を有するように構成されている。
【００２５】
上記カプラ２２０からミキサ１３２、可変利得増幅回路ＭＶＧＡ、振幅検出回路１５０、ループフィルタＬＰＦ２、可変利得増幅回路ＩＶＧＡを通ってパワーアンプ２１０に至るまでのループにより振幅制御ループが構成される。また、位相検出回路１４０からループフィルタＬＰＦ１、送信用発振器ＴｘＶＣＯ、ミキサ１３１を通って位相検出回路１４０までのループにより位相制御ループが構成される。本実施例では、位相制御ループの帯域を制限するループフィルタＬＰＦ１は、特に制限されるものでないが、外付けの容量Ｃ０，Ｃ１およびＣ１と直列の抵抗Ｒ１とから構成されている。
【００２６】
この実施例の高周波ＩＣ１００においては、直交変調回路１２０の出力信号とミキサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミキサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するように制御が行なわれる。この位相制御ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器ＴｘＶＣＯの出力レベルは一定（約１０ｄＢｍ）である。
【００２７】
さらに、この実施例の高周波ＩＣ１００においては、上記可変利得増幅回路ＭＶＧＡの出力が位相検出回路１４０と振幅検出回路１５０の両方に供給されるようにされ、カプラ２２０からミキサ１３２を通って可変利得増幅回路ＭＶＧＡまでの経路を振幅制御ループと位相制御ループの共通のフィードバックパスとして使用可能にするため、切替えスイッチＳＷ０が設けられている。スイッチＳＷ０は、ベースバンドＩＣ３００によって設定が行なわれるレジスタ１７０の設定状態に応じて制御回路１８０によって切替えが行なわれる。
【００２８】
ＥＤＧＥモードではパワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として、送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。ただし、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので、振幅制御ループからのフィードバック信号では位相制御ループをロックさせることができない。
【００２９】
また、ＥＤＧＥモードでは振幅制御ループのフィードバックパスは、パワーアンプにおいて発生した歪みを修正するために不可欠である。そのため、ループがロックした後はフィードバックパスを振幅制御ループと位相制御ループで共用して、ミキサ１３１を含むＴｘＶＣＯ側のサブ位相制御ループを遮断してもよく、それにより消費電力を低減でき、またより精度の高い位相変調が行なえる。
【００３０】
そこで、この実施例においては、スイッチＳＷ０は、出力立上げ時にはサブ位相制御ループすなわちミキサ１３１からのフィードバック信号を選択する側に切り替えられ、ループが安定したらフィードバックパスすなわち可変利得増幅回路ＭＶＧＡからの信号を選択する側（この明細書では、このループをメイン位相制御ループと称し、前記サブ位相制御ループと区別する）に切り替えられる。これにより、ループ安定後はパワーアンプ２１０の出力の位相が変調回路１２０からの信号ＳＲＥＦの位相に一致するような制御が行なわれ、サブ位相制御ループによる制御よりも精度の高い位相制御が可能になる。
【００３１】
サブ位相制御ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。各容量や抵抗の値は、ループフィルタＬＰＦ１の周波数帯域が、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように決定されている。
【００３２】
さらに、本実施例では、このサブ位相制御ループをＧＭＳＫ変調モードと８−ＰＳＫ変調モードで共用できるように構成されている。具体的には、上記ループフィルタＬＰＦ１の抵抗Ｒ１と並列に、抵抗Ｒ２およびこれと直列のスイッチＳＷ１が設けられている。このスイッチＳＷ１をオンさせると、ループフィルタＬＰＦ１の周波数帯域が１．８ＭＨｚに広がるように構成されている。すなわち、８−ＰＳＫ変調モードでは、ループフィルタＬＰＦ１の周波数帯域が振幅制御ループと同じ１．８ＭＨｚに設定される。これにより動作が安定化される。また、ＧＭＳＫ変調モードでは、スイッチをオフさせることによりループフィルタＬＰＦ１の周波数帯域が振幅制御ループよりも狭い１．２ＭＨｚに設定され、ループの安定性およびノイズ抑制度を高めることができるようにされている。
【００３３】
本実施例の高周波ＩＣ１００の送信系回路では、８−ＰＳＫ変調モードで動作する場合、ループ安定後に振幅制御ループにおいて、パワーアンプ２１０の出力電力がカプラ２２０により検出され、その検出信号がミキサ１３２において高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングされることにより中間周波数（ＩＦ）の信号に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳＦＢとして振幅検出回路１５０に供給される。
【００３４】
そして、振幅検出回路１５０において、上記フィードバック信号ＳＦＢと直交変調回路１２０により変調された信号ＳＲＥＦとが比較されて振幅差が検出される。その振幅差がループフィルタＬＰＦ２を介して可変利得増幅回路ＩＶＧＡに供給されて増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶＡＰＣとして印加され、振幅制御が行なわれる。
【００３５】
さらに、本実施例では、可変利得増幅回路ＩＶＧＡの後段に、チャージポンプＣＧＰとレベルシフト回路ＬＶＳとが設けられている。チャージポンプＣＧＰは、可変利得増幅回路ＩＶＧＡの差動出力によりチャージアップまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力電流を積分する。レベルシフト回路ＬＶＳは、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトする。チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されている。レベルシフト回路ＬＶＳを設けているのは、パワーモジュール２００に対しては制御電圧として０Ｖまで印加できることが要求されるのに対し、本実施例のチャージポンプＣＧＰは電流源ＩＳ２の性質から０Ｖを出力することができないためである。
【００３６】
この実施例においては、パワーアンプ２１０はＦＥＴなどで構成されており、パワーモジュール２００に設けられている電圧制御回路（図示略）により前記制御電圧ＶＡＰＣに応じた駆動電圧（Ｖｄｄ）が生成されてこのＦＥＴのドレイン端子もしくはソース端子に印加される。また、パワーＦＥＴのゲート端子には、ベースバンドＩＣ３００もしくは図示しないバイアス回路で生成された適当なバイアス電圧ＶＢＩＡＳが印加される。
【００３７】
ここで、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループ方式を採用した本実施例のシステムでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅検出器１５０へのフィードバック信号ＳＦＢは減少する。よって、振幅制御ループは、パワーアンプのＲＦゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）を増加させて、フィードバック信号ＳＦＢと変調回路からの基準信号ＳＲＥＦとを一致させるように作用する。
【００３８】
このように、可変利得増幅回路ＭＶＧＡのゲインが減少したときは、出力電力ＰＯＵＴは増加する。出力電力ＰＯＵＴを減少させたい時は、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＩＣ３００からの制御電圧ＶＲＡＭＰにより行なうようにしている。しかも、振幅制御ループの安定のために、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの減少または増加の割合と、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの増加または減少の割合は常に等しくされる。
【００３９】
一方、直交変調回路１２０から位相検出器１４０と振幅検出器１５０へ供給される基準信号ＳＲＥＦは、８−ＰＳＫで変調された信号であり振幅成分と位相成分が変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの振幅成分の変化が基準信号ＳＲＥＦの振幅成分の変化と一致するような制御が行なわれる。また、位相制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの位相成分の変化が基準信号ＳＲＥＦの位相成分の変化と一致するような制御が行なわれる。その結果、パワーアンプの出力は、直交変調回路１２０により生成された８−ＰＳＫ変調信号の本来の変調にきわめて近似した変調された出力となる。なお、このときパワーアンプ２１０の出力電力ＰＯＵＴは、前述したようなパワー制御により所望の値になるようにされる。
【００４０】
また、図１には示されていないが、サブ位相制御ループのフィードバックパスには、送信用発振器ＴｘＶＣＯとミキサ１３１との間に発振器ＴｘＶＣＯの出力を減衰してミキサ１３１に供給するアッテネータが、またミキサ１３１と位相検出回路１４０との間に高調波を除去するためのロウパスフィルタが設けられる。一方、振幅制御ループのフィードバックパスには、カプラ２２０とミキサ１３２との間にアッテネータが、またミキサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にそれぞれ不要波や高調波を除去するためのロウパスフィルタが設けられる。
【００４１】
次に、送信用発振器ＴｘＶＣＯの出力端にクロストーク対策をした本発明に係る高周波ＩＣ１００とそれを搭載したモジュールの第１の実施形態の構成とその作用を、図２を参照しながら説明する。
図２は、図１のポーラループ方式の無線通信システムを構成する高周波ＩＣ１００と、パワーアンプ２１０と、パワーアンプ２１０の出力レベルを検出するカプラ２２０と、カプラ２２０により検出された信号を減衰する減衰器（アッテネータ）２３０と、送受信切換えスイッチ２４０とが１個のセラミック基板のような絶縁基板上に実装されてモジュールとして構成したものを示す。高周波ＩＣ１００は、パッケージに封止された状態で実装されている。なお、本明細書においては、高周波ＩＣ１００がパッケージに封止されたもの高周波用半導体装置、該高周波用半導体装置とパワーアンプ２１０とカプラ２２０等が絶縁基板上に実装されたものをＲＦモジュールもしくは通信用電子部品と称する。
【００４２】
図２において、符号１００は高周波ＩＣのチップを、またＰＫＧは高周波ＩＣ１００を封止するパッケージ、Ｐ１〜Ｐ９はパッケージに設けられているリード端子としてのピン、ＢＷ１〜ＢＷ４は高周波ＩＣチップ１００上のパッドと対応するリード端子との間を接続するためのボンディングワイヤである。
【００４３】
なお、高周波ＩＣ１００を、８００ＭＨｚのＧＳＭと１８００ＭＨｚのＤＣＳおよび１９００ＭＨｚのＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）の３つの通信方式に対応可能に構成する場合には、ＴｘＶＣＯを２つ設け、それに応じてパワーアンプ２１０およびカプラ２２０も２つずつ設けるようにしても良い。ただし、その場合にも１８００ＭＨｚのＤＣＳと１９００ＭＨｚのＰＣＳは周波数帯が近いので、送信信号の生成、増幅及び検出には、共通のＴｘＶＣＯ、パワーアンプ及びカプラを用いるようにすることができる。
【００４４】
特に制限されるものでないが、この実施形態では、減衰回路２３０は抵抗を用いて例えば−４５ｄＢのような減衰率を有するようにされたπ型アッテネータで構成されている。高周波ＩＣ１００に内蔵された送信用発振器ＴｘＶＣＯは差動出力とされ、正相と逆相の送信信号を出力可能にするためボンディングパッドからなる２つの外部端子ＯＵＴ１，ＯＵＴ２が設けられている。また、高周波ＩＣチップ１００を封止するパッケージＰＫＧにも２つの外部端子ＯＵＴ１，ＯＵＴ２に対応して２つのリード端子Ｐ２，Ｐ３が設けられている。
【００４５】
そして、ＲＦモジュールの基板上にはこれらのリード端子Ｐ２，Ｐ３より出力される差動信号をシングルの信号に変換するためのバランと呼ばれる回路２５０が実装されている。上記リード端子Ｐ２，Ｐ３とバラン２５０との間およびバラン２５０とパワーアンプ２１０との間は、それぞれＲＦモジュールの基板上に形成されたプリント配線等により接続される。パワーアンプ２１０は、１つあるいは数個のＩＣと容量などの素子により構成されている。
【００４６】
さらに、この実施形態では、高周波ＩＣのチップ１００とパッケージＰＫＧのそれぞれに、アッテネータ２３０で減衰されたカプラ２２０からの信号が入力されるリード端子Ｐ８とボンディングパッドからなる入力端子ＩＮ１と共に、ダミー入力ピンＰ７とダミー入力端子ＩＮ２とが設けられている。また、これに応じてカプラ２２０の検出信号が入力され高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦと合成されることでダウンコンバートを行なうミキサ１３２が、差動入力の回路として構成されている。なお、ダミーの入力ピンＰ７は、この入力ピンＰ７の実質的なインピーダンスを５０Ωとすることができるようにするため、並列形態の可変抵抗と容量素子とからなる共役インピーダンス整合回路２６０等を介して接地点に接続される。
【００４７】
本実施形態においては、送信用発振器ＴｘＶＣＯが差動出力とされ、その差動の送信信号を出力可能にするため２つの外部端子ＯＵＴ１，ＯＵＴ２と２つのリード端子Ｐ２，Ｐ３が設けられ、それぞれボンディングワイヤＢＷ１，ＢＷ２で接続されているため、一方の出力端で発生する電磁界の位相と他方の出力端で発生する電磁界の位相とが１８０°ずれることにより、電磁界が互いに相殺し合って弱められる。
【００４８】
これによって、送信用発振器ＴｘＶＣＯの差動出力端子ＯＵＴ１，ＯＵＴ２やリード端子Ｐ２，Ｐ３から、カプラ２２０の検出信号が入力されるリード端子Ｐ７，Ｐ８や入力パッドＩＮ１，ＩＮ２へ飛び込むノイズあるいはクロストークが、送信時のパワーアンプ２１０が最小レベルのときにリード端子Ｐ７，Ｐ８や入力パッドＩＮ１，ＩＮ２へ入力されるカプラ２２０からの検出信号のレベルよりも小さくなるように抑制される。
【００４９】
また、カプラ２２０の検出信号が入力されるミキサ１３２が差動入力の回路として構成され、ダミー入力ピンＰ７とダミー入力端子ＩＮ２が設けられているため、送信用発振器ＴｘＶＣＯの出力端子からノイズが飛び込んでもそれらは同相のノイズとしてミキサ１３２に入力されるため相殺されてノイズレベルが減少される。その結果、ミキサ１３２へ入力される信号のＳＮ比が劣化して、振幅制御ループによるフィードバック制御の精度が低下するのを防止することができる。
【００５０】
次に、図３を用いて、送信用発振器ＴｘＶＣＯの出力端にクロストーク対策をした本発明に係る高周波ＩＣ１００とそれを搭載したＲＦモジュールの第２の実施形態を説明する。図３において、図２と同一の部位および回路には同一の符号を付した重複した説明は省略する。
【００５１】
第２の実施形態は、第１の実施形態における逆相の送信信号の出力端子Ｐ３を設ける代わりに、高周波ＩＣのパッケージＰＫＧ内に、送信信号の出力端子Ｐ２側のインピーダンスすなわち送信用発振器ＴｘＶＣＯの一方の出力端子ＯＵＴ１に接続されたボンディングワイヤＢＷ１の他端からパワーアンプ２１０の入力端子までのインピーダンスと同等のインピーダンスを有する等価インピーダンス回路２６１を封止するとともに、送信用発振器ＴｘＶＣＯの一方の出力端子が接続された出力パッドＯＵＴ２と等価インピーダンス回路２６１との間をボンディングワイヤＢＷ２で接続するようにしたものである。それ以外の構成は、第１の実施形態と同じである。このような構成によっても第１の実施形態と同様な効果を得ることができる上、この第２の実施形態によればパッケージＰＫＧに設けられるリード端子の数を減らすことができ、パッケージの小型化を図ることが可能となる。
【００５２】
次に、図４を用いて、本発明に係る高周波ＩＣ１００の他の実施形態を説明する。
この実施形態は、ディジタル信号の出力端子にクロストーク対策をしたものである。具体的には、ディジタル信号の出力段に正相の信号Ｄｏｕｔを反転して逆相の信号／Ｄｏｕｔを生成するインバータＩＮＶを設けるとともに、正相の信号Ｄｏｕｔと逆相の信号／Ｄｏｕｔを出力する２つの出力端子ＯＵＴ１，ＯＵＴ２とリード端子Ｐ１，Ｐ２を設けてこれらをボンディングワイヤＢＷ１，ＢＷ２により接続するようにしたものである。これによって、ディジタル信号の出力端子から他のアナログ信号Ａｉｎの入力端子Ｐ８等に飛び込むノイズやクロストークを押さえることができる。
【００５３】
このようなディジタル信号としては、図１の高周波ＩＣでは例えば高利得増幅回路（ＰＧＡ）１９３の後段に設けられ受信信号をＡＤ変換してベースバンド回路３００へ供給するＡＤ変換回路１９４から出力される信号などが考えられる。ＡＤ変換回路１９４の出力を差動にすることにより、出力端で発生する電磁界を相殺させて、例えばアンテナＡＮＴからの受信信号Ｒｘが入力される端子へディジタル出力によるノイズやクロストークが飛び込むのを抑えることができる。なお、出力端子ＯＵＴ２に接続されるリード端子Ｐ２を設ける代わりに、図３に示されている等価インピーダンス回路２６１と同様なインピーダンスを設けてボンディングワイヤＢＷ２により接続するようにしてもよい。
【００５４】
図５には、差動出力の送信用発振器ＴｘＶＣＯの一実施例としてのＬＣ共振型発振回路を示す。
この実施例の発振回路は、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通ソースと電源電圧端子Ｖｃｃとの間に接続された定電流源Ｉｃと、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０と、各トランジスタＱ１１，Ｑ１２のドレインと接地点ＧＮＤとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された容量Ｃ１１，スイッチＳＷ１１，ＳＷ１２，容量Ｃ１２を含む第１の直列回路と、および前記第１の直列回路と並列に接続され、容量Ｃ２１，スイッチＳＷ２１，ＳＷ２２，容量Ｃ２２を含む第２の直列回路と、前記第１の直列回路と並列に接続され、容量Ｃ３１，スイッチＳＷ３１，ＳＷ３２，容量Ｃ３２を含む第３の直列回路と、トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された可変容量素子としてのバラクタ・ダイオードＤｖ１１，Ｄｖ１２と、トランジスタＱ１１，Ｑ１２のドレイン側ノードＮ１，Ｎ２に入力端子が接続された差動入力−差動出力のバッファＢＦＦとから構成されている。バラクタ・ダイオードＤｖ１１，Ｄｖ１２はＰチャネルＭＯＳトランジスタで構成することができる。Ｑ１１，Ｑ１２はバイポーラ・トランジスタであってもよい。
【００５５】
スイッチＳＷ１１〜ＳＷ３２は、図１に示されている制御回路１８０からのバンド選択信号ＶＢ２〜ＶＢ０によってオン、オフ制御される。これにより、ＴｘＶＣＯの発振周波数が段階的に変化される。一方、バラクタ・ダイオードＤｖ１１，Ｄｖ１２の一方の端子には、ループフィルタＬＰＦ１からの制御電圧Ｖｃが印加されて周波数を連続的に制御するように構成されている。
【００５６】
具体的には、スイッチＳＷ１１〜ＳＷ３２のうちオン状態にされるものの数が多くなると、トランジスタＱ１１，Ｑ１２のドレイン端子間に接続される容量の値が大きくなって発振周波数は低くなる。一方、オン状態にされるスイッチの数が少なくなると発振周波数は高くなる。これらのスイッチＳＷ１１〜ＳＷ３２は、使用周波数帯に応じて選択的にオンされる。
【００５７】
また、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０は起動用のスイッチであり、これがオンされると当該発振回路は発振動作を開始し、スイッチＳＷ１０がオフされると発振動作を停止する。スイッチＳＷ１０を設ける代わりに定電流源Ｉｃを直接オン、オフ制御するように構成しても良い。スイッチＳＷ１０は、制御回路１８０から出力される切替え信号ＴＶＥによって制御される。
【００５８】
図１の実施例の高周波ＩＣ１００では、ＬＣ共振型発振回路からなる高周波発振器ＲＦＶＣＯや中間周波数用発振器ＩＦＶＣＯを構成するインダクタとしてオンチップの素子が使用されている。これに対して、送信発振器ＴｘＶＣＯに関しては、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられ、ＤＣＳ／ＰＣＳ用ＴｘＶＣＯのインダクタＬ１，Ｌ２はＩＣに組み込まれる。これは、ＧＳＭ用のＴｘＶＣＯにオンチップのインダクタを用いたのでは、充分なＱ（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）が得るのが難しいからである。
【００５９】
図６にはミキサ１３２の回路例が示されている。
この実施例のミキサ回路は、特に制限されるものでないが、ギルバートセルと呼ばれる差動型回路が使用されている。かかるギルバートセルからなるミキサの場合、差動入力トランジスタＱ１，Ｑ２のうち一方のトランジスタのベース端子にカプラ２２０の検出信号を入力し、他方のトランジスタのベース端子にはカプラ２２０の検出信号の中間電位を入力しておくことで、シングル入力の回路として動作させることが可能であり、それによってピン数を減らすことができる。
【００６０】
本発明者らが提案した前記先願発明（特願２００３−５４０４２号）においては、このようなシングル入力のミキサを想定していた。しかし、前述したように、ＴｘＶＣＯの出力ピンＰ２，Ｐ３からの飛込みノイズによるフィードバック制御精度の低下を防止するため、本実施形態においては、本来の検出信号の入力ピンＰ８（入力端子ＩＮ１）の他にダミー入力ピンＰ７（入力端子ＩＮ２）を設け、ミキサ１３２を構成する差動入力トランジスタの一方（図６ではＱ２）のエミッタ端子を、抵抗Ｒ１７および容量Ｃ１２を介して前記ダミー入力ピンＰ７に接続する構成とした。このダミー入力ピンＰ７は、チップ外部において共役インピーダンス整合回路２６０等を介して接地点に接続される。
【００６１】
これにより、ＴｘＶＣＯの出力ピンから検出信号の入力ピンＰ８へ飛び込むノイズと同一のノイズをダミー入力ピンＰ７から差動入力トランジスタへ入力させて、差動回路の持つ同相ノイズ相殺効果を利用してノイズ量を減らすことができる。なお、図６に示されているミキサ１３２においては、上記差動入力トランジスタＱ１，Ｑ２のベースに抵抗Ｒ３０を介して動作点（振幅の中心電位）を与えるバイアス電圧Ｖｂｂが印加されている。
【００６２】
また、上記差動入力トランジスタＱ１，Ｑ２のコレクタにはそれぞれエミッタ共通結合のトランジスタ対Ｑ３，Ｑ４とＱ５，Ｑ６が接続され、Ｑ３とＱ５のコレクタが共通の負荷抵抗Ｒ３６に接続され、Ｑ４とＱ６のコレクタが共通の負荷抵抗Ｒ３７に接続されている。そして、Ｑ３〜Ｑ６のベースに高周波発振器ＲＦＶＣＯからの発振信号φＲＦ，／φＲＦが容量Ｃ１３，Ｃ１４を介して入力され、入力ピンＰ８より入力されたパワーアンプ出力の検出信号と発振信号φＲＦとを合成することでそれらの周波数差に相当する周波数成分を含む信号が出力される。
【００６３】
さらに、この実施例のミキサ回路においては、トランジスタＱ１，Ｑ２のベースとグランドピンＰ４に接続されたグランドラインとの間に容量素子Ｃ１０が設けられている。これにより、ＴｘＶＣＯの出力ピンＰ２，Ｐ３からグランドピンＰ４へ飛び込んだノイズは、容量素子Ｃ１０を介してトランジスタＱ１，Ｑ２の各ベースへ伝わるとともに、ミキサ１３２の接地電位から抵抗Ｒ３４，Ｒ３５を通してトランジスタＱ１，Ｑ２の各エミッタに伝わることになる。そのため、トランジスタＱ１，Ｑ２のベース・エミッタ間電圧はグランドライン回りのノイズに対して何らゲインを持たないことになる。その結果、図６の回路は、ＣＭＲＲ（同相成分除去比）が良好となる。
【００６４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例の説明では、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられると説明したが、所望の特性のインダクタをオンチップ素子で得ることができるようになれば、外付け素子を用いる必要はない。また、実施例では送信用発振器ＴｘＶＣＯが高周波ＩＣ１００に内蔵されている場合について説明したが、高周波ＩＣ１００の外付け回路として該高周波ＩＣ１００と同一のパッケージ内に送信用発振器ＴｘＶＣＯが封止されている場合にも本発明を適用することが可能である。
【００６５】
さらに、実施例では、ミキサ回路１３２として、差動入力トランジスタにエミッタを入力とするベース接地型トランジスタを用いた図６のようなギルバート回路を用いたものを例示したが、ミキサ回路はそれに限定されず、差動入力トランジスタＱ１，Ｑ２のベースを入力とするエミッタ接地型を用いた回路とすることも可能である。
【００６６】
また、上記実施例では、位相制御ループと振幅制御ループを有するポーラループ方式の無線通信システムに適用した場合を説明したが、本発明は、例えばＧＭＳＫ変調のような位相変調を行なう位相制御ループのみを有するオフセットＰＬＬ方式の高周波ＩＣにおいてチップ外部のカプラからの信号を位相検出回路にフィードバックさせるシステムなど、送信用発振器の主要部がチップ上に形成されて発振信号が外部端子から出力され、パワーアンプの出力検出信号が外部からフィードバックされるように構成された高周波用半導体装置に広く適用することが可能である。
【００６７】
以上、本発明を、ＧＳＭ方式とＤＣＳ１８００方式とＰＣＳ１９００方式の３つの方式に従った通信が可能に構成されたトリプルバンド方式のシステムに適用した場合を説明したが、本発明は、ＧＳＭ方式，ＤＣＳ方式，ＰＣＳ方式のいずれか一つ、またはこれらのうちいずれか２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムさらにはクォッドバンド方式のシステムおよびそれに使用される高周波用半導体装置に適用することができる。
【００６８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、送信用発振器を高周波ＩＣに内蔵するようにしたため、位相制御ループと振幅制御ループの２つのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品点数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる。
【００６９】
また、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波用半導体装置に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズやクロストークによってパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示すブロック図である。
【図２】図１のポーラループ方式の無線通信システムを構成する高周波用半導体装置と該高周波用半導体装置およびパワーアンプを搭載したＲＦモジュールの第１の実施形態を示す回路構成図である。
【図３】図１のポーラループ方式の無線通信システムを構成する高周波ＩＣと該高周波ＩＣおよびパワーアンプを搭載したＲＦモジュールの第２の実施形態を示す回路構成図である。
【図４】本発明に係る高周波用半導体装置の他の実施形態を示す構成図である。
【図５】本発明の実施例において使用される送信用発振器の一例を示す回路図である。
【図６】本発明の実施例において使用されるミキサの一例を示す回路図である。
【符号の説明】
１００ 高周波ＩＣ
１１０ 移相分周回路
１２０ 直交変調回路
１３１ ミキサ
１３２ ミキサ
１４０ 位相検出回路
１５０ 振幅検出回路
１６０ 利得制御回路
１７０ レジスタ
１８０ 制御回路（シーケンサ）
１９０ 受信系回路
２００ パワーモジュール
２１０ パワーアンプ
２２０ カプラ
２３０ 減衰器（アッテネータ）
３００ ベースバンド回路（ベースバンドＩＣ）
ＴｘＶＣＯ 送信用発振器
ＲＦ−ＶＣＯ 高周波発振器
ＩＦ−ＶＣＯ 中間周波数発振器
ＬＰＦ１ ループフィルタ
ＬＰＦ２ ループフィルタ
ＭＶＧＡ，ＩＶＧＡ 可変利得増幅回路
ＰＫＧ 高周波ＩＣを封止したパッケージ
【発明の属する技術分野】
本発明は、送信用発振器を内蔵した高周波ＩＣにおける送信用発振器の出力端から他の端子への飛込みノイズないしはクロストークの抑制に適用して有効な技術に関し、特に位相変調のための位相制御ループおよび振幅変調のための振幅制御ループを有する高周波用半導体装置および通信用電子部品並びにこの通信用電子部品を組み込んだ携帯電話機等の無線通信システムに適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Ｇａｕｓｓｉａｎ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ ）と呼ばれる位相変調方式が用いられている。
【０００３】
ところで、近年のＧＳＭ方式等の携帯電話機においては、ＧＭＳＫ変調モードの他に、位相制御と振幅制御により搬送波を変調する３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調モードを有するＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）と呼ばれるシステムが実用化されつつある。１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（以下、８−ＰＳＫと称する）変調では１シンボル当たり３ビットの情報を送ることができるため、ＥＤＧＥモードはＧＭＳＫモードに比べて高い伝送レートによる通信が可能である。
【０００４】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけて制御した後、アンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ＡＲＴＥＣＨ ＨＯＵＳＥ，ＩＮＣ．が１９７９年に出版の“Ｈｉｇｈ Ｌｉｎｅａｒｉｔｙ ＲＦ Ａｍｐｌｉｆｉｅｒ Ｄｅｓｉｇｎ ”ｂｙ Ｋｅｎｉｎｇｔｏｎ，Ｐｅｔｅｒ Ｂ．の第１６２頁）。
【０００５】
ところで、近年、無線通信システムにおいては、部品点数を減らしてシステムの小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、送信用発振器を変復調機能を有する半導体集積回路（以下、高周波ＩＣと称する）に内蔵させる技術があり、ＧＳＭ方式の通信システムを構成する高周波ＩＣに関しては、送信用発振器をオンチップ化させたものが、本出願人によって開発され提案されている（特許文献１）。
【０００６】
【特許文献１】
特願２００３−０４８６３１号
【０００７】
【発明が解決しようとする課題】
本発明者等は、ＥＤＧＥ方式の通信システムを構成する高周波ＩＣに送信用発振器を内蔵させる技術について検討を行なった。その結果、以下のような問題点があることが明らかになった。なお、本発明者等が検討したＥＤＧＥシステムにおけるポーラーループ方式は、位相制御ループに関しては送信用発振器の出力または高周波電力増幅回路（以下、パワーアンプと称する）の出力を検出して基準信号と比較する位相比較器にフィードバックさせ、振幅制御ループに関してはパワーアンプの出力を検出して基準信号と比較する振幅比較器にフィードバックさせる方式である。かかるポーラーループ方式については、本出願人等によって提案された特許出願（特願２００３−５４０４２号）に開示されている。
【０００８】
ＧＭＳＫ変調方式のみサポートするＧＳＭやＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）などのシステムでは、搬送波を送信データに応じて位相変調して出力すれば良いので、フィードバック制御ループとしては位相制御ループのみあれば足りる。前記特許文献１に開示されている無線通信システムは、送信回路の直交変調器において位相変調のみ行ない、オフセットＰＬＬ方式と呼ばれる方式でアップコンバートを行なうものであり、高周波ＩＣに送信用発振器を内蔵させると位相制御のためのフィードバック制御ループもチップ内で閉じるように構成できるので、以下に述べるような不具合は発生しない。
【０００９】
一方、ポーラーループ方式を採用したＥＤＧＥ方式のシステムでは、変調器で変調された信号から位相成分と振幅成分をそれぞれ抽出して別々に制御を行ない、パワーアンプでベクトル合成して出力する。そのため、位相制御ループと振幅制御ループの２つのフィードバック制御ループが必要とされる。また、少なくとも振幅制御ループは、送信用発振器よりも後段のパワーアンプの出力レベルを検出してフィードバックし、パワーアンプのゲインを制御するように構成する必要がある。
【００１０】
従って、パワーアンプと高周波ＩＣとが別個の半導体チップで構成されているシステムにおいて、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の発振信号は高周波ＩＣの外部端子からチップ外のパワーアンプへ出力される。また、パワーアンプの送信出力電力を検出するカプラの検出信号は高周波ＩＣの外部端子へ入力され、フィードバックパスを介してＩＣチップ内部の振幅比較器へ供給される。
【００１１】
ここで、高周波ＩＣ内の送信用発振器で生成され外部へ出力される送信信号と、カプラで検出され高周波ＩＣへ入力されるフィードバック信号は、同一の周波数である。つまり、送信用発振器側からのノイズをフィードバックパス上のフィルタでカットすることができない。また、パワーアンプの出力レベルは非常に大きくカプラの検出信号のレベルも大きくなるので、本発明者らが提案した先願発明のポーラループ方式の通信システムにおいては、カプラで検出した信号をアッテネータにより減衰して高周波ＩＣへ入力していた。
【００１２】
ところで、本発明者等が開発しようとしている送信用発振器を内蔵させた高周波ＩＣにおいては、送信用発振器の出力ピンでの信号のレベルはおよそ１０ｄＢｍである。そして、特別なアイソレーションを施さないと、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルが−４０ｄＢｍ近くになる。一方、カプラで検出した信号をアッテネータにより減衰して高周波ＩＣへ入力させる場合、４５ｄＢ程度減衰させる必要があることが分かった。
【００１３】
そのため、パワーアンプが例えばＤＣＳの最小出力レベルである−１１ｄＢｍのような出力レベルで動作している場合には、振幅制御ループのフィードバック信号の入力レベルは−５６ｄＢｍになる。よって、送信用発振器の出力ピンからの飛込みノイズのレベル（−４０ｄＢｍ）よりも低いレベルになってしまう。その結果、パワーアンプの正確な出力制御が行なえないという課題が生じることが明らかになった。なお、ここでは、高周波ＩＣはベアチップの状態ではなく、パッケージに封入されている状態にあることを想定している。
【００１４】
そこで、送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンとのアイソレーションを高くするため、両方のピンを最も離れた位置に配置することも検討した。しかし、結果はほぼ同じであり、振幅制御ループのフィードバック信号の入力ピンへの飛込みノイズのレベルを充分に下げることはできなかった。また、振幅制御ループのフィードバック信号を受ける回路（ミキサ）を差動入力とするとともに、入力端子に対応するピンを２つ設けて飛込みノイズを同相ノイズとして入力させることで相殺させる差動入力方式について検討したが、差動入力方式のみでは送信用発振器の出力ピンからの飛込みノイズによる影響を充分に低減することができないことが分かった。
【００１５】
本発明の目的は、送信信号の位相と振幅を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる高周波用半導体装置を提供することにある。
【００１６】
本発明の他の目的は、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することにある。 この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有しＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信が可能な無線通信装置を構成する高周波ＩＣに、差動出力の送信用発振器を内蔵させるとともに、正規の出力端子に接続されるインピーダンスと同等なインピーダンスを有する等価インピーダンスもしくは逆相の送信信号を出力するためのダミーの外部端子を設け、送信用発振器の差動出力の一方を正規の出力端子を経てパワーアンプに入力させ、差動出力の他方を等価インピーダンスもしくはダミーの外部端子に接続させるようにしたものである。
【００１８】
これにより、システムを構成する部品点数を減らし、実装密度を高めることができるとともに、送信用発振器の差動出力端子から発生する電磁界を相殺させて送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズやクロストーク量を減らしてパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【００１９】
なお、ここで、高周波ＩＣに送信用発振器を内蔵させるとは、送信用発振器を構成するすべての素子を内蔵させる場合はもちろん、送信用発振器が例えばＬＣ共振型発振器のようなインダクタンス素子を備える回路である場合に、オンチップの素子では所望の特性が得られにくいインダクタンス素子については外付け素子を用い、インダクタンス素子を除く他の構成素子を変調器が形成された半導体チップと同一チップ上に形成する場合を含むものとする。
【００２０】
【発明の実施の形態】
図１は、本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示す。図１の無線通信システムは、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる半導体集積回路として形成された高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なうパワーアンプ（高周波電力増幅回路）２１０やその送信出力電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶＢＩＡＳを生成したりするベースバンド回路３００から構成されている。ベースバンド回路３００は１つの半導体チップ上に半導体集積回路（ＩＣ）として構成することができる。
【００２１】
本実施例においては、高周波ＩＣ１００のチップ上に、変調回路１２０や位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯなどからなる送信系回路の他に、受信信号を増幅するロウノイズアンプ（ＬＮＡ）１９１、受信信号とＲＦ−ＶＣＯからの発振信号とをミキシングして受信信号を直接ベースバンド信号にダウンコンバートするミキサ（Ｒｘ−ＭＩＸ）１９２、受信信号を所望のレベルの信号に増幅する高利得のプログラマブル・ゲインアンプ（ＰＧＡ）１９３、増幅された受信信号をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）１９４などからなる受信系回路が形成されている。
【００２２】
本実施例の無線通信システムは、位相制御のためのフィードバック制御ループ（本明細書では、これを位相制御ループまたはサブ位相制御ループと称する）の他に、振幅制御のためのフィードバック制御ループ（本明細書では、これを振幅制御ループと称する）の２つの制御ループを備える。
【００２３】
高周波ＩＣ１００には、発振器ＩＦ−ＶＣＯで生成された例えば６４０ＭＨｚのような周波数の発振信号φＩＦを分周しかつ互いに位相が９０°ずれた８０ＭＨｚの中間周波数の信号を生成する移相分周回路１１０、ベースバンドＩＣ３００から供給されるＩ／Ｑ信号と移相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングして、８０ＭＨｚの信号にダウンコンバートするミキサ１３１、該ミキサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングするミキサ１３２、該ミキサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、該増幅回路ＭＶＧＡで増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に比例した電圧を発生するとともに振幅制御ループの周波数帯域を規制するループフィルタＬＰＦ２、該ループフィルタＬＰＦ２を通過した信号を増幅するフォワードパス側可変利得増幅回路ＩＶＧＡ、電流−電圧変換器ＶＩＣ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路を制御する制御回路１８０などを備える。
【００２４】
制御回路１８０は、外部のベースバンドＩＣ３００からの入力コマンドや指定された動作モードに応じて内部回路を所定の順序で動作させるタイミング信号を生成するシーケンサの機能を有するように構成されている。
【００２５】
上記カプラ２２０からミキサ１３２、可変利得増幅回路ＭＶＧＡ、振幅検出回路１５０、ループフィルタＬＰＦ２、可変利得増幅回路ＩＶＧＡを通ってパワーアンプ２１０に至るまでのループにより振幅制御ループが構成される。また、位相検出回路１４０からループフィルタＬＰＦ１、送信用発振器ＴｘＶＣＯ、ミキサ１３１を通って位相検出回路１４０までのループにより位相制御ループが構成される。本実施例では、位相制御ループの帯域を制限するループフィルタＬＰＦ１は、特に制限されるものでないが、外付けの容量Ｃ０，Ｃ１およびＣ１と直列の抵抗Ｒ１とから構成されている。
【００２６】
この実施例の高周波ＩＣ１００においては、直交変調回路１２０の出力信号とミキサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミキサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するように制御が行なわれる。この位相制御ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器ＴｘＶＣＯの出力レベルは一定（約１０ｄＢｍ）である。
【００２７】
さらに、この実施例の高周波ＩＣ１００においては、上記可変利得増幅回路ＭＶＧＡの出力が位相検出回路１４０と振幅検出回路１５０の両方に供給されるようにされ、カプラ２２０からミキサ１３２を通って可変利得増幅回路ＭＶＧＡまでの経路を振幅制御ループと位相制御ループの共通のフィードバックパスとして使用可能にするため、切替えスイッチＳＷ０が設けられている。スイッチＳＷ０は、ベースバンドＩＣ３００によって設定が行なわれるレジスタ１７０の設定状態に応じて制御回路１８０によって切替えが行なわれる。
【００２８】
ＥＤＧＥモードではパワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として、送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。ただし、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので、振幅制御ループからのフィードバック信号では位相制御ループをロックさせることができない。
【００２９】
また、ＥＤＧＥモードでは振幅制御ループのフィードバックパスは、パワーアンプにおいて発生した歪みを修正するために不可欠である。そのため、ループがロックした後はフィードバックパスを振幅制御ループと位相制御ループで共用して、ミキサ１３１を含むＴｘＶＣＯ側のサブ位相制御ループを遮断してもよく、それにより消費電力を低減でき、またより精度の高い位相変調が行なえる。
【００３０】
そこで、この実施例においては、スイッチＳＷ０は、出力立上げ時にはサブ位相制御ループすなわちミキサ１３１からのフィードバック信号を選択する側に切り替えられ、ループが安定したらフィードバックパスすなわち可変利得増幅回路ＭＶＧＡからの信号を選択する側（この明細書では、このループをメイン位相制御ループと称し、前記サブ位相制御ループと区別する）に切り替えられる。これにより、ループ安定後はパワーアンプ２１０の出力の位相が変調回路１２０からの信号ＳＲＥＦの位相に一致するような制御が行なわれ、サブ位相制御ループによる制御よりも精度の高い位相制御が可能になる。
【００３１】
サブ位相制御ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。各容量や抵抗の値は、ループフィルタＬＰＦ１の周波数帯域が、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように決定されている。
【００３２】
さらに、本実施例では、このサブ位相制御ループをＧＭＳＫ変調モードと８−ＰＳＫ変調モードで共用できるように構成されている。具体的には、上記ループフィルタＬＰＦ１の抵抗Ｒ１と並列に、抵抗Ｒ２およびこれと直列のスイッチＳＷ１が設けられている。このスイッチＳＷ１をオンさせると、ループフィルタＬＰＦ１の周波数帯域が１．８ＭＨｚに広がるように構成されている。すなわち、８−ＰＳＫ変調モードでは、ループフィルタＬＰＦ１の周波数帯域が振幅制御ループと同じ１．８ＭＨｚに設定される。これにより動作が安定化される。また、ＧＭＳＫ変調モードでは、スイッチをオフさせることによりループフィルタＬＰＦ１の周波数帯域が振幅制御ループよりも狭い１．２ＭＨｚに設定され、ループの安定性およびノイズ抑制度を高めることができるようにされている。
【００３３】
本実施例の高周波ＩＣ１００の送信系回路では、８−ＰＳＫ変調モードで動作する場合、ループ安定後に振幅制御ループにおいて、パワーアンプ２１０の出力電力がカプラ２２０により検出され、その検出信号がミキサ１３２において高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦとをミキシングされることにより中間周波数（ＩＦ）の信号に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳＦＢとして振幅検出回路１５０に供給される。
【００３４】
そして、振幅検出回路１５０において、上記フィードバック信号ＳＦＢと直交変調回路１２０により変調された信号ＳＲＥＦとが比較されて振幅差が検出される。その振幅差がループフィルタＬＰＦ２を介して可変利得増幅回路ＩＶＧＡに供給されて増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶＡＰＣとして印加され、振幅制御が行なわれる。
【００３５】
さらに、本実施例では、可変利得増幅回路ＩＶＧＡの後段に、チャージポンプＣＧＰとレベルシフト回路ＬＶＳとが設けられている。チャージポンプＣＧＰは、可変利得増幅回路ＩＶＧＡの差動出力によりチャージアップまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力電流を積分する。レベルシフト回路ＬＶＳは、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトする。チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されている。レベルシフト回路ＬＶＳを設けているのは、パワーモジュール２００に対しては制御電圧として０Ｖまで印加できることが要求されるのに対し、本実施例のチャージポンプＣＧＰは電流源ＩＳ２の性質から０Ｖを出力することができないためである。
【００３６】
この実施例においては、パワーアンプ２１０はＦＥＴなどで構成されており、パワーモジュール２００に設けられている電圧制御回路（図示略）により前記制御電圧ＶＡＰＣに応じた駆動電圧（Ｖｄｄ）が生成されてこのＦＥＴのドレイン端子もしくはソース端子に印加される。また、パワーＦＥＴのゲート端子には、ベースバンドＩＣ３００もしくは図示しないバイアス回路で生成された適当なバイアス電圧ＶＢＩＡＳが印加される。
【００３７】
ここで、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰＯＵＴを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループ方式を採用した本実施例のシステムでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅検出器１５０へのフィードバック信号ＳＦＢは減少する。よって、振幅制御ループは、パワーアンプのＲＦゲインＧＰＡ（ＰＯＵＴ／ＰＩＮ）を増加させて、フィードバック信号ＳＦＢと変調回路からの基準信号ＳＲＥＦとを一致させるように作用する。
【００３８】
このように、可変利得増幅回路ＭＶＧＡのゲインが減少したときは、出力電力ＰＯＵＴは増加する。出力電力ＰＯＵＴを減少させたい時は、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＩＣ３００からの制御電圧ＶＲＡＭＰにより行なうようにしている。しかも、振幅制御ループの安定のために、可変利得増幅回路ＭＶＧＡのゲインＧＭＶＧＡの減少または増加の割合と、可変利得増幅回路ＩＶＧＡのゲインＧＩＶＧＡの増加または減少の割合は常に等しくされる。
【００３９】
一方、直交変調回路１２０から位相検出器１４０と振幅検出器１５０へ供給される基準信号ＳＲＥＦは、８−ＰＳＫで変調された信号であり振幅成分と位相成分が変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの振幅成分の変化が基準信号ＳＲＥＦの振幅成分の変化と一致するような制御が行なわれる。また、位相制御ループの作用によりパワーアンプの出力電力ＰＯＵＴの位相成分の変化が基準信号ＳＲＥＦの位相成分の変化と一致するような制御が行なわれる。その結果、パワーアンプの出力は、直交変調回路１２０により生成された８−ＰＳＫ変調信号の本来の変調にきわめて近似した変調された出力となる。なお、このときパワーアンプ２１０の出力電力ＰＯＵＴは、前述したようなパワー制御により所望の値になるようにされる。
【００４０】
また、図１には示されていないが、サブ位相制御ループのフィードバックパスには、送信用発振器ＴｘＶＣＯとミキサ１３１との間に発振器ＴｘＶＣＯの出力を減衰してミキサ１３１に供給するアッテネータが、またミキサ１３１と位相検出回路１４０との間に高調波を除去するためのロウパスフィルタが設けられる。一方、振幅制御ループのフィードバックパスには、カプラ２２０とミキサ１３２との間にアッテネータが、またミキサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にそれぞれ不要波や高調波を除去するためのロウパスフィルタが設けられる。
【００４１】
次に、送信用発振器ＴｘＶＣＯの出力端にクロストーク対策をした本発明に係る高周波ＩＣ１００とそれを搭載したモジュールの第１の実施形態の構成とその作用を、図２を参照しながら説明する。
図２は、図１のポーラループ方式の無線通信システムを構成する高周波ＩＣ１００と、パワーアンプ２１０と、パワーアンプ２１０の出力レベルを検出するカプラ２２０と、カプラ２２０により検出された信号を減衰する減衰器（アッテネータ）２３０と、送受信切換えスイッチ２４０とが１個のセラミック基板のような絶縁基板上に実装されてモジュールとして構成したものを示す。高周波ＩＣ１００は、パッケージに封止された状態で実装されている。なお、本明細書においては、高周波ＩＣ１００がパッケージに封止されたもの高周波用半導体装置、該高周波用半導体装置とパワーアンプ２１０とカプラ２２０等が絶縁基板上に実装されたものをＲＦモジュールもしくは通信用電子部品と称する。
【００４２】
図２において、符号１００は高周波ＩＣのチップを、またＰＫＧは高周波ＩＣ１００を封止するパッケージ、Ｐ１〜Ｐ９はパッケージに設けられているリード端子としてのピン、ＢＷ１〜ＢＷ４は高周波ＩＣチップ１００上のパッドと対応するリード端子との間を接続するためのボンディングワイヤである。
【００４３】
なお、高周波ＩＣ１００を、８００ＭＨｚのＧＳＭと１８００ＭＨｚのＤＣＳおよび１９００ＭＨｚのＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）の３つの通信方式に対応可能に構成する場合には、ＴｘＶＣＯを２つ設け、それに応じてパワーアンプ２１０およびカプラ２２０も２つずつ設けるようにしても良い。ただし、その場合にも１８００ＭＨｚのＤＣＳと１９００ＭＨｚのＰＣＳは周波数帯が近いので、送信信号の生成、増幅及び検出には、共通のＴｘＶＣＯ、パワーアンプ及びカプラを用いるようにすることができる。
【００４４】
特に制限されるものでないが、この実施形態では、減衰回路２３０は抵抗を用いて例えば−４５ｄＢのような減衰率を有するようにされたπ型アッテネータで構成されている。高周波ＩＣ１００に内蔵された送信用発振器ＴｘＶＣＯは差動出力とされ、正相と逆相の送信信号を出力可能にするためボンディングパッドからなる２つの外部端子ＯＵＴ１，ＯＵＴ２が設けられている。また、高周波ＩＣチップ１００を封止するパッケージＰＫＧにも２つの外部端子ＯＵＴ１，ＯＵＴ２に対応して２つのリード端子Ｐ２，Ｐ３が設けられている。
【００４５】
そして、ＲＦモジュールの基板上にはこれらのリード端子Ｐ２，Ｐ３より出力される差動信号をシングルの信号に変換するためのバランと呼ばれる回路２５０が実装されている。上記リード端子Ｐ２，Ｐ３とバラン２５０との間およびバラン２５０とパワーアンプ２１０との間は、それぞれＲＦモジュールの基板上に形成されたプリント配線等により接続される。パワーアンプ２１０は、１つあるいは数個のＩＣと容量などの素子により構成されている。
【００４６】
さらに、この実施形態では、高周波ＩＣのチップ１００とパッケージＰＫＧのそれぞれに、アッテネータ２３０で減衰されたカプラ２２０からの信号が入力されるリード端子Ｐ８とボンディングパッドからなる入力端子ＩＮ１と共に、ダミー入力ピンＰ７とダミー入力端子ＩＮ２とが設けられている。また、これに応じてカプラ２２０の検出信号が入力され高周波発振器ＲＦ−ＶＣＯからの発振信号φＲＦと合成されることでダウンコンバートを行なうミキサ１３２が、差動入力の回路として構成されている。なお、ダミーの入力ピンＰ７は、この入力ピンＰ７の実質的なインピーダンスを５０Ωとすることができるようにするため、並列形態の可変抵抗と容量素子とからなる共役インピーダンス整合回路２６０等を介して接地点に接続される。
【００４７】
本実施形態においては、送信用発振器ＴｘＶＣＯが差動出力とされ、その差動の送信信号を出力可能にするため２つの外部端子ＯＵＴ１，ＯＵＴ２と２つのリード端子Ｐ２，Ｐ３が設けられ、それぞれボンディングワイヤＢＷ１，ＢＷ２で接続されているため、一方の出力端で発生する電磁界の位相と他方の出力端で発生する電磁界の位相とが１８０°ずれることにより、電磁界が互いに相殺し合って弱められる。
【００４８】
これによって、送信用発振器ＴｘＶＣＯの差動出力端子ＯＵＴ１，ＯＵＴ２やリード端子Ｐ２，Ｐ３から、カプラ２２０の検出信号が入力されるリード端子Ｐ７，Ｐ８や入力パッドＩＮ１，ＩＮ２へ飛び込むノイズあるいはクロストークが、送信時のパワーアンプ２１０が最小レベルのときにリード端子Ｐ７，Ｐ８や入力パッドＩＮ１，ＩＮ２へ入力されるカプラ２２０からの検出信号のレベルよりも小さくなるように抑制される。
【００４９】
また、カプラ２２０の検出信号が入力されるミキサ１３２が差動入力の回路として構成され、ダミー入力ピンＰ７とダミー入力端子ＩＮ２が設けられているため、送信用発振器ＴｘＶＣＯの出力端子からノイズが飛び込んでもそれらは同相のノイズとしてミキサ１３２に入力されるため相殺されてノイズレベルが減少される。その結果、ミキサ１３２へ入力される信号のＳＮ比が劣化して、振幅制御ループによるフィードバック制御の精度が低下するのを防止することができる。
【００５０】
次に、図３を用いて、送信用発振器ＴｘＶＣＯの出力端にクロストーク対策をした本発明に係る高周波ＩＣ１００とそれを搭載したＲＦモジュールの第２の実施形態を説明する。図３において、図２と同一の部位および回路には同一の符号を付した重複した説明は省略する。
【００５１】
第２の実施形態は、第１の実施形態における逆相の送信信号の出力端子Ｐ３を設ける代わりに、高周波ＩＣのパッケージＰＫＧ内に、送信信号の出力端子Ｐ２側のインピーダンスすなわち送信用発振器ＴｘＶＣＯの一方の出力端子ＯＵＴ１に接続されたボンディングワイヤＢＷ１の他端からパワーアンプ２１０の入力端子までのインピーダンスと同等のインピーダンスを有する等価インピーダンス回路２６１を封止するとともに、送信用発振器ＴｘＶＣＯの一方の出力端子が接続された出力パッドＯＵＴ２と等価インピーダンス回路２６１との間をボンディングワイヤＢＷ２で接続するようにしたものである。それ以外の構成は、第１の実施形態と同じである。このような構成によっても第１の実施形態と同様な効果を得ることができる上、この第２の実施形態によればパッケージＰＫＧに設けられるリード端子の数を減らすことができ、パッケージの小型化を図ることが可能となる。
【００５２】
次に、図４を用いて、本発明に係る高周波ＩＣ１００の他の実施形態を説明する。
この実施形態は、ディジタル信号の出力端子にクロストーク対策をしたものである。具体的には、ディジタル信号の出力段に正相の信号Ｄｏｕｔを反転して逆相の信号／Ｄｏｕｔを生成するインバータＩＮＶを設けるとともに、正相の信号Ｄｏｕｔと逆相の信号／Ｄｏｕｔを出力する２つの出力端子ＯＵＴ１，ＯＵＴ２とリード端子Ｐ１，Ｐ２を設けてこれらをボンディングワイヤＢＷ１，ＢＷ２により接続するようにしたものである。これによって、ディジタル信号の出力端子から他のアナログ信号Ａｉｎの入力端子Ｐ８等に飛び込むノイズやクロストークを押さえることができる。
【００５３】
このようなディジタル信号としては、図１の高周波ＩＣでは例えば高利得増幅回路（ＰＧＡ）１９３の後段に設けられ受信信号をＡＤ変換してベースバンド回路３００へ供給するＡＤ変換回路１９４から出力される信号などが考えられる。ＡＤ変換回路１９４の出力を差動にすることにより、出力端で発生する電磁界を相殺させて、例えばアンテナＡＮＴからの受信信号Ｒｘが入力される端子へディジタル出力によるノイズやクロストークが飛び込むのを抑えることができる。なお、出力端子ＯＵＴ２に接続されるリード端子Ｐ２を設ける代わりに、図３に示されている等価インピーダンス回路２６１と同様なインピーダンスを設けてボンディングワイヤＢＷ２により接続するようにしてもよい。
【００５４】
図５には、差動出力の送信用発振器ＴｘＶＣＯの一実施例としてのＬＣ共振型発振回路を示す。
この実施例の発振回路は、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通ソースと電源電圧端子Ｖｃｃとの間に接続された定電流源Ｉｃと、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０と、各トランジスタＱ１１，Ｑ１２のドレインと接地点ＧＮＤとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された容量Ｃ１１，スイッチＳＷ１１，ＳＷ１２，容量Ｃ１２を含む第１の直列回路と、および前記第１の直列回路と並列に接続され、容量Ｃ２１，スイッチＳＷ２１，ＳＷ２２，容量Ｃ２２を含む第２の直列回路と、前記第１の直列回路と並列に接続され、容量Ｃ３１，スイッチＳＷ３１，ＳＷ３２，容量Ｃ３２を含む第３の直列回路と、トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された可変容量素子としてのバラクタ・ダイオードＤｖ１１，Ｄｖ１２と、トランジスタＱ１１，Ｑ１２のドレイン側ノードＮ１，Ｎ２に入力端子が接続された差動入力−差動出力のバッファＢＦＦとから構成されている。バラクタ・ダイオードＤｖ１１，Ｄｖ１２はＰチャネルＭＯＳトランジスタで構成することができる。Ｑ１１，Ｑ１２はバイポーラ・トランジスタであってもよい。
【００５５】
スイッチＳＷ１１〜ＳＷ３２は、図１に示されている制御回路１８０からのバンド選択信号ＶＢ２〜ＶＢ０によってオン、オフ制御される。これにより、ＴｘＶＣＯの発振周波数が段階的に変化される。一方、バラクタ・ダイオードＤｖ１１，Ｄｖ１２の一方の端子には、ループフィルタＬＰＦ１からの制御電圧Ｖｃが印加されて周波数を連続的に制御するように構成されている。
【００５６】
具体的には、スイッチＳＷ１１〜ＳＷ３２のうちオン状態にされるものの数が多くなると、トランジスタＱ１１，Ｑ１２のドレイン端子間に接続される容量の値が大きくなって発振周波数は低くなる。一方、オン状態にされるスイッチの数が少なくなると発振周波数は高くなる。これらのスイッチＳＷ１１〜ＳＷ３２は、使用周波数帯に応じて選択的にオンされる。
【００５７】
また、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０は起動用のスイッチであり、これがオンされると当該発振回路は発振動作を開始し、スイッチＳＷ１０がオフされると発振動作を停止する。スイッチＳＷ１０を設ける代わりに定電流源Ｉｃを直接オン、オフ制御するように構成しても良い。スイッチＳＷ１０は、制御回路１８０から出力される切替え信号ＴＶＥによって制御される。
【００５８】
図１の実施例の高周波ＩＣ１００では、ＬＣ共振型発振回路からなる高周波発振器ＲＦＶＣＯや中間周波数用発振器ＩＦＶＣＯを構成するインダクタとしてオンチップの素子が使用されている。これに対して、送信発振器ＴｘＶＣＯに関しては、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられ、ＤＣＳ／ＰＣＳ用ＴｘＶＣＯのインダクタＬ１，Ｌ２はＩＣに組み込まれる。これは、ＧＳＭ用のＴｘＶＣＯにオンチップのインダクタを用いたのでは、充分なＱ（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）が得るのが難しいからである。
【００５９】
図６にはミキサ１３２の回路例が示されている。
この実施例のミキサ回路は、特に制限されるものでないが、ギルバートセルと呼ばれる差動型回路が使用されている。かかるギルバートセルからなるミキサの場合、差動入力トランジスタＱ１，Ｑ２のうち一方のトランジスタのベース端子にカプラ２２０の検出信号を入力し、他方のトランジスタのベース端子にはカプラ２２０の検出信号の中間電位を入力しておくことで、シングル入力の回路として動作させることが可能であり、それによってピン数を減らすことができる。
【００６０】
本発明者らが提案した前記先願発明（特願２００３−５４０４２号）においては、このようなシングル入力のミキサを想定していた。しかし、前述したように、ＴｘＶＣＯの出力ピンＰ２，Ｐ３からの飛込みノイズによるフィードバック制御精度の低下を防止するため、本実施形態においては、本来の検出信号の入力ピンＰ８（入力端子ＩＮ１）の他にダミー入力ピンＰ７（入力端子ＩＮ２）を設け、ミキサ１３２を構成する差動入力トランジスタの一方（図６ではＱ２）のエミッタ端子を、抵抗Ｒ１７および容量Ｃ１２を介して前記ダミー入力ピンＰ７に接続する構成とした。このダミー入力ピンＰ７は、チップ外部において共役インピーダンス整合回路２６０等を介して接地点に接続される。
【００６１】
これにより、ＴｘＶＣＯの出力ピンから検出信号の入力ピンＰ８へ飛び込むノイズと同一のノイズをダミー入力ピンＰ７から差動入力トランジスタへ入力させて、差動回路の持つ同相ノイズ相殺効果を利用してノイズ量を減らすことができる。なお、図６に示されているミキサ１３２においては、上記差動入力トランジスタＱ１，Ｑ２のベースに抵抗Ｒ３０を介して動作点（振幅の中心電位）を与えるバイアス電圧Ｖｂｂが印加されている。
【００６２】
また、上記差動入力トランジスタＱ１，Ｑ２のコレクタにはそれぞれエミッタ共通結合のトランジスタ対Ｑ３，Ｑ４とＱ５，Ｑ６が接続され、Ｑ３とＱ５のコレクタが共通の負荷抵抗Ｒ３６に接続され、Ｑ４とＱ６のコレクタが共通の負荷抵抗Ｒ３７に接続されている。そして、Ｑ３〜Ｑ６のベースに高周波発振器ＲＦＶＣＯからの発振信号φＲＦ，／φＲＦが容量Ｃ１３，Ｃ１４を介して入力され、入力ピンＰ８より入力されたパワーアンプ出力の検出信号と発振信号φＲＦとを合成することでそれらの周波数差に相当する周波数成分を含む信号が出力される。
【００６３】
さらに、この実施例のミキサ回路においては、トランジスタＱ１，Ｑ２のベースとグランドピンＰ４に接続されたグランドラインとの間に容量素子Ｃ１０が設けられている。これにより、ＴｘＶＣＯの出力ピンＰ２，Ｐ３からグランドピンＰ４へ飛び込んだノイズは、容量素子Ｃ１０を介してトランジスタＱ１，Ｑ２の各ベースへ伝わるとともに、ミキサ１３２の接地電位から抵抗Ｒ３４，Ｒ３５を通してトランジスタＱ１，Ｑ２の各エミッタに伝わることになる。そのため、トランジスタＱ１，Ｑ２のベース・エミッタ間電圧はグランドライン回りのノイズに対して何らゲインを持たないことになる。その結果、図６の回路は、ＣＭＲＲ（同相成分除去比）が良好となる。
【００６４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施例の説明では、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられると説明したが、所望の特性のインダクタをオンチップ素子で得ることができるようになれば、外付け素子を用いる必要はない。また、実施例では送信用発振器ＴｘＶＣＯが高周波ＩＣ１００に内蔵されている場合について説明したが、高周波ＩＣ１００の外付け回路として該高周波ＩＣ１００と同一のパッケージ内に送信用発振器ＴｘＶＣＯが封止されている場合にも本発明を適用することが可能である。
【００６５】
さらに、実施例では、ミキサ回路１３２として、差動入力トランジスタにエミッタを入力とするベース接地型トランジスタを用いた図６のようなギルバート回路を用いたものを例示したが、ミキサ回路はそれに限定されず、差動入力トランジスタＱ１，Ｑ２のベースを入力とするエミッタ接地型を用いた回路とすることも可能である。
【００６６】
また、上記実施例では、位相制御ループと振幅制御ループを有するポーラループ方式の無線通信システムに適用した場合を説明したが、本発明は、例えばＧＭＳＫ変調のような位相変調を行なう位相制御ループのみを有するオフセットＰＬＬ方式の高周波ＩＣにおいてチップ外部のカプラからの信号を位相検出回路にフィードバックさせるシステムなど、送信用発振器の主要部がチップ上に形成されて発振信号が外部端子から出力され、パワーアンプの出力検出信号が外部からフィードバックされるように構成された高周波用半導体装置に広く適用することが可能である。
【００６７】
以上、本発明を、ＧＳＭ方式とＤＣＳ１８００方式とＰＣＳ１９００方式の３つの方式に従った通信が可能に構成されたトリプルバンド方式のシステムに適用した場合を説明したが、本発明は、ＧＳＭ方式，ＤＣＳ方式，ＰＣＳ方式のいずれか一つ、またはこれらのうちいずれか２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムさらにはクォッドバンド方式のシステムおよびそれに使用される高周波用半導体装置に適用することができる。
【００６８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、送信用発振器を高周波ＩＣに内蔵するようにしたため、位相制御ループと振幅制御ループの２つのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品点数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる。
【００６９】
また、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波用半導体装置に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズやクロストークによってパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示すブロック図である。
【図２】図１のポーラループ方式の無線通信システムを構成する高周波用半導体装置と該高周波用半導体装置およびパワーアンプを搭載したＲＦモジュールの第１の実施形態を示す回路構成図である。
【図３】図１のポーラループ方式の無線通信システムを構成する高周波ＩＣと該高周波ＩＣおよびパワーアンプを搭載したＲＦモジュールの第２の実施形態を示す回路構成図である。
【図４】本発明に係る高周波用半導体装置の他の実施形態を示す構成図である。
【図５】本発明の実施例において使用される送信用発振器の一例を示す回路図である。
【図６】本発明の実施例において使用されるミキサの一例を示す回路図である。
【符号の説明】
１００ 高周波ＩＣ
１１０ 移相分周回路
１２０ 直交変調回路
１３１ ミキサ
１３２ ミキサ
１４０ 位相検出回路
１５０ 振幅検出回路
１６０ 利得制御回路
１７０ レジスタ
１８０ 制御回路（シーケンサ）
１９０ 受信系回路
２００ パワーモジュール
２１０ パワーアンプ
２２０ カプラ
２３０ 減衰器（アッテネータ）
３００ ベースバンド回路（ベースバンドＩＣ）
ＴｘＶＣＯ 送信用発振器
ＲＦ−ＶＣＯ 高周波発振器
ＩＦ−ＶＣＯ 中間周波数発振器
ＬＰＦ１ ループフィルタ
ＬＰＦ２ ループフィルタ
ＭＶＧＡ，ＩＶＧＡ 可変利得増幅回路
ＰＫＧ 高周波ＩＣを封止したパッケージ
Claims (19)
- 差動出力の送信用発振器と、該送信用発振器で生成された差動信号を出力する一対の外部端子と、基準信号とフィードバック信号の振幅を比較して振幅差に応じた信号を生成する振幅比較回路と、外部から供給される信号を受ける第２の外部端子と、該第２の外部端子に入力された信号と所定の周波数の信号との合成を行なう信号合成回路とを備え、前記送信用発振器の一対の差動出力端子と前記一対の外部端子との間がボンディングワイヤにより接続されていることを特徴とする高周波用半導体装置。
- 差動出力の送信用発振器と、該送信用発振器で生成された差動信号の一方を出力する第１の外部端子と、基準信号とフィードバック信号の振幅を比較して振幅差に応じた信号を生成する振幅検出回路と、外部から供給される信号を受ける第２の外部端子と、該第２の外部端子に入力された信号と所定の周波数の信号との合成を行なう信号合成回路と、前記送信用発振器の一方の出力端子と前記第１の外部端子との間のインピーダンスに相当するインピーダンスを有する等価インピーダンス回路とを備えた高周波用半導体装置であって、
前記差動出力の送信用発振器の一方の出力端子と前記第１の外部端子との間が第１のボンディングワイヤにより接続され、前記送信用発振器の他方の出力端子と前記等価インピーダンス回路の一方の端子との間が第２のボンディングワイヤにより接続されていることを特徴とする高周波用半導体装置。 - 前記第２の外部端子に入力され前記信号合成回路により前記所定の周波数の信号と合成されて生成された信号が、前記フィードバック信号として前記振幅検出回路へ供給可能に構成されていることを特徴とする請求項１または２に記載の高周波用半導体装置。
- 前記振幅検出回路の出力に応じた電圧を出力する第３の外部端子を有することを特徴とする請求項３に記載の高周波用半導体装置。
- 前記送信用発振器の少なくともインダクタンス素子を除く構成素子と、前記振幅検出回路および前記信号合成回路とが同一の半導体チップ上に形成されていることを特徴とする請求項１から４のいずれかに記載の高周波用半導体装置。
- 前記信号合成回路は一対の差動入力端子を有する差動型回路で構成され、該信号合成回路の一方の差動入力端子は前記第２の外部端子に接続され、前記信号合成回路の他方の差動入力端子は第４の外部端子に接続されていることを特徴とする請求項１から５のいずれかに記載の高周波用半導体装置。
- 前記信号合成回路は、前記第２の外部端子に入力された信号の周波数と前記所定の周波数の信号の周波数との差に相当する周波数の信号を生成するミキサ回路であることを特徴とする請求項１から６のいずれかにに記載の高周波用半導体装置。
- 前記所定の周波数の信号を生成する発振器と、該発振器により生成された信号と前記送信用発振器により生成された信号とを合成しそれらの信号の周波数差に相当する周波数成分を有する信号を生成する第２ミキサ回路と、該第２ミキサ回路の出力信号と前記基準信号の位相を比較し位相差に応じて前記送信用発振器を制御するための位相検出回路とをさらに備えることを特徴とする請求項１から７のいずれかに記載の高周波用半導体装置。
- 差動出力の送信用発振器と、該送信用発振器で生成された差動信号を出力する一対の外部端子と、基準信号とフィードバック信号の位相を比較して位相差に応じて前記送信用発振器を制御するための位相検出回路と、外部から供給される信号を受ける第２の外部端子と、該第２の外部端子に入力された信号と所定の周波数の信号との合成を行なう信号合成回路とを備え、前記送信用発振器の一対の差動出力端子と前記一対の外部端子との間がボンディングワイヤにより接続されていることを特徴とする高周波用半導体装置。
- 差動出力の送信用発振器と、該送信用発振器で生成された差動信号の一方を出力する第１の外部端子と、基準信号とフィードバック信号の位相を比較して位相差に応じて前記送信用発振器を制御するための位相検出回路と、外部から供給される信号を受ける第２の外部端子と、該第２の外部端子に入力された信号と所定の周波数の信号との合成を行なう信号合成回路と、前記送信用発振器の一方の出力端子と前記第１の外部端子との間のインピーダンスに相当するインピーダンスを有する等価インピーダンス回路とを備えた高周波用半導体装置であって、
前記差動出力の送信用発振器の一方の出力端子と前記第１の外部端子との間が第１のボンディングワイヤにより接続され、前記送信用発振器の他方の出力端子と前記等価インピーダンス回路の一方の端子との間が第２のボンディングワイヤにより接続されていることを特徴とする高周波用半導体装置。 - 前記第２の外部端子に入力され前記信号合成回路により前記所定の周波数の信号と合成されて生成された信号が、前記フィードバック信号として前記位相検出回路へ供給可能に構成されていることを特徴とする請求項９または１０に記載の高周波用半導体装置。
- 前記第２の外部端子に入力され前記信号合成回路により前記所定の周波数の信号と合成されて生成された信号と前記基準信号の振幅を比較し振幅差に応じた信号を生成する振幅検出回路と、該振幅検出回路の出力に応じた電圧を出力する第３の外部端子を有することを特徴とする請求項１１に記載の高周波用半導体装置。
- 前記送信用発振器の少なくともインダクタンス素子を除く構成素子と、前記位相検出回路および前記信号合成回路とが同一の半導体チップ上に形成されていることを特徴とする請求項９から１２のいずれかに記載の高周波用半導体装置。
- 前記信号合成回路は一対の差動入力端子を有する差動型回路で構成され、該信号合成回路の一方の差動入力端子は前記第２の外部端子に接続され、前記信号合成回路の他方の差動入力端子は第４の外部端子に接続されていることを特徴とする請求項９から１３のいずれかに記載の高周波用半導体装置。
- 前記信号合成回路は、前記第２の外部端子に入力された信号の周波数と前記所定の周波数の信号の周波数との差に相当する周波数の信号を生成するミキサ回路であることを特徴とする請求項９から１４のいずれかにに記載の高周波用半導体装置。
- 前記所定の周波数の信号を生成する発振器と、該発振器により生成された信号と前記送信用発振器により生成された信号とを合成しそれらの信号の周波数差に相当する周波数成分を有する信号を生成する第２ミキサ回路とをさらに備え、該第２ミキサ回路の出力信号が前記位相検出回路に供給可能に構成されていることを特徴とする請求項９から１５のいずれかに記載の高周波用半導体装置。
- 請求項１２から１６のいずれかに記載の高周波用半導体装置と、前記送信用発振器により生成された信号を増幅する電力増幅回路と、該電力増幅回路の出力電力レベルを検出する出力電力検出手段と、該出力電力検出手段により検出された信号を減衰する減衰器とが１つの絶縁基板上に実装され、前記減衰器により減衰された信号が前記第２の外部端子に入力されていることを特徴とする通信用電子部品。
- 前記送信用発振器の出力信号を前記位相検出回路へフィードバックして基準信号との位相を比較して該位相差に応じて前記送信用発振器を制御する位相制御ループと、前記出力電力検出手段により検出され減衰器により減衰された信号を前記信号合成回路へ供給してその合成出力信号を前記振幅検出回路へフィードバックして基準信号の振幅と比較して振幅差に応じて前記電力増幅回路を制御する振幅制御ループとを有することを特徴とする請求項１７に記載の通信用電子部品。
- 請求項１７または１８に記載の通信用電子部品と、送受信用のアンテナと、送受信切換え手段と、送信データに応じたＩ，Ｑ信号を生成して出力するベースバンド回路とを備え、
前記高周波用半導体装置は、前記ベースバンド回路から供給されるＩ，Ｑ信号により直交変調を行なう変調回路を備え、該変調回路により変調された信号が前記基準信号として前記位相検出回路および振幅検出回路へ供給されるように構成されていることを特徴とする無線通信システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208334A JP2005072031A (ja) | 2003-08-22 | 2003-08-22 | 高周波用半導体装置および通信用電子部品並びに無線通信システム |
| US10/870,914 US7132900B2 (en) | 2003-08-22 | 2004-06-21 | High frequency semiconductor integrated circuit device, wireless electric unit and wireless communication system |
| US11/546,329 US7336136B2 (en) | 2003-08-22 | 2006-10-12 | High frequency semiconductor integrated circuit device, wireless electric unit and wireless communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208334A JP2005072031A (ja) | 2003-08-22 | 2003-08-22 | 高周波用半導体装置および通信用電子部品並びに無線通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005072031A true JP2005072031A (ja) | 2005-03-17 |
Family
ID=34190098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003208334A Pending JP2005072031A (ja) | 2003-08-22 | 2003-08-22 | 高周波用半導体装置および通信用電子部品並びに無線通信システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7132900B2 (ja) |
| JP (1) | JP2005072031A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139280A1 (ja) * | 2008-05-13 | 2009-11-19 | 株式会社村田製作所 | アンプモジュール |
| JP2011166199A (ja) * | 2010-02-04 | 2011-08-25 | Mitsubishi Electric Corp | 検出回路とそれを用いた半導体装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7509101B2 (en) * | 2003-09-25 | 2009-03-24 | Texas Instruments Incorporated | Method and apparatus for reducing leakage in a direct conversion transmitter |
| JP4476704B2 (ja) * | 2004-06-10 | 2010-06-09 | Ｏｋｉセミコンダクタ株式会社 | 半導体集積回路装置、信号処理装置、及びｆｍ多重データ処理装置 |
| US7983632B2 (en) * | 2004-09-24 | 2011-07-19 | Broadcom Corporation | Feedback control loop for amplitude modulation in a polar transmitter with a translational loop |
| US7355470B2 (en) * | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
| US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
| GB2424133B (en) * | 2005-03-09 | 2008-07-30 | Renesas Tech Corp | Communication semiconductor integrated circuit, communication electronic component and wireless communication system |
| US8013675B2 (en) | 2007-06-19 | 2011-09-06 | Parkervision, Inc. | Combiner-less multiple input single output (MISO) amplification with blended control |
| US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
| US9106316B2 (en) | 2005-10-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
| US8031804B2 (en) | 2006-04-24 | 2011-10-04 | Parkervision, Inc. | Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion |
| US7558542B2 (en) * | 2006-06-09 | 2009-07-07 | Mediatek Inc. | System and method for providing a transmitter for polar modulation and power amplifier linearization |
| JP4261576B2 (ja) * | 2006-12-11 | 2009-04-30 | アルプス電気株式会社 | 高周波回路及びテレビジョンチューナ |
| US7635833B2 (en) * | 2007-01-10 | 2009-12-22 | Forza Silicon | Electronic neutral density filter |
| KR101271432B1 (ko) * | 2009-12-21 | 2013-06-05 | 한국전자통신연구원 | 주파수 혼합기 |
| WO2011154931A1 (en) * | 2010-06-09 | 2011-12-15 | Dsp Group Ltd | Integrated circuit including a differential power amplifier with a single ended output and an integrated balun |
| JP5702124B2 (ja) * | 2010-12-02 | 2015-04-15 | ラピスセミコンダクタ株式会社 | 無線通信装置 |
| WO2012139126A1 (en) | 2011-04-08 | 2012-10-11 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
| EP2715867A4 (en) | 2011-06-02 | 2014-12-17 | Parkervision Inc | ANTENNA CONTROL |
| US8901973B2 (en) * | 2013-04-19 | 2014-12-02 | Keysight Technologies, Inc. | Multi-band frequency multiplier |
| US20150080063A1 (en) | 2013-09-17 | 2015-03-19 | Parkervision, Inc. | Method, apparatus and system for rendering an information bearing function of time |
| US9526163B2 (en) * | 2015-03-11 | 2016-12-20 | Intel IP Corporation | Device and method for crosstalk reduction in transmission lines |
| US10082565B2 (en) * | 2016-03-31 | 2018-09-25 | Butterfly Network, Inc. | Multilevel bipolar pulser |
| US9778348B1 (en) | 2016-03-31 | 2017-10-03 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434545A (en) * | 1994-10-21 | 1995-07-18 | Cyrix Corporation | Fully differential voltage controlled oscillator |
| JPH09289404A (ja) * | 1996-04-24 | 1997-11-04 | Honda Motor Co Ltd | リボンとボンディングワイヤとマイクロ波回路用パッケージ |
| US6295442B1 (en) * | 1998-12-07 | 2001-09-25 | Ericsson Inc. | Amplitude modulation to phase modulation cancellation method in an RF amplifier |
| US6201454B1 (en) * | 1999-03-30 | 2001-03-13 | The Whitaker Corporation | Compensation structure for a bond wire at high frequency operation |
| DE19956073C2 (de) * | 1999-11-22 | 2002-03-28 | Infineon Technologies Ag | Modulationsanordnung |
| US6806106B2 (en) * | 2001-03-20 | 2004-10-19 | Infineon Technologies Ag | Bond wire tuning of RF power transistors and amplifiers |
| JP3485106B2 (ja) * | 2001-05-11 | 2004-01-13 | セイコーエプソン株式会社 | 集積回路装置 |
| GB0212740D0 (en) * | 2002-05-31 | 2002-07-10 | Hitachi Ltd | Transmitter and wireless communication apparatus using the transmitter |
| US6646343B1 (en) * | 2002-06-14 | 2003-11-11 | Bitblitz Communications, Inc. | Matched impedance bonding technique in high-speed integrated circuits |
-
2003
- 2003-08-22 JP JP2003208334A patent/JP2005072031A/ja active Pending
-
2004
- 2004-06-21 US US10/870,914 patent/US7132900B2/en not_active Expired - Fee Related
-
2006
- 2006-10-12 US US11/546,329 patent/US7336136B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139280A1 (ja) * | 2008-05-13 | 2009-11-19 | 株式会社村田製作所 | アンプモジュール |
| JP2011166199A (ja) * | 2010-02-04 | 2011-08-25 | Mitsubishi Electric Corp | 検出回路とそれを用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7336136B2 (en) | 2008-02-26 |
| US7132900B2 (en) | 2006-11-07 |
| US20070026834A1 (en) | 2007-02-01 |
| US20050040896A1 (en) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7336136B2 (en) | High frequency semiconductor integrated circuit device, wireless electric unit and wireless communication system | |
| US10566943B2 (en) | Apparatus and methods for biasing of power amplifiers | |
| US8385875B2 (en) | Semiconductor integrated circuit | |
| US7508898B2 (en) | Programmable radio transceiver | |
| US7323945B2 (en) | Programmable radio transceiver | |
| KR101387262B1 (ko) | 직교 믹서를 위한 ｌｏ 신호 생성 시스템 및 방법 | |
| JP4118275B2 (ja) | 送信装置および無線通信機器 | |
| US7332966B2 (en) | High frequency power amplifier circuit | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| JP2005020476A (ja) | 高周波電力増幅回路および無線通信システム | |
| WO2004057768A1 (ja) | 送信回路およびそれを用いた送受信機 | |
| US7519337B2 (en) | Transmitter and mobile communication terminal using the same | |
| JP4245391B2 (ja) | 無線通信システムおよび通信用半導体集積回路 | |
| US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
| US7340232B2 (en) | Receiving system and semiconductor integrated circuit device for processing wireless communication signal | |
| US7395036B2 (en) | Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit | |
| JP2007174553A (ja) | 高周波電力増幅用電子部品および無線通信装置 | |
| US20050136847A1 (en) | Communication semiconductor integrated circuit device and electrical apparatus | |
| JP2005217557A (ja) | 高周波電力増幅回路 | |
| US20050227664A1 (en) | Inline filter resistors | |
| JP2005159716A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
| JP2006191353A (ja) | 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品 |