JP4245391B2 - 無線通信システムおよび通信用半導体集積回路 - Google Patents
無線通信システムおよび通信用半導体集積回路 Download PDFInfo
- Publication number
- JP4245391B2 JP4245391B2 JP2003087238A JP2003087238A JP4245391B2 JP 4245391 B2 JP4245391 B2 JP 4245391B2 JP 2003087238 A JP2003087238 A JP 2003087238A JP 2003087238 A JP2003087238 A JP 2003087238A JP 4245391 B2 JP4245391 B2 JP 4245391B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- semiconductor integrated
- external terminal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 51
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 54
- 239000000470 constituent Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 6
- 238000003786 synthesis reaction Methods 0.000 claims 6
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000013016 damping Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 15
- 230000009191 jumping Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 241001125929 Trisopterus luscus Species 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
- H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0483—Transmitters with multiple parallel paths
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
- H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、位相変調のための位相制御ループおよび振幅変調のための振幅制御ループを有する無線通信システムに適用して有効な技術に関し、特に位相検出回路と振幅検出回路を内蔵する通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信システムに適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに欧州で採用されているＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。
【０００３】
一方、近年の携帯電話機においては、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）方式が提案されている。このＥＤＧＥ方式は、音声信号の通信をＧＭＳＫ変調で行ない、データ通信を３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調で行なうデュアルモードの通信機能を備えている。８−ＰＳＫ変調はＧＭＳＫ変調における搬送波の位相シフトにさらに振幅シフトを加えたような変調であり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができる。そのため、ＥＤＧＥ方式は、ＧＳＭ方式に比べて高い伝送レートによる通信を行なうことができる。
【０００４】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけて制御した後、アンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ARTECH HOUSE,INC.が１９７９年に出版の“High Linearity RF Amplifier Design ”by Kenington,Peter B.の第１６２頁）。
【０００５】
ところで、近年、無線通信システムにおいては、部品点数を減らしてシステムの小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、送信用発振器を変復調機能を有する通信用半導体集積回路（以下、高周波ＩＣと称する）に内蔵させる技術があり、ＧＳＭ方式の通信システムを構成する高周波ＩＣに関しては、送信用発振器をオンチップ化させたものが、本出願人によって開発され提案されている（特許文献１）。
【０００６】
【特許文献１】
特願２００３−０４８５２５号
【０００７】
【発明が解決しようとする課題】
本発明者等は、ＥＤＧＥ方式の通信システムを構成する高周波ＩＣに送信用発振器を内蔵させる技術について検討を行なった。その結果、以下のような問題点があることが明らかになった。なお、本発明者等が検討したポーラーループ方式は、位相制御ループに関しては送信用発振器の出力または高周波電力増幅回路（以下、パワーアンプと称する）の出力を検出して基準信号と比較する位相比較器にフィードバックさせ、振幅制御ループに関してはパワーアンプの出力を検出して基準信号と比較する振幅比較器にフィードバックさせる方式である。かかるポーラーループ方式については、本出願人等によって提案された特許出願（特願２００３−５４０４２号）に開示されている。
【０００８】
ＧＭＳＫ変調方式を採用したＧＳＭやＤＣＳ（Digital Cellular System）などのシステムでは、搬送波を送信データに応じて位相変調して出力すれば良いので、フィードバック制御ループとしては位相制御ループのみあれば足りる。前記特許文献１に開示されている無線通信システムは、送信回路の直交変調器において位相変調のみ行ない、オフセットＰＬＬ方式と呼ばれる方式でアップコンバートを行なうものであり、高周波ＩＣに送信用発振器を内蔵させると位相制御のためのフィードバック制御ループもチップ内で閉じるように構成できるので、以下に述べるような不具合は発生しない。
【０００９】
一方、ポーラーループ方式を採用したＥＤＧＥシステムでは、変調器で変調された信号から位相成分と振幅成分をそれぞれ抽出して別々に制御を行ない、パワーアンプでベクトル合成して出力する。そのため、位相制御ループと振幅制御ループの２つのフィードバック制御ループが必要とされる。また、少なくとも振幅制御ループは、送信用発振器よりも後段のパワーアンプの出力レベルを検出してフィードバックし、パワーアンプのゲインを制御するように構成する必要がある。
【００１０】
従って、パワーアンプと高周波ＩＣとが別個の半導体チップで構成されているシステムにおいて、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の発振信号は高周波ＩＣの外部端子からチップ外のパワーアンプへ出力される。また、パワーアンプから出力される送信信号を検出するカプラの検出信号は高周波ＩＣの外部端子へ入力され、フィードバックパスを介してＩＣチップ内部の振幅比較器または振幅比較器および位相比較器へ供給される。
【００１１】
ここで、高周波ＩＣ内の送信用発振器で生成され外部へ出力される送信信号と、カプラで検出され高周波ＩＣへ入力されるフィードバック信号は、同一の周波数である。つまり、送信用発振器側からのノイズをフィードバックパス上のフィルタでカットすることができない。また、パワーアンプの出力レベルは非常に大きくカプラの検出信号のレベルも大きくなるので、本発明者らが提案した先願発明のポーラループ方式の通信システムにおいては、カプラで検出した信号をアッテネータにより２６ｄＢ以上減衰して高周波ＩＣへ入力していた。
【００１２】
ところが、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の出力ピンでのレベルは約７．８ｄＢｍである。そのため、特別なアイソレーションを施さないと、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルが−４０ｄＢｍ近くになる。よって、パワーアンプが例えばその最小出力レベルである−１４ｄＢｍのような出力レベルで動作している場合には、振幅制御ループのフィードバック信号の入力レベルは、飛込みノイズのレベル（−４０ｄＢｍ）と同程度もしくはそれよりも低いレベルになってしまう。その結果、パワーアンプの正確な出力制御が行なえないという課題が生じることが明らかになった。なお、ここでは、高周波ＩＣはベアチップの状態ではなく、パッケージに封入されている状態にあることを想定している。
【００１３】
そこで、送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンとのアイソレーションを高くするため、両方のピンを最も離れた位置に配置することも検討した。しかし、結果はほぼ同じであり、フィードバック信号の入力ピンへの飛込みノイズのレベルを充分に下げることはできなかった。しかも、わざわざ送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンを互いに離れた位置に設けようとすると、他の回路の配置にしわ寄せが行きチップ全体のレイアウト設計が面倒になると共に、無駄な空白領域が生じてチップ面積が増大するという不具合も生じる。
【００１４】
本発明の目的は、送信信号の位相と振幅を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる通信用半導体集積回路を提供することにある。
【００１５】
本発明の他の目的は、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有しＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信が可能な無線通信装置を構成する高周波ＩＣに送信用発振器を内蔵させ、カプラで検出されたパワーアンプの出力レベルの検出信号を、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルよりも若干高いレベルまで減衰して高周波ＩＣの上記フィードバック信号入力ピンへ入力させるようにしたものである。
【００１７】
これにより、システムを構成する部品点数を減らし、実装密度を高めることができる。なお、ここで、高周波ＩＣに送信用発振器を内蔵させるとは、送信用発振器を構成するすべての素子を内蔵させる場合はもちろん、送信用発振器が例えばＬＣ共振型発振器ようなインダクタンス素子を備える回路である場合に、オンチップの素子では所望の特性が得られにくいインダクタンス素子については外付け素子を用い、インダクタンス素子を除く他の構成素子を変調器が形成された半導体チップと同一チップ上に形成する場合を含むものとする。
【００１８】
【発明の実施の形態】
図１は、本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示す。図１の無線通信システムは、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる通信用半導体集積回路としての高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なうパワーアンプ（高周波電力増幅回路）２１０や送信電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶBIASを生成したりするベースバンド回路３００から構成されている。ベースバンド回路３００は１つの半導体チップ上に半導体集積回路として構成することができる。以下では、バースバンド回路が半導体集積回路で形成されている例を用いて説明するので、ベースバンド回路をベースバンドＩＣ３００として述べる。
【００１９】
本実施例においては、高周波ＩＣ１００のチップ上に、変調回路１２０や位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯなどからなる送信系回路の他に、受信信号を増幅するロウノイズアンプ（ＬＮＡ）、受信信号とＲＦ−ＶＣＯからの発振信号とをミキシングして受信信号を直接ベースバンド信号にダウンコンバートするミクサ（Ｒｘ−ＭＩＸ）、高利得のプログラマブル・ゲインアンプ（ＰＧＡ）などからなる受信系回路１９０が形成されている。
【００２０】
本実施例の無線通信システムは、位相制御のためのフィードバック制御ループ（本明細書では、これを位相制御ループまたはサブ位相制御ループと称する）の他に、振幅制御のためのフィードバック制御ループ（本明細書では、これを振幅制御ループと称する）の２つの制御ループを備える。
【００２１】
高周波ＩＣ１００には、発振器ＩＦ−ＶＣＯで生成された例えば６４０ＭＨｚのような周波数の発振信号φIFを分周しかつ互いに位相が９０°ずれた８０ＭＨｚの中間周波数の信号を生成する位相分周回路１１０、ベースバンドＩＣ３００から供給されるＩ／Ｑ信号と位相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングして、８０ＭＨｚの信号にダウンコンバートするミクサ１３１、該ミクサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングするミクサ１３２、該ミクサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、該増幅回路ＭＶＧＡで増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に比例した電圧を発生するとともに振幅制御ループの周波数帯域を規制するループフィルタＬＰＦ２、該ループフィルタＬＰＦ２を通過した信号を増幅するフォワードパス側可変利得増幅回路ＩＶＧＡ、電流−電圧変換器ＶＩＣ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路を制御する制御回路１８０などを備える。
【００２２】
制御回路１８０は、外部のベースバンドＩＣ３００からの入力コマンドや指定された動作モードに応じて内部回路を所定の順序で動作させるタイミング信号を生成するシーケンサの機能を有するように構成されている。
【００２３】
上記カプラ２２０からミクサ１３２、可変利得増幅回路ＭＶＧＡ、振幅検出回路１５０、ループフィルタＬＰＦ２、可変利得増幅回路ＩＶＧＡを通ってパワーアンプ２１０に至るまでのループにより振幅制御ループが構成される。また、位相検出回路１４０からループフィルタＬＰＦ１、送信用発振器ＴｘＶＣＯ、ミクサ１３１を通って位相検出回路１４０までのループにより位相制御ループが構成される。本実施例では、位相制御ループの帯域を制限するループフィルタＬＰＦ１は、外付けの容量Ｃ０，Ｃ１およびＣ１と直列の抵抗Ｒ１とから構成されている。
【００２４】
この実施例の高周波ＩＣ１００においては、直交変調回路１２０の出力信号とミクサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミクサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するように制御が行なわれる。この位相制御ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器ＴｘＶＣＯの振幅は一定である。
【００２５】
さらに、この実施例の高周波ＩＣ１００においては、上記可変利得増幅回路ＭＶＧＡの出力が位相検出回路１４０と振幅検出回路１５０の両方に供給されるようにされ、カプラ２２０からミクサ１３２を通って可変利得増幅回路ＭＶＧＡまでの経路を振幅制御ループと位相制御ループの共通のフィードバックパスとして使用可能にするため、切替えスイッチＳＷ０が設けられている。スイッチＳＷ０は、ベースバンドＩＣ３００によって設定が行なわれるレジスタ１７０の設定状態に応じて制御回路１８０によって切替えが行なわれる。
【００２６】
ＥＤＧＥモードではパワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として、送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。ただし、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので、振幅制御ループからのフィードバック信号では位相制御ループをロックさせることができない。
【００２７】
また、ＥＤＧＥモードでは振幅制御ループのフィードバックパスは、パワーアンプにおいて発生した歪みを修正するために不可欠である。そのため、ループがロックした後はフィードバックパスを振幅制御ループと位相制御ループで共用して、ミクサ１３１を含むＴｘＶＣＯ側のサブ位相制御ループを遮断してもよく、それにより消費電力を低減でき、またより精度の高い位相変調が行なえる。
【００２８】
そこで、この実施例においては、スイッチＳＷ０は、出力立上げ時にはサブ位相制御ループすなわちミクサ１３１からのフィードバック信号を選択する側に切り替えられ、ループが安定したらフィードバックパスすなわち可変利得増幅回路ＭＶＧＡからの信号を選択する側（この明細書では、このループをメイン位相制御ループと称し、前記サブ位相制御ループと区別する）に切り替えられる。これにより、ループ安定後はパワーアンプ２１０の出力の位相が変調回路１２０からの信号ＳREFの位相に一致するような制御が行なわれ、サブ位相制御ループによる制御よりも精度の高い位相制御が可能になる。
【００２９】
サブ位相制御ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。各容量や抵抗の値は、ループフィルタＬＰＦ１の周波数帯域が、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように決定されている。
【００３０】
さらに、本実施例では、このサブ位相制御ループをＧＭＳＫ変調モードと８−ＰＳＫ変調モードで共用できるように構成されている。具体的には、図示しないが、上記ループフィルタＬＰＦ１の抵抗Ｒ１と並列に、抵抗およびこれと直列のスイッチが設けられている。このスイッチをオンさせると、ループフィルタＬＰＦ１の周波数帯域が１．８ＭＨｚに広がるように構成されている。すなわち、８−ＰＳＫ変調モードでは、ループフィルタＬＰＦ１の周波数帯域が振幅制御ループと同じ１．８ＭＨｚに設定される。これにより動作が安定化される。また、ＧＭＳＫ変調モードでは、スイッチをオフさせることによりループフィルタＬＰＦ１の周波数帯域が振幅制御ループよりも狭い１．２ＭＨｚに設定され、ループの安定性およびノイズ抑制度を高めることができるようにされている。
【００３１】
本実施例の高周波ＩＣ１００の送信系回路では、８−ＰＳＫ変調モードで動作する場合、ループ安定後に振幅制御ループにおいて、パワーアンプ２１０の出力電力がカプラ２２０により検出され、その検出信号がミクサ１３２において高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングされることにより中間周波数（ＩＦ）の信号に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳFBとして振幅検出回路１５０に供給される。
【００３２】
そして、振幅検出回路１５０において、上記フィードバック信号ＳFBと直交変調回路１２０により変調された信号ＳREFとが比較されて振幅差が検出される。その振幅差がループフィルタＬＰＦ２を介して可変利得増幅回路ＩＶＧＡに供給されて増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶAPCとして印加され、振幅制御が行なわれる。
【００３３】
さらに、本実施例では、可変利得増幅回路ＩＶＧＡの後段に、チャージポンプＣＧＰとレベルシフト回路ＬＶＳとが設けられている。チャージポンプＣＧＰは、可変利得増幅回路ＩＶＧＡの差動出力によりチャージアップまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力電流を積分する。レベルシフト回路ＬＶＳは、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトする。チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されている。レベルシフト回路ＬＶＳを設けているのは、出力パワーモジュール２００に対しては制御電圧として０Ｖまで印加できることが要求されるのに対し、本実施例のチャージポンプＣＧＰは電流源ＩＳ２の性質から０Ｖを出力することができないためである。
【００３４】
この実施例においては、パワーアンプ２１０はＦＥＴなどで構成されており、パワーモジュール２００に設けられている電圧制御回路（図示略）により前記制御電圧ＶAPCに応じた駆動電圧（Ｖｄｄ）が生成されてこのＦＥＴのドレイン端子もしくはソース端子に印加される。また、パワーＦＥＴのゲート端子には、ベースバンドＩＣ３００もしくは図示しないバイアス回路で生成された適当なバイアス電圧ＶBIASが印加される。
【００３５】
ここで、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰOUTを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループ方式を採用した本実施例のシステムでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅検出器１５０へのフィードバック信号ＳFBは減少する。よって、振幅制御ループは、パワーアンプのＲＦゲインＧPA（ＰOUT／ＰIN）を増加させて、フィードバック信号ＳFBと変調回路からの基準信号ＳREFとを一致させるように作用する。
【００３６】
このように、可変利得増幅回路ＭＶＧＡのゲインが減少したときは、出力電力ＰOUTは増加する。出力電力ＰOUTを減少させたい時は、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＩＣ３００からの制御電圧ＶRAMPにより行なうようにしている。しかも、振幅制御ループの安定のために、可変利得増幅回路ＭＶＧＡのゲインＧMVGAの減少または増加の割合と、可変利得増幅回路IＶＧＡのゲインＧIVGAの増加または減少の割合は常に等しくされる。
【００３７】
一方、直交変調回路１２０から位相検出器１４０と振幅検出器１５０へ供給される基準信号ＳREFは、８−ＰＳＫで変調された信号であり振幅成分と位相成分が変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰOUTの振幅成分の変化が基準信号ＳREFの振幅成分の変化と一致するような制御が行なわれる。また、位相制御ループの作用によりパワーアンプの出力電力ＰOUTの位相成分の変化が基準信号ＳREFの位相成分の変化と一致するような制御が行なわれる。その結果、パワーアンプの出力は、直交変調回路１２０により生成された８−ＰＳＫ変調信号の本来の変調にきわめて近似した変調された出力となる。なお、このときパワーアンプ２１０の出力電力ＰOUTは、前述したようなパワー制御により所望の値になるようにされる。
【００３８】
また、図１には示されていないが、サブ位相制御ループのフィードバックパスには、送信用発振器ＴｘＶＣＯとミクサ１３１との間に発振器ＴｘＶＣＯの出力を減衰してミクサ１３１に供給するアッテネータが、またミクサ１３１と位相検出回路１４０との間に高調波を除去するためのロウパスフィルタが設けられる。一方、振幅制御ループのフィードバックパスには、カプラ２２０とミクサ１３２との間にアッテネータが、またミクサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にそれぞれ不要波や高調波を除去するためのロウパスフィルタが設けられる。
【００３９】
次に、本発明の第１の実施形態の構成とその作用について説明する。
図２には、図１のポーラループ方式の無線通信システムにおいて、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０ａ，２２０ｂとミクサ１３２との間に設けられる減衰回路（アッテネータ）４００とミクサ１３２の構成例が示されている。
【００４０】
なお、図２に、２つのカプラ２２０ａ，２２０ｂが示されているのは、本実施例の高周波ＩＣ１００は、８００ＭＨｚのＧＳＭと１８００ＭＨｚのＤＣＳおよび１９００ＭＨｚのＰＣＳ（Personal Communications System）の３つの通信方式に対応可能に構成されており、パワーアンプ２１０もこれに応じて２つ設けられているためである。図示しないが、ＴｘＶＣＯも２つ設けられている。１８００ＭＨｚのＤＣＳと１９００ＭＨｚのＰＣＳは周波数帯が近いので、送信信号の生成、増幅及び検出には、共通のＴｘＶＣＯ、パワーアンプ及びカプラが用いられる。
【００４１】
図２に示されているように、第１の実施形態では、減衰回路４００は抵抗Ｒ１１〜Ｒ２２からなるπ型アッテネータで構成されている。これとともに、高周波ＩＣ１００には、前記カプラ２２０の検出信号を前記ミクサ１３２へ供給するため設けられた入力ピンＰ１の他に、ダミーの入力ピンＰ２が設けられている。
【００４２】
そして、第１の実施形態では、π型アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１１〜Ｒ１４は、パワーアンプ２１０の出力レベルを検出するカプラ２２０ａ，２２０ｂと該カプラの検出信号を入力するための入力ピンＰ１との間に接続されている。また、π型アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１５〜Ｒ１８，Ｒ２１，Ｒ２２は、前記入力ピンＰ１およびダミー入力ピンＰ２とミクサ１３２との間に接続されている。これらの抵抗のうちＲ２１とＲ２２は５０Ωのような終端抵抗である。
【００４３】
これにより、高周波ＩＣ１００に入力される検出信号の減衰量は、アッテネータを構成するすべての抵抗Ｒ１１〜Ｒ２２をチップ外部に接続する場合よりも少なくすることができる。つまり、カプラ２２０の検出信号が入力される入力ピンＰ１における信号レベルは、アッテネータを構成するすべての抵抗をチップ外部に設けた場合の信号レベルに比べて大きくなる。
【００４４】
本実施形態においては、送信時のパワーアンプ２１０が最小レベルのときの入力ピンＰ１における検出信号のレベルが、ＴｘＶＣＯの出力ピンＰ３からカプラの検出信号の入力ピンＰ１へ飛び込むノイズのレベルよりも大きくなるように抵抗Ｒ１１〜Ｒ１３の値が設定される。
【００４５】
例えばＴｘＶＣＯの出力ピンＰ３における出力レベルが＋５ｄＢｍで、入力ピンＰ１へ飛び込むノイズのレベルが−４０ｄＢｍ、カプラ２２０での検出信号のレベルが振幅制御ループの収束レベルである−１１ｄＢｍの場合に、カプラ２２０の検出信号（−１１ｄＢｍ）を抵抗Ｒ１１〜Ｒ１４で２６ｄＢｍほど減衰して、入力ピンＰ１における検出信号のレベルが−３７ｄＢｍになるように抵抗Ｒ１１〜Ｒ１３の値を決定すれば良い。これにより、ミクサ１３２へ入力される信号のＳＮ比が劣化して、振幅制御ループによるフィードバック制御の精度が低下するのを防止することができる。
【００４６】
ただし、入力ピンＰ１への飛込みノイズのレベルは入力ピンＰ１と出力ピンＰ３との距離やアイソレーション対策の有無等に依存し、またカプラ２２０での検出信号のレベルはカプラの感度に依存するので、抵抗Ｒ１１〜Ｒ１３の具体的な値はピンＰ１とＰ３との距離やカプラの感度等に応じて適宜決定するのが良い。
【００４７】
一方の端子が接地点に接続されている抵抗Ｒ１４，Ｒ１６，Ｒ１８，Ｒ１９の値は、この実施形態では、終端抵抗Ｒ２１とＲ２２の５０Ωよりも若干大きな値（例えば６１Ω）とされ、入力ピンＰ１，Ｐ２とミクサ１３２の入力端子との間に直列に接続された抵抗Ｒ１５，Ｒ１７の抵抗値は、抵抗Ｒ１４，Ｒ１６，Ｒ１８，Ｒ１９の数倍程度の値（例えば２４８Ω）とされている。これにより、ピンＰ１への入力検出信号は、抵抗Ｒ１５，Ｒ１６でさらに約２０ｄＢｍほど減衰されてミクサ１３２へ供給される。
【００４８】
また、アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１１〜Ｒ１４を入力ピンＰ１に外付け抵抗として接続したのに応じて、ダミーの入力ピンＰ２には、一方の端子が接地点に接続された抵抗Ｒ１９，Ｒ２０が並列に接続されている。抵抗Ｒ１９，Ｒ２０のうちＲ２０は５０Ωのような終端抵抗である。この抵抗Ｒ１６の代わりに、ダミー入力ピンＰ２の実質的なインピーダンスを５０Ωとすることができるようにするため、並列形態の可変抵抗と容量素子とからなる共役インピーダンス整合回路を設けるようにしても良い。
【００４９】
さらに、図２の第１実施形態では、ミクサ１３２として、特に制限されるものでないが、ギルバートセルと呼ばれる差動型回路が使用されている。かかるギルバートセルからなるミクサの場合、差動入力トランジスタＱ１，Ｑ２のうち一方のトランジスタのベース端子にカプラ２２０の検出信号を入力し、他方のトランジスタのベース端子にはカプラ２２０の検出信号の中間電位を入力しておくことで、シングル入力の回路として動作させることが可能であり、それによってピン数を減らすことができる。
【００５０】
本発明者らが提案した前記先願発明（特願２００３−５４０４２号）においては、このようなシングル入力のミクサを想定していた。しかし、前述したように、ＴｘＶＣＯの出力ピンＰ３からの飛込みノイズによるフィードバック制御精度の低下を防止するため、本実施形態においては、本来の検出信号の入力ピンＰ１の他にダミー入力ピンＰ２を設け、ミクサ１３２を構成する差動入力トランジスタの一方（図２ではＱ２）のベース端子を、容量Ｃ１２を介して前記ダミー入力ピンＰ２に接続する構成とした。これにより、ＴｘＶＣＯの出力ピンＰ３から検出信号の入力ピンＰ１へ飛び込むノイズと同一のノイズをダミー入力ピンＰ２から差動入力トランジスタへ入力させて、差動回路の持つ同相ノイズ相殺効果を利用してノイズ量を減らすことができる。
【００５１】
なお、図２に示されているミクサ１３２においては、上記差動入力トランジスタＱ１，Ｑ２のベースに抵抗Ｒ３１，Ｒ３２を介してバイアス電圧Ｖｂｂが印加されており、入力ピンＰ１により入力されたパワーアンプ出力の検出信号はこのバイアス電圧Ｖｂｂを動作点（中心電位）として変化するようにされる。
【００５２】
さらに、上記差動入力トランジスタＱ１，Ｑ２のコレクタにはそれぞれエミッタ共通結合のトランジスタ対Ｑ３，Ｑ４とＱ５，Ｑ６が接続され、Ｑ３とＱ５のコレクタが共通の負荷抵抗Ｒ３６に接続され、Ｑ４とＱ６のコレクタが共通の負荷抵抗Ｒ３７に接続されている。そして、Ｑ３〜Ｑ６のベースに高周波発振器ＲＦＶＣＯからの発振信号φRF，／φRFが容量Ｃ１３，Ｃ１４を介して入力され、入力ピンＰ１により入力されたパワーアンプ出力の検出信号と発振信号φRFとを合成することでそれらの周波数差に相当する周波数成分を含む信号が出力される。
【００５３】
図３には、上記第１実施形態の減衰回路の変形例を示す。この変形例は、図２の第１実施形態において減衰回路を構成している抵抗Ｒ１１〜Ｒ１９のうち、ピンＰ１，Ｐ２に外付け素子として接続されていた抵抗Ｒ１４およびＲ１９を、Ｒ１５〜Ｒ１７と共に高周波ＩＣ１００のチップ上に形成するようにしたものである。
【００５４】
この変形例においても図２の回路と同様に、ＴｘＶＣＯの出力ピンＰ３から検出信号の入力ピンＰ１へ飛び込むノイズのレベルよりも、入力ピンＰ１へ入力されるカプラからの検出信号のレベルを大きくして、ミクサ１３２に入力される信号のＳＮ比を向上させることができるという効果が得られる。しかも、この変形例によれば、抵抗Ｒ１４およびＲ１９をオンチップ化したことにより、さらに部品点数を減らすことができるという利点がある。ただし、この変形例は、チップ内部の接地電位が充分に安定したものでないと、図２の第１実施形態の減衰回路よりも性能が悪くなるという不具合がある。
【００５５】
ところで、図２の第１実施形態の減衰回路および図３の変形例は、チップ内部の接地電位が充分に安定しているものとして説明した。しかし、実際のデバイスでは、図４に示されているように、接地電位ＧＮＤは入力ピンＰ１やＰ２と同様な外部端子（ピンＰ４）から、ボンディングワイヤやチップ内部の配線を通して与えられることが多い。そのような場合には、ＴｘＶＣＯの出力ピンＰ３からグランドピンＰ４へ飛び込んだノイズがミクサ１３２の入力端子に回り込んで、ＣＭＲＲ（同相成分除去比）を劣化させるおそれがある。
【００５６】
図４には、グランドピンＰ４へ飛び込んだノイズの回り込みによるＣＭＲＲの劣化を防止できるようにした第２実施形態の減衰回路およびミクサ回路を示す。図２の第１実施形態との主な相違点は、▲１▼図２の第１実施形態ではπ型アッテネータを構成する抵抗としてチップ上にＲ１５〜Ｒ１８を設けているのに対し、図４の第２実施形態ではチップ上に形成される抵抗として例えば６４６Ωのような抵抗Ｒ１５，Ｒ１７のみ用い、接地点に接続される抵抗Ｒ１６，Ｒ１８が省略されている点、▲２▼ミクサ１３２の差動入力トランジスタＱ１，Ｑ２を、ベースを入力とするエミッタ接地型とする代わりにエミッタを入力とするベース接地型として用い、ベースには抵抗Ｒ３０を介して例えば１．３Ｖのようなバイアス電圧Ｖｂｂ’を印加している点、▲３▼トランジスタＱ１，Ｑ２のベースと接地点との間に容量素子Ｃ１０を設けている点がある。外付け抵抗は、図２の第１実施形態と同様で良く、カプラ２２０により検出された信号を−２６ｄＢｍ減衰して入力ピンＰ１へ伝えるように構成される。
【００５７】
図２の回路ではアッテネータを構成している抵抗Ｒ１６，Ｒ１８を通してグランドラインからトランジスタＱ１，Ｑ２に回り込むノイズがあるが、この第２実施形態においてはそれがない。また、ＴｘＶＣＯの出力ピンＰ３からグランドピンＰ４へ飛び込んだノイズは、容量素子Ｃ１０を介してトランジスタＱ１，Ｑ２の各ベースへ伝わるとともに、ミクサ１３２の接地電位から抵抗Ｒ３４，Ｒ３５を通してトランジスタＱ１，Ｑ２の各エミッタに伝わることになる。そのため、トランジスタＱ１，Ｑ２のベース・エミッタ間電圧はグランドライン回りのノイズに対して何らゲインを持たないことになる。その結果、図４の回路は、図２の回路に比べてＣＭＲＲが良好となる。
【００５８】
図５には、送信用発振器ＴｘＶＣＯの一実施例としてのＬＣ共振型発振回路を示す。この実施例の発振回路は、図５に示されているように、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通ソースと電源電圧端子Ｖｃｃとの間に接続された定電流源Ｉｃと、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０と、各トランジスタＱ１１，Ｑ１２のドレインと接地点ＧＮＤとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された容量Ｃ１１，スイッチＳＷ１１，ＳＷ１２，容量Ｃ１２を含む第１の直列回路と、および前記第１の直列回路と並列に接続され、容量Ｃ２１，スイッチＳＷ２１，ＳＷ２２，容量Ｃ２２を含む第２の直列回路と、前記第１の直列回路と並列に接続され、容量Ｃ３１，スイッチＳＷ３１，ＳＷ３２，容量Ｃ３２を含む第３の直列回路と、トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された可変容量素子としてのバラクタ・ダイオードＤｖ１１，Ｄｖ１２とから構成されている。バラクタ・ダイオードＤｖ１１，Ｄｖ１２はＰチャネルＭＯＳトランジスタで構成することができる。Ｑ１１，Ｑ１２はバイポーラ・トランジスタであってもよい。
【００５９】
スイッチＳＷ１１〜ＳＷ３２は、図１に示されている制御回路１８０からのバンド選択信号ＶＢ２〜ＶＢ０によってオン、オフ制御される。これにより、ＴｘＶＣＯの発振周波数が段階的に変化される。一方、バラクタ・ダイオードＤｖ１１，Ｄｖ１２の一方の端子には、ループフィルタＬＰＦ１からの制御電圧Ｖｃが印加されて周波数を連続的に制御するように構成されている。
【００６０】
具体的には、スイッチＳＷ１１〜ＳＷ３２のうちオン状態にされるものの数が多くなると、トランジスタＱ１１，Ｑ１２のドレイン端子間に接続される容量の値が大きくなって発振周波数は低くなる。一方、オン状態にされるスイッチの数が少なくなると発振周波数は高くなる。これらのスイッチＳＷ１１〜ＳＷ３２は、送信モードがＧＳＭかＤＣＳかＰＣＳかに応じて選択的にオンされる。
【００６１】
また、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０は起動用のスイッチであり、これがオンされると当該発振回路は発振動作を開始し、スイッチＳＷ１０がオフされると発振動作を停止する。スイッチＳＷ１０を設ける代わりに定電流源Ｉｃを直接オン、オフ制御するように構成しても良い。スイッチＳＷ１０は、制御回路１８０から出力される切替え信号ＴＶＥによって制御される。
【００６２】
図１の実施例の高周波ＩＣ１００では、ＬＣ共振型発振回路からなる高周波発振器ＲＦＶＣＯや中間周波数用発振器ＩＦＶＣＯを構成するインダクタとしてオンチップの素子が使用されている。これに対して、送信発振器ＴｘＶＣＯに関しては、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられ、ＤＣＳ／ＰＣＳ用ＴｘＶＣＯのインダクタＬ１，Ｌ２はＩＣに組み込まれている。これは、ＧＳＭ用のＴｘＶＣＯにオンチップのインダクタを用いたのでは、充分なＱ（quality factor）が得るのが難しいからである。
【００６３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例の説明では、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられると説明したが、所望の特性のインダクタをオンチップ素子で得ることができるようになれば、外付け素子を用いる必要はない。また、図４の第２実施形態においては、入力ピンＰ１，Ｐ２の信号を抵抗Ｒ１５，Ｒ１７および容量Ｃ１１，Ｃ１２を介して差動入力トランジスタＱ１，Ｑ２のエミッタへ入力しているが、入力ピンＰ１，Ｐ２の信号をＱ１，Ｑ２のベースに入力する構成とすることも可能である。
【００６４】
また、上記実施例では、位相制御ループと振幅制御ループを有するポーラループ方式の無線通信システムに適用した場合を説明したが、本発明は、送信用発振器の主要部がチップ上に形成されて発振信号が高周波ＩＣの外部端子から出力され、パワーアンプの出力検出信号がチップ外部から高周波ＩＣへフィードバックされるように構成された高周波ＩＣおよび無線通信システムに広く適用することが可能である。
【００６５】
以上、本発明を、ＧＳＭ方式とＤＣＳ１８００方式とＰＣＳ１９００方式の３つの方式に従った通信が可能に構成されたトリプルバンド方式のシステムに適用した場合を説明したが、本発明は、ＧＳＭ方式，ＤＣＳ方式，ＰＣＳ方式のいずれか一つ、またはこれらのうちいずれか２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムさらにはクォッドバンド方式のシステムおよびそれに使用される高周波ＩＣに適用することができる。
【００６６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、位相制御ループと振幅制御ループの２つのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品点数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる。
【００６７】
また、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示すブロック図である。
【図２】図１のポーラループ方式の無線通信システムにおいて、パワーアンプの出力レベルを検出するカプラとダウンコンバート用のミクサとの間に設けられる減衰回路（アッテネータ）およびミクサの第１の実施形態を示す回路図である。
【図３】図２の実施例における送信装置における減衰回路の変形例を示す回路図である。
【図４】パワーアンプの出力レベルを検出するカプラとダウンコンバート用のミクサとの間に設けられる減衰回路（アッテネータ）およびミクサの第２の実施形態を示す回路図である。
【図５】本発明の実施例において使用される送信用発振器の一例を示す回路図である。
【符号の説明】
１００ 高周波ＩＣ
１１０ 位相分周回路
１２０ 直交変調回路
１３１ ミクサ
１３２ ミクサ
１４０ 位相検出回路
１５０ 振幅検出回路
１６０ 利得制御回路
１７０ レジスタ
１８０ 制御回路（シーケンサ）
１９０ 受信系回路
２００ パワーモジュール
２１０ パワーアンプ
２２０ カプラ
３００ ベースバンド回路（ベースバンドIC）
４００ 減衰回路（アッテネータ）
ＴｘＶＣＯ 送信用発振器
ＲＦ−ＶＣＯ 高周波発振器
ＩＦ−ＶＣＯ 中間周波数発振器
ＬＰＦ１ ループフィルタ
ＬＰＦ２ ループフィルタ
ＭＶＧＡ，ＩＶＧＡ 可変利得増幅回路
【発明の属する技術分野】
本発明は、位相変調のための位相制御ループおよび振幅変調のための振幅制御ループを有する無線通信システムに適用して有効な技術に関し、特に位相検出回路と振幅検出回路を内蔵する通信用半導体集積回路およびこの通信用半導体集積回路を組み込んだ携帯電話機等の無線通信システムに適用して有効な技術に関する。
【０００２】
【従来の技術】
従来、携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに欧州で採用されているＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。
【０００３】
一方、近年の携帯電話機においては、ＥＤＧＥ（Enhanced Data Rates for GSM Evolution）方式が提案されている。このＥＤＧＥ方式は、音声信号の通信をＧＭＳＫ変調で行ない、データ通信を３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調で行なうデュアルモードの通信機能を備えている。８−ＰＳＫ変調はＧＭＳＫ変調における搬送波の位相シフトにさらに振幅シフトを加えたような変調であり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができる。そのため、ＥＤＧＥ方式は、ＧＳＭ方式に比べて高い伝送レートによる通信を行なうことができる。
【０００４】
送信信号の位相成分と振幅成分にそれぞれ情報を持たせる変調方式の実現方法としては、送信したい信号を位相成分と振幅成分に分離した後、位相制御ループと振幅制御ループでそれぞれフィードバックをかけて制御した後、アンプで合成して出力するポーラーループと呼ばれる方式が従来より知られている（例えば、ARTECH HOUSE,INC.が１９７９年に出版の“High Linearity RF Amplifier Design ”by Kenington,Peter B.の第１６２頁）。
【０００５】
ところで、近年、無線通信システムにおいては、部品点数を減らしてシステムの小型化および低コスト化を図るため、できるだけ多くの回路を１つあるいは数個の半導体集積回路内に取り込む努力がなされている。その一つに、送信用発振器を変復調機能を有する通信用半導体集積回路（以下、高周波ＩＣと称する）に内蔵させる技術があり、ＧＳＭ方式の通信システムを構成する高周波ＩＣに関しては、送信用発振器をオンチップ化させたものが、本出願人によって開発され提案されている（特許文献１）。
【０００６】
【特許文献１】
特願２００３−０４８５２５号
【０００７】
【発明が解決しようとする課題】
本発明者等は、ＥＤＧＥ方式の通信システムを構成する高周波ＩＣに送信用発振器を内蔵させる技術について検討を行なった。その結果、以下のような問題点があることが明らかになった。なお、本発明者等が検討したポーラーループ方式は、位相制御ループに関しては送信用発振器の出力または高周波電力増幅回路（以下、パワーアンプと称する）の出力を検出して基準信号と比較する位相比較器にフィードバックさせ、振幅制御ループに関してはパワーアンプの出力を検出して基準信号と比較する振幅比較器にフィードバックさせる方式である。かかるポーラーループ方式については、本出願人等によって提案された特許出願（特願２００３−５４０４２号）に開示されている。
【０００８】
ＧＭＳＫ変調方式を採用したＧＳＭやＤＣＳ（Digital Cellular System）などのシステムでは、搬送波を送信データに応じて位相変調して出力すれば良いので、フィードバック制御ループとしては位相制御ループのみあれば足りる。前記特許文献１に開示されている無線通信システムは、送信回路の直交変調器において位相変調のみ行ない、オフセットＰＬＬ方式と呼ばれる方式でアップコンバートを行なうものであり、高周波ＩＣに送信用発振器を内蔵させると位相制御のためのフィードバック制御ループもチップ内で閉じるように構成できるので、以下に述べるような不具合は発生しない。
【０００９】
一方、ポーラーループ方式を採用したＥＤＧＥシステムでは、変調器で変調された信号から位相成分と振幅成分をそれぞれ抽出して別々に制御を行ない、パワーアンプでベクトル合成して出力する。そのため、位相制御ループと振幅制御ループの２つのフィードバック制御ループが必要とされる。また、少なくとも振幅制御ループは、送信用発振器よりも後段のパワーアンプの出力レベルを検出してフィードバックし、パワーアンプのゲインを制御するように構成する必要がある。
【００１０】
従って、パワーアンプと高周波ＩＣとが別個の半導体チップで構成されているシステムにおいて、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の発振信号は高周波ＩＣの外部端子からチップ外のパワーアンプへ出力される。また、パワーアンプから出力される送信信号を検出するカプラの検出信号は高周波ＩＣの外部端子へ入力され、フィードバックパスを介してＩＣチップ内部の振幅比較器または振幅比較器および位相比較器へ供給される。
【００１１】
ここで、高周波ＩＣ内の送信用発振器で生成され外部へ出力される送信信号と、カプラで検出され高周波ＩＣへ入力されるフィードバック信号は、同一の周波数である。つまり、送信用発振器側からのノイズをフィードバックパス上のフィルタでカットすることができない。また、パワーアンプの出力レベルは非常に大きくカプラの検出信号のレベルも大きくなるので、本発明者らが提案した先願発明のポーラループ方式の通信システムにおいては、カプラで検出した信号をアッテネータにより２６ｄＢ以上減衰して高周波ＩＣへ入力していた。
【００１２】
ところが、高周波ＩＣに送信用発振器を内蔵させた場合、送信用発振器の出力ピンでのレベルは約７．８ｄＢｍである。そのため、特別なアイソレーションを施さないと、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルが−４０ｄＢｍ近くになる。よって、パワーアンプが例えばその最小出力レベルである−１４ｄＢｍのような出力レベルで動作している場合には、振幅制御ループのフィードバック信号の入力レベルは、飛込みノイズのレベル（−４０ｄＢｍ）と同程度もしくはそれよりも低いレベルになってしまう。その結果、パワーアンプの正確な出力制御が行なえないという課題が生じることが明らかになった。なお、ここでは、高周波ＩＣはベアチップの状態ではなく、パッケージに封入されている状態にあることを想定している。
【００１３】
そこで、送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンとのアイソレーションを高くするため、両方のピンを最も離れた位置に配置することも検討した。しかし、結果はほぼ同じであり、フィードバック信号の入力ピンへの飛込みノイズのレベルを充分に下げることはできなかった。しかも、わざわざ送信用発振器の出力ピンと振幅制御ループのフィードバック信号の入力ピンを互いに離れた位置に設けようとすると、他の回路の配置にしわ寄せが行きチップ全体のレイアウト設計が面倒になると共に、無駄な空白領域が生じてチップ面積が増大するという不具合も生じる。
【００１４】
本発明の目的は、送信信号の位相と振幅を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる通信用半導体集積回路を提供することにある。
【００１５】
本発明の他の目的は、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
すなわち、送信用発振器から出力される搬送波の位相を制御する位相制御ループと、電力増幅回路から出力される送信出力信号の振幅を制御する振幅制御ループとを有しＧＭＳＫ変調モードによる送信と８−ＰＳＫ変調モードによる送信が可能な無線通信装置を構成する高周波ＩＣに送信用発振器を内蔵させ、カプラで検出されたパワーアンプの出力レベルの検出信号を、送信用発振器の出力ピンから振幅制御ループのフィードバック信号の入力ピンへ飛び込むノイズのレベルよりも若干高いレベルまで減衰して高周波ＩＣの上記フィードバック信号入力ピンへ入力させるようにしたものである。
【００１７】
これにより、システムを構成する部品点数を減らし、実装密度を高めることができる。なお、ここで、高周波ＩＣに送信用発振器を内蔵させるとは、送信用発振器を構成するすべての素子を内蔵させる場合はもちろん、送信用発振器が例えばＬＣ共振型発振器ようなインダクタンス素子を備える回路である場合に、オンチップの素子では所望の特性が得られにくいインダクタンス素子については外付け素子を用い、インダクタンス素子を除く他の構成素子を変調器が形成された半導体チップと同一チップ上に形成する場合を含むものとする。
【００１８】
【発明の実施の形態】
図１は、本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示す。図１の無線通信システムは、ＧＳＭシステムにおけるＧＭＳＫ変調やＥＤＧＥシステムにおける８−ＰＳＫ変調を行なうことができる通信用半導体集積回路としての高周波ＩＣ１００、アンテナＡＮＴを駆動して送信を行なうパワーアンプ（高周波電力増幅回路）２１０や送信電力を検出するためのカプラ２２０などを含むパワーモジュール２００、送信データ（ベースバンド信号）に基づいてＩ／Ｑ信号を生成したり高周波ＩＣ１００の制御信号やパワーモジュール２００内のパワーアンプ２１０に対するバイアス電圧ＶBIASを生成したりするベースバンド回路３００から構成されている。ベースバンド回路３００は１つの半導体チップ上に半導体集積回路として構成することができる。以下では、バースバンド回路が半導体集積回路で形成されている例を用いて説明するので、ベースバンド回路をベースバンドＩＣ３００として述べる。
【００１９】
本実施例においては、高周波ＩＣ１００のチップ上に、変調回路１２０や位相変調された送信信号（搬送波）を生成する送信用発振器ＴｘＶＣＯなどからなる送信系回路の他に、受信信号を増幅するロウノイズアンプ（ＬＮＡ）、受信信号とＲＦ−ＶＣＯからの発振信号とをミキシングして受信信号を直接ベースバンド信号にダウンコンバートするミクサ（Ｒｘ−ＭＩＸ）、高利得のプログラマブル・ゲインアンプ（ＰＧＡ）などからなる受信系回路１９０が形成されている。
【００２０】
本実施例の無線通信システムは、位相制御のためのフィードバック制御ループ（本明細書では、これを位相制御ループまたはサブ位相制御ループと称する）の他に、振幅制御のためのフィードバック制御ループ（本明細書では、これを振幅制御ループと称する）の２つの制御ループを備える。
【００２１】
高周波ＩＣ１００には、発振器ＩＦ−ＶＣＯで生成された例えば６４０ＭＨｚのような周波数の発振信号φIFを分周しかつ互いに位相が９０°ずれた８０ＭＨｚの中間周波数の信号を生成する位相分周回路１１０、ベースバンドＩＣ３００から供給されるＩ／Ｑ信号と位相分周回路１１０で分周された信号とをミキシングして直交変調を行なう直交変調回路１２０、送信用発振器ＴｘＶＣＯからのフィードバック信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングして、８０ＭＨｚの信号にダウンコンバートするミクサ１３１、該ミクサ１３１の出力信号と前記直交変調回路１２０の出力信号との位相差を検出する位相検出回路１４０、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０の検出信号と高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングするミクサ１３２、該ミクサ１３２の出力を増幅するフィードバック側可変利得増幅回路ＭＶＧＡ、該増幅回路ＭＶＧＡで増幅された信号と前記直交変調回路１２０の出力信号とを比較して振幅差を検出する振幅検出回路１５０、振幅検出回路１５０の出力に比例した電圧を発生するとともに振幅制御ループの周波数帯域を規制するループフィルタＬＰＦ２、該ループフィルタＬＰＦ２を通過した信号を増幅するフォワードパス側可変利得増幅回路ＩＶＧＡ、電流−電圧変換器ＶＩＣ、可変利得増幅回路ＭＶＧＡおよびＩＶＧＡの利得を制御する利得制御回路１６０、チップ内部の制御情報や動作モード等を設定するためのレジスタ１７０、レジスタ１７０の設定値に基づいてチップ内部の各回路を制御する制御回路１８０などを備える。
【００２２】
制御回路１８０は、外部のベースバンドＩＣ３００からの入力コマンドや指定された動作モードに応じて内部回路を所定の順序で動作させるタイミング信号を生成するシーケンサの機能を有するように構成されている。
【００２３】
上記カプラ２２０からミクサ１３２、可変利得増幅回路ＭＶＧＡ、振幅検出回路１５０、ループフィルタＬＰＦ２、可変利得増幅回路ＩＶＧＡを通ってパワーアンプ２１０に至るまでのループにより振幅制御ループが構成される。また、位相検出回路１４０からループフィルタＬＰＦ１、送信用発振器ＴｘＶＣＯ、ミクサ１３１を通って位相検出回路１４０までのループにより位相制御ループが構成される。本実施例では、位相制御ループの帯域を制限するループフィルタＬＰＦ１は、外付けの容量Ｃ０，Ｃ１およびＣ１と直列の抵抗Ｒ１とから構成されている。
【００２４】
この実施例の高周波ＩＣ１００においては、直交変調回路１２０の出力信号とミクサ１３１からのフィードバック信号に位相差が生じていると、この誤差を減少させるような電圧が送信用発振器ＴｘＶＣＯの周波数制御端子に供給され、ミクサ１３１からのフィードバック信号の位相が直交変調回路１２０の出力信号の位相と一致するように制御が行なわれる。この位相制御ループにより、送信用発振器ＴｘＶＣＯの出力の位相が電源電圧変動や温度変化に対してずれないような制御が行われる。なお、送信用発振器ＴｘＶＣＯの振幅は一定である。
【００２５】
さらに、この実施例の高周波ＩＣ１００においては、上記可変利得増幅回路ＭＶＧＡの出力が位相検出回路１４０と振幅検出回路１５０の両方に供給されるようにされ、カプラ２２０からミクサ１３２を通って可変利得増幅回路ＭＶＧＡまでの経路を振幅制御ループと位相制御ループの共通のフィードバックパスとして使用可能にするため、切替えスイッチＳＷ０が設けられている。スイッチＳＷ０は、ベースバンドＩＣ３００によって設定が行なわれるレジスタ１７０の設定状態に応じて制御回路１８０によって切替えが行なわれる。
【００２６】
ＥＤＧＥモードではパワーアンプ２１０の出力に位相変調成分と振幅変調成分の両方が含まれるので、出力側の位相成分を有する位相検出回路１４０への帰還信号として、送信用発振器ＴｘＶＣＯの出力またはパワーアンプ２１０の出力のいずれを用いてもよい。ただし、送信開始時はパワーアンプ２１０の出力がまだ立ち上がっていないので、振幅制御ループからのフィードバック信号では位相制御ループをロックさせることができない。
【００２７】
また、ＥＤＧＥモードでは振幅制御ループのフィードバックパスは、パワーアンプにおいて発生した歪みを修正するために不可欠である。そのため、ループがロックした後はフィードバックパスを振幅制御ループと位相制御ループで共用して、ミクサ１３１を含むＴｘＶＣＯ側のサブ位相制御ループを遮断してもよく、それにより消費電力を低減でき、またより精度の高い位相変調が行なえる。
【００２８】
そこで、この実施例においては、スイッチＳＷ０は、出力立上げ時にはサブ位相制御ループすなわちミクサ１３１からのフィードバック信号を選択する側に切り替えられ、ループが安定したらフィードバックパスすなわち可変利得増幅回路ＭＶＧＡからの信号を選択する側（この明細書では、このループをメイン位相制御ループと称し、前記サブ位相制御ループと区別する）に切り替えられる。これにより、ループ安定後はパワーアンプ２１０の出力の位相が変調回路１２０からの信号ＳREFの位相に一致するような制御が行なわれ、サブ位相制御ループによる制御よりも精度の高い位相制御が可能になる。
【００２９】
サブ位相制御ループ上のループフィルタＬＰＦ１は、容量Ｃ０，Ｃ１およびＣ１と直列に接続された抵抗Ｒ１とから構成されている。各容量や抵抗の値は、ループフィルタＬＰＦ１の周波数帯域が、位相変調のみ行なうＧＭＳＫ変調モードを考慮してノイズ抑制度の高い１．２ＭＨｚのような周波数帯域となるように決定されている。
【００３０】
さらに、本実施例では、このサブ位相制御ループをＧＭＳＫ変調モードと８−ＰＳＫ変調モードで共用できるように構成されている。具体的には、図示しないが、上記ループフィルタＬＰＦ１の抵抗Ｒ１と並列に、抵抗およびこれと直列のスイッチが設けられている。このスイッチをオンさせると、ループフィルタＬＰＦ１の周波数帯域が１．８ＭＨｚに広がるように構成されている。すなわち、８−ＰＳＫ変調モードでは、ループフィルタＬＰＦ１の周波数帯域が振幅制御ループと同じ１．８ＭＨｚに設定される。これにより動作が安定化される。また、ＧＭＳＫ変調モードでは、スイッチをオフさせることによりループフィルタＬＰＦ１の周波数帯域が振幅制御ループよりも狭い１．２ＭＨｚに設定され、ループの安定性およびノイズ抑制度を高めることができるようにされている。
【００３１】
本実施例の高周波ＩＣ１００の送信系回路では、８−ＰＳＫ変調モードで動作する場合、ループ安定後に振幅制御ループにおいて、パワーアンプ２１０の出力電力がカプラ２２０により検出され、その検出信号がミクサ１３２において高周波発振器ＲＦ−ＶＣＯからの発振信号φRFとをミキシングされることにより中間周波数（ＩＦ）の信号に変換され、可変利得増幅回路ＭＶＧＡにより増幅されてフィードバック信号ＳFBとして振幅検出回路１５０に供給される。
【００３２】
そして、振幅検出回路１５０において、上記フィードバック信号ＳFBと直交変調回路１２０により変調された信号ＳREFとが比較されて振幅差が検出される。その振幅差がループフィルタＬＰＦ２を介して可変利得増幅回路ＩＶＧＡに供給されて増幅され、パワーアンプ２１０の出力制御端子に制御電圧ＶAPCとして印加され、振幅制御が行なわれる。
【００３３】
さらに、本実施例では、可変利得増幅回路ＩＶＧＡの後段に、チャージポンプＣＧＰとレベルシフト回路ＬＶＳとが設けられている。チャージポンプＣＧＰは、可変利得増幅回路ＩＶＧＡの差動出力によりチャージアップまたはディスチャージを行なって可変利得増幅回路ＩＶＧＡの出力電流を積分する。レベルシフト回路ＬＶＳは、チャージポンプで発生された電圧を約０．６Ｖだけ負の方向へシフトする。チャージポンプＣＧＰは一対の電流源ＩＳ１，ＩＳ２と容量Ｃ４とから構成されている。レベルシフト回路ＬＶＳを設けているのは、出力パワーモジュール２００に対しては制御電圧として０Ｖまで印加できることが要求されるのに対し、本実施例のチャージポンプＣＧＰは電流源ＩＳ２の性質から０Ｖを出力することができないためである。
【００３４】
この実施例においては、パワーアンプ２１０はＦＥＴなどで構成されており、パワーモジュール２００に設けられている電圧制御回路（図示略）により前記制御電圧ＶAPCに応じた駆動電圧（Ｖｄｄ）が生成されてこのＦＥＴのドレイン端子もしくはソース端子に印加される。また、パワーＦＥＴのゲート端子には、ベースバンドＩＣ３００もしくは図示しないバイアス回路で生成された適当なバイアス電圧ＶBIASが印加される。
【００３５】
ここで、フォワードパス上の可変利得増幅回路ＩＶＧＡとフィードバックパス上の可変利得増幅回路ＭＶＧＡに対する利得制御について説明する。
ＥＤＧＥまたはＧＳＭ対応の携帯電話端末では、パワーアンプの出力電力ＰOUTを一定時間内に所望の値まで増加または減少させるパワー制御を行なわれる。ポーラーループ方式を採用した本実施例のシステムでは、このパワー制御を可変利得増幅回路ＭＶＧＡのゲインを制御することにより行なう。具体的には、可変利得増幅回路ＭＶＧＡのゲインを減少させれば振幅検出器１５０へのフィードバック信号ＳFBは減少する。よって、振幅制御ループは、パワーアンプのＲＦゲインＧPA（ＰOUT／ＰIN）を増加させて、フィードバック信号ＳFBと変調回路からの基準信号ＳREFとを一致させるように作用する。
【００３６】
このように、可変利得増幅回路ＭＶＧＡのゲインが減少したときは、出力電力ＰOUTは増加する。出力電力ＰOUTを減少させたい時は、可変利得増幅回路ＭＶＧＡのゲインを増加させればよい。本実施例では、可変利得増幅回路ＭＶＧＡのゲイン制御は、ベースバンドＩＣ３００からの制御電圧ＶRAMPにより行なうようにしている。しかも、振幅制御ループの安定のために、可変利得増幅回路ＭＶＧＡのゲインＧMVGAの減少または増加の割合と、可変利得増幅回路IＶＧＡのゲインＧIVGAの増加または減少の割合は常に等しくされる。
【００３７】
一方、直交変調回路１２０から位相検出器１４０と振幅検出器１５０へ供給される基準信号ＳREFは、８−ＰＳＫで変調された信号であり振幅成分と位相成分が変化しているが、振幅制御ループの作用によりパワーアンプの出力電力ＰOUTの振幅成分の変化が基準信号ＳREFの振幅成分の変化と一致するような制御が行なわれる。また、位相制御ループの作用によりパワーアンプの出力電力ＰOUTの位相成分の変化が基準信号ＳREFの位相成分の変化と一致するような制御が行なわれる。その結果、パワーアンプの出力は、直交変調回路１２０により生成された８−ＰＳＫ変調信号の本来の変調にきわめて近似した変調された出力となる。なお、このときパワーアンプ２１０の出力電力ＰOUTは、前述したようなパワー制御により所望の値になるようにされる。
【００３８】
また、図１には示されていないが、サブ位相制御ループのフィードバックパスには、送信用発振器ＴｘＶＣＯとミクサ１３１との間に発振器ＴｘＶＣＯの出力を減衰してミクサ１３１に供給するアッテネータが、またミクサ１３１と位相検出回路１４０との間に高調波を除去するためのロウパスフィルタが設けられる。一方、振幅制御ループのフィードバックパスには、カプラ２２０とミクサ１３２との間にアッテネータが、またミクサ１３２と可変利得増幅回路ＭＶＧＡとの間および可変利得増幅回路ＭＶＧＡと振幅検出回路１５０との間にそれぞれ不要波や高調波を除去するためのロウパスフィルタが設けられる。
【００３９】
次に、本発明の第１の実施形態の構成とその作用について説明する。
図２には、図１のポーラループ方式の無線通信システムにおいて、パワーアンプ２１０の出力レベルを検出する前記カプラ２２０ａ，２２０ｂとミクサ１３２との間に設けられる減衰回路（アッテネータ）４００とミクサ１３２の構成例が示されている。
【００４０】
なお、図２に、２つのカプラ２２０ａ，２２０ｂが示されているのは、本実施例の高周波ＩＣ１００は、８００ＭＨｚのＧＳＭと１８００ＭＨｚのＤＣＳおよび１９００ＭＨｚのＰＣＳ（Personal Communications System）の３つの通信方式に対応可能に構成されており、パワーアンプ２１０もこれに応じて２つ設けられているためである。図示しないが、ＴｘＶＣＯも２つ設けられている。１８００ＭＨｚのＤＣＳと１９００ＭＨｚのＰＣＳは周波数帯が近いので、送信信号の生成、増幅及び検出には、共通のＴｘＶＣＯ、パワーアンプ及びカプラが用いられる。
【００４１】
図２に示されているように、第１の実施形態では、減衰回路４００は抵抗Ｒ１１〜Ｒ２２からなるπ型アッテネータで構成されている。これとともに、高周波ＩＣ１００には、前記カプラ２２０の検出信号を前記ミクサ１３２へ供給するため設けられた入力ピンＰ１の他に、ダミーの入力ピンＰ２が設けられている。
【００４２】
そして、第１の実施形態では、π型アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１１〜Ｒ１４は、パワーアンプ２１０の出力レベルを検出するカプラ２２０ａ，２２０ｂと該カプラの検出信号を入力するための入力ピンＰ１との間に接続されている。また、π型アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１５〜Ｒ１８，Ｒ２１，Ｒ２２は、前記入力ピンＰ１およびダミー入力ピンＰ２とミクサ１３２との間に接続されている。これらの抵抗のうちＲ２１とＲ２２は５０Ωのような終端抵抗である。
【００４３】
これにより、高周波ＩＣ１００に入力される検出信号の減衰量は、アッテネータを構成するすべての抵抗Ｒ１１〜Ｒ２２をチップ外部に接続する場合よりも少なくすることができる。つまり、カプラ２２０の検出信号が入力される入力ピンＰ１における信号レベルは、アッテネータを構成するすべての抵抗をチップ外部に設けた場合の信号レベルに比べて大きくなる。
【００４４】
本実施形態においては、送信時のパワーアンプ２１０が最小レベルのときの入力ピンＰ１における検出信号のレベルが、ＴｘＶＣＯの出力ピンＰ３からカプラの検出信号の入力ピンＰ１へ飛び込むノイズのレベルよりも大きくなるように抵抗Ｒ１１〜Ｒ１３の値が設定される。
【００４５】
例えばＴｘＶＣＯの出力ピンＰ３における出力レベルが＋５ｄＢｍで、入力ピンＰ１へ飛び込むノイズのレベルが−４０ｄＢｍ、カプラ２２０での検出信号のレベルが振幅制御ループの収束レベルである−１１ｄＢｍの場合に、カプラ２２０の検出信号（−１１ｄＢｍ）を抵抗Ｒ１１〜Ｒ１４で２６ｄＢｍほど減衰して、入力ピンＰ１における検出信号のレベルが−３７ｄＢｍになるように抵抗Ｒ１１〜Ｒ１３の値を決定すれば良い。これにより、ミクサ１３２へ入力される信号のＳＮ比が劣化して、振幅制御ループによるフィードバック制御の精度が低下するのを防止することができる。
【００４６】
ただし、入力ピンＰ１への飛込みノイズのレベルは入力ピンＰ１と出力ピンＰ３との距離やアイソレーション対策の有無等に依存し、またカプラ２２０での検出信号のレベルはカプラの感度に依存するので、抵抗Ｒ１１〜Ｒ１３の具体的な値はピンＰ１とＰ３との距離やカプラの感度等に応じて適宜決定するのが良い。
【００４７】
一方の端子が接地点に接続されている抵抗Ｒ１４，Ｒ１６，Ｒ１８，Ｒ１９の値は、この実施形態では、終端抵抗Ｒ２１とＲ２２の５０Ωよりも若干大きな値（例えば６１Ω）とされ、入力ピンＰ１，Ｐ２とミクサ１３２の入力端子との間に直列に接続された抵抗Ｒ１５，Ｒ１７の抵抗値は、抵抗Ｒ１４，Ｒ１６，Ｒ１８，Ｒ１９の数倍程度の値（例えば２４８Ω）とされている。これにより、ピンＰ１への入力検出信号は、抵抗Ｒ１５，Ｒ１６でさらに約２０ｄＢｍほど減衰されてミクサ１３２へ供給される。
【００４８】
また、アッテネータを構成する抵抗Ｒ１１〜Ｒ２２のうち抵抗Ｒ１１〜Ｒ１４を入力ピンＰ１に外付け抵抗として接続したのに応じて、ダミーの入力ピンＰ２には、一方の端子が接地点に接続された抵抗Ｒ１９，Ｒ２０が並列に接続されている。抵抗Ｒ１９，Ｒ２０のうちＲ２０は５０Ωのような終端抵抗である。この抵抗Ｒ１６の代わりに、ダミー入力ピンＰ２の実質的なインピーダンスを５０Ωとすることができるようにするため、並列形態の可変抵抗と容量素子とからなる共役インピーダンス整合回路を設けるようにしても良い。
【００４９】
さらに、図２の第１実施形態では、ミクサ１３２として、特に制限されるものでないが、ギルバートセルと呼ばれる差動型回路が使用されている。かかるギルバートセルからなるミクサの場合、差動入力トランジスタＱ１，Ｑ２のうち一方のトランジスタのベース端子にカプラ２２０の検出信号を入力し、他方のトランジスタのベース端子にはカプラ２２０の検出信号の中間電位を入力しておくことで、シングル入力の回路として動作させることが可能であり、それによってピン数を減らすことができる。
【００５０】
本発明者らが提案した前記先願発明（特願２００３−５４０４２号）においては、このようなシングル入力のミクサを想定していた。しかし、前述したように、ＴｘＶＣＯの出力ピンＰ３からの飛込みノイズによるフィードバック制御精度の低下を防止するため、本実施形態においては、本来の検出信号の入力ピンＰ１の他にダミー入力ピンＰ２を設け、ミクサ１３２を構成する差動入力トランジスタの一方（図２ではＱ２）のベース端子を、容量Ｃ１２を介して前記ダミー入力ピンＰ２に接続する構成とした。これにより、ＴｘＶＣＯの出力ピンＰ３から検出信号の入力ピンＰ１へ飛び込むノイズと同一のノイズをダミー入力ピンＰ２から差動入力トランジスタへ入力させて、差動回路の持つ同相ノイズ相殺効果を利用してノイズ量を減らすことができる。
【００５１】
なお、図２に示されているミクサ１３２においては、上記差動入力トランジスタＱ１，Ｑ２のベースに抵抗Ｒ３１，Ｒ３２を介してバイアス電圧Ｖｂｂが印加されており、入力ピンＰ１により入力されたパワーアンプ出力の検出信号はこのバイアス電圧Ｖｂｂを動作点（中心電位）として変化するようにされる。
【００５２】
さらに、上記差動入力トランジスタＱ１，Ｑ２のコレクタにはそれぞれエミッタ共通結合のトランジスタ対Ｑ３，Ｑ４とＱ５，Ｑ６が接続され、Ｑ３とＱ５のコレクタが共通の負荷抵抗Ｒ３６に接続され、Ｑ４とＱ６のコレクタが共通の負荷抵抗Ｒ３７に接続されている。そして、Ｑ３〜Ｑ６のベースに高周波発振器ＲＦＶＣＯからの発振信号φRF，／φRFが容量Ｃ１３，Ｃ１４を介して入力され、入力ピンＰ１により入力されたパワーアンプ出力の検出信号と発振信号φRFとを合成することでそれらの周波数差に相当する周波数成分を含む信号が出力される。
【００５３】
図３には、上記第１実施形態の減衰回路の変形例を示す。この変形例は、図２の第１実施形態において減衰回路を構成している抵抗Ｒ１１〜Ｒ１９のうち、ピンＰ１，Ｐ２に外付け素子として接続されていた抵抗Ｒ１４およびＲ１９を、Ｒ１５〜Ｒ１７と共に高周波ＩＣ１００のチップ上に形成するようにしたものである。
【００５４】
この変形例においても図２の回路と同様に、ＴｘＶＣＯの出力ピンＰ３から検出信号の入力ピンＰ１へ飛び込むノイズのレベルよりも、入力ピンＰ１へ入力されるカプラからの検出信号のレベルを大きくして、ミクサ１３２に入力される信号のＳＮ比を向上させることができるという効果が得られる。しかも、この変形例によれば、抵抗Ｒ１４およびＲ１９をオンチップ化したことにより、さらに部品点数を減らすことができるという利点がある。ただし、この変形例は、チップ内部の接地電位が充分に安定したものでないと、図２の第１実施形態の減衰回路よりも性能が悪くなるという不具合がある。
【００５５】
ところで、図２の第１実施形態の減衰回路および図３の変形例は、チップ内部の接地電位が充分に安定しているものとして説明した。しかし、実際のデバイスでは、図４に示されているように、接地電位ＧＮＤは入力ピンＰ１やＰ２と同様な外部端子（ピンＰ４）から、ボンディングワイヤやチップ内部の配線を通して与えられることが多い。そのような場合には、ＴｘＶＣＯの出力ピンＰ３からグランドピンＰ４へ飛び込んだノイズがミクサ１３２の入力端子に回り込んで、ＣＭＲＲ（同相成分除去比）を劣化させるおそれがある。
【００５６】
図４には、グランドピンＰ４へ飛び込んだノイズの回り込みによるＣＭＲＲの劣化を防止できるようにした第２実施形態の減衰回路およびミクサ回路を示す。図２の第１実施形態との主な相違点は、▲１▼図２の第１実施形態ではπ型アッテネータを構成する抵抗としてチップ上にＲ１５〜Ｒ１８を設けているのに対し、図４の第２実施形態ではチップ上に形成される抵抗として例えば６４６Ωのような抵抗Ｒ１５，Ｒ１７のみ用い、接地点に接続される抵抗Ｒ１６，Ｒ１８が省略されている点、▲２▼ミクサ１３２の差動入力トランジスタＱ１，Ｑ２を、ベースを入力とするエミッタ接地型とする代わりにエミッタを入力とするベース接地型として用い、ベースには抵抗Ｒ３０を介して例えば１．３Ｖのようなバイアス電圧Ｖｂｂ’を印加している点、▲３▼トランジスタＱ１，Ｑ２のベースと接地点との間に容量素子Ｃ１０を設けている点がある。外付け抵抗は、図２の第１実施形態と同様で良く、カプラ２２０により検出された信号を−２６ｄＢｍ減衰して入力ピンＰ１へ伝えるように構成される。
【００５７】
図２の回路ではアッテネータを構成している抵抗Ｒ１６，Ｒ１８を通してグランドラインからトランジスタＱ１，Ｑ２に回り込むノイズがあるが、この第２実施形態においてはそれがない。また、ＴｘＶＣＯの出力ピンＰ３からグランドピンＰ４へ飛び込んだノイズは、容量素子Ｃ１０を介してトランジスタＱ１，Ｑ２の各ベースへ伝わるとともに、ミクサ１３２の接地電位から抵抗Ｒ３４，Ｒ３５を通してトランジスタＱ１，Ｑ２の各エミッタに伝わることになる。そのため、トランジスタＱ１，Ｑ２のベース・エミッタ間電圧はグランドライン回りのノイズに対して何らゲインを持たないことになる。その結果、図４の回路は、図２の回路に比べてＣＭＲＲが良好となる。
【００５８】
図５には、送信用発振器ＴｘＶＣＯの一実施例としてのＬＣ共振型発振回路を示す。この実施例の発振回路は、図５に示されているように、ソースが共通接続されかつ互いにゲートとドレインとが交差結合された一対のＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、該トランジスタＱ１１，Ｑ１２の共通ソースと電源電圧端子Ｖｃｃとの間に接続された定電流源Ｉｃと、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０と、各トランジスタＱ１１，Ｑ１２のドレインと接地点ＧＮＤとの間にそれぞれ接続されたインダクタ（コイル）Ｌ１，Ｌ２と、上記トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された容量Ｃ１１，スイッチＳＷ１１，ＳＷ１２，容量Ｃ１２を含む第１の直列回路と、および前記第１の直列回路と並列に接続され、容量Ｃ２１，スイッチＳＷ２１，ＳＷ２２，容量Ｃ２２を含む第２の直列回路と、前記第１の直列回路と並列に接続され、容量Ｃ３１，スイッチＳＷ３１，ＳＷ３２，容量Ｃ３２を含む第３の直列回路と、トランジスタＱ１１，Ｑ１２のドレイン端子間に直列に接続された可変容量素子としてのバラクタ・ダイオードＤｖ１１，Ｄｖ１２とから構成されている。バラクタ・ダイオードＤｖ１１，Ｄｖ１２はＰチャネルＭＯＳトランジスタで構成することができる。Ｑ１１，Ｑ１２はバイポーラ・トランジスタであってもよい。
【００５９】
スイッチＳＷ１１〜ＳＷ３２は、図１に示されている制御回路１８０からのバンド選択信号ＶＢ２〜ＶＢ０によってオン、オフ制御される。これにより、ＴｘＶＣＯの発振周波数が段階的に変化される。一方、バラクタ・ダイオードＤｖ１１，Ｄｖ１２の一方の端子には、ループフィルタＬＰＦ１からの制御電圧Ｖｃが印加されて周波数を連続的に制御するように構成されている。
【００６０】
具体的には、スイッチＳＷ１１〜ＳＷ３２のうちオン状態にされるものの数が多くなると、トランジスタＱ１１，Ｑ１２のドレイン端子間に接続される容量の値が大きくなって発振周波数は低くなる。一方、オン状態にされるスイッチの数が少なくなると発振周波数は高くなる。これらのスイッチＳＷ１１〜ＳＷ３２は、送信モードがＧＳＭかＤＣＳかＰＣＳかに応じて選択的にオンされる。
【００６１】
また、定電流源Ｉｃと直列に設けられたスイッチＳＷ１０は起動用のスイッチであり、これがオンされると当該発振回路は発振動作を開始し、スイッチＳＷ１０がオフされると発振動作を停止する。スイッチＳＷ１０を設ける代わりに定電流源Ｉｃを直接オン、オフ制御するように構成しても良い。スイッチＳＷ１０は、制御回路１８０から出力される切替え信号ＴＶＥによって制御される。
【００６２】
図１の実施例の高周波ＩＣ１００では、ＬＣ共振型発振回路からなる高周波発振器ＲＦＶＣＯや中間周波数用発振器ＩＦＶＣＯを構成するインダクタとしてオンチップの素子が使用されている。これに対して、送信発振器ＴｘＶＣＯに関しては、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられ、ＤＣＳ／ＰＣＳ用ＴｘＶＣＯのインダクタＬ１，Ｌ２はＩＣに組み込まれている。これは、ＧＳＭ用のＴｘＶＣＯにオンチップのインダクタを用いたのでは、充分なＱ（quality factor）が得るのが難しいからである。
【００６３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例の説明では、ＧＳＭ用のＴｘＶＣＯのインダクタＬ１，Ｌ２は外付け素子が用いられると説明したが、所望の特性のインダクタをオンチップ素子で得ることができるようになれば、外付け素子を用いる必要はない。また、図４の第２実施形態においては、入力ピンＰ１，Ｐ２の信号を抵抗Ｒ１５，Ｒ１７および容量Ｃ１１，Ｃ１２を介して差動入力トランジスタＱ１，Ｑ２のエミッタへ入力しているが、入力ピンＰ１，Ｐ２の信号をＱ１，Ｑ２のベースに入力する構成とすることも可能である。
【００６４】
また、上記実施例では、位相制御ループと振幅制御ループを有するポーラループ方式の無線通信システムに適用した場合を説明したが、本発明は、送信用発振器の主要部がチップ上に形成されて発振信号が高周波ＩＣの外部端子から出力され、パワーアンプの出力検出信号がチップ外部から高周波ＩＣへフィードバックされるように構成された高周波ＩＣおよび無線通信システムに広く適用することが可能である。
【００６５】
以上、本発明を、ＧＳＭ方式とＤＣＳ１８００方式とＰＣＳ１９００方式の３つの方式に従った通信が可能に構成されたトリプルバンド方式のシステムに適用した場合を説明したが、本発明は、ＧＳＭ方式，ＤＣＳ方式，ＰＣＳ方式のいずれか一つ、またはこれらのうちいずれか２つの方式に従った通信が可能に構成されたデュアルバンド方式のシステムさらにはクォッドバンド方式のシステムおよびそれに使用される高周波ＩＣに適用することができる。
【００６６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、位相制御ループと振幅制御ループの２つのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する部品点数を減らし、実装密度を高めて小型化を図るとともにコストを低減することができる。
【００６７】
また、パワーアンプの出力電力を制御するためのフィードバック制御ループを有する無線通信システムにおいて、システムを構成する高周波ＩＣのような通信用半導体集積回路に送信用発振器を内蔵させた場合に、送信用発振器の出力ピンからパワーアンプの出力レベル検出信号の入力ピンへ飛び込むノイズによってパワーアンプの出力電力制御の精度が低下するのを防止することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適なポーラーループ方式の無線通信システムの一実施例の概略構成を示すブロック図である。
【図２】図１のポーラループ方式の無線通信システムにおいて、パワーアンプの出力レベルを検出するカプラとダウンコンバート用のミクサとの間に設けられる減衰回路（アッテネータ）およびミクサの第１の実施形態を示す回路図である。
【図３】図２の実施例における送信装置における減衰回路の変形例を示す回路図である。
【図４】パワーアンプの出力レベルを検出するカプラとダウンコンバート用のミクサとの間に設けられる減衰回路（アッテネータ）およびミクサの第２の実施形態を示す回路図である。
【図５】本発明の実施例において使用される送信用発振器の一例を示す回路図である。
【符号の説明】
１００ 高周波ＩＣ
１１０ 位相分周回路
１２０ 直交変調回路
１３１ ミクサ
１３２ ミクサ
１４０ 位相検出回路
１５０ 振幅検出回路
１６０ 利得制御回路
１７０ レジスタ
１８０ 制御回路（シーケンサ）
１９０ 受信系回路
２００ パワーモジュール
２１０ パワーアンプ
２２０ カプラ
３００ ベースバンド回路（ベースバンドIC）
４００ 減衰回路（アッテネータ）
ＴｘＶＣＯ 送信用発振器
ＲＦ−ＶＣＯ 高周波発振器
ＩＦ−ＶＣＯ 中間周波数発振器
ＬＰＦ１ ループフィルタ
ＬＰＦ２ ループフィルタ
ＭＶＧＡ，ＩＶＧＡ 可変利得増幅回路
Claims (9)
- 少なくともインダクタンス素子を除く構成素子が半導体チップ上に形成された送信用発振器と、該送信用発振器で生成された信号を出力する第１の外部端子と、前記送信用発振器で生成された前記信号を増幅する高周波電力増幅回路の出力レベルに応答する検出信号が外部から供給される第２の外部端子と、前記第２の外部端子に供給される前記検出信号と所定の周波数の信号との合成を行なう信号合成回路と、前記信号合成回路によって生成されるフィードバック信号と基準信号の位相を比較して位相差に応じて前記送信用発振器を制御する位相検出回路とを有する通信用半導体集積回路であって、
前記信号合成回路は、一対の差動入力端子を有する差動型回路で構成され、該信号合成回路の一方の差動入力端子と前記第２の外部端子との間には該第２の外部端子へ供給された前記検出信号を減衰して伝達する減衰手段が設けられ、前記信号合成回路には前記第１の外部端子からの飛び込みノイズの入力が可能な第３の外部端子が設けられ、前記信号合成回路の他方の差動入力端子は前記減衰手段を構成する素子と同一の素子を介して前記第３の外部端子に接続されていることを特徴とする通信用半導体集積回路。 - 前記第３の外部端子は、外部から有意な信号が入力されず、また内部から有意な信号を出力しないようにされた端子であることを特徴とする請求項１に記載の通信用半導体集積回路。
- 前記第２の外部端子に入力され前記信号合成回路により前記所定の周波数の信号と合成されて生成された信号と前記基準信号の振幅を比較し振幅差に応じた信号を生成する振幅検出回路と、該振幅検出回路の出力に応じた電圧を出力する第４の外部端子を有することを特徴とする請求項１から請求項２までのいずれかに記載の通信用半導体集積回路。
- 前記信号合成回路はバイポーラ・トランジスタからなるギルバートセルにより構成され、前記第２の外部端子へ入力された信号は前記減衰手段を介して前記ギルバートセルの下段の差動入力トランジスタの一方のベース端子に入力され、前記第３の外部端子は前記減衰手段を構成する素子と同一の素子を介して前記ギルバートセルの下段の差動入力トランジスタの他方のベース端子に接続されていることを特徴とする請求項１から請求項３までのいずれかに記載の通信用半導体集積回路。
- 前記信号合成回路は、前記第２の外部端子に入力された信号の周波数と前記所定の周波数の信号の周波数との差に相当する周波数の信号を生成するミクサ回路であることを特徴とする請求項１から請求項４までのいずれかに記載の通信用半導体集積回路。
- 前記所定の周波数の信号を生成する発振器と、該発振器により生成された信号と前記送信用発振器により生成された信号とを合成しそれらの信号の周波数差に相当する周波数成分を有する信号を生成する第２ミクサ回路とをさらに備え、該第２ミクサ回路の出力信号が前記位相検出回路に供給されるように構成されていることを特徴とする請求項１から請求項５までのいずれかに記載の通信用半導体集積回路。
- 前記第２ミクサ回路の出力信号または前記第２の外部端子に入力され前記信号合成回路により前記所定の周波数の信号と合成されて生成された信号のいずれかを選択して前記位相検出回路に供給する切替え手段を有することを特徴とする請求項６に記載の通信用半導体集積回路。
- 前記第３の外部端子と前記通信用半導体集積回路の外部の接地端子との間には抵抗素子が接続されていることを特徴とする請求項７に記載の通信用半導体集積回路。
- 送信データに応じたＩ，Ｑ信号を生成して出力するベースバンド回路が前記通信用半導体集積回路に接続され、
前記通信用半導体集積回路は、前記ベースバンド回路から供給されるＩ，Ｑ信号により直交変調を行なう変調回路を備え、該変調回路により変調された信号が前記基準信号として前記位相検出回路および振幅検出回路へ供給されるように構成されていることを特徴とする請求項７に記載の通信用半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087238A JP4245391B2 (ja) | 2003-03-27 | 2003-03-27 | 無線通信システムおよび通信用半導体集積回路 |
| US10/808,318 US7356092B2 (en) | 2003-03-27 | 2004-03-25 | Wireless communication system and communication semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003087238A JP4245391B2 (ja) | 2003-03-27 | 2003-03-27 | 無線通信システムおよび通信用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297454A JP2004297454A (ja) | 2004-10-21 |
| JP4245391B2 true JP4245391B2 (ja) | 2009-03-25 |
Family
ID=33307883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003087238A Expired - Fee Related JP4245391B2 (ja) | 2003-03-27 | 2003-03-27 | 無線通信システムおよび通信用半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7356092B2 (ja) |
| JP (1) | JP4245391B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4659832B2 (ja) * | 2004-06-09 | 2011-03-30 | レイセオン カンパニー | Ｑエンハンスメント回路および方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343146B2 (en) * | 2004-08-13 | 2008-03-11 | Nokia Corporation | Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations |
| US8098758B2 (en) * | 2004-08-16 | 2012-01-17 | Broadcom Corporation | Digital baseband transmitter with digital RF/IF support in GSM/GPRS/EDGE compliant handsets |
| US7983632B2 (en) * | 2004-09-24 | 2011-07-19 | Broadcom Corporation | Feedback control loop for amplitude modulation in a polar transmitter with a translational loop |
| US20100197261A1 (en) * | 2009-01-27 | 2010-08-05 | Sierra Wireless, Inc. | Wireless control subsystem for a mobile electronic device |
| US8731501B2 (en) * | 2009-09-29 | 2014-05-20 | Silicon Laboratories Inc. | Systems and methods for tuning a broadcast radio receiver with digital display |
| US10893488B2 (en) | 2013-06-14 | 2021-01-12 | Microsoft Technology Licensing, Llc | Radio frequency (RF) power back-off optimization for specific absorption rate (SAR) compliance |
| CN103457538B (zh) * | 2013-09-10 | 2016-06-08 | 昆山新金福精密电子有限公司 | 稳定信号发生电路 |
| US10224974B2 (en) * | 2017-03-31 | 2019-03-05 | Microsoft Technology Licensing, Llc | Proximity-independent SAR mitigation |
| TWI730372B (zh) * | 2019-08-07 | 2021-06-11 | 瑞昱半導體股份有限公司 | 無線傳輸電路與控制方法 |
| KR20210052870A (ko) * | 2019-11-01 | 2021-05-11 | 삼성전자주식회사 | 송신기 회로, 데이터 송신 방법 및 전자 시스템 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086512A (en) * | 1988-04-20 | 1992-02-04 | Hewlett-Packard Company | Compensation system for dynamically tracking and nulling local oscillator feedthrough |
| BR9700989C1 (pt) * | 1996-02-16 | 2000-04-25 | Lexmark Int Inc | Cartucho para uma máquinas eletrofotográfica |
| JP2001168647A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 高周波電力増幅モジュール及び無線通信装置 |
| JP2003048525A (ja) | 2001-08-08 | 2003-02-18 | Hitachi Unisia Automotive Ltd | ブレーキ制御装置 |
| JP3942013B2 (ja) * | 2002-01-28 | 2007-07-11 | 株式会社ルネサステクノロジ | 通信用半導体集積回路および無線通信装置 |
-
2003
- 2003-03-27 JP JP2003087238A patent/JP4245391B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-25 US US10/808,318 patent/US7356092B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4659832B2 (ja) * | 2004-06-09 | 2011-03-30 | レイセオン カンパニー | Ｑエンハンスメント回路および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004297454A (ja) | 2004-10-21 |
| US20040219893A1 (en) | 2004-11-04 |
| US7356092B2 (en) | 2008-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7336136B2 (en) | High frequency semiconductor integrated circuit device, wireless electric unit and wireless communication system | |
| US7227415B2 (en) | High frequency power amplifier circuit and radio communication system | |
| JP4118275B2 (ja) | 送信装置および無線通信機器 | |
| US8385875B2 (en) | Semiconductor integrated circuit | |
| US20090079524A1 (en) | Multi-band tunable resonant circuit | |
| US7463876B2 (en) | Communication semiconductor integrated circuit, communication electronic component and wireless communication system | |
| JP4406378B2 (ja) | 送信機及びそれを用いた移動体通信端末 | |
| TW202030975A (zh) | 用於推拉功率放大器之負載線切換 | |
| JP4245391B2 (ja) | 無線通信システムおよび通信用半導体集積回路 | |
| US7519337B2 (en) | Transmitter and mobile communication terminal using the same | |
| US7822393B2 (en) | Transmission apparatus and communication apparatus | |
| JP4388402B2 (ja) | 送信機及びそれを用いた移動体通信端末 | |
| KR101161476B1 (ko) | 증폭기 피드백 및 바이어스 구성 | |
| US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
| US7395036B2 (en) | Semiconductor integrated circuit for high frequency power amplifier and electric components with the semiconductor integrated circuit | |
| KR20040102161A (ko) | 셀룰라 전화기의 출력 전력 제어 | |
| US20050136847A1 (en) | Communication semiconductor integrated circuit device and electrical apparatus | |
| JP2007174553A (ja) | 高周波電力増幅用電子部品および無線通信装置 | |
| JP2010021747A (ja) | ダイレクト・アップ・コンバージョン送信機およびその動作方法 | |
| JP2001244755A (ja) | 高周波増幅回路およびそれを用いた携帯電話端末 | |
| JP2005110327A (ja) | 高周波電力増幅用電子部品および高周波電力増幅システム | |
| Ito et al. | Variable gain amplifier in polar loop modulation transmitter for EDGE | |
| JP2005159716A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4245391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |