KR20210052870A - 송신기 회로, 데이터 송신 방법 및 전자 시스템 - Google Patents

송신기 회로, 데이터 송신 방법 및 전자 시스템 Download PDF

Info

Publication number
KR20210052870A
KR20210052870A KR1020190138395A KR20190138395A KR20210052870A KR 20210052870 A KR20210052870 A KR 20210052870A KR 1020190138395 A KR1020190138395 A KR 1020190138395A KR 20190138395 A KR20190138395 A KR 20190138395A KR 20210052870 A KR20210052870 A KR 20210052870A
Authority
KR
South Korea
Prior art keywords
current
transistor
electronic device
source array
edge
Prior art date
Application number
KR1020190138395A
Other languages
English (en)
Other versions
KR102679564B1 (ko
Inventor
강민혁
김준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190138395A priority Critical patent/KR102679564B1/ko
Priority claimed from KR1020190138395A external-priority patent/KR102679564B1/ko
Priority to US16/908,580 priority patent/US11424624B2/en
Publication of KR20210052870A publication Critical patent/KR20210052870A/ko
Application granted granted Critical
Publication of KR102679564B1 publication Critical patent/KR102679564B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

송신기 회로가 제공된다. 상기 송신기 회로는 제1 전자 장치와 채널로 연결되는 제2 전자 장치에 포함되고, 제1 전자 장치에 복수의 펄스를 포함하는 설정 신호를 전송하는 드라이브 회로, 드라이브 회로에 전류를 제공하는 전류 소스 어레이 및 설정 신호의 제1 엣지(edge)의 시작점부터 제1 엣지의 후속하는 제2 엣지의 시작점까지 전류 소스 어레이로부터 출력되는 전류의 전류량이 증가되도록 전류 소스 어레이를 제어하는 전류 제어부를 포함한다.

Description

송신기 회로, 데이터 송신 방법 및 전자 시스템{TRANSMITTER CIRCUIT, METHOD OF DATA TRANSMISSION AND ELECTRONIC SYSTEM}
본 발명은 송신기 회로, 데이터 송신 방법 및 전자 시스템에 관한 것이다.
USB(Universal Serial Bus) C타입 전자 장치에 전력 전달에 있어서, 전력 전달에 CC(Configuration Channel)을 통해 BMC(Bi-phase Mark Code)를 전송한다. BMC는 복수의 펄스를 포함하는 이진법 코드로, 라이징 엣지(rising edge), 폴링 엣지(falling edge)를 포함한다. 상기 BMC의 라이징 엣지와 폴링 엣지의 생성 시간의 최솟값이 존재하지 않은 경우 주변 소자나 전자 장치에 전자기적 영향을 줄 수 있다. 이러한 전자기적 영향을 방지하기 위해, 전자 장치의 BMC 드라이브 회로의 드라이브 구동 세기(drive strength)를 조정하여 엣지 생성 시간의 최솟값을 만들어 준다.
다만, BMC 수신 장치의 로드 커패시터 값이 증가하는 경우, 엣지 생성 시간이 증가할 수 있다. 엣지 생성 시간이 지나치게 증가할 경우, BMC 데이터 오류가 발생하게 돼 전력 소모 장치의 로드 커패시터 값의 변화에도 데이터 오류없이 엣지 생성 시간을 일정 범위 내에 분포시킬 필요가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 수신 장치의 로드 커패시터에 대한 커버리지(coverage)가 넓은 송신기 회로를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 수신 장치의 로드 커패시터에 대한 커버리지(coverage)를 넓히는 데이터 송신 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 수신 장치의 로드 커패시터에 대한 커버리지(coverage)가 넓은 전자 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 송신기 회로는, 제1 전자 장치와 채널로 연결되는 제2 전자 장치에 포함되고, 제1 전자 장치에 복수의 펄스를 포함하는 설정 신호를 전송하는 드라이브 회로, 드라이브 회로에 전류를 제공하는 전류 소스 어레이 및 설정 신호의 제1 엣지(edge)의 시작점부터 제1 엣지의 후속하는 제2 엣지의 시작점까지 전류 소스 어레이로부터 출력되는 전류의 전류량이 증가되도록 전류 소스 어레이를 제어하는 전류 제어부를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 데이터 송신 방법은, 제1 전자 장치와 제2 전자 장치를 채널을 통해 연결하고, 상기 제1 전자 장치에 관련된 디지털 신호와 함께 클록 신호를 드라이브 회로에 제공하고, 상기 디지털 신호와 관련된 설정 신호의 제1 엣지(edge)의 시작점부터 상기 제1 엣지에 후속하는 제2 엣지의 시작점까지 상기 드라이브 회로에 흐르는 전류의 전류량을 증가시키고, 상기 입력 전류와 상기 클록 신호를 반영하여 상기 디지털 신호를 상기 설정 신호로 인코드(encode)하고, 상기 설정 신호를 상기 채널을 통해 상기 제1 전자 장치에 전송하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 전자 시스템은, 케이블을 통해 제2 전자 장치로 전력을 제공하고 제1 전자 장치에 포함되는 전력 전원, 상기 전력 전원을 조절하는 전력 공급 조절기, 제1 전자 장치와 상기 케이블을 통해 연결된 상기 제2 전자 장치에 포함되고, 출력 전류를 생성하는 전류 소스 어레이 및 상기 전류 소스 어레이로부터 상기 출력 전류를 제공받고, 상기 출력 전류를 바탕으로 상기 전력 공급 조절기의 동작과 관련된 설정 신호를 인코딩하고, 상기 인코딩된 설정 신호를 상기 케이블에 포함되는 채널을 통해 송신하는 드라이브 회로를 포함하되, 상기 출력 전류는, 상기 설정 신호의 제1 엣지가 시작되는 제1 시점부터 상기 제1 엣지에 후속하는 제2 엣지가 시작되는 제2 시점까지 그 전류랑이 증가하되, 상기 제1 시점과 상기 제2 시점 사이에서, 상기 전류량의 증가폭은 점차 증가한다.
도 1은 몇몇 실시 예에 따른 전자 시스템을 개략적으로 도시한 블록도이다.
도 2는 몇몇 실시 예에 따른 송신기 회로를 예시적으로 도시한 블록도이다.
도 3은 몇몇 실시 예에 따른 수신기 회로를 예시적으로 도시한 블록도이다.
도 4는 몇몇 실시 예에 따른 전자 시스템 일부를 예시적으로 모델링한 도면이다.
도 5는 몇몇 실시 예에 따른 드라이브 회로의 입출력 신호를 도시한 그래프이다.
도 6는 몇몇 실시 예에 따른 전류 소스 어레이의 구조를 예시적으로 설명하기 위한 도면이다.
도 7 및 도 8은 도 6의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 9 및 도 10은 도 6의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 11은 본원의 실시예와 상이한 송신기 회로의 동작을 설명하기 위한 그래프이다.
도 12은 몇몇 실시 예에 따른 전류 소스 어레이의 효과를 예시적으로 설명하기 위한 그래프이다.
도 13은 BMC가 작동하기 위한 조건을 예시적으로 설명하기 위한 다이어그램이다.
도 14은 BMC가 작동하기 위한 조건을 예시적으로 설명하기 위한 다이어그램이다.
도 15는 몇몇 실시 예에 따른 전류 소스 어레이의 구조를 예시적으로 설명하기 위한 도면이다.
도 16은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 17은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 그래프이다.
도 18은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 그래프이다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시 예에 따른 전자 시스템을 개략적으로 도시한 블록도이다.
도 1을 참조하면, 몇몇 실시 예에 따른 전자 시스템(10)은 전자 장치(100, 200)간 유선 통신에 대한 시스템이고, 이후 전자 시스템(10) 내의 전자장치(100. 200)간 송수신되는 설정 신호가 USB(Universal Serial Bus) PD(Power Delivery)에 관한 BMC(Bi-Phase Mark Code)인 실시예를 통해 설명된다. 설정 신호의 용도 및 형태는 설명의 편의성을 위한 예시에 불과하며, 이에 한정되지 않을 수 있다. 신호의 형태 또한 복수의 펄스 신호를 포함하는 설정 신호를 포함할 수 있다.
전자 시스템(10)은 전력 소모 장치(100), 전력 공급 장치(200). 케이블(300)을 포함할 수 있다. 전력 소모 장치(100)는 케이블(300)을 통해 전원 공급 장치(200)와 연결될 수 있다.
전력 소모 장치(100)는 예를 들면, 웨어러블 장치를 포함할 수 있다. 상기 웨어러블 장치는 이어폰 장치, 헤드폰 장치, VR(virtual reality) 장치 등을 포함할 수 있다. 전력 소모 장치(100)는 USB PD 수신 컨트롤러(110), 전력 전원(120), 전력 수신 장치(130)를 포함할 수 있다. 전력 전원(120)과 전력 수신 장치(130)는 분리되어 있어 있을 수 있으나, 실시예에 따라 같은 장치로 포함될 수 있다.
전력 공급 장치(200)는 예를 들면, USB 충전기 또는 여행용 충전기(travel adapter, wall charger) 등을 포함할 수 있다. 전력 공급 장치(200)는 USB PD 송신 컨트롤러(210), 전력 전원(220), 로드(230)를 포함할 수 있다. 로드(230)에 대한 설명은 후술하도록 한다.
케이블(300)은 Vbus(310), CC(Configuration, 320), Data lines(330), GND(340), SHEILD(350)을 포함할 수 있다.
전력 소모 장치(100), 전력 공급 장치(200)내의 USB PD 컨트롤러(110, 210)는 Vbus(310). CC(320)를 통해 PD에 관련하여 통신하고, USB PD 컨트롤러(110, 210)는 전력 소모 장치(100), 전력 공급 장치(200)내의 전력 전원(120, 220)에 PD와 관련된 명령을 전달할 수 있다. 전력 전원(120, 220), 전력 수신 장치(130)는 Vbus(310), GND(340) 사이에 연결될 수 있다.
일 실시예에 따르면, 전력 소모 장치(100)의 USB PD 수신 컨트롤러(110)가 설정 신호인 BMC를 CC(320)을 통해 USB PD 송신 컨트롤러(210)로 전송할 수 있다. USB PD 송신 컨트롤러(210)는 상기 BMC를 반영하여 전력 전원(220)에 PD에 관한 명령을 전송할 수 있다. 명령을 전달받은 전력 전원(220)은 Vbus를 통해 전력을 전력 수신 장치(130)에 전달할 수 있다. 상기 동작 형태는 설명의 편의성을 위한 예시에 불과하며 이에 한정되지 않을 수 있고, 또 다른 실시예로 전력 소모 장치(100)가 전력 공급 장치(200)에 Vbus(310)에 전력을 전달하는 예시 또한 포함될 수 있다.
도 2는 몇몇 실시 예에 따른 송신기 회로를 예시적으로 도시한 블록도이다.
도 2를 참조하면. 몇몇 실시예에 따른 송신기 회로는 USB PD 수신 컨트롤러(110), 전력 전원(120)을 포함할 수 있고, USB PD 수신 컨트롤러(110)는 컨트롤러(111), 전압 공급 조절기(112), 드라이브 회로(113), 전류 소스 어레이(114), 전류 제어부(115), 클록(116), 디코딩부(117), 비교기(118) 및 디지털 저역 필터 회로(119)를 포함할 수 있다.
도 1을 함께 참조하면, 컨트롤러(111)는 전력 공급 조절기(112), 드라이브 회로(113) 및 디코딩부(117)와 연결될 수 있으며 Vbus 연결부(311)를 통해 Vbus(310)와 연결될 수 있다. 전력 소모 장치(100)가 전력 공급할 경우, 컨트롤러(111)는 전력 공급 조절기(112)에 명령을 내릴 수 있다. 전력 공급 장치와 PD와 관련된 BMC를 통신할 경우, 컨트롤러(111)는 드라이브 회로(113)를 통해 디지털 데이터를 전송하고, 디코딩부(117)로부터 디코드(decode)된 신호를 전달받을 수 있다.
드라이브 회로(113)는 컨트롤러(111), 전류 소스 어레이(114), 클록(116)과 연결될 수 있으며 CC 연결부(321)를 통해 CC(320)과 연결될 수 있다. 드라이브 회로(113)는 컨트롤러(111)부터 전송된 신호를 인코드(encode)하고, CC(320)을 통해 인코드된 신호를 전송할 수 있다. 신호 인코드는 후술한다.
전류 소스 어레이(114)는 드라이브 회로(113)의 구동 세기(driving strength)를 조절하는 구성이며, 본원에서는 전류로 기술하였으나, 설명의 편의성을 위한 예시에 불과하며 이에 한정되지 않을 수 있고, 또 다른 일 예시로 드라이브 회로(113)에 가해지는 전압을 조절하는 것을 포함할 수 있으며 이 외에 드라이브 회로(113)에 가해지는 전기적 신호에 대한 구성이 포함될 수 있다.
전류 제어부(115)는 전류 소스 어레이(114)의 동작을 조절하는 구성으로 USB PD 수신 컨트롤러(110)에 포함될 수 있다. 전류 소스 어레이(114)와 전류 제어부(115)의 동작에 관해 후술한다.
디코딩부(117)는 클록(116), 비교기(118), 디지털 저역 필터 회로(119)와 연결될 수 있으며, CC 연결부(321)를 통해 CC(320)를 연결될 수 있다. 디지털 저역 필터 회로(119)는 CC(320)을 통해 전송된 BMC의 노이즈를 제거해주는 기능을 하고, 디지털 저역 필터 회로(119)는 디코딩부(117)와 비교기(118)에 필터링된 신호를 전달할 수 있다. 비교기(118)로부터 받은 신호와 클록신호를 통해 디코딩부(117)는 수신신호의 엣지(Edge)를 탐지할 수 있다. 디코딩부(117)는 탐지된 엣지를 통해 BMC를 디코드하여 컨트롤러(111)로 전달할 수 있다.
도 3은 몇몇 실시 예에 따른 수신기 회로를 예시적으로 도시한 블록도이다.
도 3을 함께 참조하면, USB PD 송신 컨트롤러(210) 또한 USB PD 수신 컨트롤러(110)와 마찬가지로, 대응되는 구성을 포함할 수 있고 컨트롤러(211), 전압 공급 조절기(212), 드라이브 회로(213), 전류 소스 어레이(214), 전류 제어부(215), 클록(216), 디코딩부(217), 비교기(218) 및 디지털 저역 필터 회로(219)를 포함할 수 있다.
USB PD 송신 컨트롤러(210)에 포함되는 각각의 구성의 동작 또한 USB PD 수신 컨트롤러(110)에 대응되는 구성과 동일할 수 있다.
도 4는 몇몇 실시 예에 따른 전자 시스템 일부를 예시적으로 모델링한 도면이다.
도 1 및 도 4를 참조하면, 드라이브 회로(113)는 클록신호(C)와 데이터 신호(D)를 전송받고, 전류 소스 어레이(114)에 전류를 전달받아, 인코드된 신호를 케이블(300)을 전송할 수 있다. 케이블(300)은 전력 공급 장치(200) 내 로드(230)와 연결될 수 있다.
케이블(300)과 로드(230)는 드라이브 회로(113)의 관점에서 저항, 커패시터, 코일을 통해 모델링 될 수 있다. 케이블(300)은 드라이브 회로(113)와 직접 연결된 CC(320)의 특성상 케이블(300)의 모델은 대칭적인 구조를 갖게 될 수 있다.
일 예시로, 케이블(300)의 모델은 도 2의 CC 연결부(321)를 반영한 커패시터 cCablePlug_cc(302)와 케이블 내의 CC(320)을 반영한 코일 L-cc(301), Ccc(303)를 포함할 수 있다.
드라이브 회로(113)의 관점에서 전자 공급 장치(200)를 모델링한 로드(230)는 커패시터 cReceiver(231)와 저항 Rd(232)이 드라이브 회로(113)와 GND(340)사이에 병렬로 연결될 수 있고, 드라이브 회로는 cReceiver(231)와 L-cc(301)를 통해 연결될 수 있다. 따라서 cReceiver(231)의 용량에 따라 드라이브 회로(113)가 영향을 받을 수 있다.
도 5는 몇몇 실시 예에 따른 드라이브 회로의 BMC 인코딩를 도시한 그래프이다.
도 5에서는 드라이브 회로(113)의 입출력에 따른 딜레이는 반영하지 않고, 드라이브 회로(113)의 구동 세기의 조절을 반영하여 인코드된 신호를 도시하였다. 이는 설명의 편의를 위한 도시일 뿐, 본원의 개시는 이에 한정되지 않는다.
도 4및 도 5를 참조하면, BMC로 인코드된 신호는 클록신호(C)와 데이터 신호(D)를 모듈레이션한 것일 수 있다. 따라서 전력 공급 장치(200)에서는 클록신호(C)와 데이터 신호(D)를 동시에 수신할 수 있다. 그리고 데이터 신호(D)의 가장 최소 단위는 UI로, 클록신호(C)의 두 배이다.
그리고, 데이터 신호(D)의 모든 비트는 두 개의 논리 상태(예: 0 또는 1)로 표현될 수 있다. 데이터 신호(D)가 "1"인 경우, 인코드된 신호는 이전 값에 따라 두 개의 서로 다른 비트(10 또는 01)로 출력될 수 있다. 마찬가지로, 데이터 신호(D)가 "0"인 경우, 인코드된 신호는 두 개의 동일한 비트(00 또는 11)로 출력될 수 있다.
즉, 인코드된 신호는 데이터 신호(D)가 "1"일 때 한 클록당 2번의 신호 변화가 있는 반면, 데이터가 신호(D)가 "0"일 때 한 클록당 한번의 신호 변화가 있다. 이러한, BMC의 인코드된 방식은 디퍼런셜 맨체스터 인코딩(differential Manchester encoding) 방식과 유사할 수 있다.
인코드된 신호의 비트 값이 "1"에서 "0"으로 바뀌거나 또는 "0"에서 "1"로 바뀌면 데이터 신호(D)는 "1"의 값을 갖게 되며, 인코드된 신호의 비트 값이 바뀌지 않으면 데이터 신호(D)는 "0"의 값을 갖는다. 따라서, 전력 공급 장치(200)에서는 클록신호(C)를 쉽게 추출할 수 있다. 그리고, "1" 또는 "0" 비트가 연속적으로 발생되는 경우, 비동기 문제가 발생될 수 있는데, BMC에서는 2비트 데이터 내부에 적어도 하나의 제로 크로싱을 제공하기 때문에 직렬 통신의 비동기 문제를 회피할 수 있다.
몇몇 실시예에 따른 드라이브 회로(113)에서는 구동 세기의 조절을 반영하여, 클록신호(C)의 신호 변화가 있을 시, 인코드된 신호의 엣지에서 라이징 타임과 폴링 타임이 존재할 수 있다. 즉, 인코드 신호가 "0"값에서 "1"값으로 변하는 신호 변화(라이징 엣지)가 발생시 라이징 타임(rising time)이 소모되고, 인코드 신호가 "1"값에서 "0"값으로 변하는 신호 변화(폴링 엣지)가 발생시 폴링 타임(falling time)이 소모될 수 있다.
도 6는 몇몇 실시예에 따른 전류 소스 어레이의 구조를 예시적으로 설명하기 위한 도면이다.
도 6를 참조하면, 일 실시예에 따른 전류 소스 어레이(114)는 인버터(114_1), 전원 전압(114_2), P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6), P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)에 각각 직렬로 연결된 P스위치(P_SW_1, P_SW_2, P_SW_3, P_SW_4, P_SW_5, P_SW_6), N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6) 및 N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)에 각각 직렬로 연결된 N 스위치(N_SW_1, N_SW_2, N_SW_3, N_SW_4, N_SW_5, N_SW_6)를 포함할 수 있다.
인버터(114_1)는 각각의 P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6) 및 각각의 N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)의 게이트에 연결될 수 있다.
P스위치(P_SW_1, P_SW_2, P_SW_3, P_SW_4, P_SW_5, P_SW_6)의 나머지 타단은 전원 전압(114_2)에 연결되고, P스위치(P_SW_1, P_SW_2, P_SW_3, P_SW_4, P_SW_5, P_SW_6)와 P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)는 전원 전압(114_2)과 출력 노드 사이에서 병렬로 연결될 수 있다.
N 스위치(N_SW_1, N_SW_2, N_SW_3, N_SW_4, N_SW_5, N_SW_6)의 나머지 타단은 접지단에 연결되고, N 스위치(N_SW_1, N_SW_2, N_SW_3, N_SW_4, N_SW_5, N_SW_6)와 N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)는 출력 노드와 접지단 사이에서 병렬로 연결될 수 있다.
도 7 및 도 8은 도 6의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 6, 도 7 및 도 8을 참조하면, 인버터(114_1)에 "1"값의 신호가 전달될 때, t0라고 할 수 있으며, 이를 BMC 라이징 엣지의 시작점이라고 할 수 있다. "1"값은 인버터(114_1)에 "0"값으로 변환돼, P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)의 게이트에 도달할 수 있다.
도 2를 함께 참조하면, 전류 제어부(115)에 의해 각각의 시점 t1, t2, t3, t4, t5, t6(t1<t2<t3<t4<t5<t6)에 따라 제1 P스위치(P_SW_1), 제2 P스위치(P_SW_2), 제3 P스위치(P_SW_3), 제4 P스위치(P_SW_4), 제5 P스위치(P_SW_5), 제6 P스위치(P_SW_6)가 닫힐 수 있다.
따라서, 시간 t에 대한 구간[t1, t2]에서의 I는 I1이고, 구간[t2, t3]에서의 I는 I1+I2이고, 구간[t3, t4]에서의 I는 I1+I2+I3이고, 구간[t4, t5]에서의 I는 I1+I2+I3+I4이고, 구간[t5, t6]에서의 I는 I1+I2+I3+I4+I5이고, 구간[t6, t7]에서의 I는 I1+I2+I3+I4+I5+I6일 수 있다. 따라서 시간이 지남에 따라
일 실시예에 따르면, t1, t2, t3, t4, t5, t6와 t1, t2, t3, t4, t5, t6에서의 I값이 아래 수학식 1을 만족할 수 있다.
Figure pat00001
수학식 1
상기 수학식 1을 만족하는 경우, 전류 I의 전류량(
Figure pat00002
)은 시간에 대한 2차 곡선 형태로 증가하고, 전류 I의 전류량의 증가폭(
Figure pat00003
) 은 시간에 따라 선형(linear)적으로 증가하게 됨을 알 수 있다.
따라서 드라이브 회로(113)의 인코드 신호에 영향을 줄 수 있는 전하의 변화량
Figure pat00004
를 아래의 수학식 2와 같이 볼 수 있다.
Figure pat00005
Figure pat00006
수학식 2
전하의 변화량
Figure pat00007
은 수학식 4에 따를 경우, 시간에 대한 3차 곡선 형태로 증가하게 될 수 있다.
도 9 및 도 10은 도 5의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 6, 도 9 및 도 10을 참조하면, 인버터(114_1)에 "0"값의 신호가 전달될 때, t'0라고 할 수 있으며, 이를 BMC 폴링 엣지의 시작점이라고 할 수 있다. "0"값은 인버터(114_1)에 "1"값으로 변환돼, N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)의 게이트에 도달할 수 있다.
도 2를 함께 참조하면, 전류 제어부(115)에 의해 각각의 시점 t'1, t'2, t'3, t'4, t'5, t'6(t'1<t'2<t'3<t'4<t'5<t'6)에 따라 제1 N스위치(N_SW_1), 제2 N스위치(N_SW_2), 제3 N스위치(N_SW_3), 제4 N스위치(N_SW_4), 제5 N스위치(N_SW_5), 제6 N스위치(N_SW_6)가 닫힐 수 있다.
따라서, 시간 t에 대한 구간[t'1, t'2]에서의 I는 I'1이고, 구간[t'2, t'3]에서의 I'는 I'1+I'2이고, 구간[t'3, t'4]에서의 I는 I'1+I'2+I'3이고, 구간[t'4, t'5]에서의 I는 I'1+I'2+I'3+I'4이고, 구간[t'5, t'6]에서의 I는 I'1+I'2+I'3+I'4+I'5이고, 구간[t'6, t'7]에서의 I는 I'1+I'2+I'3+I'4+I'5+I'6일 수 있다. 따라서 일 실시예에 따르면, t'1, t'2, t'3, t'4, t'5, t'6와 t'1, t'2, t'3, t'4, t'5, t'6에서의 I값이 아래 수학식 3을 만족할 수 있다.
Figure pat00008
수학식 3
상기 수학식 3을 만족하는 경우, 전류 I의 전류량(
Figure pat00009
)은 시간에 대한 2차 곡선으로 형태로 증가하고, 전류 I의 전류량의 증가폭(
Figure pat00010
) 은 시간에 따라 선형(linear)적으로 증가하게 됨을 알 수 있다.
따라서 드라이브 회로(113)의 인코드 신호에 영향을 줄 수 있는 전하의 변화량
Figure pat00011
를 아래의 수학식 4와 동일하다고 할 수 있다.
Figure pat00012
Figure pat00013
수학식 4
전하의 변화량
Figure pat00014
은 수학식 4에 따를 경우, 시간에 대한 3차 곡선 형태로 증가하게 될 수 있다.
도 11은 본원의 실시예와 상이한 송신기 회로의 동작을 설명하기 위한 그래프이다.
도 11을 참조하면, 본원의 실시예와 상이한 송신기 회로의 일 예시로 BMC 드라이브 회로의 전류 구동 세기가 일정할 수 있다.
시점 t''0를 BMC 라이징 엣지의 시작점이라고 하고, 시점 t''1을 BMC 폴링 엣지의 시작점이라고 한다면, 시점 t''2를 시점 t''후에 후속하는 BMC 라이징 엣지의 시작점이라 할 수 있다. 시간 t에 대한 구간[t''0, t''2]에서의 전류 I는 시간 t의 범위를 달리하여 아래의 수학식 5, 6를 만족할 수 있다.
Figure pat00015
수학식 5
Figure pat00016
수학식 6
전류의 전류량은 엣지의 시작점부터 후속하는 엣지의 시작점까지 일정하다.
따라서 드라이브 회로(113)의 인코드 신호에 영향을 줄 수 있는 전하의 변화량
Figure pat00017
는 시간 t의 범위를 달리하여 아래의 수학식 7, 8과 동일하다고 할 수 있다.
Figure pat00018
Figure pat00019
수학식 7
Figure pat00020
Figure pat00021
수학식 8
전하의 변화량
Figure pat00022
은 수학식 7, 8에 따를 경우, 시간에 대한 선형 형태로 증가하게 될 수 있다.
도 12는 몇몇 실시 예에 따른 전류 소스 어레이의 효과를 예시적으로 설명하기 위한 그래프이다.
도 4, 도 11 및 도 12을 참조하면, cReceiver(231)의 커패시터 값의 변화에 따라, 실시예와 도 11의 라이징 타임과 폴링 타임을 비교할 수 있다.
실시예의 BMC의 경우, cReceiver(231)의 커패시터 값이 각각 630(pF), 1130(pF), 1630(pF), 2130(pF), 2630(pF), 3130(pF), 3630(pF), 4130(pF)로 변하게 되면, BMC 라이징 타임과 폴링 타임은 231(ns), 241(ns), 263(ns), 283(ns), 310(ns), 336(ns), 371(ns), 392(ns)로 변할 수 있다.
도 11의 BMC의 경우, cReceiver(231)의 커패시터 값이 각각 630(pF), 1130(pF), 1630(pF), 2130(pF), 2630(pF), 3130(pF), 3630(pF), 4130(pF)로 변하게 되면, BMC 라이징 타임과 폴링 타임은 145(ns), 232(ns), 319(ns), 404(ns), 495(ns), 582(ns), 668(ns), 759(ns)로 변할 수 있다.
실시예의 경우, cReceiver(231)의 커패시터 값이 630(pF)에서 4130(pF)로 약 7배 증가함에 따라, 라이징 타임과 폴링 타임은 231(ns)에서 392(ns)로 늘어나면서, 2배 이하로 증가하였다.
도 11의 BMC의 경우, cReceiver(231)의 커패시터 값이 630(pF)에서 4130(pF)로 약 7배 증가함에 따라, 라이징 타임과 폴링 타임은 145(ns)에서 759(ns)로 5배 이상 증가하였다.
이를 바탕으로, 도 10과 달리 실시예는 전자 공급 장치(200)의 cReceiver(231)의 커패시터 값이 변동되어도, 라이징 타임과 폴링 타임은 일정 범위 내에서 변동된다고 할 수 있다.
도 8, 도 10와 도 11를 함께 참조하면, 도 8, 도 10의 전하의 변화량은 시간에 따라 3차 곡선의 형태로 증가하고, 도 11의 전하의 변하량은 시간에 따라 1차 직선형이다.
따라서 도 8, 도 10의 경우 라이징 타임과 폴링 타임이 증가할수록, cReceiver(231)가 충전, 방전 속도가 빨라지게 될 수 있다. 도 11의 경우, 라이징 타임과 폴링 타임이 증가하여도, cReceiver(231)의 충전, 방전 속도는 일정하기 때문에, cReceiver(231)에 대한 변화에 따라 라이징 타임과 폴링 타임의 변동이 상대적으로 클 수 있다.
도 13은 BMC가 작동하기 위한 조건을 예시적으로 설명하기 위한 다이어그램이다.
도 5, 도 12 및 도 13를 참조하면, 인코드된 BMC가 정상적으로 데이터 신호(D)가 "1"임을 나타내기 위해서, 인코드된 신호가 Sig1_work와 같이 X region에 신호가 지나칠 수 없다. 인코드된 신호가 Sig1_error와 같이 X region을 지나칠 경우, 데이터 신호(D)가 "1"임을 나타낼 수 없다.
따라서 BMC가 라이징 하는 경우, X region을 지나치지 않기 위해서, BMC의 전위가 Y2, Y8로 오를 때, 라이징 타임은 (X11-X5)이내여야 한다. 뿐만 아니라, BMC 전위가 급격하게 변할 경우 드라이브 회로의 전자기적 영향을 줄 수 있어, 과도하게 짧은 시간에 Y2, Y8로 전위가 오를 수 없다(미도시).
X11-X5가 400(ns)인 경우, cReceiver(231)가 2130(ns)이상인 경우, 도 10의 BMC 신호는 정상적으로 작동할 수 없다.
도 14은 BMC가 작동하기 위한 조건을 예시적으로 설명하기 위한 다이어그램이다.
도 5, 도 12 및 도 14를 참조하면, 인코드된 BMC가 정상적으로 데이터 신호(D)가 "0"임을 나타내기 위해서, 인코드된 신호가 Sig0_work와 같이 X region에 신호가 지나칠 수 없다. 인코드된 신호가 Sig0_error와 같이 X region을 지나칠 경우, 데이터 신호(D)가 "0"임을 나타낼 수 없다.
따라서 BMC가 라이징 하는 경우, X region을 지나치지 않기 위해서, BMC의 전위가 Y5, Y8로 오를 때, 라이징 타임은 X4이내여야 한다. 뿐만 아니라, BMC 전위가 급격하게 변할 경우 드라이브 회로의 전자기적 영향을 줄 수 있어, 과도하게 짧은 시간에 Y5, Y8로 전위가 오를 수 없다(미도시).
X4가 200(ns)인 경우, cReceiver(231)가 2130(ns)이상인 경우, 도 11의 BMC 신호는 정상적으로 작동할 수 없다.
따라서 실시예의 드라이브 회로(113)가 도 11의 드라이브 회로에 비해 전력 공급 장치(200)의 cReceiver(231)에 대한 커버리지(coverage)가 더 넓다고 볼 수 있다.
도 13, 도 14에서의 상기 BMC는 설명의 편의성을 위한 예시에 불과하며, 이에 한정되지 않을 수 있다. 복수의 펄스 신호를 포함하여 유선 통신하는 경우 또한 포함될 수 있다.
도 15은 몇몇 실시 예에 따른 전류 소스 어레이의 구조를 예시적으로 설명하기 위한 도면이다.
도 6의 전류 소스 어레이(114)와 비교할 때, 도 15의 전류 소스 어레이(114)에서는 P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)에 각각 직렬로 연결된 P스위치(P_SW_1, P_SW_2, P_SW_3, P_SW_4, P_SW_5, P_SW_6) 및 N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)에 각각 직렬로 연결된 N 스위치(N_SW_1, N_SW_2, N_SW_3, N_SW_4, N_SW_5, N_SW_6)가 포함되지 않을 수 있다.
또한 각각의 P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)와 출력노드 사이에 각각의 P가변저항(P_Rv_1, P_Rv_2, P_Rv_3, P_Rv_4, P_Rv_5, P_Rv_6)을 포함할 수 있고, 각각의 N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)와 출력노드 사이에 각각의 N가변저항(N_Rv_1, N_Rv_2, N_Rv_3, N_Rv_4, N_Rv_5, N_Rv_6)을 포함할 수 있다.
도 16은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 도면이다.
도 17은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 그래프이다.
도 16 및 도 17을 참조하면, 인버터(114_1)에 "1"값의 신호가 전달될 때, t0라고 할 수 있으며, 이를 BMC 라이징 엣지의 시작점이라고 할 수 있다. "1"값은 인버터(114_1)에 "0"값으로 변환돼, P형 트랜지스터(PMOS_1, PMOS_2, PMOS_3, PMOS_4, PMOS_5, PMOS_6)의 게이트에 도달할 수 있다. 따라서 시간 t에 대한 구간[t0, t1]에서의 전류 I는 I1+I2+I3+I4+I5+I6 일 수 있다.
P가변저항(P_Rv_1, P_Rv_2, P_Rv_3, P_Rv_4, P_Rv_5, P_Rv_6)을 시점 t0에서 전류 I1, I2, I3, I4, I5, I6가 0값에 근접하도록 P가변저항(P_Rv_1, P_Rv_2, P_Rv_3, P_Rv_4, P_Rv_5, P_Rv_6)은 크다고 할 수 있다. 구간[t0, t1]에서 저항값이 감소할 경우, 아래의 수학식 9를 만족할 수 있다.
Figure pat00023
수학식 9
상기 수학식 9를 만족하는 경우, 전류 I의 전류량(
Figure pat00024
)은 시간에 대한 1차 직선으로 형태로 증가함을 알 수 있다.
따라서 드라이브 회로(113)의 인코드 신호에 영향을 줄 수 있는 전하의 변화량
Figure pat00025
를 아래의 수학식 10와 동일하다고 할 수 있다.
Figure pat00026
Figure pat00027
수학식 10
전하의 변화량
Figure pat00028
은 수학식 10에 따를 경우, 시간에 대한 2차 곡선 형태로 증가하게 될 수 있다.
도 11의 전하의 변화량
Figure pat00029
과 비교하였을 때, 도 17의
Figure pat00030
는 2차 곡선형태로 증가하고, 도 11의
Figure pat00031
는 1차 직선형태로 증가하기 때문에, 앞선 실시예와 마찬가지로 전력 공급 장치(200)의 cReceiver(231)에 대한 커버리지(coverage)가 더 넓다고 볼 수 있다.
도 18은 도 15의 전류 소스 어레이 및 전류 제어부의 동작을 예시적으로 설명하기 위한 그래프이다.
도 16 및 도 18을 참조하면, 인버터(114_1)에 "0"값의 신호가 전달될 때, t'0라고 할 수 있으며, 이를 BMC 라이징 엣지의 시작점이라고 할 수 있다. "0"값은 인버터(114_1)에 "1"값으로 변환돼, N형 트랜지스터(NMOS_1, NMOS_2, NMOS_3, NMOS_4, NMOS_5, NMOS_6)의 게이트에 도달할 수 있다. 따라서 시간 t에 대한 구간[t'0, t'1]에서의 전류 I는 I'1+I'2+I'3+I'4+I'5+I'6 일 수 있다.
N가변저항(N_Rv_1, N_Rv_2, N_Rv_3, N_Rv_4, N_Rv_5, N_Rv_6)을 시점 t'0에서 전류 I'1, I'2, I'3, I'4, I'5, I'6가 0값에 근접하도록 N가변저항(N_Rv_1, N_Rv_2, N_Rv_3, N_Rv_4, N_Rv_5, N_Rv_6)은 크다고 할 수 있다. 구간[t'0, t'1]에서 저항값이 감소할 경우, 아래의 수학식 11를 만족할 수 있다.
Figure pat00032
수학식 11
상기 수학식 11를 만족하는 경우, 전류 I의 전류량(
Figure pat00033
)은 시간에 대한 1차 직선으로 형태로 증가함을 알 수 있다.
따라서 드라이브 회로(113)의 인코드 신호에 영향을 줄 수 있는 전하의 변화량
Figure pat00034
를 아래의 수학식 12와 동일하다고 할 수 있다.
Figure pat00035
Figure pat00036
수학식 12
전하의 변화량
Figure pat00037
은 수학식 12에 따를 경우, 시간에 대한 2차 곡선 형태로 증가하게 될 수 있다.
도 11의 전하의 변화량
Figure pat00038
과 비교하였을 때, 도 18의
Figure pat00039
는 2차 곡선형태로 증가하고, 도 11의
Figure pat00040
는 1차 직선형태로 증가하기 때문에, 앞선 실시예와 마찬가지로 전력 공급 장치(200)의 cReceiver(231)에 대한 커버리지(coverage)가 더 넓다고 볼 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 전자 시스템 100: 전력 소모 장치
110: USB PD 수신 컨트롤러 111: 컨트롤러
112: 전력 공급 조절기 113: 드라이브 회로
114: 전류 소스 어레이 115: 전류 제어부
116: 클록 117: 디코딩부
118: 비교기 119: 디지털 저역 필터 회로
120: 전력 전원 130: 전력 수신 장치
200: 전원 공급 장치 210: USB PD 송신 컨트롤러
220: 전력 전원 230: 로드
300: 케이블 310: Vbus
320: CC

Claims (10)

  1. 제1 전자 장치와 채널로 연결되는 제2 전자 장치에 포함되고, 상기 제1 전자 장치에 복수의 펄스를 포함하는 설정 신호를 전송하는 드라이브 회로;
    상기 드라이브 회로에 전류를 제공하는 전류 소스 어레이; 및
    상기 설정 신호의 제1 엣지(edge)의 시작점부터 상기 제1 엣지의 후속하는 제2 엣지의 시작점까지 상기 전류 소스 어레이로부터 출력되는 전류의 전류량이 증가되도록 상기 전류 소스 어레이를 제어하는 전류 제어부를 포함하는 송신기 회로.
  2. 제1항에 있어서,
    상기 설정 신호는,
    상기 제2 전자 장치에 제공되는 전력에 관련된 신호를 포함하는 송신기 회로.
  3. 제2항에 있어서,
    상기 설정 신호는, BMC(Bi-polar mark code)를 포함하는 송신기 회로.
  4. 제3항에 있어서,
    상기 전류 소스 어레이는,
    전원 전압에 연결되는 제1 트랜지스터와, 접지되는 제2 트랜지스터를 포함하는 송신기 회로.
  5. 제4항에 있어서,
    상기 전류 소스 어레이는,
    상기 전류 제어부에 의해 제어되고, 상기 제1 트랜지스터를 상기 전원 전압에 연결하는 제1 스위치와,
    상기 전류 제어부에 의해 제어되고, 상기 제2 트랜지스터를 상기 전원 전압에 연결하는 제2 스위치와,
    상기 전류 제어부에 의해 제어되는 제3 스위치와,
    상기 제3 스위치를 통해 전원 전압에 연결되고 출력 노드와 상기 전원 전압 사이에서 상기 제1 트랜지스터에 병렬로 연결된 제3 트랜지스터와,
    상기 전류 제어부에 의해 제어되는 제4 스위치와,
    상기 제4 스위치를 통해 접지되고, 상기 출력 노드와 접지단 사이에서 상기 제2 트랜지스터에 병렬로 연결된 제4 트랜지스터를 더 포함하는 송신기 회로.
  6. 제4항에 있어서,
    상기 전류 소스 어레이는,
    상기 제1 트랜지스터를 통해 상기 전원 접압에 연결되고, 상기 전류 제어부에 의해 저항값이 제어되는 제1 가변저항과,
    상기 제2 트랜지스터를 통해 접지되고, 상기 전류 제어부에 의해 저항값이 제어되는 제2 가변저항을 더 포함하는 송신기 회로.
  7. 제2항에 있어서,
    상기 전류 소스 어레이는,
    상기 전류 제어부에 의해 제어되는 제1 스위치와,
    상기 제1 스위치를 통해 전원 전압에 연결되는 제1 트랜지스터와,
    상기 전류 제어부에 의해 제어되는 제2 스위치와,
    상기 제2 스위치를 통해 접지되는 제2 트랜지스터와,
    상기 전류 제어부에 의해 제어되는 제3 스위치와,
    상기 제3 스위치를 통해 전원 전압에 연결되고 출력 노드와 상기 전원 전압 사이에서 상기 제1 트랜지스터에 병렬로 연결된 제3 트랜지스터와,
    상기 전류 제어부에 의해 제어되는 제4 스위치와,
    상기 제4 스위치를 통해 접지되고, 상기 출력 노드와 접지단 사이에서 상기 제2 트랜지스터에 병렬로 연결된 제4 트랜지스터를 포함하는 송신기 회로.
  8. 제2항에 있어서,
    상기 전류 소스 어레이는,
    상기 전류 제어부에 의해 제어되는 제1 가변저항과,
    상기 제1 가변저항을 통해 출력 노드와 연결되는 제1 트랜지스터와,
    상기 전류 제어부에 의해 제어되는 제2 가변저항과,
    상기 제2 가변저항을 통해 상기 출력 노드와 연결되는 제1 트랜지스터를 포함하는 송신기 회로.
  9. 제1 전자 장치와 제2 전자 장치를 채널을 통해 연결하고,
    상기 제1 전자 장치에 관련된 디지털 신호와 함께 클록 신호를 드라이브 회로에 제공하고,
    상기 디지털 신호와 관련된 설정 신호의 제1 엣지(edge)의 시작점부터 상기 제1 엣지에 후속하는 제2 엣지의 시작점까지 상기 드라이브 회로에 흐르는 전류의 전류량을 증가하고,
    상기 전류와 상기 클록 신호를 반영하여 상기 디지털 신호를 상기 설정 신호로 인코드(encode)하고,
    상기 설정 신호를 상기 채널을 통해 상기 제1 전자 장치에 전송하는 것을 포함하는 데이터 송신 방법.
  10. 케이블을 통해 제2 전자 장치로 전력을 제공하고 제1 전자 장치에 포함되는 전력 전원;
    상기 전력 전원을 조절하는 전력 공급 조절기;
    제1 전자 장치와 상기 케이블을 통해 연결된 상기 제2 전자 장치에 포함되고, 출력 전류를 생성하는 전류 소스 어레이; 및
    상기 전류 소스 어레이로부터 상기 출력 전류를 제공받고, 상기 출력 전류를 바탕으로 상기 전력 공급 조절기의 동작과 관련된 설정 신호를 인코딩하고, 상기 인코딩된 설정 신호를 상기 케이블에 포함되는 채널을 통해 송신하는 드라이브 회로를 포함하되,
    상기 출력 전류는, 상기 설정 신호의 제1 엣지가 시작되는 제1 시점부터 상기 제1 엣지에 후속하는 제2 엣지가 시작되는 제2 시점까지 전류량이 증가하되, 상기 제1 시점과 상기 제2 시점 사이에서, 상기 전류량의 증가폭은 점차 증가하는 전자 시스템.
KR1020190138395A 2019-11-01 2019-11-01 송신기 회로, 데이터 송신 방법 및 전자 시스템 KR102679564B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190138395A KR102679564B1 (ko) 2019-11-01 송신기 회로, 데이터 송신 방법 및 전자 시스템
US16/908,580 US11424624B2 (en) 2019-11-01 2020-06-22 Transmitter circuit, data transmission method, and electronic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190138395A KR102679564B1 (ko) 2019-11-01 송신기 회로, 데이터 송신 방법 및 전자 시스템

Publications (2)

Publication Number Publication Date
KR20210052870A true KR20210052870A (ko) 2021-05-11
KR102679564B1 KR102679564B1 (ko) 2024-06-27

Family

ID=

Also Published As

Publication number Publication date
US20210135465A1 (en) 2021-05-06
US11424624B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US4280221A (en) Digital data communication system
US8320494B2 (en) Method and apparatus for generating reference voltage to adjust for attenuation
JP5897038B2 (ja) プリエンファシスを備えた電圧モードドライバ
EP3149601B1 (en) Systems for setting the address of a module
CN111404219A (zh) 用于快速usb充电的方法、电子装置及充电器设备
CN111711442A (zh) 接口电路以及用于操作接口电路的方法
CN100568732C (zh) 动态摆动电压调整
US9270505B2 (en) Communication system
KR20120048803A (ko) 전류 보상이 가능한 장치 및 메모리 장치
US10804883B2 (en) Power supply apparatus and master power supply circuit, slave power supply circuit and control method thereof
US8340624B2 (en) Receiver circuit adapted to communication apparatuses operative with different power voltage range
TWI226985B (en) Data transmission circuit for universal serial bus
CN104038204A (zh) 数字信号隔离传输装置
KR102679564B1 (ko) 송신기 회로, 데이터 송신 방법 및 전자 시스템
KR20210052870A (ko) 송신기 회로, 데이터 송신 방법 및 전자 시스템
US6229845B1 (en) Bus driver with data dependent drive strength control logic
CN104954004A (zh) 半导体装置的数据输出电路
CN108233957B (zh) 数据发送方法
CN113348647B (zh) 用于传输数据的双向电流调制网络通信系统
CN108139999B (zh) 用于调谐通用串行总线电力递送信号的方法及设备
CN112202573B (zh) 一种二线制的供电、组网通信系统
CN106301296B (zh) 双积分器脉冲波整形器设备、系统和方法
CN204013474U (zh) 数字信号隔离传输装置
CN210405271U (zh) 一种串口信号调制电路
CN108710755A (zh) 一种bmc发送器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right