CN111711442A - 接口电路以及用于操作接口电路的方法 - Google Patents

接口电路以及用于操作接口电路的方法 Download PDF

Info

Publication number
CN111711442A
CN111711442A CN202010167647.9A CN202010167647A CN111711442A CN 111711442 A CN111711442 A CN 111711442A CN 202010167647 A CN202010167647 A CN 202010167647A CN 111711442 A CN111711442 A CN 111711442A
Authority
CN
China
Prior art keywords
input
voltage
circuit
interface circuit
input termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010167647.9A
Other languages
English (en)
Inventor
A·A·汗·P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111711442A publication Critical patent/CN111711442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种接口电路以及用于操作接口电路的方法。接口电路可以被配置为低压接口并且提供连接在一对输入焊盘和一对输出焊盘之间的重驱动器。接口电路可以进一步提供信号检测电路，该信号检测电路连接到一对输入焊盘并且被配置成利用供电电压和调节器电压中的一者偏置连接到输入焊盘的一对输入端接电阻器。信号检测电路可以进一步被配置成在一段时间内启用/禁用重驱动器。

Description

接口电路以及用于操作接口电路的方法
相关申请的交叉引用
本申请基于并要求2019年3月18日提交的印度临时申请第201911010453号的权益，该申请的内容以引用的方式并入本文中。
技术领域
本发明涉及一种接口电路及用于操作接口电路的方法。
背景技术
许多电气系统利用接口在主机设备和接收设备之间接收和/或发射数据。常规接口以3.3伏的供电电压操作，并且输入端接电阻器用供电电压偏置，并且当主机设备轮询接口进行检测(即，确认有效负载的存在)时，通常充当AC接地。因此，在操作中，主机设备能够通过由输入端接电阻器的并联组合提供的共模阻抗来检测接口。然而，在较低的供电电压(诸如1.8伏)下，内部调节器可以用于偏置输入端接电阻器，但当主机设备轮询接口时，内部调节器不充当AC接地，因此主机设备不识别由与电阻器串联的内部调节器提供的共模阻抗。主机设备检测接口或以其他方式与接口通信的能力可以被称为互操作性。因此，可能期望提供一种接口，该接口在低供电电压下操作、不呈现与主机设备的互操作性问题、不会増加系统的总功率使用、不増加芯片尺寸、并且不増加I/O焊盘的数量。
发明内容
本发明涉及一种接口电路及用于操作接口电路的方法。
接口电路可以被配置成提供被连接在一对输入焊盘和一对输出焊盘之间的重驱动器的低压接口。接口电路可以进一步提供信号检测电路，该信号检测电路连接到一对输入焊盘并且被配置成利用供电电压和调节器电压中的一者偏置连接到输入焊盘的一对输入端接电阻器。信号检测电路可以进一步被配置成在一段时间内启用/禁用重驱动器。
通过本发明解决的技术问题是，在较低供电电压下操作的常规接口电路受到互操作性问题的影响。
根据第一方面，接口电路包括：一对输入焊盘，该对输入焊盘包括第一输入焊盘和第二输入焊盘；第一输入端接电阻器，该第一输入端接电阻器连接到第一输入焊盘；第二输入端接电阻器，该第二输入端接电阻器连接到第二输入焊盘；一对输出焊盘；重驱动器电路，该重驱动器电路连接在该对输入焊盘和该对输出焊盘之间；信号检测电路，该信号检测电路连接到该对输入焊盘并且被配置成：根据第一输入焊盘处的第一电压和第二输入焊盘处的第二电压生成控制信号；根据控制信号控制重驱动器的操作；以及根据控制信号控制第一输入端接电阻器和第二输入端接电阻器的偏置。
在一个实施方案中，信号检测电路包括：转换电路，该转换电路被配置成将第一电压和第二电压转换为DC电压；以及比较器，该比较器包括第一输入端和第二输入端，其中比较器被配置成：接收第一输入端处的DC电压和第二端处的参考电压；并根据DC电压和参考电压生成控制信号。
在一个实施方案中，接口电路进一步包括内部调节器，该内部调节器连接到第一输入端接电阻器和第二输入端接电阻器，并且被配置成：生成调节器电压；并且向第一输入端接电阻器和第二输入端接电阻器提供第一偏置。
在一个实施方案中，接口电路包括连接到内部调节器的选择器电路和供电电压，并且被配置成根据控制信号选择性地将调节器电压和供电电压连接到第一输入端接电阻器和第二输入端接电阻器。
在一个实施方案中，接口电路进一步包括控制电路，该控制电路被配置成接收控制信号并且在时间延迟之后将控制信号传输到重驱动器；其中时间延迟对应于在该对输入焊盘处从供电电压到调节器电压的稳定时间。
在一个实施方案中，接口电路进一步包括定时电路，该定时电路连接到控制电路并被配置成生成计数值，其中控制电路响应于定时电路。
在一个实施方案中，供电电压向第一端接电阻器和第二输入端接电阻器提供第二偏置。
根据第二方面，一种用于操作接口电路的方法包括：在第一模式下操作接口电路，包括利用供电电压偏置第一输入端接电阻器和第二输入端接电阻器；在第一输入端接电阻器和第二输入端接电阻器利用供电电压偏置的同时，检测重驱动器；将输入信号施加到重驱动器；在第二模式下操作接口电路，包括将第一输入端接电阻器和第二输入端接电阻器的偏置从供电电压切换到调节器电压；以及在利用调节器电压偏置第一输入端接电阻器和第二输入端接电阻器之后启用重驱动器的操作。
在一个实施方案中，将第一输入端接电阻器和第二输入端接电阻器的偏置从供电电压切换到调节器电压包括：根据第一输入端接电阻器和第二输入端接电阻器之间的电压差生成控制信号；以及将控制信号传输至选择器电路。
在一个实施方案中，启用重驱动器的操作包括在时间延迟之后将控制信号传输到重驱动器；其中时间延迟对应于从供电电压到调节器电压的稳定时间。
通过本发明实现的技术效果是提供一种接口，该接口在低供电电压下操作、不呈现与主机设备的互操作性问题、不会増加系统的总功率使用、不増加芯片尺寸、并且不増加I/O焊盘的数量。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1是根据本技术的示例性实施方案的系统的框图；
图2是根据本技术的示例性实施方案的接口的电路图；
图3是根据本技术的示例性实施方案的信号检测电路的电路图；并且
图4是根据本技术的示例性实施方案的接口的时序图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可以实行各种功能的各种信号检测器、重驱动器、放大器、晶体管、电阻元件、切换设备等。此外，本技术可结合任何数量的电子系统(诸如机动车、航空、“智能设备”、便携式设备和消费类电子产品)实施，并且所描述的系统仅为本技术的示例性应用。
根据本技术的各个方面的用于接口的方法和装置可结合任何合适的通信系统一起操作。例如，并参见图1，示例性系统100可包括主机设备105(即，源设备)、接口电路110和接收设备115。根据示例性实施方案，主机设备105和接口电路110可以通过传输线(诸如第一传输线120和第二传输线125)和耦接电容器(诸如耦接电容器C1、C2)连接。此外，接口电路110和接收设备115可通过传输线(诸如第三传输线130和第四传输线135)和耦接电容器(诸如耦接电容器C3,C4)连接。因此，主机设备105和接收设备115经由接口电路110彼此连接。传输线120、125、130、135可以包括用于传递数据的任何合适的通信线路、总线、链路、导线、电缆等。
参见图1-3，接口电路110可以在跨通道的低电压下提供高速通信(数据传输)。例如，接口电路110可被配置成在1.8伏下执行5Gbps(千兆位每秒)、8.1Gbps和10Gbps的数据速率。接口电路110可以能够根据USB 3.1SuperSpeed Plus协议进行操作，例如以10Gbps完成相关的传输和接收一致性测试。
接口电路110可以被配置成重新生成信号以提高从主机设备105传输至接收设备115的信号的质量。接口电路110还可以被配置成针对已知通道损失进行调节和校正并恢复信号完整性。
根据各种实施方案，接口电路110可以选择性地偏置各种端子以实现期望的操作和/或改善主机设备105和接口电路110之间的互操作性。此外，接口电路110可以根据各种模式操作，诸如高速模式(即，有源模式)和省电模式(即，休眠模式、低功率模式)，诸如在1.8伏下。
根据示例性实施方案，接口电路110可以被配置成接收或生成供电电压VDD。例如，供电电压VDD可以使用任何合适的电路和/或系统生成，并且可以在与接口电路110相同的芯片或配套芯片上生成。此外，接口电路110可以包括内部调节器240、选择器电路、第一输入端接电阻器260、第二输入端接电阻器265和信号检测电路245，它们相互结合并与供电电压VDD一起操作，以确保主机设备105能够检测接口电路110。
内部调节器240可以被配置成限制或以其他方式控制到通道的电流和/或电压。例如，内部调节器240可以生成调节器电压VREG，该调节器电压VREG可以基于接口电路110的期望操作模式而变化。内部调节器240可以包括适于向通道施加可变电压和/或电流的任何电路和/或系统。
通道可以连接到一对输入焊盘210和一对输出焊盘215。该对输入焊盘210可以包括两个输入焊盘，诸如第一输入焊盘220和第二输入焊盘225。类似地，该对输出焊盘215可以包括第三输出焊盘230和第四输出焊盘235。该对输入焊盘210可以用于将主机设备105连接到接口电路110，并且该对输出焊盘215可以用于将接口电路110连接到接收设备115。例如，该对输入焊盘210可以分别连接到第一传输线120和第二传输线125，并且该对输出焊盘215可以分别连接到第三传输线130和第四传输线135。
在各种实施方案中，通道可以被配置为包括重驱动器200(即，中继器IC)的单向通道或双向通道。例如，接口电路110可以在一个方向上传输数据(例如，从主机设备105到接收设备115)，或者可以在两个方向上传输数据(例如，从主机设备105到接收设备115以及从接收设备115到主机设备105)。
根据各种实施方案，重驱动器200可以被配置成放大、补偿通道损耗，和/或向输入信号施加期望的増益。重驱动器200可以被配置为线性重驱动器或非线性重驱动器，并且可以包括适于提供期望的信号传输和/或操作规范的任何电路和/或系统，诸如放大器(未示出)、连续时间线性均衡器(未示出)、输出驱动器(未示出)、输出均衡器(未示出)等。
根据示例性实施方案，接口电路110可实现为用于多协议应用(诸如USB和/或DisplayPort)的线性转接驱动器。根据示例性实施方案，重驱动器200的输入端可以连接到该对输入焊盘210，并且重驱动器200的输出端可以连接到该对输出焊盘215。此外，第一输入端接电阻器260和第二输入端接电阻器265可以连接在该对输入焊盘210和重驱动器200的输入端之间的通道处。
根据示例性实施方案，信号检测电路245可以被配置成监测或以其他方式检测通道上的信号，诸如在第一输入焊盘220和第二输入焊盘225处。此外，信号检测电路245可以根据检测到的信号生成控制信号CTRL。信号检测电路245还可被配置成将控制信号CTRL传输至重驱动器200、选择器电路和/或内部调节器240。
根据示例性实施方案，信号检测电路245可以包括转换器305，该转换器在第一输入焊盘220和第二输入焊盘225处连接到通道，并接收第一输入焊盘220处的第一信号(即，第一电压)和第二输入焊盘225处的第二信号(即，第二电压)。转换器305可以基于第一信号的峰值幅度和第二信号的峰值幅度之间的差来确定DC电压VDC。
信号检测电路245可以进一步包括比较器300，该比较器被配置成基于比较来比较两个信号并生成控制信号CTRL。在示例性实施方案中，比较器300可以在第一输入端处接收DC电压VDC，并且在第二输入端处接收参考电压VREF。因此，控制信号CTRL可以基于DC电压VDC和参考电压VREF。例如，如果DC电压VDC大于参考电压VREF，则控制信号CTRL可以为高电平(例如，逻辑“1”)。另选地，如果DC电压VDC小于参考电压，则控制信号CTRL可为低电平(例如，逻辑“0”)。
信号检测电路245可以包括被配置成生成参考电压VREF的参考电压发生器310。参考电压发生器310可以在与接口电路110相同的芯片上或者配套芯片上形成。在示例性实施方案中，参考电压发生器310可以连接到比较器300的第二输入端。
在各种实施方案中，另选地或除了信号检测电路245之外，接口电路110可以包括连接到一对输出端接电阻器(未示出)的第二信号检测电路(未示出，但是与上述信号检测电路245相同)，其中该对输出端接电阻器连接到该对输出焊盘215。因此，第二信号检测电路可以用于偏置该对输出端接电阻器，例如，其中接口电路110被布置为双向通道。
接口电路110可以进一步包括控制电路255，该控制电路响应于信号检测电路245并被配置成将信号传输至重驱动器200。根据示例性实施方案，控制电路255可以连接到信号检测电路245并被配置成接收控制信号CTRL。控制电路255可以响应于包括振荡器(未示出)和定时器(未示出)的定时电路250。例如，定时电路250可以根据振荡器和定时器生成计数值并且将计数值传输至控制电路255。
控制电路255可以进一步被配置成在时间延迟之后将控制信号CTRL传输至重驱动器200，该时间延迟可以在对应于计数值的2至3微秒的范围内(诸如，2.4微秒)。此外，时间延迟可以对应于在该对输入焊盘210处从供电电压VDD到调节器电压VREG的稳定时间和系统100的预定规范(诸如，USB兼容性规格或用于基于特定协议获得期望的操作和/或结果的任何其他设置规范)中的至少一个。控制电路255可以被配置为数字电路或适用于在时间延迟之后传递所接收的信号的任何其他电路。
选择器电路可以被配置成利用特定电压选择性地偏置通道和/或该对输入焊盘210和/或提供高阻抗。根据示例性实施方案，选择器电路可以包括连接到第一端接电阻器260和第二端接电阻器265的多个切换设备。多个切换设备可以结合信号检测电路245、调节器240和/或供电电压VDD来操作，以偏置第一端接电阻器260和第二端接电阻器265。
第一端接电阻器260和第二端接电阻器265可以包括用于降低电流和/或电压的任何合适的电阻元件，并且可以包括无源部件和/或有源部件。根据示例性实施方案，第一端接电阻器260可以经由第一节点连接到第一输入焊盘220和重驱动器200的第一输入端。类似地，第二端接电阻器265可以经由第二节点连接到第二输入焊盘225和重驱动器200的第二输入端。每个端接电阻器260、265可以具有在40欧姆至60欧姆的范围内的电阻值。在示例性实施方案中，电阻值为50欧姆。
在示例性实施方案中，选择器电路可以包括第一切换设备(诸如第一晶体管290)，该切换设备连接到调节器240，并且被配置成选择性地将调节器电压VREG连接到第一输入端接电阻器260和第二输入端接电阻器265，并且因此利用调节器电压VREG偏置第一输入端接电阻器260和第二输入端接电阻器265。在示例性实施方案中，第一晶体管290可以响应于控制信号CTRL。例如，第一晶体管290可以包括连接到信号检测电路245的输出端的栅极端。
选择器电路可以进一步包括第二切换设备(例如第二晶体管295)，该第二切换设备连接到供电电压VDD，并且被配置成选择性地将电源VDD连接到第一输入端接电阻器260和第二输入端接电阻器265，并且因此利用供电电压VDD偏置第一输入端接电阻器260和第二输入端接电阻器265。在示例性实施方案中，第二晶体管295可以响应于控制信号CTRL的反相。例如，第二晶体管295可以包括经由反相器280连接到信号检测电路245的输出端的栅极端，其中反相器280将控制信号CTRL反相。
选择器电路可以进一步包括连接在第一晶体管290和第一输入端接电阻器260之间的第三切换设备270。选择器电路可以进一步包括连接在第二晶体管和第二输入端接电阻器265之间的第四切换设备275。第三切换设备270和第四切换设备275可以根据由控制电路255或第二控制电路(未示出)生成的第二控制信号(未示出)来操作。当第三切换设备270和第四切换设备275断开(关断)时，第一输入端接电阻器260和第二输入端接电阻器265充当开路，并且因此，彼此结合操作以向该对输入焊盘210提供高阻抗。
根据各种实施方案，每个切换设备(例如，第一切换设备、第二切换设备、第三切换设备和第四切换设备)可以包括适于控制电流流量的任何设备和/或电路，诸如双极结型晶体管、金属氧化物半导体晶体管等。
在另选的实施方案中，接口电路110可以通过实现以下中的一者或多者来提供改善的互操作性并保持低功耗：1)増加调节器240的功率；2)在芯片级提供外部调节器(未示出)和附加的引脚；以及3)在输入焊盘210处包括外部旁路电容器(未示出)。
在调节器240的功率被增加的实施方案中，可以省略选择器电路和供电电压VDD。换句话讲，只有调节器240用于偏置第一端接电阻器260和第二端接电阻器265。
在提供了外部调节器的实施方案中，可以省略调节器240、供电电压VDD和选择器电路。在这种情况下，接口电路110可以配备有附加的引脚以将外部调节器连接到该对输入焊盘210。换句话说，只有外部调节器与第一端接电阻器260和第二端接电阻器265结合用于偏置该对输入焊盘210。
在提供外部旁路电容器的实施方案中，可以省略选择器电路和供电电压VDD。换句话说，调节器240与第一端接电阻器260和第二端接电阻器265结合用于偏置该对输入焊盘210。
在操作中，信号检测电路245可以控制或以其他方式帮助控制该对输入焊盘210(以及第一输入端接电阻器260和第二输入端接电阻器265)的偏置，以提高主机设备105和接口电路110之间的互操作性，同时保持低操作功率(例如，1.8V)。
参见图1-4，示例性操作可以包括首先利用供电电压VDD偏置该对输入焊盘210(以及第一输入端接电阻器260和第二输入端接电阻器265)。例如，第二切换设备、第三切换设备和第四切换设备295、270、275可以导通。利用供电电压VDD偏置第一输入端接电阻器260和第二输入端接电阻器265可以被描述为“节能模式”，并且允许主机设备105检测接口电路110，因为供电电压VDD具有比调节器电压VREG更高的电势。
在主机设备105检测到接口电路110之后，主机设备105在该对输入焊盘210处向接口电路110传输输入信号。此外，信号检测电路245检测输入信号，并生成控制信号CTRL并将其传输到调节器240、选择器电路和控制电路255，其中控制信号CTRL将第一输入端接电阻器260和第二输入端接电阻器265的偏置从供电电压VDD切换到调节器电压VREG。例如，控制信号CTRL通过反相器280使第一晶体管290导通并使第二晶体管295截止。利用调节器电压VREG偏置第一输入端接电阻器260和第二输入端接电阻器265(以及该对输入焊盘210)可以被描述为“高速模式”。
在时间延迟之后，控制电路255可以将控制信号CTRL传输至重驱动器200，其中控制信号CTRL启用重驱动器200的操作。一般而言，时间延迟可以是对该对输入焊盘210进行偏置以从供电电压VDD切换并稳定到调节器电压VREG所需的时间量，例如2.4微秒。
在各种操作中，系统100可以从“节能模式”来回切换到“高速模式”任意次数。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，接口电路包括：一对输入焊盘，该对输入焊盘包括第一输入焊盘和第二输入焊盘；第一输入端接电阻器，该第一输入端接电阻器连接到第一输入焊盘；第二输入端接电阻器，该第二输入端接电阻器连接到第二输入焊盘；一对输出焊盘；重驱动器电路，该重驱动器电路连接在该对输入焊盘和该对输出焊盘之间；信号检测电路，该信号检测电路连接到该对输入焊盘并且被配置成：根据第一输入焊盘处的第一电压和第二输入焊盘处的第二电压生成控制信号；根据控制信号控制重驱动器的操作；以及根据控制信号控制第一输入端接电阻器和第二输入端接电阻器的偏置。
在一个实施方案中，信号检测电路包括：转换电路，该转换电路被配置成将第一电压和第二电压转换为DC电压。
在一个实施方案中，信号检测电路进一步包括比较器，该比较器包括第一输入端和第二输入端，其中比较器被配置成接收第一输入端处的DC电压和第二端处的参考电压。
在一个实施方案中，比较器根据DC电压和参考电压生成控制信号。
在一个实施方案中，接口电路进一步包括内部调节器，该内部调节器连接到第一输入端接电阻器和第二输入端接电阻器，并且被配置成：生成调节器电压；并且向第一输入端接电阻器和第二输入端接电阻器提供第一偏置。
在一个实施方案中，接口电路包括连接到内部调节器的选择器电路和供电电压，并且被配置成根据控制信号选择性地将调节器电压和供电电压连接到第一输入端接电阻器和第二输入端接电阻器。
在一个实施方案中，接口电路进一步包括控制电路，该控制电路被配置成接收控制信号并且在时间延迟之后将控制信号传输到重驱动器。
在一个实施方案中，时间延迟对应于在该对输入焊盘处从供电电压到调节器电压的稳定时间。
在一个实施方案中，接口电路进一步包括定时电路，该定时电路连接到控制电路并被配置成生成计数值，其中控制电路响应于定时电路。
在一个实施方案中，供电电压向第一端接电阻器和第二输入端接电阻器提供第二偏置。
根据第二方面，一种用于操作接口电路的方法包括：在第一模式下操作接口电路，包括利用供电电压偏置第一输入端接电阻器和第二输入端接电阻器；在第一输入端接电阻器和第二输入端接电阻器利用供电电压偏置的同时，检测重驱动器；将输入信号施加到重驱动器；在第二模式下操作接口电路，包括将第一输入端接电阻器和第二输入端接电阻器的偏置从供电电压切换到调节器电压；以及在利用调节器电压偏置第一输入端接电阻器和第二输入端接电阻器之后启用重驱动器的操作。
在一个实施方案中，将第一输入端接电阻器和第二输入端接电阻器的偏置从供电电压切换到调节器电压包括：根据第一输入端接电阻器和第二输入端接电阻器之间的电压差生成控制信号；以及将控制信号传输至选择器电路。
在一个实施方案中，启用重驱动器的操作包括在时间延迟之后将控制信号传输到重驱动器。
在一个实施方案中，第一模式是休眠模式；并且第二模式是活动模式。
根据第三方面，系统包括：主机设备，该主机设备经由接口电路连接到接收设备，其中接口电路包括：重驱动器电路，该重驱动器电路连接在一对输入焊盘和一对输出焊盘之间；一对输入端接电阻器，该对输入端接电阻器连接到该对输入焊盘；调节器，该调节器被配置成：生成调节器电压；并且利用调节器电压偏置该对输入端接电阻器；选择器电路，该选择器电路连接到该对输入端接电阻器，并且被配置成根据控制信号利用调节器电压和供电电压中的一个来偏置该对输入端接电阻器；信号检测电路，该信号检测电路连接到该对输入焊盘，并且包括：转换电路，该转换电路被配置成基于该对输入焊盘处的第一电压和第二电压生成DC电压；比较器，该比较器被配置成：接收DC电压和参考电压；根据DC电压和参考电压生成控制信号；并且将控制信号传输到选择器电路；控制电路，该控制电路连接到信号检测电路，并且被配置成接收控制信号，并且在时间延迟之后将控制信号传输到重驱动器。
在一个实施方案中，该时间延迟对应于以下中的至少一者：在该对输入焊盘处从供电电压到调节器电压的稳定时间；以及系统的预定兼容性规范。
在一个实施方案中，选择器电路包括：第一晶体管，该第一晶体管连接到：第一端处的信号检测电路的输出；以及第二端处的调节器。
在一个实施方案中，选择器电路包括：反相器，该反相器连接到信号检测电路并被配置成接收控制信号；以及第二晶体管，该第二晶体管连接到：第一端处的反相器的输出；以及第二端处的供电电压。
在一个实施方案中，重驱动器被配置为单向重驱动器。
在一个实施方案中，该系统还包括被配置成生成计数值的定时电路，其中控制电路响应于计数值，并且时间延迟对应于计数值。

Claims (10)

1.一种接口电路，其特征在于包括：
一对输入焊盘，所述一对输入焊盘包括第一输入焊盘和第二输入焊盘；
第一输入端接电阻器，所述第一输入端接电阻器连接到所述第一输入焊盘；
第二输入端接电阻器，所述第二输入端接电阻器连接到所述第二输入焊盘；
一对输出焊盘；
重驱动器电路，所述重驱动器电路连接在所述一对输入焊盘和所述一对输出焊盘之间；
信号检测电路，所述信号检测电路连接到所述一对输入焊盘并且被配置成：
根据所述第一输入焊盘处的第一电压和所述第二输入焊盘处的第二电压生成控制信号；
根据所述控制信号控制所述重驱动器的操作；以及
根据所述控制信号控制所述第一输入端接电阻器和所述第二输入端接电阻器的偏置。
2.根据权利要求1所述的接口电路，其特征在于，所述信号检测电路包括：
转换电路，所述转换电路被配置成将所述第一电压和所述第二电压转换为DC电压；和
比较器，所述比较器包括第一输入端和第二输入端，其中所述比较器被配置成：
接收所述第一输入端处的所述DC电压和所述第二端处的参考电压；以及
根据所述DC电压和所述参考电压生成所述控制信号。
3.根据权利要求1所述的接口电路，其特征进一步在于包括内部调节器，所述内部调节器连接到所述第一输入端接电阻器和所述第二输入端接电阻器，并且被配置成：
生成调节器电压；以及
向所述第一输入端接电阻器和所述第二输入端接电阻器提供第一偏置。
4.根据权利要求3所述的接口电路，其特征在于，所述接口电路包括连接到所述内部调节器的选择器电路和供电电压，并且被配置成根据所述控制信号选择性地将所述调节器电压和所述供电电压连接到所述第一输入端接电阻器和所述第二输入端接电阻器。
5.根据权利要求4所述的接口电路，其特征进一步在于，包括控制电路，所述控制电路被配置成接收所述控制信号并且在时间延迟之后将所述控制信号传输到所述重驱动器；其中所述时间延迟对应于在所述一对输入焊盘处从所述供电电压到所述调节器电压的稳定时间。
6.根据权利要求5所述的接口电路，其特征进一步在于包括定时电路，所述定时电路连接到所述控制电路并被配置成生成计数值，其中所述控制电路响应于所述定时电路。
7.根据权利要求1所述的接口电路，其特征在于，供电电压向所述第一输入端接电阻器和所述第二输入端接电阻器提供第二偏置。
8.一种用于操作接口电路的方法，包括：
在第一模式下操作所述接口电路，包括利用供电电压偏置第一输入端接电阻器和第二输入端接电阻器；
在所述第一输入端接电阻器和所述第二输入端接电阻器利用所述供电电压偏置的同时，检测重驱动器；
将输入信号施加到所述重驱动器；
在第二模式下操作所述接口电路，包括将所述第一输入端接电阻器和所述第二输入端接电阻器的偏置从所述供电电压切换到调节器电压；以及
在利用所述调节器电压偏置所述第一输入端接电阻器和所述第二输入端接电阻器之后启用所述重驱动器的操作。
9.根据权利要求8所述的方法，其特征在于，将所述第一输入端接电阻器和所述第二输入端接电阻器的偏置从所述供电电压切换到所述调节器电压包括：
根据所述第一输入端接电阻器和所述第二输入端接电阻器之间的电压差来生成控制信号；以及
将所述控制信号传输到选择器电路。
10.根据权利要求8所述的方法，其特征在于，启用所述重驱动器的操作包括在时间延迟之后将所述控制信号传输到所述重驱动器；其中所述时间延迟对应于从所述供电电压到所述调节器电压的稳定时间。
CN202010167647.9A 2019-03-18 2020-03-11 接口电路以及用于操作接口电路的方法 Pending CN111711442A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201911010453 2019-03-18
IN201911010453 2019-03-18
US16/459,849 US10790794B1 (en) 2019-03-18 2019-07-02 Methods and apparatus for an interface
US16/459,849 2019-07-02

Publications (1)

Publication Number Publication Date
CN111711442A true CN111711442A (zh) 2020-09-25

Family

ID=72514943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010167647.9A Pending CN111711442A (zh) 2019-03-18 2020-03-11 接口电路以及用于操作接口电路的方法

Country Status (3)

Country Link
US (1) US10790794B1 (zh)
CN (1) CN111711442A (zh)
TW (1) TW202112064A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644935A (zh) * 2021-08-09 2021-11-12 群联电子股份有限公司 信号重驱动装置、数据存储系统及模式控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10812067B1 (en) * 2019-06-07 2020-10-20 Nxp B.V. Redriver and resistive unit for a redriver
JP2022059979A (ja) * 2020-10-02 2022-04-14 セイコータイムクリエーション株式会社 電源装置、時計及び電圧検出方法
US11792361B2 (en) * 2020-11-12 2023-10-17 Texas Instruments Incorporated Redriver capable of switching between linear and limited modes
US20220158674A1 (en) * 2020-11-19 2022-05-19 Semiconductor Components Industries, Llc Interface circuit, system and method
CN117529696A (zh) * 2021-06-07 2024-02-06 德克萨斯仪器股份有限公司 串行总线中继器中的功率状态改变的检测
US11630797B2 (en) 2021-06-07 2023-04-18 Texas Instruments Incorporated Detection of a power state change in a serial bus repeater
US11764783B1 (en) 2022-05-20 2023-09-19 Semiconductor Components Industries, Llc Driver for mitigating high-voltage surges at host and sink interface devices
US20240171175A1 (en) * 2022-11-18 2024-05-23 Nxp Usa, Inc. Redriver and resistive termination unit for a redriver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212587B2 (en) * 2008-10-23 2012-07-03 Pericom Semiconductor Corp. Redriver with output receiver detection that mirrors detected termination on output to input
US8432182B2 (en) * 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
US8619838B2 (en) * 2011-03-05 2013-12-31 Jin Hao In line signal repeaters for transmission line based electric fences
US8645724B2 (en) 2011-06-03 2014-02-04 Nxp B.V. Redriver circuits with power saving modes
US10050623B2 (en) * 2015-07-17 2018-08-14 Intel Corporation High performance repeater
US10536301B2 (en) * 2018-06-14 2020-01-14 Semiconductor Components Industries, Llc Methods and apparatus for an interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644935A (zh) * 2021-08-09 2021-11-12 群联电子股份有限公司 信号重驱动装置、数据存储系统及模式控制方法
CN113644935B (zh) * 2021-08-09 2024-04-12 群联电子股份有限公司 信号重驱动装置、数据存储系统及模式控制方法

Also Published As

Publication number Publication date
US10790794B1 (en) 2020-09-29
TW202112064A (zh) 2021-03-16
US20200304088A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
CN111711442A (zh) 接口电路以及用于操作接口电路的方法
US10839863B2 (en) Forwarding signal supply voltage in data transmission system
US8415986B2 (en) Voltage-mode driver with pre-emphasis
US10949375B2 (en) Methods and apparatus for an interface
US10805124B2 (en) Methods and apparatus for an interface
US20130285701A1 (en) Simultaneous lvds i/o signaling method and apparatus
US7683673B2 (en) Stacked differential signal transmission circuitry
EP3477895A1 (en) A transceiver unit for transmitting data via a differential bus
US9941693B2 (en) Method of forming a bus coupler and structure therefor
CN110830343B (zh) 接口电路
US9673849B1 (en) Common mode extraction and tracking for data signaling
CN115314069A (zh) 全双工发射接收电路、解串电路芯片、电子设备及车辆
JP2019135830A5 (zh)
US6417776B1 (en) Input buffer circuit having function for detecting cable connection
JP2023515383A (ja) データバス信号調整器及びレベルシフタ
US8781432B2 (en) Circuit coupling
CN106488152B (zh) 遥感ccd相机高速差分信号转换电路
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US20220158674A1 (en) Interface circuit, system and method
CN116414764A (zh) 芯片及主板
CN117691987A (zh) 信号驱动器电路
CN104994321A (zh) 一种发送电路及高清多媒体接口系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200925