CN110830343B - 接口电路 - Google Patents

接口电路 Download PDF

Info

Publication number
CN110830343B
CN110830343B CN201910734143.8A CN201910734143A CN110830343B CN 110830343 B CN110830343 B CN 110830343B CN 201910734143 A CN201910734143 A CN 201910734143A CN 110830343 B CN110830343 B CN 110830343B
Authority
CN
China
Prior art keywords
circuit
signal
wake
galvanic isolation
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910734143.8A
Other languages
English (en)
Other versions
CN110830343A (zh
Inventor
T·欣德雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110830343A publication Critical patent/CN110830343A/zh
Application granted granted Critical
Publication of CN110830343B publication Critical patent/CN110830343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开的实施方式涉及接口电路和相应的方法。以下的说明涉及具有电流隔离的电路。根据一个实施例，该电路具有与电流隔离部件耦合的发送电路，该发送电路被设计为经由电流隔离部件传输第一信号。该电路还具有与电路电流隔离部件耦合的第一接收器电路，该第一接收器被设计为从电流隔离部件接收所传输的第一信号。与电流隔离部件耦合的第二接收器电路被设计为从电流隔离部件接收所传输的第一信号，并基于所接收的第一信号产生唤醒信号。

Description

接口电路
技术领域
本说明书涉及数据总线领域，特别是具有用于串行总线的电流隔离的总线接口电路。
背景技术
数据总线用于在两个或多个电子设备之间的数字通信。连接到总线的设备经常被称为总线节点。一般而言，术语“总线”通常是指包括总线硬件的规范和通信协议的通信系统，总线节点根据该通信协议彼此通信。许多数据总线是标准化的，其中在工业的不同领域中存在不同的总线标准。例如，在汽车工业(但也在工业应用领域)中，使用CAN(控制器局域网)，LIN(本地互联网络)和FlexRay。提及示例来自现场总线的类别。
当通信系统中期望在各种电源电压域(例如，汽车应用中的12V/48V)中的总线节点之间的数据传输时，通常在传输路径中提供电流隔离(galvanic isolation)。然而，即使不使用带有不同电源电压的各种电压域，电流隔离也可以为了过电压保护目的或基于其他原因而有意义。这种电流隔离例如借助于光耦合器、集成无芯变压器、耦合电容器等来实现。这些部件能集成到总线接口电路中，该总线接口电路构成在总线线路和电子设备(例如微控制器)之间的交接区。同时，总线接口电路也构成两个电源电压域之间的交接区并确保上述电流隔离。
在许多应用中必需或值得期望的是，总线接口电路能在正常运行模式中和具有低功率消耗的运行模式中运行。这种具有低功率消耗的运行模式通常被称为“睡眠模式”或“省能模式”。在具有低功率消耗的这种运行模式中，经由电流隔离的传输通道通常是不可用的，因为通信所需的电路组件是无效的。在下文中，概念睡眠模式被用于具有低功率消耗的运行模式。
睡眠模式中的总线接口电路可以确定的事件(唤醒事件，例如总线上的活动或接收到唤醒信号等)“唤醒”，于是接口电路变换到正常运行模式中。如上所述，由于在睡眠模式中经由电流隔离的通信不可用，因此其中出现发生唤醒事件(wake-up event)的那个域才能“唤醒”。由于传输通道仍然无效，很难经由电流隔离将关于该唤醒事件的信息传输到另一个域。
发明内容
以下说明了一种具有电流隔离的电路。根据一个实施例，该电路具有与电流隔离部件耦合的发送电路，该发送电路被设计为经由电流隔离部件传输第一信号。该电路还具有与电流隔离部件耦合的第一接收器电路，该第一接收器电路被设计为从电流隔离部件接收所传输的第一信号。与电流隔离部件耦合的第二接收器电路被设计为从电流隔离部件接收所传输的第一信号，并基于所接收的第一信号产生唤醒信号。
此外说明了一种方法，根据一个实施例，该方法包括：检测接口电路的第一域中的唤醒事件，接口电路具有电流隔离部件，电流隔离部件将第一域与第二域隔离；经由电流隔离部件传输唤醒请求信号，并且通过设置在第二域中的第二接收器电路接收唤醒请求信号，同时设置在第二域中的第一接收器电路无效。由设置在第二域中的第二接收器电路产生的唤醒信号指示接收到唤醒请求信号。
附图说明
下面参考附图更详细地解释实施例。附图不一定按比例绘制，并且实施例并不仅仅被限制于所示的方面。相反被重视的是，表示实施例所基于的原理。
图1是解释具有电流隔离的总线接口电路的示例性应用的框图。
图2是解释用于经由CAN总线的通信的、具有电流隔离的总线接口电路的示例的框图。
图3是解释能够经由电流隔离传输关于唤醒事件的信息的实施例的框图。
图4根据示例性时序图示出了在图3的示例中经由电流隔离传输关于唤醒事件的信息。
图5是描述用于在具有电流隔离的接口电路的电压域中产生唤醒信号的方法的第一实施例的流程图。
图6是描述更详细的第二实施例的流程图。
图7是解释用于从无芯变压器接收唤醒请求信号的接收器电路的第一示例的电路图。
图8是解释用于接收唤醒请求信号的接收器电路的第二示例的电路图。
图9是解释唤醒请求信号的接收器电路的第三示例的电路图。
具体实施方式
这里说明的示例涉及用于CAN总线系统的总线接口电路。应该理解的是，这里说明的概念也能以简单的方式被应用于其他总线系统，例如LIN、Flexray或过程现场总线(Process Field Bus)。因此，以下说明并不限于CAN总线系统。此外应注意，这里说明的概念不仅能应用于汽车领域，而且能应用于其他工业应用和消费电子(ConsumerElectronics)领域。
图1解释了具有微控制器10和用于CAN总线(总线线路30)的总线接口电路20(简称总线接口)的总线节点的一般示例。应当理解，该示例是简化表示，其仅包含对于以下阐述所必需的那些元件。微控制器10处理要经由总线传输的数据和从总线接收的数据，其中数据作为串行数据流被传输，这些数据流具有对应于总线协议(例如，根据ISO 11898-1：2015的CAN-FD协议)的格式。在所示的示例中，要经由总线传输的数据流被称为上行数据流UD，并且由总线接收的数据流被称为下行数据流DD。
总线接口20包括电流隔离21，有时称为电流隔离屏障(galvanic isolationbarrier)。总线接口20被设计为经由外部触点(例如引脚TX)接收数据流UD，以将该数据流UD经由隔离屏障21传输并将其变换为相应的总线信号。在CAN总线的情况下，该总线信号是提供给外部芯片触点(例如，引脚)CANH和CANL的差分电压信号。触点CANH和CANL与总线线路30(例如，双绞导线，双绞线电缆)连接。类似地，从总线接收的数据流经由隔离屏障21传输，并在外部触点(例如，引脚RX)处作为下行数据流DD提供给微控制器10。状态和诊断信息也能在接口电路内作为数据流/数字信号经由隔离屏障21从一个电压域传输到另一个电压域(图1中未示出)。
如上所述，总线接口20还可以用作两个电源电压域之间的交接区。在图示的示例中，隔离屏障21右侧的所有组件都由12V电源(电源电压VSUP12)供给，并且隔离屏障21左侧的所有组件都由48V电源供给。在图1的图示中，供电电路41(在图1中称为PMU，电压管理单元power management unit)将电源电压VSUP48从48V变成适合于微控制器10的电压(例如，3.3V)。两个电源电压域之间没有直接的电气(电流)连接。信息仅经由隔离屏障21传输。隔离屏障可以具有用于每个要传输的数据流(例如，数据流UD和DD)的单独的电流隔离部件(例如，无芯变压器)。其他信号和数据流(例如，上述状态和诊断信息)可以借助时分复用方法一起与上行数据流UD或下行数据流DD一起经由电流隔离部件传输。图1中所示的信号CS可以由例如微控制器在输出触点OUT处输出并由总线接口电路20在输入触点IN处接收，该信号例如是二进制状态信号，微控制器10可以利用该信号寻址总线接口电路20。在接口电路处于睡眠模式时检测信号CS的确定逻辑电平可以例如被解释为唤醒事件，并触发到正常运行模式中的模式变换。图1中所示的信号CS仅是示意性示例；还可以将来自微控制器10的多个不同控制信号发送到总线接口电路20，并且这些控制信号中的任何一个的接收可以表示唤醒事件。
图2解释了根据简单框图的总线接口电路20的示例。图2中的示例包括上行和下行信号路径。然而，在一些应用中，可以使用仅具有一个信号路径的接口电路，例如，当总线节点仅接收数据但不发送时(只听模式)。在所示的示例中，电流隔离21包括两个集成在芯片中的无芯变压器211，212(CT，无芯变压器coreless transformer)。在其他实施例中，可以使用更多或更少的无芯变压器。图2中所示的电路组件可以与芯片或芯片封装中的无芯变压器集成在一起。
在接口电路20的上行信号路径中，例如，由微控制器10接收的数据流UD首先被提供给逻辑电路22，逻辑电路22在正常运行模式下将数据流基本上转发到发送器电路24(CT-TX)。逻辑电路22可以例如表示有限状态自动机(finite state machine)并接管各种控制功能。例如，在睡眠模式中，逻辑电路22可以停用相同电压域中的各种电路组件(图2中隔离屏障21左侧)以减少功率消耗。当从睡眠模式变换到正常运行模式时或者在接通接口电路之后，逻辑电路22可以经由隔离屏障21初始化传输通道。在一些实施例中，逻辑电路22还可以被设计为借助时分复用将给数据流UD叠加另外的信号或另外的数据流。
发送器电路24被设计为将所述数据流UD变成信号iTXU(初级电流)，该信号能经由无芯变压器211传输。例如，包含在所述数据流UD中的二进制数据可以被编码为形成信号iTXU的电流脉序列。信号iTXU(即，电流脉冲系列)被提供给无芯变压器211的初级侧，由此信号vRXU在变压器211的次级侧内被感应，其中该信号表征变压器211的次级电压，该次级电压取决于无芯变压器211的次级侧感应(互感mutual inductance)和初级电流的变化。次级电压vRXU被提供给接收器电路25，接收器电路被设计为基于次级电压再次重建数据流UD。在图2中，重建的数据流被以UD'表示。
该重建数据流UD'被提供给逻辑电路23，该逻辑电路被设计为在正常运行模式中将数据流UD'转发到总线驱动器电路28，总线驱动器电路形成至总线线路30的物理交接区。因此，总线驱动器电路28被设计为将数据流UD'转换成一个相应于总线规格的总线信号。在本示例中，CAN总线，总线信号是具有隐性低电平(对应于逻辑1)和一个显性高电平(对应于逻辑0)的差分电压VBUS。CAN系统的各种规格是本身是已知的，因此这里不进一步讨论。此外，总线驱动器电路28被设计为将经由总线线路接收的总线信号转换成例如二进制数据流。在所示示例中，该下行数据流以DD'表示。
逻辑电路23同样可以表示有限状态自动机(finite state machine)并接管各种控制功能。例如，在睡眠模式中，逻辑电路22可以停用相同电压域中的各种电路组件(图2中的隔离屏障21的右侧)以减少功率消耗。当从睡眠模式变换到正常运行模式时或者在接通接口电路之后，逻辑电路23可以经由隔离屏障21初始化传输通道。根实施，可以通过另一模式(例如，待机模式)直接或间接地完成从睡眠模式变换到正常运行模式中。
下行信号路径与上行信号路径构造基本相同。下行数据流DD'被提供给发送器电路26，其将数据流DD'编码作为电流脉冲顺序。所属的信号以iTXD表示，并且表征无芯变压器212的初级电流。无芯变压器212的得出的次级电压vRXD被提供给接收器电路27，其基于次级电压vRXD重建下行数据流DD'。重建的数据流以DD表示。该数据流DD'被提供给逻辑电路22并且由逻辑电路在正常运行模式下例如向在外部芯片触点(参见图1，引脚RX)输出。
在此应当再次指出，经由无芯变压器211，212不仅可以传输数据流UD和DD'，还可以在逻辑电路21，22之间交换信息。特别地，状态和诊断信息可以从一个电压域传输到另一个电压域中。如上所述，发射器电路24和26以及接收器电路25和27在睡眠模式下是无效的。此外，部分逻辑电路22和23以及部分总线驱动器电路28可以在睡眠模式下是无效的。当在(例如隔离屏障21的右侧的)一个电压域中检测出唤醒事件(wakeup event)时，相关的(状态)信息不能被传输至其他电压域，这是因为在其他电压域中的接收器电路(例如，在隔离屏障21左侧，接收器电路27)仍然是无效的。因此，不可能经由隔离屏障21在接口电路内传输涉及所检测的唤醒事件的信息。
在现代总线系统中，数据传输可以以相对高的数据速率进行。例如，CAN-FD(具有灵活数据速率的CAN)允许高达8Mbit/s的传输速率。这些数据速率需要快速的发送器和接收器电路，这些电路通常需要值得注意的静态电流，并且因此必须在睡眠模式下被停用以最小化功率消耗。解决上述问题的一种可能性在于，不在睡眠模式中停用接收器电路25和27，但是这将导致显著的功率消耗并且将与睡眠模式的目的相反。
图3中所示的示例遵循另外的方式。图3中所示的框图基本上与图2的示例相同，其中在上行信号路径和下行信号路径中分别设置附加的接收器电路25'或27'(AUX-RX)，该信号路径利用接收器电路与分别所属的无芯变压器211和212的次级侧耦合。在下文中，首先讨论附加接收器电路25'和27'。关于其他电路组件，参考图2的阐述。图3中所示的接口电路20可以包括无芯变压器211，212集成在芯片中或的芯片封装中。
与接收器电路25和27相反，附加接收器电路25'和27'在低功率消耗被方面被优化，并且因此无需在睡眠模式中被关闭。作为低功率消耗的折衷，附加接收器电路25'和27'相对较慢，使得它们不能用于“正常”数据传输。然而，附加接收器电路25'和27'也可以在睡眠模式中从无芯变压器211和212接收状态信号，例如唤醒请求信号。因此，当例如在第一电压域中检测到唤醒事件时，附加接收器电路25'和27'允许将唤醒请求信号从第一电压域传输到第二电压域中。在所示的情况下，可以在两个方向(上行和下行方向)上传输唤醒请求。一旦额外接收器电路25'和27'中的一个接收到信号，就将唤醒事件以信号发送到相应的逻辑电路23和22(二进制唤醒信号WUP1和WUP2)。
为了联合该过程，在电压域中检测唤醒事件。响应于唤醒事件，相应的逻辑电路产生(有限状态自动机22或23)产生一个唤醒请求，其以唤醒请求信号的形式经由电流隔离部件(无芯变压器211和/或212)被传输。该唤醒请求信号在初级侧由初级电流iTXD或iTXU表征，在次级侧由次级电压vRXD和vRDU表征。相关信息(即脉冲序列)在无芯变压器的初级和次级电压中是相同的；由此将唤醒请求信号经由无芯变压器传输。一旦其他电压域中的附加接收器电路接收到唤醒请求信号，由唤醒信号(在图3中分别被标记为WUP1和WUP2)对此进行指示。
下面参考图4中的时序图阐述附加接收器电路25'和27'的功能。稍后将说明适合于实现该功能的各种电路。在以下示例中，假设在12V电压域(参见图1)中检测到唤醒事件，这使得逻辑电路23离开休眠模式，这也使得发送器电路26和接收器电路25被激活并准备发送或者说接收。为了也通知48V电压域中的电路组件关于模式变换，经由隔离屏障21发送关于检测到的唤醒事件的信息。
为了在48V电压域中产生对应的唤醒WUP2，逻辑电路23产生用于发送器电路26的输入信号(输入数据流)，使得发送器电路产生电流脉冲的相应序列，该序列作为初级电流iTXD被提供给无芯变压器第212。该输入数据流可以被认为是12V电压域到48V电压域的唤醒请求信号(wakup request signal)。电流脉冲序列(唤醒请求信号)的示例在图4中(从顶部)的第一图表中示出。得到的次级电压vRXD在图4中的第二图表中示出。次级电压vRXD基本上是交流电压，其中具体的信号形状并不重要。也就是说，为了传输唤醒事件，驱控无芯变压器212使得无芯变压器在其次级侧感应出交流电压vRXD。在一个实施例中，唤醒请求信号iTXD的电流脉冲具有大约2.5ns的脉冲宽度和200MHz的脉冲重复频率。其他脉冲宽度和频率是可能的，并且在实践中它们取决于正常运行模式中的传输速度和传输通道的特性(在这里描述的示例中是无芯变压器)。
接收器电路27是失效的，然而，附加接收器电路27'可以接收和处理无芯变压器212的次级电压vRXD。在一个实施例中，附加接收器电路27'被设计为对次级电压vRXD整流并且对所整流的电压|vRXD|积分(利用规定时间常数)。被积分的电压VINT在图4的第三图表中示出。在图4所示的示例中对反相电压-|vRXD|积分，使得被积分的电压VINT从初始值开始随着积分时间的增加而变小。作为一种特殊类型的积分，考虑峰值整流。在这种情况下，信号被积分直到达到信号的峰值(也见图7-9)。
一旦积分电压VINT达到或低于预定阈值VTH(在图4中在时间点t1)，由信号VWU对此示出(例如，通过从低电平过渡到高电平)。该信号VWU的一个示例在图4的第四图表中被示出。信号VWU可以被用作唤醒信号，但是当例如基于阈值的干扰仅非常短暂地低于阈值时，实际上能触发无意的唤醒。为了提高鲁棒性，并防止无意的唤醒时，信号VWU可以被过滤以便抑制短暂的瞬态过程，并且仅在信号VWU当对于至少一个滤波时间TFILT处于高电平时才在附加的接收器电路27'的输出处产生唤醒WUP2。由48V电压域中的逻辑电路22接收图4中的第五图表所示的唤醒信号WUP2，并且逻辑电路22可以推动模式变换并且同样离开出睡眠模式。当电压VINT再次超过阈值VTH时，电流脉冲iTXD的序列(图4中的第一图表)则可终止，积分电压VINT根据时间常数再次接近它的初始值，并且信号VWU和WUP2复位到低电平上。
应当理解，图4中所示的时序图仅表示在不同应用中也可能不同的示例性信号波形(signal waveforms)。特别地，根据实施情况，可以将高低电平互换。唤醒请求信号的具体波形(例如，图4中的电流iTXD)和次级电压可以取决于无芯变压器和发射机电路24和26的具体实现而与示出的示例不同。图4涉及唤醒事件从12V电压域(图3中右侧)至48V电压域(图3中左侧)的传输。借助于发射器电路24、变压器211和附加接收器电路25'，在另一个方向上的传输以相同的方式起作用。附加接收器电路25'和27'可以被基本相同地构造。
图5示例性地解释了用于从接口电路的第一电压域(例如，带有48V电源电压的域)将唤醒请求信号传输到第二电压域(例如，带有12V电源电压的域)的方法，接口电路带有两个电压域的电流隔离。根据图5中所示的示例，该方法包括检测接口电路的第一电压域中的唤醒事件(Wake-up Event)(参见图5，步骤S10)。在简单的情况下，唤醒事件的检测可以是经由芯片触点(例如，引脚、焊球等)接收指示出模式变换(从睡眠模式到正常运行模式中)的信号。例如，在图1的应用中，微控制器10可以产生信号CS，该信号CS在引脚IN处被提供给接口电路的48V域并且可以触发上述模式变换。
响应于第一电压域中唤醒事件的检测，第一电压域中的逻辑电路可以唤醒该电压域中的电路组件(此外唤醒用于无芯变压器的发射器)，并经由电流隔离部件将唤醒请求信号传输到在第二电压域中(参见图5，步骤S20)。在图3的示例中，48V电压域中的唤醒事件的检测使得被实施为有限状态自动机(Finite State Machine)的逻辑电路22离开睡眠模式，由此，发送电路24和接收器电路27被激活。为了将涉及模式变换的信息也传输到12V电压域，逻辑电路22促使发送器电路24产生唤醒请求信号(Wake-up Request Signal)，并将该信号经由无芯变压器211传输。该唤醒请求信号可以是例如一系列电流脉冲。该系列也被称为脉冲信号(Burst-Signal)，并且在图3的示例中是无芯变压器211的初级电流iTXU，其被变换为次级电压vRXU。次级电压vRXU具有相应的脉冲序列(也参见图4)。
图5中示出的方法另外包括由设置在12V电压域中的第二接收器电路25'接收唤醒请求信号(例如，在次级电压vRXU的形式)(参见图5，步骤S30)。此时，12V电压域仍不“知道”48伏电压域中的唤醒事件，并且因此仍处于休眠模式，并且基于此原因，第一接收器电路25还是无效的。然而，第二接收器电路25'可以产生指示出接收到唤醒请求信号的唤醒信号WUP1(Wake-up Signal)(参见图5，步骤S40)，该第二接收器电路由于其低功率消耗即使在睡眠模式中也是有效的并且可以是准备接收的。同样被实施为有限状态自动机(FiniteState Machine)的逻辑电路23可以接收该唤醒信号WUP1并且也触发12V电压域中的模式变换。所说明的用于传输唤醒请求信号的机制以相同的方式在两个信号流方向(上行和下行方向)上工作。
图6解释了上述方法的另一示例。图6的示例类似于图5的示例，然而，在本示例中，在将唤醒请求信号从一个域发送到另一个域中之前，检查另一个域是否甚至处于睡眠模式。如果另一个域不处于或不再处于休眠模式，则不需要传输唤醒请求信号。在上述检验第一域(例如，48V电压域)中的唤醒事件(参照图6，步骤S10)之后，检查第二域(例如，12V电压域)是否(仍然)处于睡眠模式中。该检查可以由此简单地实现，即检查传输通道是否已经由电流隔离21初始化(参见图6，步骤S11)。如果是，则第二域不处于或不再处于休眠模式中，并且不需要传输唤醒请求。如果传输通道未被初始化，则如上所述，可以经由电流隔离来传输唤醒请求信号(参见图6，步骤S20)。
在这里说明的示例中，如果已经从各另外的域接收到数据，则已经初始化了传输通道。例如，如果在48V域中的逻辑电路22离开睡眠模式，并且然后立即接收来自12V域的数据，则该传输通道(发送器电路26、无芯变压器212、接收器电路27)已经被激活并初始化。例如，这可以在状态寄存器的内容中识别。如果没有来自12V域的数据被接收，则传输通道未被初始化，这表明12V域仍处于睡眠模式中。
根据本实施例，其形成唤醒请求信号(例如，初级电流iTXU)的脉冲序列的脉冲数量并不是固定的，而是可以一直发送脉冲直到来自第二域的确认信号经由电流隔离被发送至第一域。因此，所传输的唤醒请求信号的脉冲序列(例如，次级电压vRDX)由第二接收器电路25'(第一接收器电路25此时仍然是无效的)接收(参见图6，步骤S31)、整流(参见图6中，步骤S32)并且将所整流的信号与阈值进行比较(参见图6，步骤S33)。如果该比较得出已达到该阈值，则接收器电路25'产生唤醒信号WUP1，该信号指示出唤醒请求的接收(参见图6，步骤S40)。如先前参照图5已提及的，唤醒信号WUP1促使逻辑电路23离开睡眠模式、激活发射器电路26和接收器电路25，这允许一个经由电流隔离的“正常”通信(具有相对高的符号速率)。逻辑电路23可以促使发射器电路26经由电流分离21(例如无芯变压器212，参见图3)发送一个确认信号(参照图6，步骤S40)。逻辑电路22可以在接收确认信号时停止发送唤醒请求信号(电流脉冲序列)。因此，唤醒请求信号的脉冲序列一直持续直至确认其他域的唤醒的确认信号被接收。
图7解释了下行信号路径中的附加接收器电路27'的示例性实施。上行信号路径中的接收器电路25'构造可以基本相同。根据图7的示例，无芯变压器212的次级侧基本上由带有中心抽头的(平坦的)线圈构成，中心抽头与所述电压域的接地节点GND连接。通过中心抽头可以考虑两个以LCT和LCT'标记的子线圈。在本示例中，仅考虑子线圈LCT，该子线圈中感应出次级电压vRDX(参见图4)，其由给初级侧提供的唤醒请求信号(电流iTXD)引起。所提到的整流在当前情况下由晶体管T1实现，该晶体管也引起(所整流的)次级电压vRDX的放大。为此，在本示例中被设计为MOSFET的晶体管作为源电路中的放大器(共源放大器common sourceamplifier)来运行。因此，整流也通过其非线性的输入特性进行。
根据图7，子线圈LCT利用一端子与晶体管T1的控制电极(栅极)连接的被连接，而子线圈LCT的另一端子(中心抽头)与地连接。该晶体管T1的第一负载端子(源极)同样与地连接，而晶体管T1的第二负载端子(漏极)经由阻抗ZINT与被施加电源电压VDD(参考地)的电源电压节点耦合。阻抗ZINT在本示例中由电阻器RINT和电容CINT的并联电路构成(ZINT＝RINT/(1+jωRINTCINT2))。在T1的第二负载端子(漏极)处提供的电压VINT可以被考虑为源电路中的放大器的输出电压。通过在放大器的输出处的电容CINT，晶体管T1(与电阻器RINT和电容CINT一起)作为一个峰值整流器工作，其对包含在次级电压vRDX中的脉冲积分直到电容器电压相应于(可能放大的)次级电压vRDX的峰值。
峰值整流器的输出电压VINT被提供给比较器CMP，比较器被设计为：将电压VINT与阈值VTH进行比较，并且在其输出显示电压VINT是否低于了阈值VTH。比较器CMP的输出信号VWU可以例如借助于滤波器FLT被滤波，特别是用于抑制比较器输出信号VWU中的短暂的瞬态过程。经滤波的信号被称为唤醒信号WUP2，其可被提供给逻辑电路22(参见图3)。唤醒信号WUP2可以向逻辑电路发信号以退出睡眠模式。
在图7中所示的接收器电路25'或27'的示例性实施并不仅仅是相对简单的情况(且因此消耗很少的芯片面积)，而且也具有极小的静态电流，该静态电流在没有唤醒请求信号经过无铁芯变压器被接收到时流动。取决于具体的实施，静态电流可以明显地小于1μA，所以附加的接收器电路25'和27'在休眠模式中可以是有效的，而不会增加显著在睡眠模式中的功率消耗。所提到的静态电流基本上由漏电流决定，当晶体管T1关断时，该漏电电流流过晶体管T1、比较器和滤波器电路。
图8的示例遵循与图7的示例类似的方式，但是其中代替晶体管使用了二极管DS，以实施峰值整流器。如在图7的示例中，形成次级侧的中心抽头的子线圈LCT的端子与所属的电压域的接地节点连接；子线圈LCT的另一个端子与二极管DS的阳极连接，在本示例中该二极管是肖特基二极管。在二极管DS的阴极和接地节点GND之间连接由阻抗ZINT，其可以是电阻器RINT和电容CINT的并联电路。(由二极管DS、电阻RINT和电容器CINT构成的)峰值整流器的输出电压VINT被提供给比较器CMP，比较器被设计为将电压VINT与阈值VTH进行比较并且在其输出处显示出电压VINT是否超过了阈值VTH。比较器CMP的输出信号VWU可以如前面的例子那样借助于滤波器FLT进行滤波。在此方面，参考以上的说明。
这里应当注意，在图7的示例中使用的源-电路中的放大器具有反相特性，因此图7的示例中的电压VINT从电压VDD开始随着时间变小，这如在图4的第三时序图中所示。相反，在图8的示例中，峰值整流器没有反相特性，因此图7的示例中的电压VINT从零伏电压开始随着时间变大。因此，在图7的示例中，比较器CMP是反相比较器，而在图8的示例中，使用非反相比较器。
在实际应用中，可能需要或必须抑制共模干扰(common mode interferences)。为了改善共模抑制(common mode rejection,CMR)，可以修改图7的电路。图9的修改电路具有改进的CMR。在图4和图9的被修改的示例之间的本质区别在于，晶体管T1的第一负载端子(源极)并不与接地节点GND连接(其也与变压器212的次级侧的中心抽头连接)，而替代与此的是与另一个子线圈LCT'的外部端子连接。因此晶体管T1并不将子线圈LCT上的与地相关的(单端)vrxd“看”作电压栅极-源极电压，而是将子线圈LCT和LCT'的外部端子之间的差分电压看作该电压。共模干扰仅将外部端子处的电压相对于接地节点改变，然而并不改变子线圈LCT和LCT'的外部端子之间的差分电压，因此晶体管T1相对不敏感地对共模干扰起反应。电阻器RINT、电容器CINT、比较器CMP和滤波器FLT的工作原理与图7的示例中的相同，并且参考上面的相应说明。
鉴于电路的对称性设置了第二晶体管T2，其基极与子线圈LCT'的外端子连接，并且其源极与子线圈LCT的外端子连接。此外，晶体管T2的漏极通过电阻器RINT'和电容器CINT'组成的并联电路同样与电源电压节点(电源电压VDD)耦合。电阻器RINT'和RINT的电阻值相等，并且电容CINT'和CINT的电容值相等，以便对称地加载无芯变压器。

Claims (13)

1.一种电路，所述电路具有：
电流隔离部件；
与所述电流隔离部件耦合的发送电路，所述发送电路被配置为经由所述电流隔离部件传输第一信号；
与所述电流隔离部件耦合的第一接收器电路，所述第一接收器电路被配置为从所述电流隔离部件接收所述第一信号；
与所述电流隔离部件耦合的第二接收器电路，所述第二接收器电路被配置为从所述电流隔离部件接收所述第一信号，并且基于所述第一信号产生唤醒信号，以及
第一逻辑电路，所述第一逻辑电路被配置为从所述第一接收器电路接收所述第一信号并从所述第二接收器电路接收所述唤醒信号，
其中所述第一逻辑电路被配置以使在第二模式中停用所述第一接收器电路并且响应于接收到所述唤醒信号从所述第二模式变换到第一模式中。
2.根据权利要求1所述的电路，其中所述第二模式是具有低功率消耗的运行模式。
3.根据权利要求1所述的电路，所述电路还具有：
总线驱动器电路，其中所述第一逻辑电路被配置为将所述第一信号转发到所述总线驱动器电路，并且其中所述总线驱动器电路被配置为基于所述第一信号生成总线信号。
4.根据权利要求3所述的电路，其中所述第一逻辑电路被设计为在所述第二模式中停用所述总线驱动电路的至少一部分，并在变换到所述第一模式中时重新激活所述总线驱动电路的至少一部分。
5.根据权利要求1所述的电路，所述电路还具有：
第二逻辑电路，所述第二逻辑电路被配置为响应于检测到唤醒事件而产生唤醒请求信号，所述唤醒请求信号经由所述电流隔离部件被传输。
6.根据权利要求5所述的电路，其中所述第二逻辑电路还被配置为将第一数据流经由所述电流隔离部件传输，其中所述第一数据流在所述第一模式中由所述第一接收器电路接收，所述第一接收器电路被配置为基于所述第一数据流重构所述数据流。
7.根据权利要求1所述的电路，其中所述第二接收器电路具有带有规定时间常数的峰值整流器。
8.根据权利要求1所述的电路，其中所述电流隔离部件是无芯变压器。
9.一种电路，包括：
电流隔离部件；
与所述电流隔离部件耦合的发送电路，所述发送电路被配置为经由所述电流隔离部件传输第一信号；
与所述电流隔离部件耦合的第一接收器电路，所述第一接收器电路被配置为从所述电流隔离部件接收所述第一信号；以及
与所述电流隔离部件耦合的第二接收器电路，所述第二接收器电路被配置为从所述电流隔离部件接收所述第一信号，并且基于所述第一信号产生唤醒信号；
其中所述第二接收器电路包括整流元件和与所述整流元件耦合的积分器单元，其中所述整流元件被配置为对所述第一信号整流以产生整流信号，并且其中所述积分器单元被配置为在一时间段内对所整流的信号进行积分，所述时间段取决于所述积分器单元的时间常数。
10.一种在电压域中产生唤醒信号的方法，所述方法包括：
检测接口电路的第一域中的唤醒事件，所述接口电路具有电流隔离，所述电流隔离将所述第一域与第二域隔离；
经由所述电流隔离传输唤醒请求信号；
通过设置在所述第二域中的第二接收器电路接收所述唤醒请求信号，同时设置在所述第二域中的第一接收器电路无效；
通过设置在所述第二域中的第二接收器电路产生唤醒信号，所述唤醒信号指示接收到所述唤醒请求信号；
触发从具有低功率消耗的第一模式到正常的运行模式中的模式变换；以及
经由所述电流隔离从接口电路的所述第二域向所述第一域传输确认信号。
11.根据权利要求10所述的方法，所述方法还包括：
当所述唤醒信号指示接收到所述唤醒请求信号时，激活设置在所述第二域中的所述第一接收器电路。
12.根据权利要求10所述的方法，其中，一旦在所述第一域中检测到所述确认信号，就终止经由所述电流隔离传输所述唤醒请求信号。
13.根据权利要求10所述的方法，所述方法还包括：
检查经由所述电流隔离的传输通道是否已经被初始化，其中如果所述传输通道未被初始化，则开始经由电流隔离传输所述唤醒请求信号。
CN201910734143.8A 2018-08-09 2019-08-09 接口电路 Active CN110830343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018119429.3 2018-08-09
DE102018119429.3A DE102018119429A1 (de) 2018-08-09 2018-08-09 Interfaceschaltung

Publications (2)

Publication Number Publication Date
CN110830343A CN110830343A (zh) 2020-02-21
CN110830343B true CN110830343B (zh) 2022-11-04

Family

ID=69185962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910734143.8A Active CN110830343B (zh) 2018-08-09 2019-08-09 接口电路

Country Status (3)

Country Link
US (1) US10921769B2 (zh)
CN (1) CN110830343B (zh)
DE (1) DE102018119429A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12126468B2 (en) 2021-06-30 2024-10-22 Siemens Aktiengesellschaft Switch for connecting field apparatuses and device for galvanically isolating at least one apparatus which is connectable to a 2-wire Ethernet bus system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022002807T5 (de) * 2021-05-28 2024-03-14 Analog Devices, Inc. Trenner mit energiesparzustand
EP4113910B1 (de) * 2021-06-30 2024-07-24 Siemens Aktiengesellschaft Vorrichtung zur galvanischen trennung zumindest eines an ein 2-draht-ethernet-bussystem anschliessbaren geräts und switch zum anschluss von feldgeräten
CN117836172A (zh) * 2021-08-20 2024-04-05 皮尔伯格泵技术有限责任公司 机动车电动辅助装置
CN114137881B (zh) * 2021-11-30 2024-04-02 杭州涂鸦信息技术有限公司 一种芯片唤醒装置、方法及其介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798626A1 (de) * 1996-03-26 1997-10-01 Mercedes-Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002076794A2 (en) * 2001-03-08 2002-10-03 Siemens Vdo Automotive Corporation Wake up system for electronic component in a vehicle using a bus technology
US8798175B2 (en) * 2009-05-08 2014-08-05 Intersil Americas LLC Communicating with a self-clocking amplitude modulated signal
US8629714B2 (en) 2009-06-25 2014-01-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Wake-up circuits, devices and methods for galvanic isolators
US8947126B2 (en) * 2011-10-10 2015-02-03 Infineon Technologies Austria Ag System, drivers for switches and methods for synchronizing measurements of analog-to-digital converters
GB201314938D0 (en) * 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Communication between voltage domains
US9887564B2 (en) * 2014-02-13 2018-02-06 Infineon Technologies Austria Ag Switched mode power supply circuit
US9673809B1 (en) * 2016-03-24 2017-06-06 Nxp Usa, Inc. Replication of a drive signal across a galvanic isolation barrier
WO2018104929A1 (en) * 2016-12-07 2018-06-14 Arilou Information Security Technologies Ltd. System and method for using signal waveform analysis for detecting a change in a wired network
US10313162B1 (en) * 2018-04-27 2019-06-04 Nxp B.V. Communication devices and methods with power transfer over isolation for wake-up

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798626A1 (de) * 1996-03-26 1997-10-01 Mercedes-Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
US5892893A (en) * 1996-03-26 1999-04-06 Mercedes Benz Ag Device for the bus-networked operation of an electronic unit with microcontroller, and its use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12126468B2 (en) 2021-06-30 2024-10-22 Siemens Aktiengesellschaft Switch for connecting field apparatuses and device for galvanically isolating at least one apparatus which is connectable to a 2-wire Ethernet bus system

Also Published As

Publication number Publication date
DE102018119429A1 (de) 2020-02-13
US10921769B2 (en) 2021-02-16
US20200050166A1 (en) 2020-02-13
CN110830343A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110830343B (zh) 接口电路
US10454705B2 (en) Device and method for selectively hiding bus oscillations during data reception via a bus system
US10164792B2 (en) User station for a bus system and method for reducing line-conducted emissions in a bus system
EP0843414B1 (en) Receiver
CN106464558B (zh) 用于总线系统的用户站和用于在用户站的电磁兼容性的范围内提高抗扰度的方法
US9688221B2 (en) Current loop sensor interface using a terminated symmetrical physical layer
US20140211862A1 (en) Usb isolator integrated circuit with usb 2.0 high speed mode and automatic speed detection
US9092208B2 (en) Device and method for powering Ethernet midspan device and endspan device
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
US20040158781A1 (en) Method for determining line faults in a bus system and bus system
US10572428B2 (en) Bus system
CN111711442A (zh) 接口电路以及用于操作接口电路的方法
CN113169916B (zh) 用于串行总线系统的用户站和用于串行总线系统中的通信的方法
US9483435B2 (en) USB transceiver
CN114144996B (zh) 用于串行总线系统的用户站的装置和用于在串行总线系统中进行通信的方法
CN110892681A (zh) 用于can总线系统的发送/接收装置以及用于利用can发送/接收装置识别短路的方法
CN113196711B (zh) 用于串行总线系统的用户站的装置和用于串行总线系统中的通信的方法
US5263049A (en) Method and apparatus for CMOS differential drive having a rapid turn off
US11601301B2 (en) Transceiver device for a bus system and method for reducing conducted emissions
KR20200033340A (ko) 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법
CN111713077B (zh) 用于串行总线系统的用户站和用于在串行总线系统中发送消息的方法
JP4170786B2 (ja) データ通信装置及びデータ通信方法
JP2023507418A (ja) バスシステムのための送／受信機構および妨害がカップリングされた際にバス差動電圧の振動を低減する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant