DE102018119429A1

DE102018119429A1 - Interfaceschaltung

Info

Publication number: DE102018119429A1
Application number: DE102018119429.3A
Authority: DE
Inventors: Thorsten Hinderer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-08-09
Filing date: 2018-08-09
Publication date: 2020-02-13
Also published as: US20200050166A1; CN110830343B; US10921769B2; CN110830343A

Abstract

Die folgende Beschreibung betrifft eine Schaltung mit galvanischer Trennung. Gemäß einem Ausführungsbeispiel weist die Schaltung eine mit einem galvanisch trennenden Bauelement gekoppelte Sendeschaltung auf, die dazu ausgebildet ist, ein erstes Signal über das galvanisch trennende Bauelement zu übertragen. Die Schaltung weist weiter eine mit dem galvanisch trennenden Bauelement gekoppelte erste Empfängerschaltung auf, die dazu ausgebildet ist, das übertragene erste Signal von dem galvanisch trennenden Bauelement zu empfangen. Eine mit dem galvanisch trennenden Bauelement gekoppelte zweite Empfängerschaltung ist dazu ausgebildet ist, das übertragene erste Signal von dem galvanisch trennenden Bauelement zu empfangen und basierend auf dem empfangenen ersten Signal ein Aufwachsignal zu erzeugen.

Description

TECHNISCHES GEBIET
Die vorliegende Beschreibung betrifft das Gebiet der Datenbusse, insbesondere Bus-Interfaceschaltungen mit galvanischer Trennung für serielle Busse.
HINTERGRUND
Datenbusse werden zur digitalen Kommunikation zwischen zwei oder mehreren elektronischen Geräten genutzt. Ein an einen Bus angeschlossenes Gerät wird häufig als Busknoten bezeichnet. Im Allgemeinen bezeichnet der Ausdruck „Bus“ üblicherweise ein Kommunikationssystem, das sowohl die Spezifikation der Bus-Hardware, als auch ein Kommunikationsprotokoll umfasst, gemäß dem die Busknoten miteinander kommunizieren. Viele Datenbusse sind standardisiert, wobei unterschiedliche Busstandards in unterschiedlichen Gebieten der Industrie vorherrschen. Beispielsweise wird in der Automobilindustrie (jedoch auch in industriellen Einsatzgebieten) häufig CAN (Controller Area Network), LIN (Local Interchange Network) und FlexRay verwendet. Die genannten Beispiele sind aus der Kategorie der Feldbusse.
Wenn in einem Kommunikationssystem eine Datenübertragung zwischen Busknoten in verschiedenen Versorgungsspannungsdomänen (z.B. 12V/48V in Automobilanwendungen) gewünscht ist, dann ist im Übertragungspfad üblicherweise eine galvanische Trennung (galvanic isolation) vorgesehen. Eine galvanische Trennung kann jedoch auch zum Zwecke eines Überspannungsschutzes oder aus anderen Gründen sinnvoll sein, auch wenn keine verschiedenen Spannungsdomänen mit unterschiedlichen Versorgungsspannungen verwendet werden. Diese galvanische Trennung wird beispielsweise mittels Bauelementen wie Optokoppler, integrierte kernlose Transformatoren, Koppelkondensatoren, etc. implementiert. Derartige Bauelemente können in Bus-Interfaceschaltungen integriert sein, die eine Schnittstelle zwischen den Busleitungen und einem elektronischen Gerät wie z.B. einem Mikrocontroller bilden. Gleichzeitig bildet die Bus-Interfaceschaltung auch eine Schnittstelle zwischen zwei Versorgungsspannungsdomänen und gewährleistet die erwähnte galvanische Trennung.
In vielen Anwendungen ist es notwendig oder wünschenswert, dass die Bus-Interfaceschaltungen in einem normalen Betriebsmodus und in einem Betriebsmodus mit niedriger Leistungsaufnahme betrieben werden können. Dieser Betriebsmodus mit niedriger Leistungsaufnahme wird häufig als „Sleep-Modus“ oder „Power-save-Modus“ bezeichnet. In diesem Betriebsmodus mit niedriger Leistungsaufnahme steht üblicherweise der Übertragungskanal über die galvanische Trennung nicht zur Verfügung, weil für die Kommunikation nötigen Schaltungskomponenten inaktiv sind. Im Folgenden wird für den Betriebsmodus mit niedriger Leistungsaufnahme der Begriff Sleep-Modus verwendet.
Eine Bus-Interfaceschaltung im Sleep-Modus kann durch bestimmte Ereignisse (Aufwach-Ereignisse, wie z.B. Aktivität auf den Busleitungen oder Empfang eines Wakeup-Signals, etc.) „aufgeweckt“ werden, woraufhin die Interfaceschaltung in den normalen Betriebsmodus wechselt. Da wie erwähnt im Sleep-Modus die Kommunikation über die galvanische Trennung nicht zur Verfügung steht, kann nur jene Domäne „aufwachen“, in der das Aufwach-Ereignis (wake-up event) aufgetreten ist. Die Übertragung von Information über dieses Aufwach-Ereignis hin zu der anderen Domäne über die galvanische Trennung ist aufgrund des noch inaktiven Übertragungskanals nicht ohne weiteres möglich.
ZUSAMMENFASSUNG
Im Folgenden wird eine Schaltung mit galvanischer Trennung beschrieben. Gemäß einem Ausführungsbeispiel weist die Schaltung eine mit einem galvanisch trennenden Bauelement gekoppelte Sendeschaltung auf, die dazu ausgebildet ist, ein erstes Signal über das galvanisch trennende Bauelement zu übertragen. Die Schaltung weist weiter eine mit dem galvanisch trennenden Bauelement gekoppelte erste Empfängerschaltung auf, die dazu ausgebildet ist, das übertragene erste Signal von dem galvanisch trennenden Bauelement zu empfangen. Eine mit dem galvanisch trennenden Bauelement gekoppelte zweite Empfängerschaltung ist dazu ausgebildet ist, das übertragene erste Signal von dem galvanisch trennenden Bauelement zu empfangen und basierend auf dem empfangenen ersten Signal ein Aufwachsignal zu erzeugen.
Des Weiteren wird ein Verfahren beschrieben, welches gemäß einem Ausführungsbeispiel folgendes umfasst: Detektieren eines Aufwachereignisses in einer ersten Domäne einer Interfaceschaltung, die ein galvanisch trennendes Bauelement aufweist, welches die erste Domäne von der zweiten Domäne isoliert; Übertragen eines Aufwachanforderungssignals über das galvanisch trennende Bauelement und Empfangen des Aufwachanforderungssignals durch eine in der zweiten Domäne angeordnete zweite Empfangsschaltung während eine in der zweiten Domäne angeordnete erste Empfangsschaltung inaktiv ist. Ein von der in der zweiten Domäne angeordnete zweiten Empfangsschaltung erzeugtes Aufwachsignal zeigt den Empfang des Aufwach-Anforderungssignals an.
Figurenliste
Nachfolgend werden Ausführungsbeispiele anhand von Abbildungen näher erläutert. Die Darstellungen sind nicht zwangsläufig maßstabsgetreu und die Ausführungsbeispiele sind nicht nur auf die dargestellten Aspekte beschränkt. Vielmehr wird Wert darauf gelegt, die den Ausführungsbeispielen zugrunde liegenden Prinzipien darzustellen.

1 ist ein Blockschaltbild zur Illustration einer exemplarischen Anwendung einer Bus-Interfaceschaltung mit galvanischer Trennung.
2 ist ein Blockschaltbild zur Illustration eines Beispiels einer Bus-Interfaceschaltung mit galvanischer Trennung zur Kommunikation über einen CAN-Bus.
3 ist ein Blockschaltbild zur Illustration eines Ausführungsbeispiels, das die Übertragung von Information über ein Aufwach-Ereignis über die galvanische Trennung ermöglicht.
4 illustriert anhand von exemplarischen Timing-Diagrammen die Übertragung von Information über ein Aufwach-Ereignis über die galvanische Trennung in dem Beispiel aus 3.
5 ist ein Flussdiagramm zur Darstellung eines ersten Ausführungsbeispiels eines Verfahrens zum Erzeugen eines Aufwachsignals in einer Spannungsdomäne einer Interface-Schaltung mit galvanischer Trennung.
6 ist ein Flussdiagramm zur Darstellung eines zweiten, detaillierteren Ausführungsbeispiels.
7 ist ein Schaltbild zur Illustration eines ersten Beispiels einer Empfängerschaltung zum Empfangen eines Aufwach-Anforderungssignals von einem kernlosen Transformator.
8 ist ein Schaltbild zur Illustration zweiten Beispiels einer Empfängerschaltung zum Empfangen eines Aufwach-Anforderungssignals.
9 ist ein Schaltbild zur Illustration dritten Beispiels einer Empfängerschaltung eines Aufwach-Anforderungssignals.

DETAILLIERTE BESCHREIBUNG
Die hier beschriebenen Beispiele betreffen Bus-Interfaceschaltungen für CAN-Bussysteme. Es versteht sich, dass die hier beschriebenen Konzepte in einfacher Weise auch auf andere Bussysteme wie z.B. LIN, Flexray oder Profibus (Process Field Bus) angewendet werden können. Die folgende Beschreibung ist deshalb nicht auf CAN-Bussysteme beschränkt. Des Weiteren sei angemerkt, dass die hier beschriebenen Konzepte nicht nur im Automobilbereich, sondern auch in anderen industriellen Applikationen sowie im Bereich der Verbraucherelektronik (Consumer Electronics) angewendet werden können.
1 illustriert ein allgemeines Beispiel eines Busknotens mit einem Mikrocontroller 10 und einer Bus-Interfaceschaltung 20 (kurz Bus-Interface) für einen CAN-Bus (Busleitungen 30). Es versteht sich, dass das Beispiel eine vereinfachte Darstellung ist, welche nur jene Elemente enthält, die für die folgenden Erläuterungen notwendig sind. Der Mikrocontroller 10 verarbeitet sowohl die über den Bus zu übertragenden Daten als auch die vom Bus empfangenen Daten, wobei die Daten als serielle Datenströme übertragen werden, die ein dem Busprotokoll (z.B. CAN-FD Protokoll gemäß ISO 11898-1:2015) entsprechendes Format aufweisen. In dem dargestellten Beispiel ist der über den Bus zu übertragene Datenstrom als Uplink-Datenstrom UD und der vom Bus empfangene Datenstrom als Downlink-Datenstrom DD bezeichnet.
Das Bus-Interface 20 enthält eine galvanische Trennung 21, die manchmal auch als galvanische Isolationsbarriere (galvanic isolation barrier) bezeichnet wird. Das Bus-Interface 20 ist dazu ausgebildet, über einen externen Kontakt (z.B. Pin TX) den Datenstrom UD zu empfangen, diesen Datenstrom UD über die Isolationsbarriere 21 zu übertragen und in ein korrespondierendes Bussignal zu konvertieren. Im Fall eines CAN-Busses ist dieses Bussignal ein differentielles Spannungssignal, welches an den externen Chip-Kontakten (z.B. Pins) CANH und CANL bereitgestellt wird. Die Kontakte CANH und CANL sind mit den Busleitungen 30 (z.B. einem verdrillten Leitungspaar, Twisted-Pair-Kabel) verbunden. In gleicher Weise wird ein vom Bus empfangener Datenstrom über die Isolationsbarriere 21 übertragen und an einem externen Kontakt (z.B. Pin RX) als Downlink-Datenstrom DD dem Mikrokontroller 10 zur Verfügung gestellt. Auch Status- und Diagnoseinformation kann innerhalb der Interfaceschaltung als Datenstrom/Digitalsignal über die Isolationsbarriere 21 von einer Spannungsdomäne zur anderen Spannungsdomäne übertragen werden (in 1 nicht dargestellt).
Wie erwähnt kann das Bus-Interface 20 auch als Schnittstelle zwischen zwei Versorgungsspannungsdomänen dienen. In dem dargestellten Beispiel werden alle Komponenten rechts von der Isolationsbarriere 21 über eine 12V-Spannungsversorgung (Versorgungsspannung V_SUP12) versorgt und alle Komponenten links von der Isolationsbarriere 21 über eine 48V-Spannungsversorgung versorgt. In der Darstellung aus 1 wandelt die Versorgungsschaltung 41 (in 1 als PMU, power management unit, bezeichnet) die Versorgungsspannung V_SUP48 von 48V in eine für den Mikrocontroller 10 geeignete Spannung (z.B. 3,3 V) um. Zwischen den beiden Versorgungsspannungsdomänen gibt es keine direkte elektrische (galvanische) Verbindung. Informationen werden ausschließlich über die Isolationsbarriere 21 übertragen. Diese kann für jeden zu übertragenden Datenstrom (z.B. Datenströme UD und DD) ein separates galvanisch trennendes Bauelement (z.B. einen kernlosen Transformator) aufweisen. Weitere Signale und Datenströme (z.B. die oben erwähnten Status und Diagnoseinformation) können mittels einer Art Zeitmultiplexverfahren gemeinsam mit dem Uplink-Datenstrom UD oder dem Downlink-Datenstrom DD gemeinsam über ein galvanisch trennendes Bauelement übertragen werden. Das in 1 dargestellte Signal CS, welches vom Mikrocontroller am Ausgangskontakt OUT ausgegeben und von der Bus-Interface-Schaltung 20 am Eingangskontakt IN empfangen wird, kann z.B. ein binäres Zustandssignal sein, mit dem der Mikrocontroller 10 die Bus-Interface-Schaltung 20 adressieren kann, beispielsweise weil eine Kommunikation mit dem Bus gewünscht ist. Die Detektion eines bestimmten Logikpegels des Signals CS, während die Interfache-Schaltung sich im Sleep-Modus befindet, kann z.B. als Aufwach-Ereignis (Wakeup Event) interpretiert werden und einen Moduswechsel in den normalen Betriebsmodus auslösen. Das in 1 dargestellte Signal CS ist nur ein exemplarisches Beispiel; es können auch mehrere, verschiedene Steuersignale vom Mikrokontroller 10 an die Bus-Interface-Schaltung 20 ausgegeben werden, und der Empfang eines beliebigen dieser Steuersignale kann ein Aufwach-Ereignis darstellen.
2 illustriert ein Beispiel einer Bus-Interfaceschaltung 20 anhand eines einfachen Blockdiagram. Das Beispiel in 2 umfasst einen Uplink- und einen Downlink-Signalpfad. In manchen Anwendungen können jedoch auch Interface-Schaltungen mit nur einem Signalpfad verwendet werden, z.B. wenn ein Busknoten nur Daten empfängt, jedoch keine sendet (Listen-only-Modus). In dem dargestellten Beispiel umfasst die galvanische Trennung 21 zwei in einem Chip integrierte kernlose Transformatoren 211, 212 (CT, coreless transformer). In anderen Ausführungsbeispielen können mehr oder weniger kernlose Transformatoren verwendet werden. Die in 2 dargestellten Schaltungskomponenten können zusammen mit den kernlosen Transformatoren in einem Chip oder in einem Chipgehäuse integriert sein.
Im Uplink-Signalpfad der Interfaceschaltung 20 wird der z.B. vom Mikrocontroller 10 empfangene Datenstrom UD zunächst der Logikschaltung 22 zugeführt, welche im normalen Betriebsmodus den Datenstrom im Wesentlichen an die Transmitterschaltung 24 (CT-TX) weiterleitet. Die Logikschaltung 22 kann z.B. einen endlichen Automaten (finite state machine) darstellen und diverse Steuerfunktionen übernehmen. Beispielsweise kann die Logikschaltung 22 im Sleep-Modus verschiedene Schaltungskomponenten in derselben Spannungsdomäne (in 2 links der Isolationsbarriere 21) deaktivieren, um die Leistungsaufnahme zu reduzieren. Bei einem Wechsel vom Sleep-Modus in den normalen Betriebsmodus oder nach dem Einschalten der Interfaceschaltung kann die Logikschaltung 22 die Übertragungskanäle über die Isolationsbarriere 21 initialisieren. In manchen Ausführungsbeispielen kann die Logikschaltung 22 auch dazu ausgebildet sein, mittels Zeitmultiplex dem Datenstrom UD einen weiteres Signal bzw. einen weiteren Datenstrom zu überlagern.
Die Transmitterschaltung 24 ist dazu ausgebildet, den eingehenden Datenstrom UD in ein Signal i_TXU (Primärstrom) umzuwandeln, welches über den kernlosen Transformator 211 übertragen werden kann. Beispielsweise können die im eingehenden Datenstrom UD enthaltenen binären Daten als Folge von Strompulsen codiert werden, welche das Signal i _TXU bildet. Das Signal i _TXU (d.h. die Sequenz von Strompulsen) wird der Primärseite des kernlosen Transformators 211 zugeführt, wodurch in der Sekundärseite des Transformators 211 das Signal v _RXU induziert wird, wobei das Signal die Sekundärspannung des Transformators 211 repräsentiert, welche von der Änderung des Primärstromes und der Gegeninduktivität (mutual inductance) des kernlosen Transformators 211 abhängt. Die Sekundärspannung v _RXU ist der Empfängerschaltung 25 zugeführt, welche dazu ausgebildet ist, basierend auf der Sekundärspannung den Datenstrom UD wieder zu rekonstruieren. In 2 ist das rekonstruierte Datenstrom mit UD' bezeichnet.
Der rekonstruierte Datenstrom UD' ist der Logikschaltung 23 zugeführt, welche dazu ausgebildet ist, im normalen Betriebsmodus den Datenstrom UD' an die Bustreiberschaltung 28 weiterzuleiten, welche die physikalische Schnittstelle zu den Busleitungen 30 bildet. Die Bustreiberschaltung 28 ist demnach dazu ausgebildet, den Datenstrom UD' in ein den Spezifikationen des Busses entsprechendes Bussignal zu konvertieren. Im vorliegenden Beispiel eines CAN-Busses ist das Bussignal eine differentielle Spannung V_BUS mit einem rezessiven Low-Pegel (entspricht einer logischen 1) und einem dominanten High-Pegel (entspricht einer logischen 0). Verschiedene Spezifikationen von CAN-Systemen sind an sich bekannt und werden daher hier nicht weiter erläutert. Des Weiteren ist die Bustreiberschaltung 28 dazu ausgebildet, ein über die Busleitungen empfangenes Bussignal in einen z.B. binären Datenstrom zu konvertieren. Im dargestellten Beispiel ist dieser Downlink-Datenstrom mit DD` bezeichnet.
Die Logikschaltung 23 kann ebenfalls einen endlichen Automaten (finite state machine) darstellen und diverse Steuerfunktionen übernehmen. Beispielsweise kann die Logikschaltung 22 im Sleep-Modus verschiedene Schaltungskomponenten in derselben Spannungsdomäne (in 2 rechts der Isolationsbarriere 21) deaktivieren, um die Leistungsaufnahme zu reduzieren. Bei einem Wechsel vom Sleep-Modus in den normalen Betriebsmodus oder nach dem Einschalten der Interfaceschaltung kann die Logikschaltung 23 die Übertragungskanäle über die Isolationsbarriere 21 initialisieren. Je nach Implementierung kann der Wechsel vom Sleep-Modus in den normalen Betriebsmodus direkt erfolgen oder indirekt über einen anderen Modus (z.B. Standby-Modus).
Der Downlink-Signalpfad ist im Wesentlichen gleich aufgebaut wie der Uplink-Signalpfad. Der Downlink-Datenstrom DD' ist der Transmitterschaltung 26 zugeführt ist, welche den Datenstrom DD' als Folge von Strompulsen codiert. Das zugehörige Signal ist mit i_TXD bezeichnet und repräsentiert den Primärstrom des kernlosen Transformators 212. Die resultierende Sekundärspannung v_RXD des Transformators 212 ist der Empfängerschaltung 27 zugeführt, welche basierend auf der Sekundärspannung v_RXD den Downlink-Datenstrom DD' rekonstruiert. Der rekonstruierte Datenstrom ist mit DD bezeichnet. Dieser Datenstrom DD' wird der Logikschaltung 22 zugeführt und von dieser im normalen Betriebsmodus z.B. an einem externen Chipkontakt (siehe 1, Pin RX) ausgegeben.
An dieser Stelle sei noch einmal erwähnt, dass über die kernlosen Transformatoren 211, 212 nicht nur die Datenströme UD und DD' übertragen werden können, sondern auch zwischen den Logikschaltungen 21, 22 Informationen ausgetauscht werden können. Insbesondere können Status- und Diagnoseinformationen von einer Spannungsdomäne in die andere Spannungsdomäne übertragen werden. Wie erwähnt sind die Transmitterschaltungen 24 und 26 sowie die Empfängerschaltungen 25 und 27 im Sleep-Modus inaktiv. Des Weiteren können Teile der Logikschaltungen 22 und 23 sowie Teile der Bustreiberschaltung 28 im Sleep-Modus inaktiv sein. Wenn in einer Spannungsdomäne (z.B. rechts von der Isolationsbarriere 21) ein Aufwach-Ereignis (wakeup event) detektiert wird, kann die diesbezügliche (Status-) Information nicht zu der anderen Spannungsdomäne hin übertragen werden, weil die Empfängerschaltung in der anderen Spannungsdomäne (z.B. links von der Isolationsbarriere 21, Empfängerschaltung 27) noch inaktiv ist. Deshalb besteht keine Möglichkeit die Information betreffend das detektierte Aufwach-Ereignis innerhalb der Interface-Schaltung über die Isolationsbarriere 21 zu übertragen.
Bei modernen Bussystemen kann die Datenübertragung mit vergleichsweise hoher Datenrate erfolgen. Beispielsweise erlaubt das CAN-FD (CAN mit flexibler Datenrate) Übertragungsraten mit bis zu 8 Mbit/s. Diese Datenraten erfordern schnelle Transmitter- und Empfängerschaltungen, welche in der Regel nennenswerte Ruheströme benötigen und deshalb im Sleep-Modus deaktiviert werden müssen, um die Leistungsaufnahme gering zu halten. Eine Möglichkeit, das oben skizzierte Problem zu lösen, besteht darin, die Empfängerschaltungen 25 und 27 im Sleep-Modus nicht zu deaktivieren, was jedoch eine signifikante Leistungsaufnahme zur Folge hätte und dem Zweck des Sleep-Modus zuwiderlaufen würde.
Das in 3 gezeigte Beispiel verfolgt einen anderen Ansatz. Das in 3 dargestellte Blockdiagramm ist im Wesentlichen identisch mit dem Beispiel aus 2, wobei im Uplink-Signalpfad und im Downlink-Signalpfad jeweils eine zusätzliche Empfängerschaltung 25' bzw. 27' (AUX-RX) angeordnet ist, die mit den mit der Sekundärseite des zugehörigen kernlosen Transformators 211 bzw. 212 gekoppelt ist. Im Folgenden werden in erster Linie die zusätzlichen Empfängerschaltungen 25' und 27' diskutiert. In Bezug auf die übrigen Schaltungskomponenten wird auf die Erläuterungen zu 2 verwiesen. Die in 3 dargestellte Interface-Schaltung 20 kann inklusive den kernlosen Transformatoren 211, 212 in einem Chip oder in einem Chipgehäuse integriert sein.
Im Gegensatz zu den Empfängerschaltungen 25 und 27 sind die zusätzlichen Empfängerschaltungen 25' und 27' im Hinblick auf eine niedrige Leistungsaufnahme optimiert und müssen daher im Sleep-Modus nicht abgeschaltet werden. Als Trade-off für die niedrige Leistungsaufnahme sind die zusätzlichen Empfängerschaltungen 25' und 27' vergleichsweise langsam, sodass sie für die „normale“ Datenübertragung nicht verwendet werden können. Allerdings können die zusätzlichen Empfängerschaltungen 25' und 27' auch im Sleep-Modus ein Statussignal wie z.B. ein Aufwachanforderungssignal von den kernlosen Transformator 211 bzw. 212 empfangen. Die zusätzlichen Empfängerschaltungen 25' und 27' ermöglichen daher die Übertragung eines Aufwachanforderungssignals von der ersten Spannungsdomäne in die zweite Spannungsdomäne, wenn z.B. in der ersten Spannungsdomäne ein Aufwach-Ereignis detektiert wird. Im dargestellten Fall ist eine Übertragung einer Aufwachanforderung in beide Richtungen (Uplink- und Downlink-Richtung) möglich. Sobald eine der zusätzlichen Empfängerschaltungen 25' und 27' ein Signal empfängt, wird das Aufwach-Ereignis an die jeweilige Logikschaltung 23 bzw. 22 signalisiert (binäre Aufwachsignale WUP1 und WUP2).
Um den Vorgang zusammenzufassen, in einer Spannungsdomäne wird ein Aufwach-Ereignis detektiert. Als Reaktion auf das Aufwach-Ereignis erzeugt die jeweilige Logikschaltung (endlicher Automat 22 oder 23) eine Aufwachanforderung, die in Form eines Aufwachanforderungssignals über das galvanisch trennende Bauelement (kernloser Transformator 211 bzw. 212) übertragen wird. Primärseitig wird dieses Aufwachanforderungssignal durch den Primärstrom i_TXD bzw. i_TXU repräsentiert, sekundärseitig durch die Sekundärspannung v_RXD bzw. v_RDU . Die relevante Information (d.h. die Pulsfolge) ist sowohl im Primärstrom als auch in der Sekundärspannung eines kernlosen Transformators dieselbe; im Ergebnis wird das Aufwachanforderungssignal über den kernlosen Transformator übertragen. Sobald die zusätzliche Empfängerschaltung in der anderen Spannungsdomäne ein Aufwachanforderungssignal empfängt, wird dies durch ein Aufwachsignal (in 3 als WUP1 bzw. WUP2 bezeichnet) angezeigt.
Die Funktion der zusätzlichen Empfängerschaltungen 25' und 27' wird im Folgenden anhand der Timing-Diagramme in 4 erläutert. Verschiedene Schaltungen, welche geeignet sind, diese Funktion zu implementieren, werden später erläutert. In dem folgenden Beispiel wird davon ausgegangen, dass in der 12V-Spannungsdomäne (vgl. 1) ein Aufwach-Ereignis detektiert wurde, was zur Folge hat, dass die Logikschaltung 23 den Sleep-Modus verlässt, wodurch auch die Transmitterschaltung 26 und die Empfängerschaltung 25 aktiviert werden und zum Senden bzw. Empfangen bereit sind. Um auch die Schaltungskomponenten in der 48V-Spannungsdomäne über den Moduswechsel zu informieren, wird die Information über das detektierte Aufwach-Ereignis über die Isolationsbarriere 21 übertragen.
Um in der 48V-Spannungsdomäne ein korrespondierendes Aufwachsignal WUP2 zu erzeugen, erzeugt die Logikschaltung 23 eine Eingangssignal (Eingangsdatenstrom) für die Transmitterschaltung 26, sodass diese eine korrespondierende Folge von Strompulsen erzeugt, die als Primärstrom i_TXD dem kernlosen Transformator 212 zugeführt wird. Dieser Eingangsdatenstrom kann als Aufwachanforderungssignal (wakup request signal) der 12V-Spannungsdomäne an die 48V-Spannungsdomäne betrachtet werden. Ein Beispiel für eine Folge von Strompulsen (Aufwachanforderungssignal) ist im ersten Diagramm (von oben) der 4 dargestellt. Die resultierende Sekundärspannung v_RXD ist im zweiten Diagramm der 4 gezeigt. Die Sekundärspannung v_RXD ist im Wesentlichen eine Wechselspannung, wobei die spezifische Signalform nicht wichtig ist. Das heißt, um ein Aufwach-Ereignis zu übertragen, wird der kernlose Transformator 212 so angesteuert, das auf dessen Sekundärseite eine Wechselspannung v_RXD induziert wird. In einem Ausführungsbeispiel haben Strompulse des Aufwachanforderungssignals i_TXD eine Pulsbreite von ca. 2.5 ns und eine Pulswiderholfrequenz von 200 MHz. Andere Pulsbreiten und Frequenzen sind möglich und sie hängen in der Praxis von der Übertragungsgeschwindigkeit im normalen Betriebsmodus und den Eigenschaften des Übertragungskanals ab (in den hier beschriebenen Beispielen der kernlose Transformator) ab.
Die Empfängerschaltung 27 ist inaktiv, jedoch kann die zusätzliche Empfängerschaltung 27' die Sekundärspannung v_RXD des kernlosen Transformators 212 empfangen und verarbeiten. In einem Ausführungsbeispiel ist die zusätzliche Empfängerschaltung 27' dazu ausgebildet, die Sekundärspannung v_RXD gleichzurichten und die gleichgerichtete Spannung |v_RXD| zu integrieren (mit einer definierten Zeitkonstante). Die integrierte Spannung V_INT ist im dritten Diagramm der 4 dargestellt. In dem in 4 dargestellten Beispiel wird die invertierte Spannung -|v_RXD| integriert, sodass die integrierte Spannung V_INT ausgehend von einem Anfangswert mit zunehmender Integrationszeit kleiner wird. Als eine spezielle Art der Integration wird die Spitzenwertgleichrichtung betrachtet. In diesem Fall, wird das Signal solange Integriert, bis der Spitzenwert des Signals erreicht wird (siehe auch 7-9).
Sobald die integrierte Spannung V_INT einen vorbestimmten Schwellenwert V_TH erreicht oder unterschreitet (in 4 zum Zeitpunkt ti), wird dies von dem Signal Vwu angezeigt (z.B. durch einen Übergang von einem Low-Pegel auf einen High-Pegel). Ein Beispiel dieses Signals Vwu ist im vierten Diagramm in 4 dargestellt. Das Signal Vwu könnte als Aufwachsignal verwendet werden, jedoch kann in der Praxis ein ungewolltes Aufwachen ausgelöst werden, wenn z.B. aufgrund von Störungen der Schwellenwert nur sehr kurz unterschritten wird. Um die Robustheit zu erhöhen und ein ungewolltes Aufwachen zu verhindern, kann das Signal Vwu so gefiltert werden, dass kurze Transienten unterdrückt werden und das Aufwachsignal WUP2 am Ausgang der zusätzlichen Empfangsschaltung 27' erst dann erzeugt wird, wenn das Signal Vwu für mindestens eine Filterzeit T_FILT auf einem High-Pegel ist. Das im fünften Diagramm der 4 dargestellte Aufwachsignal WUP2 wird von der Logikschaltung 22 in der 48V-Spannungsdomäne empfangen und die Logikschaltung 22 kann einen Moduswechsel veranlassen und den Sleep-Modus ebenfalls verlassen. Die Folge von Strompulsen i_TXD (erstes Diagramm in 4) kann dann beendet werden, die integrierte Spannung V_INT nähert sich gemäß der Zeitkonstante wieder ihrem Anfangswert und die Signale Vwu und WUP2 werden auf einen Low-Pegel zurückgesetzt, wenn die Spannung V_INT den Schwellenwert V_TH wieder überschreitet.
Es versteht sich, dass die in 4 dargestellten Timing-Diagramme lediglich exemplarische Signalverläufe (signal waveforms) darstellen, die in verschiedenen Anwendungen auch anders sein können. Insbesondere können je nach Implementierung High- und Low-Pegel vertauscht sein. Der konkrete Signalverlauf des Aufwachanforderungssignals (z.B. Strom i_TXD in 4) und der Sekundärspannung kann sich abhängig von der konkreten Implementierung der kernlosen Transformatoren und der Transmitterschaltungen 24 und 26 von dem dargestellten Beispiel unterscheiden. 4 betrifft die Übertragung eines Aufwach-Ereignisses von der 12V-Spannungsdomäne (in 3 rechts) hin zur 48V-Spannungsdomäne (in 3 links). Die Übertragung in die andere Richtung mittels der Transmitterschaltung 24, dem Transformator 211 und der zusätzlichen Empfängerschaltung 25' funktioniert auf die gleiche Weise. Die zusätzlichen Empfängerschaltungen 25' und 27' können im Wesentlichen gleich aufgebaut sein.
5 illustriert exemplarisch ein Verfahren zum Übertragen eines Aufwach-Anforderungssignals von einer ersten Spannungsdomäne (z.B. Domäne mit 48V-Versorungsspannung) in eine zweite Spannungsdomäne (z.B. Domäne mit 12V-Versorungsspannung) einer Interfaceschaltung mit galvanischer Trennung der beiden Spannungsdomänen. Gemäß dem in 5 dargestellten Beispiel umfasst das Verfahren das Detektieren eines Aufwachereignisses (Wake-up Event) in der ersten Spannungsdomäne der Interfaceschaltung (siehe 5, Schritt S10). Die Detektion eines Aufwachereignisses kann in einem einfachen Fall darin bestehen, dass ein über einen Chip-Kontakt (z.B. Pin, Löt-Ball, etc.) ein Signal empfangen wird, welches einen Moduswechsel (vom Sleep-Modus in den normalen Betriebsmodus) anzeigt. Beispielsweise kann in der Anwendung aus 1 der Mikrocontroller 10 ein Signal CS erzeugen, welches der 48V-Domäne der Interfaceschaltung am Pin IN zugeführt wird und den erwähnten Moduswechsel auslösen kann.
Als Reaktion auf die Detektion des Aufwachereignisses in der ersten Spannungsdomäne kann die Logikschaltung in der ersten Spannungsdomäne die Schaltungskomponenten in dieser Spannungsdomäne aufwecken (unter anderem den Transmitter für den kernlosen Transformator) und ein Aufwach-Anforderungssignal über das galvanisch trennende Bauelement in die zweite Spannungsdomäne übertragen (siehe 5, Schritt S20). In dem Beispiel aus 3 führt die Detektion eines Aufwachereignisses in der 48V-Spannungsdomäne dazu, dass die als endlicher Automat (Finite State Machine) implementierte Logikschaltung 22 den Sleep-Modus verlässt, wodurch die Transmitterschaltung 24 und die Empfängerschaltung 27 aktiviert werden. Um die Information betreffend den Moduswechsel auch an die 12V-Spannungsdomäne zu übertragen, veranlasst die Logikschaltung 22 die Transmitterschaltung 24, ein Aufwach-Anforderungssignal (Wake-up Request Signal) zu erzeugen und dieses über den kernlosen Transformator 211 zu übertragen. Dieses Aufwach-Anforderungssignal kann beispielsweise eine Sequenz aus Strompulsen sein. Diese Sequenz wird auch als Burst-Signal bezeichnet und ist in dem Beispiel aus 3 der Primärstrom i_TXU des kernlosen Transformators 211, der in die Sekundärspannung v_RXU transformiert wird. Die Sekundärspannung v_RXU weist eine korrespondierende Folge von Pulsen auf (siehe auch 4).
Das in 5 dargestellte Verfahren umfasst des Weiteren das Empfangen des Aufwach-Anforderungssignals (z.B. in Form der Sekundärspannung v_RXU ) durch eine in der 12V-Spannungsdomäne angeordnete zweite Empfangsschaltung 25' (siehe 5, Schritt 30). Zu diesem Zeitpunkt „weiß“ die 12-V Spannungsdomäne noch nichts von dem Aufwachereignis in der 48V-Spannungsdomäne und ist daher noch im Sleep-Modus, und aus diesem Grund ist die erste Empfangsschaltung 25 noch inaktiv. Die zweite Empfangsschaltung 25', die aufgrund ihrer geringen Leistungsaufnahme auch im Sleep-Modus aktiv und empfangsbereit sein kann, kann jedoch ein Aufwachsignal WUP1 (Wake-up Signal) erzeugen, welches den Empfang des Aufwach-Anforderungssignals anzeigt (siehe 5, Schritt S40). Die ebenfalls als endlicher Automat (Finite State Machine) implementierte Logikschaltung 23 kann dieses Aufwachsignal WUP1 empfangen und einen Moduswechsel in auch in der 12V-Spannungsdomäne auslösen. Der beschriebene Mechanismus zur Übertragung des Aufwach-Anforderungsignals funktioniert in beide Signalflussrichtungen (Uplink- und Downlink-Richtung) in gleicher Weise.
6 illustriert ein weiteres Beispiel des oben beschrieben Verfahrens. Das Beispiel gemäß 6 ist ähnlich zu dem Beispiel gemäß 5, jedoch wird im vorliegenden Beispiel vor dem Übertragen eines Aufwach-Anforderungssignals von einer Domäne in die andere Domäne geprüft, ob die andere Domäne überhaupt im Sleep-Modus ist. Falls die andere Domäne nicht oder nicht mehr im Sleep-Modus ist, ist eine Übertragung des Aufwach-Anforderungssignals unnötig. Nach der bereits weiter oben beschriebenen Detektion eines Aufwach-Ereignisses (siehe 6, Schritt S10) in der ersten Domäne (z.B. 48V-Spannungsdomäne) wird geprüft, ob die zweite Domäne (z.B. 12V-Spannungsdomäne) sich (noch) im Sleep-Modus befindet. Diese Überprüfung kann einfach dadurch erreicht werden, dass geprüft wird, ob der Übertragungskanal durch die galvanische Trennung 21 bereits initialisiert ist (siehe 6, Schritt S11). Ist dies der Fall, dann befindet sich die zweite Domäne nicht oder nicht mehr im Sleep-Modus und das Übertragen einer Aufwach-Anforderung ist unnötig. Ist der Übertragungskanal nicht initialisiert, dann kann wie oben bereits beschrieben ein Aufwach-Anforderungssignal über die galvanische Trennung übertragen werden (siehe 6, Schritt S20).
In dem hier beschriebenen Beispiel ist der Übertragungskanal bereits initialisiert, wenn bereits Daten von der jeweils anderen Domäne empfangen wurden. Wenn beispielsweise die Logikschaltung 22 in der 48V-Domäne den Sleep-Modus verlässt und daraufhin sofort Daten von der 12V-Domäne empfangen werden, dann ist der Übertragungskanal (Transmitterschaltung 26, kernloser Transformator 212, Empfängerschaltung 27) bereits aktiv und initialisiert. was beispielsweise am Inhalt eines Zustandsregisters erkannt werden kann. Wenn keine Daten von der 12V-Domäne empfangen werden, ist der Übertragungskanal nicht initialisiert, was anzeigt, dass die 12V-Domäne noch im Sleep-Modus ist.
Gemäß dem vorliegenden Beispiel ist die Anzahl der Pulse der Pulsfolge, welche das Aufwach-Anforderungssignal bildet (z.B. Primärstrom i_TXU ) nicht fix, sondern die Pulse können solange gesendet werden, bis die ein Bestätigungssignal von der zweiten Domäne über die galvanische Trennung zur ersten Domäne gesendet wird. Demnach wird die Pulsfolge des übertragenen Aufwach-Anforderungssignals (z.B. Sekundärspannung v_RXU ) von der zweiten Empfängerschaltung 25' (die erste Empfängerschaltung 25 ist zu diesem Zeitpunkt noch inaktiv) empfangen (siehe 6, Schritt S31), gleichgerichtet (siehe 32, Schritt S32) und das gleichgerichtete Signal mit einem Schwellenwert verglichen (siehe 6, Schritt S33). Wenn der Vergleich ergibt, dass der Schwellenwert erreicht wurde, erzeugt die Empfängerschaltung 25' das Aufwachsignal WUP1, welches den Empfang der Aufwach-Anforderung anzeigt (siehe 6, Schritt S40). Wie bereits zuvor in Bezug auf 5 erwähnt, veranlasst das Aufwachsignal WUP1 die Logikschaltung 23, den Sleep-Modus zu verlassen, die Transmitterschaltung 26 und die Empfängerschaltung 25 zu aktiveren, was eine „normale“ Kommunikation (mit vergleichsweise hoher Symbolrate) über die galvanische Trennung ermöglicht. Die Logikschaltung 23 kann die Transmitterschaltung 26 dazu veranlassen, ein Bestätigungssignal über die galvanische Trennung 21 (z.B. den kernlosen Transformator 212, vgl. 3) zu senden (siehe 6, Schritt S40). Die Logikschaltung 22 kann bei Empfang des Bestätigungssignals das Senden des Aufwach-Anforderungssignals (Folge von Strompulsen) stoppen. Damit dauert die Pulsfolge des Aufwach-Anforderungssignals solange bis das Bestätigungssignal empfangen wird, welches das Aufwachen der anderen Domäne bestätigt.
7 illustriert eine exemplarische Implementierung der zusätzlichen Empfangsschaltung 27' im Downlink-Signalpfad. Die Empfangsschaltung 25`m Uplink-Signalpfad kann im Wesentlichen gleich konstruiert sein. Gemäß dem Beispiel aus 7 wird die Sekundärseite des kernlosen Transformators 212 im Wesentlichen durch eine (Flach-) Spule mit Mittelanzapfung gebildet, welche mit einem Masseknoten GND der zugehörigen Spannungsdomäne verbunden ist. Durch die Mittelanzapfung können zwei Teilspulen betrachtet werden, die mit L_CT und L_CT' bezeichnet sind. Im vorliegenden Beispiel wird nur die Teilspule LCT betrachtet, in der die Sekundärspannung v_RXD induziert wird (vgl. 4), welche von dem der Primärseite zugeführten Aufwachanforderungssignal (Strom i_TXD ) verursacht wird. Die erwähnte Gleichrichtung erfolgt im vorliegenden Fall durch den Transistor T1, der auch eine Verstärkung der (gleichgerichteten) Sekundärspannung v_RXD bewirkt. Dazu wird der Transistor, der im vorliegenden Beispiel als MOSFET ausgebildet ist, als Verstärker in Source-Schaltung (common source amplifier) betrieben. Die Gleichrichtung erfolgt also über dessen nichtlineare Eingangskennlinie.
Gemäß 7 ist die Teilspule L_CT mit einem Anschluss mit der Steuerelektrode (Gate) des Transistors T₁ verbunden, wohingegen der andere Anschluss der Teilspule LCT (Mittelanzapfung) mit Masse verbunden ist. Ein erster Lastanschluss (Source) des Transistors T₁ ist ebenfalls mit Masse verbunden, wohingegen der zweite Lastanschluss (Drain) des Transistors T₁ über eine Impedanz Z_INT mit einem Versorgungsspannungsknoten gekoppelt ist, an dem eine Versorgungsspannung V_DD (in Bezug auf Masse) anliegt. Die Impedanz Z_INT wird im dargestellten Beispiel durch eine Parallelschaltung eines Widerstandes RINT und einer Kapazität C_INT gebildet (Z_INT = R_INT/(1+jωR_INTC_INT). Die am zweiten Lastanschluss (Drain) des Transistors T₁ bereitgestellte Spannung V_INT kann als Ausgangsspannung des Verstärkers in Source-Schaltung betrachtet werden. Durch die Kapazität C_INT am Ausgang des Verstärkers arbeitet der Transistor T₁ (zusammen mit Widerstand R_INT und Kapazität C_INT ) als Spitzenwertgleichrichter, der die in der Sekundärspannung v_RXD enthaltenen Pulse so lange integriert, bis die Kondensatorspannung den Spitzenwert der (ggf. verstärkten) Sekundärspannung v_RDX entspricht.
Die Ausgangsspannung V_INT des Spitzenwertgleichrichters ist einem Komparator CMP zugeführt, der dazu ausgebildet ist, diese Spannung V_INT mit einem Schwellenwert V_TH zu vergleichen und an seinem Ausgang anzuzeigen, ob die Spannung V_INT den Schwellenwert V_TH unterschritten hat. Das Ausgangssignal Vwu des Komparators CMP kann z.B. mittels des Filters FLT gefiltert werden, insbesondere um kurze Transienten im Komparatorausgangssignal Vwu zu unterdrücken. Das gefilterte Signal wird als Aufwachsignal WUP2 bezeichnet, welches der Logikschaltung 22 zugeführt sein kann (siehe 3). Das Aufwachsignal WUP2 kann der Logikschaltung signalisieren, den Sleep-Modus zu verlassen.
Die in 7 gezeigte exemplarische Implementierung der Empfangsschaltung 25' bzw. 27' ist nicht nur vergleichsweise einfach (und verbraucht daher wenig Chipfläche), sondern weist auch einen extrem geringen Ruhestrom auf, der dann fließt, wenn kein Aufwachanforderungssignal übe den kernlosen Transformator empfangen wird. Abhängig von der konkreten Implementierung kann der Ruhestrom deutlich weniger als 1 µA betragen, weshalb die zusätzlichen Empfängerschaltungen 25' und 27' im Sleep-Modus aktiv sein können, ohne die Leistungsaufnahme im Sleep-Modus signifikant zu erhöhen. Der erwähnte Ruhestrom wird im Wesentlichen durch die Leckströme bestimmt, der durch den Transistor T₁ , den Komparator und die Filterschaltung fließen, wenn der Transistor T₁ ausgeschaltet ist.
Das Beispiel aus 8 verfolgt einen ähnlichen Ansatz wie das Beispiel aus 7, wobei jedoch statt eines Transistors eine Diode Ds verwendet wird, um die Spitzenwertgleichrichter zu implementieren. Wie im Beispiel aus 7 ist der Anschluss der Teilspule L_CT , der die Mittelanzapfung der Sekundärseite bildet, mit einem Masseknoten der zugehörigen Spannungsdomäne verbunden; der andere Anschluss der Teilspule L_CT , ist mit der Anode der Diode Ds verbunden, die im vorliegenden Beispiel eine Schottky-Diode ist. Zwischen die Kathode der Diode Ds und den Masseknoten GND ist eine Impedanz Z_INT geschaltet, welche eine Parallelschaltung aus Widerstand R_INT und Kapazität C_INT sein kann. Die Ausgangsspannung V_INT des Spitzenwertgleichrichters (gebildet aus Diode Ds, Widerstand R_INT und Kondensator C_INT ) wird einem Komparator CMP zugeführt, der dazu ausgebildet ist, diese Spannung V_INT mit einem Schwellenwert V_TH zu vergleichen und an seinem Ausgang anzuzeigen, ob die Spannung V_INT den Schwellenwert V_TH überschritten hat. Das Ausgangssignal Vwu des Komparators CMP kann wie im vorherigen Beispiel mittels des Filters FLT gefiltert werden. Diesbezüglich wird auf obige Erläuterungen verwiesen.
An dieser Stelle sei angemerkt, dass der in dem Beispiel aus 7 verwendete Verstärker in Source-Schaltung eine invertierende Charakteristik aufweist, weshalb die Spannung V_INT im Beispiel aus 7 ausgehend von der Spannung V_DD mit der Zeit kleiner wird wie dies in dem dritten Timing-Diagramm aus 4 gezeigt ist. Im Gegensatz dazu hat der Spitzenwertgleichrichter in dem Beispiel aus 8 keine invertierende Charakteristik, sodass die Spannung V_INT im Beispiel aus 7 ausgehend von einer Spannung von null Volt mit der Zeit größer wird. Folglich ist in dem Beispiel aus 7 der Komparator CMP ein invertierender Komparator, wohingegen in dem Beispiel aus 8 ein nicht-invertierender Komparator verwendet wird.
In praktischen Anwendungen kann eine Unterdrückung von Gleichtakt-Störungen (common mode interferences) wünschenswert oder erforderlich sein. Um die Gleichtaktunterdrückung (common mode rejection, CMR) zu verbessern, kann die Schaltung aus 7 modifiziert werden. Die modifizierte Schaltung gemäß 9 weist eine verbesserte CMR auf. Ein wesentlicher Unterschied zwischen dem Bespiel aus 4 und dem modifizierten Beispiel aus 9 besteht darin, dass der erste Lastanschluss (Source) des Transistors T₁ nicht mit dem Masseknoten GND (der auch mit der Mittelanzapfung der Sekundärseite des Transformators 212 verbunden ist), sondern stattdessen mit dem äußeren Anschluss der anderen Teilspule L_CT' verbunden ist. Als Gate-Source-Spannung „sieht“ daher der Transistor T₁ nicht die massebezogene (single-ended) Spannung v_RXD über der Teilspule L_CT , sondem die differenzielle Spannung zwischen den äußeren Anschlüssen der Teilspulen L_CT und L_CT'. Eine Gleichtaktstörung verändert lediglich die Spannung an den äußeren Anschlüssen relativ zum Masseknoten, nicht jedoch die differenzielle Spannung zwischen den äußeren Anschlüssen der Teilspulen L_CT und L_CT', weshalb der Transistor T₁ vergleichsweise unempfindlich auf Gleichtaktstörungen reagiert. Die Funktionsweise von Widerstand R_INT , Kondensator C_INT , Komparator CMP und Filter FLT sind gleich wie beim Beispiel aus 7 und es wird auf die entsprechenden Erläuterungen weiter oben verwiesen.
Im Hinblick auf die Symmetrie der Schaltung ist ein zweiter Transistor T₂ vorgesehen, dessen Basis mit dem äußeren Anschluss der Teilspule L_CT' und dessen Source mit dem äußeren Anschluss der Teilspule L_CT verbunden ist. Des Weiteren ist die Drain-Elektrode des Transistors T₂ über eine Parallelschaltung aus Widerstand R_INT' und Kondensator C_INT' ebenfalls mit dem Versorgungsspannungsknoten (Versorgungsspannung V_DD ) gekoppelt. Die Widerstandswerte der Widerstände R_INT' und R_INT sind gleich, auch die Kapazitätswerte der Kapazitäten C_INT' und C_INT sind gleich, um den kernlosen Transformator symmetrisch zu belasten.

Claims

Eine Schaltung, die aufweist: ein galvanisch trennendes Bauelement (211; 212); eine mit dem galvanisch trennenden Bauelement (211; 212) gekoppelte Sendeschaltung (24; 26), die dazu ausgebildet ist, ein erstes Signal (i_TXU, i_TXD) über das galvanisch trennendes Bauelement (211; 212) zu übertragen; eine mit dem galvanisch trennenden Bauelement (211; 212) gekoppelte erste Empfängerschaltung (25; 27), die dazu ausgebildet ist, das übertragene erste Signal (i_TXU, i_TXD) von dem galvanisch trennenden Bauelement (211; 212) zu empfangen; eine mit dem galvanisch trennenden Bauelement (211; 212) gekoppelte zweite Empfängerschaltung (25', 27'), die dazu ausgebildet ist, das übertragene erste Signal (i_TXU, i_TXD) von dem galvanisch trennenden Bauelement (211; 212) zu empfangen und basierend auf dem empfangenen ersten Signal (v_RXU, v_RXD) ein Aufwachsignal (WUP1, WUP2) zu erzeugen.
Die Schaltung gemäß Anspruch 1, der weiter aufweist: eine erste Logik-Schaltung (23), die dazu ausgebildet ist, von der ersten Empfängerschaltung (25) das empfangene erste Signal und von der zweiten Empfängerschaltung (25') das Aufwachsignal (WUP1) zu empfangen; wobei die erste Logikschaltung (23) dazu ausgebildet ist, in einem zweiten Modus die erste Empfängerschaltung (25) zu deaktivieren und als Reaktion auf den Empfang des Aufwachsignals (WUP1) von dem zweiten Modus in einen ersten Modus zu wechseln.
Die Schaltung gemäß Anspruch 2, wobei der zweite Modus ein Betriebsmodus mit niedriger Leistungsaufnahme ist.
Die Schaltung gemäß Anspruch 2 oder 3, der weiter aufweist: eine Bustreiberschaltung (28), das dazu ausgebildet ist, basierend auf den empfangen ersten Signal (UD') ein Bussignal zu erzeugen.
Die Schaltung r gemäß Anspruch 4, wobei die erste Logikschaltung (23) dazu ausgebildet ist, in dem zweiten Modus zumindest Teile der Bustreiberschaltung (28) zu deaktivieren und beim Wechseln in den ersten Modus wieder zu aktivieren.
Die Schaltung gemäß einem der Anspruch 1 bis 5, die weiter aufweist: eine zweite Logik-Schaltung (22), die dazu ausgebildet ist, als Reaktion auf die Detektion eines Aufwach-Ereignisses ein Aufwach-Anforderungssignal zu erzeugen, welches als erstes Signal über das galvanisch trennende Bauelement (211) übertragen wird;
Die Schaltung gemäß Anspruch 6, wobei die zweite Logik-Schaltung (22) weiter dazu ausgebildet ist, einen ersten Datenstrom (UD) als erstes Signal über das galvanisch trennende Bauelement (211) zu übertragen, welches im ersten Modus von der ersten Empfängerschaltung (25) empfangen wird, die dazu ausgebildet ist basierend auf dem empfangen ersten Signal den Datenstrom (UD) zu rekonstruieren.
Die Schaltung gemäß einem der Ansprüche 1 bis 7, wobei die zweite Empfängerschaltung (25', 27') einen Spitzenwertgleichrichter (D_S, T₁, C_INT, R_INT) mit einer definierten Zeitkonstante aufweist.
Die Schaltung gemäß einem der Ansprüche 1 bis 8, wobei die zweite Empfängerschaltung (25', 27') ein Gleichrichtelement (Ds, T₁, C_INT, R_INT) und eine mit dem Gleichrichtelement gekoppelte Integratoreinheit (C_INT; R_INT) aufweist, wobei das Gleichrichtelement (Ds, T₁, C_INT, R_INT) dazu ausgebildet ist, das empfangene erste Signal gleichzurichten und wobei die Integratoreinheit (C_INT; R_INT) dazu ausgebildet ist, das gleichgerichtete Signal über einen Zeitraum zu integrieren, welcher von einer Zeitkonstante der Integratoreinheit (C_INT; R_INT) abhängt.
Die Schaltung gemäß einem der Ansprüche 1 bis 9, wobei das galvanisch trennende Bauelement (211; 212) ein kernloser Transformator ist.
Ein Verfahren, das aufweist: Detektieren eines Aufwachereignisses in einer ersten Domäne einer Interfaceschaltung, die eine galvanische Trennung (21) aufweist, welches die erste Domäne von der zweiten Domäne isoliert; Übertragen eines Aufwach-Anforderungssignals über die galvanische Trennung (21); und Empfangen des Aufwach-Anforderungssignals durch eine in der zweiten Domäne angeordnete zweite Empfangsschaltung (25') während eine in der zweiten Domäne angeordnete erste Empfangsschaltung (25) inaktiv ist; Erzeugen eines Aufwachsignals (WUP1) durch die in der zweiten Domäne angeordnete zweite Empfangsschaltung (25'), welches den Empfang des Aufwach-Anforderungssignals anzeigt.
Das Verfahren gemäß Anspruch 11, das weiter aufweist: Aktivieren der in der zweiten Domäne angeordnete ersten Empfangsschaltung (25), wenn das Aufwachsignals (WUP1) den Empfang des Aufwach-Anforderungssignals anzeigt.
Das Verfahren gemäß Anspruch 11 oder 12, das weiter aufweist: Auslösen eines Modus-Wechsels von einem ersten Modus mit niedriger Leistungsaufnahme in einen normalen Betriebsmodus; und Übertragen eines Bestätigungssignals über die galvanische Trennung von der zweiten Domäne einer Interfaceschaltung zur ersten Domäne.
Das Verfahren gemäß Anspruch 13, wobei die Übertragung des Aufwach-Anforderungssignals über die galvanische Trennung (21) beendet wird, sobald in der ersten Domäne das Bestätigungssignals detektiert wird.
Das Verfahren gemäß einem der Ansprüche 11 bis 14, das weiter umfasst: Prüfen, ob ein Übertragungskanal über die galvanische Trennung bereits initialisiert wird, wobei die Übertragung des Aufwach-Anforderungssignals über die galvanische Trennung gestartet wird, wenn der Übertragungskanal nicht initialisiert ist.