CN100568732C - 动态摆动电压调整 - Google Patents
动态摆动电压调整 Download PDFInfo
- Publication number
- CN100568732C CN100568732C CNB018164641A CN01816464A CN100568732C CN 100568732 C CN100568732 C CN 100568732C CN B018164641 A CNB018164641 A CN B018164641A CN 01816464 A CN01816464 A CN 01816464A CN 100568732 C CN100568732 C CN 100568732C
- Authority
- CN
- China
- Prior art keywords
- impedance
- driver
- voltage
- bus
- output impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 5
- 230000000052 comparative effect Effects 0.000 claims 1
- 238000013459 approach Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000006854 communication Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明提出了一种包括驱动器的器件，该驱动器被构造成传输总线信号，该器件还包括被构造成上拉端口阻抗的驱动器元件。驱动器元件的阻抗可以动态调整的。本发明还提出电子调整驱动器元件的阻抗来调节总线摆动电压的方法。
Description
技术领域
本发明涉及动态输出阻抗的调整。
技术背景
驱动器是用于保持二进制数值以及与其相连接的其它电路相互通信的数字电路。二进制数值由电压电平表示。一般来说，驱动器与数据总线相连接，用于通过将总线“驱动”到所要求的电压电平与接收电路通信二进制数值。在典型的并联接口中，电压电平之一(高或低)是电源的干线电压，而另一个电压信号是偏离电源干线电压的“摆动电压”。即，在总线的电压高信号和电压低信号之间的差值称为“摆动电压”。
驱动器具有一个内在的输出阻抗。驱动器在使总线驱动至电压高电平时的输出阻抗可以不同于驱动器在使总线驱动至电压低电平时的输出阻抗。另外，总线具有内在的传输线或特性阻抗，并且并联端口系统的接收端具有称为端口阻抗的输入阻抗。为了能获得数据传输在总线上的高速率，特性阻抗应该尽可能与端口阻抗相匹配。
发明内容
本发明的第一方面提供一种器件，它包括：具有输出阻抗的驱动器，该驱动器被构造成在总线上传输信号，其中该驱动器包括以上拉下拉配置排列的上拉驱动器电路和下拉驱动器电路，所述上拉驱动器电路和所述下拉驱动器电路是可被单独控制的；调谐器，所述调谐器将信号的电压电平与参考电压比较，按照所述信号电压电平与所述参考电压的比较的函数来控制所述上拉驱动器电路和所述下拉驱动器电路中的至少一个，以调整所述驱动器的输出阻抗，从而所述信号的电压电平得到控制；以及控制器，它被构造成按照总线的特性阻抗的函数来将所述驱动器的输出阻抗设置成第一值。
本发明的第二方面提供一种方法，包括：提供构造成在具有特性阻抗的总线上传输信号的驱动器；按照所述总线的特性阻抗的函数来设置所述驱动器的输出阻抗；将所述信号传输到总线上；在传输信号期间：检测所述信号的电压电平，其中所述电压电平是所述驱动器的输出阻抗的函数，所述输出阻抗包括上拉驱动器电路和下拉驱动器电路；按照所述信号的电压电平和参考电压的比较的函数，产生误差信号；以及动态地调整所述上拉驱动器电路和所述下拉驱动器电路中的一个，使得所述驱动器的输出阻抗改变，以降低所述误差信号的大小。
本发明的第三方面提供一种器件，包括：总线；构造成在总线上传输信号的驱动器，所述驱动器具有可编程的阻抗；构造成建立所述驱动器的起始阻抗的第一控制器；构造成将总线上的电压与参考电压比较的反馈电路，其中所述总线上的电压是阻抗的函数；以及配置成根据所述比较动态地调整所述驱动器的阻抗的第二控制器。
本发明的第四方面提供一种方法，包括：设置构造成接收总线上的具有电压的信号的第一收发机的端口阻抗；提供构造成在具有特性阻抗的总线上传输信号的第二收发机，所述第二收发机的输出阻抗包括上拉电路和下拉电路；按照所述总线的特性阻抗的函数来设置所述第二收发机的输出阻抗；将信号传输到总线上；在传输信号期间：按照所述信号的电压与参考电压的比较的函数来产生误差信号；检测总线上的信号的电压，其中所述信号的电压是所述的第二收发机的输出阻抗的函数；以及调节所述上拉电路和所述下拉电路中的一个，使得所述第二收发机的输出阻抗改变，以控制所述信号的电压和降低所述误差信号的大小。
附图说明
图1a和1b是具有并联端口的发射机-接收机系统的框图。
图2是驱动器系统的框图。
图3是驱动器系统的框图。
图4是下拉驱动器元件的电路图。
图5是说明动态阻抗调整的流程图。
图6是双收发机系统的框图。
图7是说明双收发机系统中动态阻抗调整的流程图。
图8是说明双收发机系统中动态阻抗调整的流程图。
具体实施方式
图1a和1b是显示典型的并联接口的框图。在图1a所示的并联接口10中，在发送电路14中的驱动器12通过总线16向接收电路20中的接收机18发送数据。驱动器12将总线16的电压驱动到所要求的数值。总线16的动态电压取决于驱动器12的输出阻抗与传输线阻抗的比例和接收电路20的上拉电压24的乘积。
在图1a中，接收机18使用连接着正电源电压Vcc 24的上拉电阻22，于是它接近于Vcc。接收机也可以接近于另一电源干线电压，即接地，如图1b所示。在图1b中，接收机26使用连接到电路接地点32的下拉电阻30。上拉和下拉电阻22和30表示上拉和下拉端口阻抗，并不需要一个实际的电阻。
从总线16来看，驱动器12可视为由总线16的特性阻抗和端口阻抗，即上拉和下拉阻抗，所引起的阻抗。接收机的输入阻抗一般都很高，并且因为上拉和下拉阻抗与接收机相并联，所以从驱动器来看接收机不具有高的阻抗。
特性阻抗和端口阻抗影响在总线16上传输的信号。理想的是，特性阻抗和端口阻抗应该尽可能地接近匹配，以使得信号的反射减到最小。如果能将信号反射减小最小，则通过动态调整驱动器的输出阻抗就能真正地调节摆动电压。
图2显示了驱动器系统50，在该系统中，驱动器52包括预驱动器和逻辑电路54以及驱动器元件56。预驱动器54为驱动器元件56提供二进制数值。驱动器元件56将总线58的电压驱动到所要求的电压。正如以下将要讨论的那样，驱动器元件56的阻抗是可编程的并且可动态调整的。驱动器元件56的阻抗可通过称为“RCOMP控制器”的电阻补偿控制器64的可编程信号以及调谐器72的调谐信号70来调节。调谐器72检测总线58的电压反馈信号60，以调整阻抗从而调节摆动电压。
图3显示了驱动系统50，该系统被构造成将总线的数据传输给具有上拉阻抗的接收机，其中接收机诸如图1a所示的接收机18。驱动器系统50也可被构造成向具有下拉阻抗的接收机传输数据，但是为了简单，将只讨论向具有上拉阻抗接收机的传输。
驱动器元件56包括上拉驱动器元件80和下拉驱动器元件82。上拉驱动器元件80的阻抗和下拉驱动器元件82的阻抗是可编程的。因为接收机18具有上拉阻抗22，所以下拉驱动器元件82将向相反的端口拉动，因此以下将讨论对下拉驱动器元件82阻抗的动态调整。
为了便于对驱动器系统50输出阻抗的动态调整，上拉驱动器元件80的阻抗和下拉驱动器元件82的阻抗都是电子调整的。更具体地说，上拉驱动器元件80的阻抗是由上拉控制信号66所控制的，而下拉驱动器元件82的阻抗是由下拉控制信号70所控制的。各个驱动器元件80和82的阻抗都可以由RCOMP控制器64来调节。此外，下拉驱动器元件82的阻抗可由调谐器72来动态调整。上拉控制信号66和下拉控制信号70都是数字信号并且可以在多个数据线上传输，每根数据线只传输一个控制位。RCOMP控制器向调谐器66输出的信号68也同样是数字信号并且可以在多个数据线上传输。
为了便于解释，假定总线58上的电压高信号为电源电压Vcc 24或接近于电源电压Vcc，而理想的电压低信号则为低于电源电压的某个摆动电压。在图3中，理想的电压低电平为电源电压Vcc 24的三分之一，并表示为“VSWING”。驱动器系统50与可调节的参考电压84相连接，该参考电压设置了VSWING的幅值，即电源电压的三分之一。并进一步假定总线58的电压和驱动器52的输出阻抗之间的关系是已知的。当端口阻抗与特性阻抗接近于匹配时，该关系基于电压的分压。
当总线58被下拉驱动器元件82驱动至低电平时，总线58上产生的电压应该接近于VSWING 84的数值。然而，总线58的实际电压可以大于或低于VSWING 84。
RCOMP控制器64可以对下拉驱动元件82的阻抗进行编程。电阻86将RCOMP控制器64与电路的接地点相连接，在本实例中，该接地点也是接收机18所使用的另一个电源干线电压。电压分压器是由电阻器86以及与RCOMP控制线88相耦合的RCOMP控制器64中上拉驱动元件80的拷贝65所组成。当上拉驱动元件65的阻抗为所要求的数值时，电压分压器就产生等于VSWING电压84的RCOMP输入电压88。以同样的方式，利用驱动元件82的拷贝(未显示)和RCOMP控制器64中的另一电压分压器(未显示)，来设置下拉驱动器元件82的目标阻抗。
RCOMP控制器64最初将下拉驱动元件82的阻抗设置成接近于所希望产生等于VSWING 84的电压低信号的数值上。当被更新时钟输入94触发时，RCOMP进一步周期性地更新所设置的阻抗。在RCOMP更新时，总线58上的通信可以暂停。然而，在实际传输的过程中，端口阻抗可以不同于所希望的数值，或者端口阻抗可以随接收机的负载、发热及其它因素而变化。随着驱动器52所看到的阻抗的变化，摆动电压也会变化，并且电压低信号也不会一直保持等于VSWING 84。为了补偿摆动电压的偏移，下拉驱动元件82的阻抗应该动态调整。
动态调整是通过向调谐器72反馈总线58上传输的电压60来实现的。调谐器72包括比较器90，它接收反馈电压60作为一个输入，以及经调节的VSWING电压84作为另一输入。比较器90对两个输入电压60和84进行比较并确定两个输入电压中那一个较高，以及产生误差信号92。图3所显示的比较器90的极性可以是任意的，但为了便于解释，VSWING电压84采用了同相输入。总之，当总线58上传输的电压60是两个电压中的较高电压时，比较器90就产生电压低误差信号，另外当经调节的VSWING电压84为较高电压时，比较器90就产生电压高误差信号。
调谐器控制器100接收误差信号92。调谐器控制器100补偿因电子增加或减小下拉驱动器元件82的阻抗而产生的误差。调谐器控制器100包括加法器98，用于数字增加或减小数字下拉控制信号70，从而增加或减小下拉驱动器元件82的阻抗。调谐器控制器100可以用加法器98大量或少量地进行调整。为了提高驱动器系统50的稳定性，调谐器控制器100一般不会产生超出某一范围的增量，并且允许存在阻抗与各个调整有一定程度的不相匹配。通过重复增加或减小阻抗，调谐器72追踪下拉驱动器元件的阻抗，并产生尽可能接近于VSWING 84的电压低信号。对阻抗的调整是动态进行的，即同时驱动器52进行着数据传输。
调谐器控制器100包括存储器96，用于存储表征总线58特征阻抗的数据。调谐器控制器100可进一步被构造成忽略总线58上传输的电压高信号，因为该信号与下拉驱动器元件82的阻抗调整无关。调谐器控制器100也可以采用搜索的策略进行编程，以获得下拉驱动器元件的最佳阻抗。例如，调谐器控制器100可以首先利用编程来进行基本的调整，随后由调谐器72追踪最佳电压电平来进行较小的调整。调谐器控制器100也可以利用编程来识别电压低和VSWING 84不可能相匹配的情况。
图4是可编程下拉驱动器元件82的举例图形。一组n沟道金属氧化物半导体场效应晶体管(MOSFET)106并联在端口102和104之间。端口102连接着输出总线58，而端口104连接着电路的接地点32。当下拉驱动器元件100启动时，MOSFET 106导通的数量和数值将确定在端口102和104之间的阻抗。在较佳实施例中，MOSFET 106的尺寸是二进制递进的，以允许阻抗的编程具有较宽的范围(例如，在25和100欧姆之间)以及具有足够的数量以满足小的间隔尺度(例如，大于1.5欧姆)。MOSFET 106的尺寸也可以采用其它方法，例如，采用对数和线性的方法。
每一个MOSFET 106的栅极都由一组对应与门108中一个的输出来驱动。每一个与门108的一个输入与多位控制线112中的一条线相耦合，多位控制线112对应于下拉控制信号70。每一个控制线112为高时则启动它所对应的MOSFET，而为低时则禁止它所对应的MOSFET。每一个与门108的另一个输入是单个位数据线110，它传递总线58上传输的数据。在单个位数据线110上传递的数据是由预驱动器54提供的。假定在单个位数据线110上出现的高电压对应于将输出总线58驱动到它的低电压。
如果MOSFET 106的控制线112是低，则MOSFET 106就被截止。如果MOSFET 106的控制线112是高，则MOSFET 106的状态就取决于单个位数据线110。于是，控制线112上的数值就确定了那一个MOSFET 106的导通，随后当单个位数据线110为高时便确定在端口102和端口104之间的阻抗。在说明MOSFET 106的尺寸是以二进制递进的情况中，控制线112所传输的二进制数值对应于阻抗的二进制数值，以及每一个控制线112都对应于二进制的每一位。对二进制数值的加或减也就是对阻抗的增加或减小。
虽然上述讨论的举例系统是下拉的并且与上拉的接收机一起起作用，但是与下拉接收机相反的上拉驱动器系统50的结构是类似的。在这种情况下，上拉驱动器元件80可以由调谐器控制器72所控制。可编程上拉驱动器元件的结构类似于可编程下拉82的结构，除了可编程上拉中的MOSFET是采用p沟道器件，逻辑门电路是或门而不是与门，并且控制线的检测与可编程上拉元件80的检测相反。
图5呈现了系统50的一种操作模式的流程图。图5所阐明的方法适用于总线58的数据采用驱动器52向具有上拉阻抗的接收机18传输的情况。适用于具有下拉阻抗的接收机26的方法的流程图也是类似的。RCOMP控制器64将驱动器56的阻抗设置成与所希望的端口阻抗的数值相匹配(120)。在操作的过程中，调谐器72检测总线58的电压(122)。当总线58的电压太低时，调谐器72就调整驱动器52的阻抗。正如以上所讨论的，调谐器控制器100能够上下调整阻抗，也能够以大的或小的增量来调整。调谐器控制器100可以是可编程的，例如，可以将阻抗调整到一定的数值。例如，当总线58的电压持续两个周期太低时，调谐器控制器100可以编程的方式以原先周期的相同量来调整当前周期的阻抗。调谐器控制器100也可以编程的方式来预测阻抗的调整。当调谐器控制器100具有等待状态的预先计算调整(126)时，可以在不需要进一步计算的条件下来进行调整(136)。否则，调谐器控制器100检索新的调整(128)并进行调整(136)。当总线58上的电压太高时，处理是同样的(130，132，134)。例如，当反馈信号60表明总线58的电压接近但只是稍微超过VSWING 84时，调谐器控制器100就可以编程的方式来进行调整(130)。换句话说，调谐器控制器100能够被构造成识别小的阻抗调整造成总线58电压太低的情况。
图6显示了两个收发机的系统150。电路154和156共享总线152，并且分别包括收发机158和160。两个收发机158和160都包括上拉和下列的驱动器元件以及端口元件。每一个驱动器元件和端口元件都包含可调整的阻抗。在接收时，上拉或下拉驱动器元件都可用于构成端口元件，或者端口元件也可以是与驱动器元件相隔离的元件。为了简化，可以假定系统150所采用的协议是电压高信号是电源电压Vcc 24或接近于电源电压Vcc 24而电压低信号为低于Vcc 24的摆动电压。利用该假定，在接收时，上拉驱动器元件可以作为端口阻抗来使用。
图7是显示收发机158和160是如何来调节总线152摆动电压的流程图。在传输之前，每一个收发机158、160的RCOMP控制器将收发机上拉阻抗调整到与总线152的特性阻抗相匹配(170)。在收发机158和160之间通信过程中，一个收发机进行发送，而另一个收发机进行接收。每次只能由一个收发机，例如收发机158控制总线152的电压。在发送时，收发机158动态调整它的下拉阻抗，以调节总线152的摆动电压(172)。当收发机160发送而收发机158接收时，收发机160动态调整它的下拉阻抗，以调节总线152的摆动电压(174)。两个收发机都动态调整驱动器的阻抗，以调节总线152的电压。
图8显示了调节总线152摆动电压的另一种技术。收发机的RCOMP控制器使收发机的上拉阻抗与总线152的阻抗相匹配(176)。随后，收发机设置其本身与上拉阻抗相反的下拉阻抗，调整下拉阻抗直至总线152呈现出适当的VSWING电压(178)。在一个收发机在发送时，发送收发机的调谐器动态调整它的下拉阻抗直至在总线152呈现出所要求的VSWING(180)。在接收时，另一个收发机随后调整它的端口阻抗直至在总线152呈现出适当的VSWING电压(182)。一般来说，端口阻抗调整允许总线的线-端口阻抗之间的不匹配。在图8所定义的假设中，一个元件的动态调整将根据另一元件的阻抗由一个收发机来完成。
已经讨论了本发明的一些实施例。各种实施例都在所附的权利要求的范围内。
Claims (16)
1.一种用于动态调整驱动器的输出阻抗的器件，其特征在于，它包括：
具有输出阻抗的驱动器，该驱动器被构造成在总线上传输数据承载信号，其中该驱动器包括以上拉下拉配置排列的上拉驱动器电路和下拉驱动器电路，所述上拉驱动器电路和所述下拉驱动器电路是可被单独控制的；
调谐器，所述调谐器将信号的电压电平与参考电压比较，按照所述信号电压电平与所述参考电压的比较的函数来控制所述上拉驱动器电路和所述下拉驱动器电路中的至少一个，以调整所述驱动器的输出阻抗，从而所述信号的电压电平得到控制；以及
控制器，它被构造成按照总线的特性阻抗的函数来将所述驱动器的输出阻抗设置成第一值。
2.如权利要求1所述的器件，其特征在于，所述驱动器的输出阻抗是可数字化调整的。
3.如权利要求1所述的器件，其特征在于，所述调谐器包括存储器。
4.如权利要求1所述的器件，其特征在于，所述调谐器包括比较器，该比较器被构造成接收所述信号和所述参考电压。
5.一种用于动态调整驱动器的输出阻抗的方法，其特征在于，包括：
提供构造成在具有特性阻抗的总线上传输数据承载信号的驱动器；
按照所述总线的特性阻抗的函数来设置所述驱动器的输出阻抗；
将所述信号传输到总线上；
在传输信号期间：
检测所述信号的电压电平，其中所述电压电平是所述驱动器的输出阻抗的函数，所述输出阻抗由上拉驱动器电路和下拉驱动器电路控制；
按照所述信号的电压电平和参考电压的比较的函数，产生误差信号；以及
动态地调整所述上拉驱动器电路和所述下拉驱动器电路中的一个，使得所述驱动器的输出阻抗改变，以降低所述误差信号的大小。
6.如权利要求5所述的方法，其特征在于，进一步包括：计算对所述驱动器的输出阻抗的调整量。
7.如权利要求5所述的方法，其特征在于，调整所述驱动器的输出阻抗包括调整驱动器元件的阻抗。
8.如权利要求5所述的方法，其特征在于，进一步包括：
设置接收机的端口阻抗，该接收机被构造成接收总线上的信号；以及
调整所述接收机的输出阻抗。
9.一种用于动态调整驱动器的输出阻抗的器件，其特征在于，包括：
总线；
构造成在总线上传输数据承载信号的驱动器，所述驱动器具有可编程的阻抗；
构造成建立所述驱动器的起始阻抗的第一控制器；
构造成将总线上的电压与参考电压比较的反馈电路，其中所述总线上的电压是阻抗的函数；以及
配置成根据所述比较动态地调整所述驱动器的阻抗的第二控制器。
10.权利要求9所述的器件，其特征在于，所述第二控制器构造成动态地调整所述驱动器的阻抗，使得总线上的电压更接近参考电压。
11.权利要求9所述的器件，其特征在于，所述驱动器包括：
信号源；
多个并联的晶体管；
将每个晶体管与信号源相耦合的数据线；以及
将每个晶体管与第二控制器相耦合的控制线，
其中每个晶体管的状态都是数据线和控制线上的信号的函数。
12.权利要求11所述的器件，其特征在于，所述器件的输出阻抗是晶体管的状态的函数。
13.一种用于动态调整收发机的输出阻抗的方法，其特征在于，包括：
设置构造成接收总线上的具有电压的数据承载信号的第一收发机的端口阻抗；
提供构造成在具有特性阻抗的总线上传输信号的第二收发机，所述第二收发机的输出阻抗包括上拉电路和下拉电路；
按照所述总线的特性阻抗的函数来设置所述第二收发机的输出阻抗；
将信号传输到总线上；
在传输信号期间：
按照所述信号的电压与参考电压的比较的函数来产生误差信号；
检测总线上的信号的电压，其中所述信号的电压是所述的第二收发机的输出阻抗的函数；以及
调节所述上拉电路和所述下拉电路中的一个，使得所述第二收发机的输出阻抗改变，以控制所述信号的电压和降低所述误差信号的大小。
14.权利要求13所述的方法，其特征在于，进一步包括：
设置第二收发机的端口阻抗，第二收发机被构造成接收总线上的信号；
设置第一收发机的输出阻抗，第一收发机被构造成在总线上传输信号；以及
调整第一收发机的输出阻抗。
15.权利要求13所述的方法，其特征在于，调整第二收发机的输出阻抗包括移动输出阻抗，使得总线上的电压更接近参考电压。
16.权利要求13所述的方法，其特征在于，进一步包括：
将检测到的电压与参考电压相比较；以及
根据比较结果来调整第一收发机的端口阻抗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/677,117 US6693450B1 (en) | 2000-09-29 | 2000-09-29 | Dynamic swing voltage adjustment |
| US09/677117 | 2000-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1466816A CN1466816A (zh) | 2004-01-07 |
| CN100568732C true CN100568732C (zh) | 2009-12-09 |
Family
ID=24717401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018164641A Expired - Fee Related CN100568732C (zh) | 2000-09-29 | 2001-09-26 | 动态摆动电压调整 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6693450B1 (zh) |
| EP (1) | EP1327305B1 (zh) |
| KR (1) | KR20030034225A (zh) |
| CN (1) | CN100568732C (zh) |
| AU (1) | AU2002212982A1 (zh) |
| DE (1) | DE60128380T2 (zh) |
| HK (1) | HK1053751A1 (zh) |
| TW (1) | TW544993B (zh) |
| WO (1) | WO2002027930A2 (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633178B2 (en) * | 2001-09-28 | 2003-10-14 | Intel Corporation | Apparatus and method for power efficient line driver |
| US6842035B2 (en) | 2002-12-31 | 2005-01-11 | Intel Corporation | Apparatus and method for bus signal termination compensation during detected quiet cycle |
| JP4144523B2 (ja) * | 2003-12-26 | 2008-09-03 | セイコーエプソン株式会社 | 不意の書き込みを抑制する記憶装置を備える消耗品容器 |
| TWI271032B (en) * | 2004-04-06 | 2007-01-11 | Samsung Electronics Co Ltd | Output drivers having adjustable swing widths during test mode operation |
| DE102005009491A1 (de) * | 2005-02-24 | 2006-08-31 | Volkswagen Ag | Transceiver für ein Steuergerät |
| KR100575006B1 (ko) * | 2005-04-12 | 2006-04-28 | 삼성전자주식회사 | Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법 |
| KR100666177B1 (ko) * | 2005-09-30 | 2007-01-09 | 삼성전자주식회사 | 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버 |
| US7590392B2 (en) * | 2005-10-31 | 2009-09-15 | Intel Corporation | Transmitter compensation |
| US7466174B2 (en) | 2006-03-31 | 2008-12-16 | Intel Corporation | Fast lock scheme for phase locked loops and delay locked loops |
| US7567096B2 (en) * | 2007-03-21 | 2009-07-28 | Qualcomm Incorporated | Circuit device and method of controlling a voltage swing |
| KR100938879B1 (ko) * | 2007-06-28 | 2010-01-27 | 주식회사 애트랩 | 접촉 감지 센서 및 이 센서의 자동 감도 조절방법 |
| US8207754B2 (en) * | 2009-02-24 | 2012-06-26 | Stmicroelectronics International N.V. | Architecture for efficient usage of IO |
| TWI451224B (zh) * | 2011-12-21 | 2014-09-01 | Anpec Electronics Corp | 動態電壓調整裝置及相關輸電系統 |
| US9753479B2 (en) * | 2012-08-01 | 2017-09-05 | Qualcomm Incorporated | Multi-standard, automatic impedance controlled driver with supply regulation |
| WO2014138081A1 (en) * | 2013-03-05 | 2014-09-12 | Silicon Image, Inc. | Calibration of single-ended high-speed interfaces |
| US9537479B2 (en) * | 2013-12-16 | 2017-01-03 | Intel Corporation | Programmable impedance transmitter for serial communication |
| US9490775B2 (en) | 2014-12-19 | 2016-11-08 | International Business Machines Corporation | Implementing adaptive control for optimization of pulsed resonant drivers |
| US9548734B1 (en) * | 2015-12-26 | 2017-01-17 | Intel Corporation | Smart impedance matching for high-speed I/O |
| CN113381823B (zh) * | 2021-06-09 | 2022-08-12 | 北京集睿致远科技有限公司 | 一种发送系统输出电压幅度校准电路及方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134311A (en) | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
| FR2709217B1 (fr) | 1993-08-19 | 1995-09-15 | Bull Sa | Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre. |
| US5677639A (en) | 1994-12-08 | 1997-10-14 | Seagate Technology, Inc. | Autonomous selection of output buffer characteristics as determined by load matching |
| US6060907A (en) * | 1997-06-25 | 2000-05-09 | Sun Microsystems, Inc. | Impedance control circuit |
| JPH11145814A (ja) | 1997-11-07 | 1999-05-28 | Toshiba Corp | 半導体集積回路 |
| US6118310A (en) * | 1998-11-04 | 2000-09-12 | Agilent Technologies | Digitally controlled output driver and method for impedance matching |
| US6177809B1 (en) * | 1999-05-28 | 2001-01-23 | International Business Machines Corporation | Redundant input/output driver circuit |
-
2000
- 2000-09-29 US US09/677,117 patent/US6693450B1/en not_active Expired - Fee Related
-
2001
- 2001-09-26 DE DE60128380T patent/DE60128380T2/de not_active Expired - Lifetime
- 2001-09-26 WO PCT/US2001/030266 patent/WO2002027930A2/en active IP Right Grant
- 2001-09-26 CN CNB018164641A patent/CN100568732C/zh not_active Expired - Fee Related
- 2001-09-26 EP EP01981330A patent/EP1327305B1/en not_active Expired - Lifetime
- 2001-09-26 KR KR10-2003-7004444A patent/KR20030034225A/ko active Search and Examination
- 2001-09-26 AU AU2002212982A patent/AU2002212982A1/en not_active Abandoned
- 2001-09-28 TW TW090124157A patent/TW544993B/zh not_active IP Right Cessation
-
2003
- 2003-08-21 HK HK03105977A patent/HK1053751A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW544993B (en) | 2003-08-01 |
| EP1327305B1 (en) | 2007-05-09 |
| CN1466816A (zh) | 2004-01-07 |
| WO2002027930A3 (en) | 2002-05-16 |
| EP1327305A2 (en) | 2003-07-16 |
| AU2002212982A1 (en) | 2002-04-08 |
| US6693450B1 (en) | 2004-02-17 |
| DE60128380T2 (de) | 2008-01-10 |
| WO2002027930A2 (en) | 2002-04-04 |
| DE60128380D1 (de) | 2007-06-21 |
| KR20030034225A (ko) | 2003-05-01 |
| HK1053751A1 (en) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568732C (zh) | 动态摆动电压调整 | |
| US6452428B1 (en) | Slew rate control circuit | |
| EP0822684B1 (en) | Remote supply system for elements connected to a network | |
| US7301371B2 (en) | Transmitter of a semiconductor device | |
| US7639746B2 (en) | Hybrid voltage/current-mode transmission line driver | |
| US8320494B2 (en) | Method and apparatus for generating reference voltage to adjust for attenuation | |
| US9800235B2 (en) | Adaptive edge-rate boosting driver with programmable strength for signal conditioning | |
| CN1297638A (zh) | 用于连接vlsi cmos电路的高速信号传输 | |
| KR100232317B1 (ko) | 시스템내의 장치들을 정합시키는 장치단 | |
| CN101719112A (zh) | 一种rs485半双工收发自动切换电路 | |
| TW200715300A (en) | Impedance adjusting circuit and impedance adjusting method | |
| US5070256A (en) | Bus transmitter having controlled trapezoidal slew rate | |
| Hatamkhani et al. | A 10-mw 3.6-gbps i/o transmitter | |
| CN103248352B (zh) | 低电压差动信号驱动电路以及相容于有线传输的电子装置 | |
| CN102541798A (zh) | 通用串行总线系统的在线校正方法及其装置 | |
| US7456651B2 (en) | On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same | |
| CN104954004A (zh) | 半导体装置的数据输出电路 | |
| JP3184702B2 (ja) | バス回路およびバスの終端抵抗切り替え方法 | |
| AU608822B2 (en) | Bus transmitter having controlled trapezoidal slew rate | |
| US6683912B1 (en) | Communication bus system | |
| US7148725B1 (en) | Voltage clamp | |
| CN114762298A (zh) | 用于总线系统的发送/接收装置和用于在耦合输入了干扰时减少总线差分电压的振荡的方法 | |
| CN112867996B (zh) | 可调嵌入式通用串行总线2低阻抗驱动持续时间 | |
| CN113556180B (zh) | 光耦脉宽调制电路 | |
| US10924073B2 (en) | Transmission device and transmission/reception system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091209 Termination date: 20180926 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |