TW544993B - Dynamic swing voltage adjustment - Google Patents
Dynamic swing voltage adjustment Download PDFInfo
- Publication number
- TW544993B TW544993B TW090124157A TW90124157A TW544993B TW 544993 B TW544993 B TW 544993B TW 090124157 A TW090124157 A TW 090124157A TW 90124157 A TW90124157 A TW 90124157A TW 544993 B TW544993 B TW 544993B
- Authority
- TW
- Taiwan
- Prior art keywords
- impedance
- driver
- voltage
- output impedance
- bus line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Networks Using Active Elements (AREA)
Description
544993 A7
發明背景 本發明係關於動態輸出阻抗調整。 驅動σσ係用以持住一二位元值並與將其傳送至所連 接:其匕電路之數位電子電路。該二位元值係由-電壓位 準來代表。連接一驅動器至一資料匯流排以經由“驅動,,該 匯流排至一想要電壓位準來傳送該二位元值至一接收電路 2典型平行介面中,該電壓位準(高或低)其中之一係 …屯源執道甩壓’而另一電壓信號係一遠離該電源執道電 壓之杬動屯壓。也就是,一在匯流排線上之電壓高信號 及%壓低信號間之差異係稱為該“信號擺動,,。 ” f驅動器具有-固有輸出阻抗。當驅動該匯流排至一電 壓南位準時之驅動器輸出阻抗可能不同於當驅動該匯流排 至私壓低位準時之驅動器輸出阻抗。此外,該匯流排具 有一固有傳輸線或特徵阻抗,且一平行終端系統之接收端 具有一輸入阻抗,稱為該終端阻抗。為了在該匯流排上得 到一兩速率資料傳送,該特徵阻抗應緊緊匹配該終端阻抗。 圖式之簡單說明 圖la及lb係具有平行終端之傳送器_接收器系統圖; 圖2係一驅動器系統之方塊圖; 圖3係一驅動器系統之方塊圖; 圖4係一拉降驅動器元件之電路圖·, 圖5係一說明動態阻抗調整之流程圖; 圖6係一二收發器系統圖; 圖7係一說明在一二收發器系統中之動態阻抗調整之流 -4- 本紙張尺度itif]中國國家標準(CNS) A4規格(210 X 297公 544993 A7 ____ B7 五、發明説明(2 ) 程圖; 圖8係一說明在一二收發器系統中之動態阻抗調整之流 程圖。 較佳具體實施例之詳細說明 圖la及lb係顯示典型平行介面圖。在圖u所示之平行介 面10中,一在一發送電路14中之驅動器12沿著一匯流排線 16來傳送資料至一在一接收電路2〇中之接收器18。驅動器 12驅動在匯流排線16上之電壓至一需求值。在匯流排線16 上之動悲電壓隨該驅動器1 2輸出阻抗對傳輸線阻抗之比值 乘以該接收電路20之拉升電壓24而定。 在圖la中,接收器18使用一連接至該正電壓供應器Vcc 24之拉升電阻器22因此而終端於vcc。一接收器也可終端 於如圖1 b所示之例如接地之相反電源執道。在圖丨b中,一 接收為26使用一連接至電路地線32之拉降電阻器3〇。拉升 及拉降電阻器22及30代表拉升及拉降終端阻抗,並不需要 實際的電阻器。 往下看匯流排線1 6,因該匯流排線1 6之特徵阻抗及該終 知阻抗’也就是,該拉升或拉降阻抗,驅動器12可見到阻 抗。該接收器之輸入阻抗典型地係非常高,且因該拉升或 拉降阻抗係平行於該接收器,該接收器的高阻抗係未見於 該驅動器。 該特徵阻抗及該終端阻抗影響在匯流排線丨6上之傳輸信 號。理想地,該特徵阻抗及該終端阻抗應儘可能緊密匹配 以極小化信號反射。若信號反射被極」、化,該擺動電壓可 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐) -
裝 訂
線
發明説明 經由動態調整該驅動器之輸出阻抗而被安全地調整。 抑圖2顯示一驅動器系統5〇,其中驅動器52包含一前驅動 扣及邏輯54及驅動器元件56。驅動器元件56驅動一匯流排 線5 8上之電壓至一需求電壓。如下將述及的,該驅動器元 件56之阻抗係可程式化且可動態調整的。該驅動器元件% 之阻抗係經由程式化來自一稱為該“RC〇Mp控制器,,之電 =補償控制器64之信號66及調整來自一調頻器72之信號7〇 來作调整。調頻器72感測一來自該匯流排線58之電壓回饋 k说60以調整該阻抗並藉此調整該擺動電壓。 圖3顯示用以架構於匯流排線5 8上傳輸資料至一如圖! & 所示之接收為之具有拉升阻抗之接收器之驅動器系統5 〇。 驅動器糸統50也可被架構來傳輸至一具有拉降阻抗之接收 态,但為了簡化起見,將說明傳輸至一具有拉升阻抗之接 收器。 驅動為元件56包括一拉升驅動器元件8〇及一拉降驅動器 元件82。該拉升驅動器元件8〇之阻抗及該拉降驅動器”之 阻抗係可程式化的。因接收器18具有拉升阻抗22,拉降驅 動為元件8 2拉向終端’因此動態調整該拉降驅動器元件8 2 之阻抗將被說明。 為了協助該驅動器系統5 0之輸出阻抗之動態調整,該拉 升驅動态元件8 0之阻抗及該拉降驅動器元件§ 2之阻抗係可 電子式調整的。更特別地,該拉升驅動器元件8〇之阻抗係 由一拉升控制信號66來控制而該拉降驅動器元件82之阻抗 係由一拉降控制信號70來控制。各驅動器元件8〇及82之阻 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544993 A7 B7 五、發明説明(4 ) 抗係由RCOMP控制器64來調整。此外,該拉降驅動器元 件82阻抗係由調頻器72來動態地調整。拉升控制信號66及 拉降控制信號70係數位信號且可於複數個資料線上傳送, 各線攜帶一單控制位元。從RCOMP控制器至調頻器66之 信號68也是數位信號且可在複數個資料線上傳送。 基於說明之目的,假設一在匯流排線5 8上之電壓高信號 係位在或靠近供應器Vcc 24,且一電壓低信號理想上係一 低於該供應器電壓之某擺動電壓。圖3中,該理想電壓低 位準係為供應器電壓Vcc 24之三分之一,並被標示為 “VSWING”。驅動器系統50係耦合至一設定至該幅度 VSWING之調整參考電壓,也就是設定成該供應器電壓之 三分之一。又假設,在匯流排線5 8上之電壓及該驅動器5 2 之輸出阻抗間之關係係為已知的。當該終端阻抗係緊緊匹 配於該特徵阻抗時,該關係係根據電壓分割而定。 當匯流排線5 8係由拉降驅動元件82驅動為低時,在匯流 排線58上所致之電壓應近於該值VSWING 84。然而,在匯 流排線58上之實際電壓可超過或低於VSWING 84。 RCOMP控制器04程式化該拉降驅動元件82之阻抗。一 電阻器86連接RCOMP控制器64至電路地線32,其於本例 中係為相反於接收器1 8所使用的那個之電源執道。一電壓 分割器係由電阻器86及一在RCOMP控制器64中耦合至 RCOMP線88之拉升驅動元件80之複製版65來組成。當該 拉升驅動元件65之阻抗係位在一需求值時,該電壓分割器 產生一等於VSWING電壓84之RCOMP輸入電壓88。該拉降 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544993 A7 B7 五、發明説明 (5 ) 驅 動元件 82之目標阻抗係使用一驅動元件82之複製版(未 顯 示)及在RCOMP控制器64中之另一電壓 分割 器(未顯示) 之 相同方 式來作設定。 RCOMP控制器04初始設定拉降驅動元 件82 阻抗接 近 一 期 待產生 一等於VSWING 84之電壓低信號 之值 。當經 由 一 更 新時脈 輸入84觸發時,RCOMP進一步 定期 更新該 阻 抗 δΧ 定。在 匯流排線58上之流通在RCOMP 更新 時期會被 中 止 。然而 ,在實際傳輸上,該終端阻抗可 不同 於該期 待值 或該終端阻抗可因該接收器負載、熱或 其它 因素而 改 變 0 如驅動 器52所見阻抗改變,該擺動電壓 也改 變,且 該 電 壓低信號 不等於VSWING 84。為了補償該 擺動 電壓中 之 位 移 ,該拉 降驅動元件82之阻抗係動態調整 的。 動態補 償係由回饋在匯流排線58上傳輸 之電 壓60至 調 頻 器 72來完 成。調頻器72包含一接收該回饋 電壓 60作為 — m 入 及該調 整VSWING電壓84作為另一輸入 之比 較器90 〇 比 較 器90比 較該二輸入電壓60及84並決定這 二個 那一個 係較 而 的,並 產生一錯誤信號92。圖3所示之 比較 器90極性 係 任 意的, 但用於圖示目的,VSWING電壓 84係 施加無 反 轉 輸 入。結 果,當匯流排線58上傳輸之電壓 60係 為該二 電 壓 中 較高者 時,比較器90產生一電壓低錯誤 信號 ,而當 該 調 整 VSWING電壓84係較高時,比較器產生 一電 壓高錯 誤 信 號 92 ° 一調頻 控制器100接收錯誤信號92。調頻控制器100利 用 電 子式增 加或減少該拉降驅動器元件82之 阻抗 來補償 該 錯 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐) 544993
疾。調頻控制器1 Ο 0包含_ σ H ^ ^ 法态9 8以數位式增加或減少 數位拉降控制信號7〇,藉 9加或減少該拉降驅動器元件 82之阻抗。調頻控制器 ^ ^ 」扪用加法态大或小增來作調 堃。為了改進驅動器车祐s n雜+ _ . ”、’、〇釔疋度,調頻控制器100通常 不S增加超過草量,且又4 — /、 不允坪母一調整有某程度之阻抗不 匹配。利用重複性增加或減 尺成夕5亥阻抗,調頻器72 “歸位 於,,該拉降驅動器元件82之阻抗上以產生一儘可能接近 谓1NG 84之電壓低信號。對阻抗之調整係動態執行,也 就是,在驅動器52係執行著資料傳輸時期。 調頻控制器⑽包含記憶體96以料有關匯流排線58之 阻抗特徵曲線之資料。調頻控制器1⑻可進一步被架構來 忽略在匯流排線58上傳輸之電壓高信號,因這類信號無關 於拉降驅動裔凡件82之阻抗調整。調頻控制器i〇〇也會隨 搜尋策略作程式化以尋找該拉降驅動器元件82之最佳阻抗 。例如,調頻控制器100可先被程式化以產生實質調整, 當調頻器72歸位於該最佳電壓位準上時接著作較小的調整 。调頻控制器100也可被程式化以辨識其電壓低及 VSWING 84匹配係不可能之例子。 圖4係一標準可程式化拉降驅動器元件82之圖形。一組n 通道金屬氧化物半導體場效電晶體(M〇SFETs) 1〇6係排成 陣列平行於終端1 02及1 04之間。終端1 〇2係連接至輸出匯 流排線5 8,而終端1 04係連接至電路地線3 2。當拉降驅動 器元件100被致能時導通之MOSFET 106數量及數值決定終
端102及104間之阻抗。在一較佳具體實施例中,MOSFET -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544993 A7 B7 五、發明説明( 106係以一二位元級數來定尺寸以允許一大範圍阻抗程式 化(例如,介於25及100歐姆)且具有一足以得到夠小的微 粒(例如,約1.5歐姆)之量。MOSFET 106也可以其它方式 定尺寸,例如對數或線性。 每個MOSFET 106之閘極係由一組相關及閘1〇8其中之一 之輸出來驅動。每個及閘1 08之一輸入係耦合至一對應至 拉降控制信號70之多位元控制線1 1 2其中一線。每個控制 線112在高時致能它對應之MOSFET並在低時失能它對廡 之MOSFET。至每個及閘108之其它輸入係一攜帶匯流排 線5 8上傳輸之資料之早位元資料線1 1 〇。在單位元資料線 11 0上傳送之資料係由前驅動器54來供應。假設,一在單 位元資料線110上判定之高電壓對應驅動輸出匯流排線58 至它低電位。 若一 MOSFET 106控制線112係低的,]VI0SFET 106被關 閉。若一特定MOSFET控制線112係高的,那個MOSFET狀 態視單位元資料線110而定。如此,控制線Π 2上之值決定 那個MOSFET 106係導通的,並因此當單位元資料線11〇係 高的時來決定終端1 02及1 04間之阻抗。在一二位元級數中 定尺寸之MOSFET 106之說明例中,一二位元數係以對應、 至一阻抗之二位元數及對應至一位元該二位元數之每個控 制線11 2在控制線11 2上傳輸。相加或相減該二位元數增加 或減少該阻抗。 雖然上述該標準系統拉降並與一拉升接收器作用,一拉 升向著一拉降接收器之驅動器系統50結構係類似的。在那 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 544993
個例子中,拉升驅動器元件8〇可由調頻控制器72來控制。 孩可程式拉升驅動器元件結構係類似於該可程式拉降82結 構’除外該可程式拉升中之m〇sfet^S p通道裝置,該邏 輯閘係或閘而非及閘,且該控制線感測係相反於可程式拉 升元件80的那個。 圖5顯不一說明一系統5〇操作模式之流程圖。圖5中開始 之方法係可應用於匯流排線58上之資料係由驅動器52傳輸 至具有拉升阻抗之接收器1 8之例子。一可應用於一具有 拉降阻抗之接收器26之方法之重點提示流程圖係類似的。 RCOMP控制器64設定該驅動器56之阻抗以配合該終端阻 抗(120)之期待值。在操作時期,調頻器72感測匯流排線 58 (122)上之電壓。當匯流排線58上之電壓係太低時,調 頻态72調整該驅動器52之阻抗。如上述,調頻控制器} 〇〇 可上或下调整阻抗且可以大或小增加來作調整。調頻控制 器1 〇〇可被程式化,例如,調整該阻抗約某一量。例如, 當該匯流排5 8電壓用於二連續週期係太低時,調頻控制器 1 0 0可被程式化以調整該目前週期上之阻抗約相同於前一 週期之量。調頻控制器1 〇 〇也可被程式化以預作阻抗調整 。當調頻控制器100具有一近乎預先計算調整(i26)時,可 作(1 3 6)調整而不用進一步計算。否則,調頻控制器1⑽計 异一新調整(1 2 8)及作該調整(1 3 6)。當匯流排線5 8上之電 壓係太高時,該處理係類似的(130、132、134)。調頻控 制器100可被程式化以當例如回饋信號60指示匯流排線58 上之電壓係接近且稍超過VS WING 84時進行調整(130)。 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
装 訂
線 544993 A7 B7 五、發明説明(9 ) 換言之,調頻控制器100可架構以辨識一小阻抗調整將使 該匯流排線5 8電壓太低的那些例子。 圖6顯示一二收發器奉蛴1 。^ ^ 队k σ…丁、'此1 ◦。分子一匯流排線i 52之電 路丨54及丨56分別包含收發器158及16〇。兩收發器158及16〇 包含拉升及拉降驅動器元件及終端元件,每個驅動器及終 端元件具有一可調整阻抗。在接收時,該拉升或拉降驅動 器元件可用來形成該終端元件,或另外,該終端元件可以 是一獨立於該驅動器元件之元件。為了簡化,假設,系統 1 50使用一電壓尚#號係在或靠近供應器電壓vcc 24及一 電壓低彳§號係一低於Vcc 24之擺動電壓之通訊協調。根據 本假設,該拉升驅動器元件可用在接收時作為該終端阻抗。 圖7係一顯示收發器158及160如何調整匯流排線152上之 擺動電壓之流程圖。在傳輸前,每個收發器丨5 8、1 6〇之 RCOMP控制器調整該收發器拉升阻抗以匹配該匯流排線 1 5 2 (17 0)之特徵阻抗。在收發器1 5 8及16 0通訊期間,一收 發器將於傳輸中而另一個將於接收中。一次一收發器,例 如收發器158控制匯流排線152上之電壓。在傳輸時,收發 器1 5 8動態調整它的拉降阻抗以調整匯流排線1 52 (1 72)上 之擺動電壓。當收發器160傳輸且收發器158接收時,收發 器160動態調整它的拉降阻抗以調整匯流排線152 (174)上 之擺動電壓。兩收發器動態地調整驅動器阻抗以調整匯流 排線1 5 2上之電壓。 一用於調整匯流排線1 52上之擺動電壓之另一技術係示 於圖8中。該收發器之RCOMP控制器設定該收發器拉升阻 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 544993 A7 B7 五、發明説明(1〇 ) 抗以匹配匯流排線1 52 (1 76)上之阻抗。該收發器接著設定 對抗它們自己拉升阻抗之它們自己的拉降阻抗,以調整該 拉降阻抗直到正確VS WING電壓值出現在匯流排線152 (1 78)。在一收發器正在傳輸中時,該傳輸中之收發器之 調頻器動態地調整它的拉降阻抗直到所要的VS WING電壓 出現在匯流排線152 (1 80)上。在接收時,另一收發器接著 調整它的終端阻抗直到該正確VS WING電壓值出現在匯流 排線1 52 (1 82)上。大致上,該終端阻抗調整係可允許匯流 排線對線終端為'阻抗不匹配。在圖8所述場景中,根據另 一元件中之阻抗來動態調整一元件阻抗係由一收發器來執 行。 本發明之一些具體實施例係已作說明。這些及其它具體 實施例係在下列申請專利範圍之範圍内。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Claims (1)
- 544993 8 8 8 8 A B c D修β 正li 本4 有震 無日: 變ΐ 内 容 I) /S 予1 修々 正^ 〇 J ] f ί 第090124157號專利申請案 中文申請專利範圍替換本(92年3月) 申請專利範圍 1. 一種包括一具有一輸出阻抗足驅動器之裝置,該驅動器 架構以傳輸一在一匯流排線上之信號,其中該驅動器係 架構以動態地調整該輸出阻抗,以使得匯流排線上之特 徵阻抗實質上與一接收端之輸入阻抗相匹配。 2. 如申請專利範圍第1項之裝置,進一步包括一架構以電 子式設定該驅動器之輸出阻抗之控制器。 3. 如申請專利範圍第1項之裝置,其中該驅動器之輸出阻 抗係可數位式調整的。 4. 如申請專利範圍第1項之裝置,進一步包括一耦合至該 驅動器之調頻器,該調頻器架構以調整該驅動器之輸出 阻抗。 5. 如申請專利範圍第4項之裝置,其中該調頻器包括記憶 體。 6. 如申請專利範圍第4項之裝置,進一步包括: 一耦合至該驅動器及該調頻器之匯流排線;及 一耦合至該調頻器之參考電壓源; 其中該調頻器係架構以比較該匯流排線上之電壓與該 參考電屢,並根據該比較來調整該驅動器之輸出阻抗。 7. 如申請專利範圍第4項之裝置,其中該調頻器包括一架 構以接收該匯流排線上之電壓及該參考電壓之比較器。 8. —種動態輸出阻抗調整方法,包括: 設定一架構以在一匯流排線上傳播一信號通訊之驅動 器輸出阻抗; 感測一在該匯流排線上之電壓,其中該電壓係為該驅 本纸張尺度適用中國國家揉準(CNS) A4規格(210 X 297公釐) 544993 A B c D 六、申請專利範圍 動器輸出阻抗之函數;及 调整遠驅動器之輪出阻抗。 9.如申請專利範圍第8項之方法,進一步包括·· 提供一參考電壓; 比較該感測電壓與該參考電壓;及 根據該比較來調整該驅動器之輸出阻抗。 1 0 ·如申請專利範圍第8項之方法,進一步包括: 提供一參考電壓; 其中調整該驅動器之輸出阻抗包括移動該輸出阻抗以 使該匯流排線上之電壓較接近該參考電壓。 1 1 ·如申請專利範圍第8項之方法,進一步包括計算一至該 驅動器輸出阻抗之調整。 12.如申請專利範圍第8項之方法,其中調整該驅動器之輸 出阻抗包括調整一驅動器元件之阻抗。 1 3 ·如申請專利範圍第8項之方法,進一步包栝: 設定一架構以接收該匯流排線上信號之接收器之終 端阻抗;及 调整該接收器之輸出阻抗。 14.一種動態輸出阻抗調整裝置,包括: 一匯流排線; 一架構以傳輸一在該匯流排線上之信號之驅動器,該 驅動器具有可程式阻抗; 一架構以建立該驅動器之起始阻抗值之第一控制器; 一架構以比較該匯流排線上之電壓與一參考電壓之回 -2- 本紙張尺度適用中國國家揉準(CNS) A4規格(210X 297公爱)一 ' _ 544993A B c D 饋電路,其中該匯流排線上之電壓係為該阻抗之函數;及 一架構以根據該比較來動態調整該驅動器阻抗之第二 控制器。 1 3.如申清專利範圍第丨4項之裝置,其中該第二控制器係架 構來動態調整該驅動器阻抗以移動該匯流排線上之電壓 較接近該參考電壓。 16·如申請專利範圍第14項之裝置,其中該驅動器包括·· 一信號源; 複數個平行電晶體; 一搞合每個電晶體至該信號來源之資料線;及 一賴合母個電晶體至該第二控制器之控制線, 其中每個電晶體之狀態係為該資料線及該控制線上信 號之函數。 17·如申請專利範圍第16項之裝置,其中該裝置之輸出阻抗 係為該等電晶體狀態之函數。 1 8 · —種動態輸出阻抗調整方法,包括: 設定一架構以接收一匯流排線上信號之第一收發器之 終端阻抗; 設定一架構以在一匯流排線上傳播一信號之第二收發 器之輸出阻抗; 感測一在該匯流排線上之電壓,其中該電壓係為該第 二收發器輸出阻抗之函數;及 調整該第二收發器之輸出阻抗。 19.如申請專利範圍第18項之方法,進一步包括: ____ -3- 本紙張尺度適用中S 8家揉準(CNS) Α4规格(2lGX297公釐) ' 一 ' 544993 8 8 8 8 A B c D 六、申請專利範圍 設定一架構以接收一匯流排線上信號之第二收發器之 終端阻抗; 設定一架構以在一匯流排線上傳播一信號之第一收發 器之輸出阻抗;及 調整該第一收發器之輸出阻抗。 20. 如申請專利範圍第18項之方法,進一步包括: 提供一參考電壓; 比較該感測電壓與該參考電壓;及 根據該比較來調整該第二收發器之輸出阻抗。 21. 如申請專利範圍第18項之方法,進一步包括: 提供一參考電壓; 其中調整該第二收發器之輸出阻抗包括移動該輸出阻 抗以讓該匯流排線上電壓較接近該參考電壓。 22. 如申請專利範圍第18項之方法,進一步包括: 提供一參考電壓; 比較該感測電壓與該參考電壓;及 根據該比較來調整該第一收發器之終端阻抗。 -4- 本纸張尺度適用中國國家樣準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/677,117 US6693450B1 (en) | 2000-09-29 | 2000-09-29 | Dynamic swing voltage adjustment |
Publications (1)
Publication Number | Publication Date |
---|---|
TW544993B true TW544993B (en) | 2003-08-01 |
Family
ID=24717401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090124157A TW544993B (en) | 2000-09-29 | 2001-09-28 | Dynamic swing voltage adjustment |
Country Status (9)
Country | Link |
---|---|
US (1) | US6693450B1 (zh) |
EP (1) | EP1327305B1 (zh) |
KR (1) | KR20030034225A (zh) |
CN (1) | CN100568732C (zh) |
AU (1) | AU2002212982A1 (zh) |
DE (1) | DE60128380T2 (zh) |
HK (1) | HK1053751A1 (zh) |
TW (1) | TW544993B (zh) |
WO (1) | WO2002027930A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633178B2 (en) * | 2001-09-28 | 2003-10-14 | Intel Corporation | Apparatus and method for power efficient line driver |
US6842035B2 (en) | 2002-12-31 | 2005-01-11 | Intel Corporation | Apparatus and method for bus signal termination compensation during detected quiet cycle |
JP4144523B2 (ja) * | 2003-12-26 | 2008-09-03 | セイコーエプソン株式会社 | 不意の書き込みを抑制する記憶装置を備える消耗品容器 |
TWI271032B (en) * | 2004-04-06 | 2007-01-11 | Samsung Electronics Co Ltd | Output drivers having adjustable swing widths during test mode operation |
DE102005009491A1 (de) * | 2005-02-24 | 2006-08-31 | Volkswagen Ag | Transceiver für ein Steuergerät |
KR100575006B1 (ko) * | 2005-04-12 | 2006-04-28 | 삼성전자주식회사 | Ocd 회로와 odt 회로를 제어할 수 있는 반도체 장치및 제어 방법 |
KR100666177B1 (ko) * | 2005-09-30 | 2007-01-09 | 삼성전자주식회사 | 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버 |
US7590392B2 (en) * | 2005-10-31 | 2009-09-15 | Intel Corporation | Transmitter compensation |
US7466174B2 (en) | 2006-03-31 | 2008-12-16 | Intel Corporation | Fast lock scheme for phase locked loops and delay locked loops |
US7567096B2 (en) * | 2007-03-21 | 2009-07-28 | Qualcomm Incorporated | Circuit device and method of controlling a voltage swing |
KR100938879B1 (ko) * | 2007-06-28 | 2010-01-27 | 주식회사 애트랩 | 접촉 감지 센서 및 이 센서의 자동 감도 조절방법 |
US8207754B2 (en) * | 2009-02-24 | 2012-06-26 | Stmicroelectronics International N.V. | Architecture for efficient usage of IO |
TWI451224B (zh) * | 2011-12-21 | 2014-09-01 | Anpec Electronics Corp | 動態電壓調整裝置及相關輸電系統 |
US9753479B2 (en) * | 2012-08-01 | 2017-09-05 | Qualcomm Incorporated | Multi-standard, automatic impedance controlled driver with supply regulation |
WO2014138081A1 (en) * | 2013-03-05 | 2014-09-12 | Silicon Image, Inc. | Calibration of single-ended high-speed interfaces |
US9537479B2 (en) * | 2013-12-16 | 2017-01-03 | Intel Corporation | Programmable impedance transmitter for serial communication |
US9490775B2 (en) | 2014-12-19 | 2016-11-08 | International Business Machines Corporation | Implementing adaptive control for optimization of pulsed resonant drivers |
US9548734B1 (en) * | 2015-12-26 | 2017-01-17 | Intel Corporation | Smart impedance matching for high-speed I/O |
CN113381823B (zh) * | 2021-06-09 | 2022-08-12 | 北京集睿致远科技有限公司 | 一种发送系统输出电压幅度校准电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134311A (en) | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
FR2709217B1 (fr) | 1993-08-19 | 1995-09-15 | Bull Sa | Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre. |
US5677639A (en) | 1994-12-08 | 1997-10-14 | Seagate Technology, Inc. | Autonomous selection of output buffer characteristics as determined by load matching |
US6060907A (en) * | 1997-06-25 | 2000-05-09 | Sun Microsystems, Inc. | Impedance control circuit |
JPH11145814A (ja) | 1997-11-07 | 1999-05-28 | Toshiba Corp | 半導体集積回路 |
US6118310A (en) * | 1998-11-04 | 2000-09-12 | Agilent Technologies | Digitally controlled output driver and method for impedance matching |
US6177809B1 (en) * | 1999-05-28 | 2001-01-23 | International Business Machines Corporation | Redundant input/output driver circuit |
-
2000
- 2000-09-29 US US09/677,117 patent/US6693450B1/en not_active Expired - Fee Related
-
2001
- 2001-09-26 DE DE60128380T patent/DE60128380T2/de not_active Expired - Lifetime
- 2001-09-26 WO PCT/US2001/030266 patent/WO2002027930A2/en active IP Right Grant
- 2001-09-26 CN CNB018164641A patent/CN100568732C/zh not_active Expired - Fee Related
- 2001-09-26 EP EP01981330A patent/EP1327305B1/en not_active Expired - Lifetime
- 2001-09-26 KR KR10-2003-7004444A patent/KR20030034225A/ko active Search and Examination
- 2001-09-26 AU AU2002212982A patent/AU2002212982A1/en not_active Abandoned
- 2001-09-28 TW TW090124157A patent/TW544993B/zh not_active IP Right Cessation
-
2003
- 2003-08-21 HK HK03105977A patent/HK1053751A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1327305B1 (en) | 2007-05-09 |
CN1466816A (zh) | 2004-01-07 |
WO2002027930A3 (en) | 2002-05-16 |
EP1327305A2 (en) | 2003-07-16 |
AU2002212982A1 (en) | 2002-04-08 |
US6693450B1 (en) | 2004-02-17 |
CN100568732C (zh) | 2009-12-09 |
DE60128380T2 (de) | 2008-01-10 |
WO2002027930A2 (en) | 2002-04-04 |
DE60128380D1 (de) | 2007-06-21 |
KR20030034225A (ko) | 2003-05-01 |
HK1053751A1 (en) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW544993B (en) | Dynamic swing voltage adjustment | |
US7194559B2 (en) | Slave I/O driver calibration using error-nulling master reference | |
US6844755B2 (en) | Methods and systems for sensing and compensating for process, voltage, temperature, and load variations | |
TWI358203B (en) | Zq calibration circuit and semiconductor device | |
KR100375986B1 (ko) | 프로그래머블 임피던스 제어회로 | |
US20020190762A1 (en) | Slew rate control circuit | |
US9568927B2 (en) | Current modulation circuit | |
US20140210545A1 (en) | On-chip regulator with variable load compensation | |
US20060015275A1 (en) | Bus line current calibration | |
US7598772B2 (en) | Signal driver having selectable aggregate slew rate to compensate for varying process, voltage or temperature conditions | |
US6756812B2 (en) | Differential termination resistor adjusting circuit | |
US6353337B2 (en) | Load capacitance measuring circuit and output buffer adaptive to wide range of load capacitance | |
US5191245A (en) | Delay compensation circuit | |
US10284084B2 (en) | Power control circuit and method thereof | |
JPH11266150A (ja) | 半導体装置 | |
US6418500B1 (en) | Feedback control for termination adjustment | |
CN114489303A (zh) | 上电时序控制电路和系统 | |
KR960032899A (ko) | 외부의 데이터 전송선과 임피던스 정합을 취하면서, 데이터 출력이 가능한 출력버퍼 회로를 구비한 반도체 장치 | |
TWI651734B (zh) | 半導體裝置之資料輸出電路 | |
JP2001500326A (ja) | 伝送線路を駆動するための出力バッファ回路 | |
KR19990063446A (ko) | 가변 출력 임피던스를 갖는 출력버퍼회로 | |
US11990902B2 (en) | Open-drain bus repeater and system comprising the same | |
AU608822B2 (en) | Bus transmitter having controlled trapezoidal slew rate | |
CN100539409C (zh) | 输出阻抗控制电路装置及其控制方法、以及输出级电路装置 | |
US6310503B1 (en) | Delay circuit having a constant delay time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |