KR960032899A

KR960032899A - 외부의 데이터 전송선과 임피던스 정합을 취하면서, 데이터 출력이 가능한 출력버퍼 회로를 구비한 반도체 장치

Info

Publication number: KR960032899A
Application number: KR1019960003852A
Authority: KR
Inventors: 히로토시 사토
Original assignee: 기다오까 다까시; 미쓰비시 뎅끼 가부시끼가이샤
Priority date: 1995-02-17
Filing date: 1996-02-16
Publication date: 1996-09-17
Also published as: JP3518562B2; JPH08223024A; TW285726B; US5754480A

Abstract

개시의 개요

n채널풀다운 출력트랜지스터(184)에 의해 출력노드(183)의 전위 D를 접지전위 GND로 뺄때, 풀다운 게이트 제어 트랜지스터(185a)를 도통상태로 하고, 출력노드(183)과 n채널풀다운 출력트랜지스터(184)의 게이트를 도통시킨다.

Description

외부의 데이터 전송선과 임피던스 정합을 취하면서, 데이터 출력이 가능한 출력버퍼 회로를 구비한 반도체 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제16도는 본 발명의 실시예 12에 있어서의 출력버퍼의 회로도,

제17도는 본 발명의 실시예 13에 있어서의 출력버퍼의 회로도,

제18도는 본 발명의 실시예 14에 있어서의 출력버퍼의 회로도.

Claims

출력버퍼수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨이 어느 한편을 취하는 입력신호에 따른, 출력전위를 출력하는 출력노드와, 상기 제1의 레벨에 대응하는 출력전위가 공급되는 제1의 노드와, 상기 제2의 레벨에 대응하는 출력전위가 공급되는 제2의 노드와 상기 입력신호에 따른 제1의 제어신호에 의해 도통/비도통상태로 되며, 상기 제1의 노드와 상기 출력노드와의 사이에 접속되는 제1의 스위치수단과, 상기 입력신호에 따라서 도통/비도통상태로 되며, 상기 제2의 노드와 상기 출력노드와의 사이에 접속되는 제2의 스위치 수단과, 상기 입력신호와 상기 출력노드의 전위를 받아서, 상기 제1의 제어신호를 출력하는 제어수단을 포함하고, 상기 제어수단은, 상기 입력신호가 상기 제2의 레벨인 경우, 상기 제1의 스위치수단을 비도통상태로 하고, 상기 입력신호가 상기 제2의 레벨에서 상기 제1의 레벨로 변화했을 경우, 상기 제1의 스위치수단을, 도통상태로 한 후, 상기 출력노드의 전위레벨의 변화에 추종하도록 상기 제1의 스위치수단을 도통상태에서 비도통상태로 변화시키는 출력버퍼수단을 구비한 반도체 장치.
출력버퍼수단을 반도체 장치에 있어서, 제1 및 제2의 레벨이 어느 한편을 취하는 입력신호에 따른, 출력전위를 출력하는 출력노드와, 상기 제1의 레벨에 대응하는 출력전위가 공급되는 제1의 노드와, 상기 제2의 레벨에 대응하는 출력전위가 공급되는 제2의 노드와 상기 입력신호에 따른 제1의 제어신호에 의해 도통/비도통상태로 되며, 상기 제1의 노드와 상기 출력노드와의 사이에 접속되는 제1의 스위치수단과, 상기 입력신호에 따른 제2의 제어신호에 도통/비도통상태로 되며, 상기 제2의 노드와 상기 출력노드와의 사이에 접속되는 제2의 스위치수단과, 상기 입력신호와 상기 출력노드의 전위를 받아서, 상기 제1 및 상기 제1 및 상기 제2의 제어신호를 출력하는 제어수단을 포함하고, 상기 제어수단은, 상기 입력신호의 레벨변화에 따라서, 비도통상태에서 도통상태에로 변화해야 할 상기 제1 및 상기 제2의 스위치수단을의 한편을, 도통상태로 한 후, 상기 출력노드의 전위레벨의 병화에 추종하도록 도통상태에서 비도통상태로 변화시키는 출력버퍼수단을 구비한 반도체 장치.
출력버퍼수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다는 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 노드와 출력노드와의 사이에 도통경로를 이루도록 접속되며, 상기 입력신호가 상기 제1의 레벨인 경우, 상기 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 풀업 출력트랜지스터와, 상기 출력노드와 상기 제1의 노드와의 사이에 도통경로를 이루도록 접속되는 n채널풀다운 출력트랜지스터와, 상기 출력노드와 상기 n채널풀다운 출력트랜지스터의 게이트와의 사이에 접속되며, 상기 입력신호가 상기 제2의 레벨일 때, 상기 입력신호에 따라서 게이트전위가 제어되어서, 도통상태로 되는 풀다운게이트제어 트랜지스터와, 상기 n채널풀풀다운 출력트랜지스터의 게이트와 상기 제1의 노드와의 사이에 접속되며, 상기 입력신호가 상기 제2의 레벨일 때에, 상기 입력신호에 따라서 게이트전위가 제어되어, 비도통상태가 게이트 방전트랜지스터 출력버퍼수단을 구비한 반도체 장치.
출력버퍼수단을 구비한 반도체 장치에 있어서, 상기 출력버퍼수단은, 제1 및 제2이 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기의 노드와 출력노드와의 사이에 도통경로를 이루도록 접속되며, 상기 입력신호가 상기 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 풀다운출력 트랜지스터와, 상기 출력노드와 상기 제2의 노드와의 사이에 도통경로를 이루도록 접속되는 p채널풀업 출력트랜지스터와, 상기 출력노드와 상기 p채널풀업 출력트랜지스터와의 사이에 접속되며, 상기 입력신호가 상기 제2의 레벨일 때에, 상기 입력신호에 응해서 게이트전위가 제어되어서, 도통상태로 되는 풀업게이트 제어트랜지스터와, 상기 p채널풀업 출력트랜지스터의 게이트와 상기 제2의 노드와의 사이에 접속되며, 상기 입력신호가 상기 제2의 레벨일 때에, 상기 입력신호에 응해서 게이트전위가 제어되어서, 비도통상태가 되는 게이트충전 트랜지스터를 구비한 반도체 장치.
출력버퍼수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 입력신호에 응한, 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 노드와 상기 제2의 노드와 상기 출력노드와의 사이에 도통경로를 이루도록 접속되는 p채널풀업 출력트랜지스터와, 상기 출력노드와 상기 p채널풀업 출력트랜지스터의 게이트와의 사이에 접속되며, 상기 입력신호가 상기 제1의 레벨일 때에, 상기 입력신호에 응해서 게이트전위가 제어되어서 도통상태가 되는 풀업게이트 트랜지스터와, 상기 p채널풀업 출력트랜지스터의 게이트와 상기 제2의 노드사이에 접속되며, 상기 입력신호가 상기 제1의 레벨일 때에, 상기 입력신호에 응해서 전위가 제어되어서 비도통상태로 되는 게이트 충전트랜지스터와, 상기 출력노드와 상기 제1의 노드와의 사이에 도통경로를 이루도록 접속되는 n채널풀다운 출력트랜지스터와, 상기 출력노드와 상기 n채널풀다운 출력트랜지스터의 게이트와의 사이에 접속되며, 상기 입력 신호가 상기 제2의 레벨일 때에 도통상태가 되는 풀다운 게이트제어트랜지스터와, 상기 n채널풀다운 출력트랜지스터의 게이트와 상기 제1의 노드와의 사이에 접속되며, 상기 입력 신호가 상기 제2의 레벨일 때에, 상기 입력신호에 응해서 게이트전위가 제어되여서, 비도통상태가 되는 게이트방전트랜지스터의 출력버퍼를 구비한 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, "H" 레벨 및 "L" 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 상기 출력노드와의 사이에 도통경로를 이루도록 접속되며, 상기 입력신호가 "H" 레벨로 되는 것에 따라서 도통상태가 되는 풀업출력 트랜지스터와, 상기 출력노드와 상기 제1의 노드와의 사이에, 도통경로를 이루도록 접속되는 n채널풀다운 출력트랜지스터의 게이트와의 사이에 접속되며, 게이트에 상기 입력신호를 받는 제1의 p채널 MOS 채널트랜지스터와, 상기 n채널풀다운 출력트랜지스터의 게이트와 상기 제1의 노드와의 사이에 접속되며, 게이트에 상기 입력신호를 받는 제1의 n채널 MOS 트랜지스터와 상기 제2의 노드와 상기 n채널풀다운 출력트랜지스터의 게이트의 사이에 접속되며, 게이트가상기 출력노드에 접속되는 단위의 n채널 MOS 트랜지스터를 포함하는 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, "H" 레벨 및 "L" 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 상기 출력노드간에 사이에 도통경로를 이루도록 접속되는 p채널풀업 출력트랜지스터와, 상기 출력노드간와 상기 제1의 노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 "L" 레벨로 되는 것에 응해서 도통상태가 되는 풀다운 출력트랜지스터와, 상기 제2의 노드와 상기 p채널풀업 출력트랜지스터의 게이트와의 사이에 접속되며, 게이트에 상기 입력신호를 받는 제1의 p채널 MOS 트랜지스터와, 상기 p채널풀업 출력트랜지스터의 게이트와 상기 제1의 노드와의 사이에 접속되며, 게이트에 상기 입력신호를 받는 제1의 n채널 MOS 트랜지스터와, 상기 p채널풀업 출력트랜지스터의 게이트와 상기 제1의 노드사이에 접속되며, 게이트가, 상기 출력노드에 접속되는 제2의 p채널 MOS 트랜지스터를 포함하는 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, "H" 레벨 및 "L" 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 상기 출력노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 "H" 레벨로 되는것에 응해서 도통상태가 되는 풀업 출력트랜지스터와, 상기 출력노드와 상기 제1의 노드간에 도통경로를 이루도록 접속되는 p채널풀다운 출력트랜지스터와, 상기 제2의 노드와 제3의 노드간에 접속되며, 게이트에 상기 입력신호를 받는 제1의 p채널 MOS 트랜지스터와, 상기 제3의 노드와 상기 제1의 노드간에 접속되는, 게이트에 상기 입력신호를 받는 제1의 n채널 MOS 트랜지스터와, 상기 제3의 노드와 상기 n채널풀다운 출력트랜지스터의 게이트간에 접속되며, 게이트가 상기 출력노드에 접속되는 제2의 n채널 MOS 트랜지스터를 포함하는 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, 상기 출력버퍼수단은, "H" 레벨 및 "L"의 이는 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 노드와 상기 출력노드간에, 도통경로를 이루도록 접속되는 p채널풀업 출력트랜지스터와, 상기 출력노드와 상기 제1의 노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 "L" 레벨로 되는 것에 응해서, 도통상태가 되는 풀다운 출력트랜지스터와, 상기 제2의 노드와 제3의 노드와의 사이에 접속되는, 게이트에 상기 입력신호를 받는 제1의 p채널 MOS 트랜지스터와, 상기 제3의 노드와 상기 제1의 노드와의 사이에 접속되며, 게이트에 상기 입력신호를 받는 제1의 n채널 MOS 트랜지스터와, 상기 제3의 노드와 상기 p채널풀업 출력트랜지스터의 게이트간에 접속되며, 게이트가 상기 출력노드에 접속되는 제2의 p채널 MOS 트랜지스터를 포함하는 반도체 장치.
출력버퍼수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다는 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 노드와 상기 출력노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 상기 제1의 레벨일 때에, 상기 입력신호에 응해서 게이트전위가 제어되어서, 도통상태 되는 p채널풀업 출력트랜지스터와, 상기 출력노드와 상기 제1의 노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 상기 제2의 레벨일 때에, 상기 입력신호에 게이트전위가 제어되어서, 도통상태가되는 n채널풀다운 출력트랜지스터를 포함하고, 상기 n채널풀다운 출력트랜지스터의 백게이트전위는 상기 출력노드의 전위의 저하에 응해서 저하하도록 제어하는 출력버퍼수단을 구비한 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 입력신호에 응한 출력전위를 출력하는 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 상기 제2의 노드와 상기 출력 노드간에 도통경로를 이루도록 접속되며, 상기 입력신호가 상기 제1의 레벨일 때에, 상기 입력신호에 응해서 게이트 전위가 제어되어서, 도통상태가 되는 풀업 출력트랜지스터와, 상기 출력노드와 상기 제1의 노드간에 도통경로를 이루도록 접속되는 n채널풀다운 출력트랜지스터와, 상기 제2의 노드와 상기 n채널풀다운 출력트랜지스터간에 접속되며, 상기 입력신호가 제2의 레벨이 되는 것에 응해서 게이트전위가 제어되어서, 도통상태가 되는 게이트충전 트랜지스터와, 상기 n채널풀다운 출력트랜지스터의 게이트와 상기 제1의 노드간에 접속되어, 게이트는 상기 제1의 노드에 다이오드 접속되며, 백게이트는 상기 출력노드에 접속되는 p채널 게이트 방전트랜지스터를 포함하고 출력버퍼를 구비하는 반도체 장치.
출력버퍼 수단을 구비하는 반도체 장치에 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 제1의 입력신호에 응한 출력전위를 출력하는 제1의 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전압보다도 높은 제2의 전원전위가 공급되는 제2의 노드와, 제3의 전원전위가 공급되는 제3의 노드와, 상기 제1의 전위와 상기 제3의 전위간에의 소정의 기준전위를 출력하는 분압회로와, 제4의 노드의 전위에 응해서, 상기 제1의 전위와 상기 제3의 전위사이의 전압을 분할하여, 분압전위를 출력하는 제어용분압회로를 포함하고, 상기 제어용 분압회로는, 상기 분압전위가 공급되는 내부노드와, 상기 제3의 노드와 상기 내부 노드간에 접속되는 저항체와, 상기 내부노드와 상기 제1의 노드간에 접속되며, 게이트가 상기 제4의 노드에 접속되는 n채널 MOS 트랜지스터를 구비하는 반도체 장치를 가지며, 상기 출력버퍼수단은, 상기 소정의 기준전위와 상기 분압 전위와의 비교결과에 응한 제어전위를 상기 제4의 노드에 출력하는 비교회로를 포함하고, 상기 비교회로는, 상기 소정의 기준전위에 대한 상기 분압전위의 고저에 응하여, 상기 제어전압을 상승/하강시키는 것을 포함하며, 상기 출력버퍼수단은, 상기 제2의 노드와 상기 제1의 출력노드간에 접속되며, 상기 제1의 입력신호가 상기 제1의 레벨일 때에, 상기 제1의 입력신호에 응해서 게이트전위가 제어되여서 도통상태가 되는 제1의 풀업 출력 트랜지스터와, 상기 제1의 출력노드와 상기 제1의 노드간에 접속되며, 게이트가 상기 제4의 노드에 접속되는 제1의 n채널풀다운 출력트랜지스터와, 상기 제1의 n채널풀다운 트랜지스터의 게이트와 상기 제1의 노드간에 접속되며, 상기 제1의 입력신호가 상기 제1의 레벨일 때에 상기 제1의 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 제1의 접지 트랜지스터를 포함하는 반도체 장치.
제12항에 있어서, 상기 출력버퍼 수단은, 상기 제4의 노드와 상기 제1의 n채널풀다운 출력트랜지스터의 게이트간에 접속되며, 상기 제1의 입력신호가 상기 제2의 레벨에 있을 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되여서 도통상태가 되는 제1의 트랜스퍼게이트를 더 포함하는 반도체 장치.
제13항에 있어서, 상기 출력버퍼 수단은, 상기 제1 및 제2의 레벨의 어느 한편을 취하는 제2의 입력신호에 응한 출력전위를 출력하는 제2의 출력노드, 상기 제2의 노드와 상기 제2의 출력노드간에 접속되며, 상기 제2의 입력신호가 상기 제1의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되여서, 도통상태가 되는 제2의 풀업 출력트랜지스터와, 상기 제2의 출력노드와 상기 제1의 노드간에, 도통경로를 이루도록 접속되는 제2의 n채널풀다운 출력트랜지스터, 상기 제2의 n채널풀다운 출력트랜지스터의 게이트와 상기 제1의 노드간에 접속되며, 상기 제2의 입력신호가 상기 제1의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되여서, 도통상태가 되는 제2의 접지트랜지스터와, 상기 제4의 노드와 상기 제2의 n채널풀다운 출력 트랜지스터의 게이트간에 접속되며, 상기 제2의 입력신호가 상기 제2의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되여서 도통상태로 되는 제2의 트랜스퍼게이트를 포함하는 반도체 장치.
출력버퍼 수단을 구비하는 반도체 있어서, 제1 및 제2의 레벨의 어느 한편을 취하는 제1의 입력신호에 응한 출력전위를 출력하는 제1의 출력노드와, 제1의 전원전위가 공급되는 제1의 노드와, 상기 제1의 전원전위보다도 높은 제2의 전원전위가 공급되는 제2의 노드, 제3의 전원전위가 공급되는 제3의 노드와, 상기 제1의 전위와 상기 제3의 전위간에 소정의 기준전위를 출력하는 분압회로와, 제4의 노드의 전위에 응해서, 상기 제1의 전위와 상기 제3의 전위간의 전압을 분할하여, 분압전위를 출력하는 제어용분압회로를 포함하고, 상기 제어용분압회로는, 상기 분압전위가 공급되는 내부노드와, 상기 제1의 노드와 상기 내부노드간에 접속되는 저항체와, 상기 내부노드와 상기 제3의 노드간에 접속되며, 게이트가 상기 제4의 노드에 접속되는 P채널 MOS 트랜지스터를 포함하며, 상기 출력버퍼 수단은, 상기 소정의 기준전위와 상기 분압전위와의 비교결과에 응한 제어전위를 상기 제4의 노드에 출력하는 비교회로를 포함하며, 상기 비교회로는, 상기 소정의 기준전위에 대한 상기 분압전위의 고저에 응해서, 상기 제어 전압을 상승/하강시키는 것을 포함하며, 상기 출력버퍼 수단은, 상기 제2의 노드와 상기 제1의 출력노드간에 접속되며, 상기 제1의 입력에 신호가 상기 제1의 레벨일 때에, 상기 제1의 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 제1의 p채널풀업 출력트랜지스터와, 상기 제1의 출력노드와 상기 제1의 노드간에 접속되며, 게이트가 상기 제4의 노드에 접속되는 제1의 풀다운 출력트랜지스터와, 상기 제1의 p채널풀업 출력트랜지스터의 게이트와 상기 제2의 노드간에 접속되며, 상기 제1의 입력신호가 상기 제1의 레벨일 때에, 상기 제1의 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 제1의 전원트랜지스터를 포함하는 반도체 장치.
제15항에 있어서, 상기 출력버퍼 수단은, 상기 제4의 노드와 상기 제1의 p채널풀업 출력트랜지스터의 게이트간에 접속되며, 상기 제1의 입력신호가 상기 제2의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트 전위가 제어되어서 도통상태가 되는 제1의 트랜스퍼게이트를 더 포함하는 반도체 장치.
제16항에 있어서, 상기 출력버퍼 수단은, 상기 제1 및 상기 제2의 어느 한편을 취하는 제2의 입력신호에 응한 출력전위를 출력하는 제2의 출력노드와, 상기 제2의 출력노드와 상기 제2의 노드간에, 도통경로를 이루도록 접속되는 제2의 p채널풀업 출력트랜지스터와, 상기 제1의 노드와 상기 제2의 출력노드간에 접속되며, 상기 제2의 입력신호가 상기 제1의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 제2의 풀다운 출력트랜지스터의 게이트와 상기 제2의 노드간에 접속되며, 상기 제2의 입력신호가 상기 제1의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되어서, 도통하게 되는 제2의 전원트랜지스터와, 상기 제4의 노드와 상기 제2의 p채널풀업 출력트랜지스터의 게이트간에 접속되며, 상기 제2의 입력신호가 상기 제2의 레벨일 때에, 상기 제2의 입력신호에 응해서 게이트전위가 제어되어서, 도통상태가 되는 제2의 트랜스퍼게이트를 포함하는 반도체 장치.
제12항에 있어서, 상기 비교회로는, 상기 제어전위와 유지신호를 받아서, 상기 유지신호가 제1의 레벨에서 제2의 레벨로 변화했을 때의 상기 제어전위에, 상기 제4의 노드의 전위를 유지하는 전위유지회로를 가지는 반도체 장치.
제15항에 있어서, 상기 비교회로는, 상기 제어전위와 유지신호를 받아서, 상기 유지신호가 제1의 레벨에서 제2의 레벨로 변화했을 때의 상기 제어전위에, 상기 제4의 노드의 전위를 가지는 전위유 가지는 반도체 장치.
제12항에 있어서, 상기 제1의 출력노드의 전위를 받아, 상기 제2의 전위보다도 높고, 또한, 상기 제1의 출력노드의 전위에 응한 상기 제3의 전원전위를 상기 제3의 노드에 공급하는 내부전위공급회로를 더 구비한 반도체 장치.
제15항에 있어서, 상기 제1의 출력노드의 전위를 받아, 상기 제2의 전위보다도 높고, 또한, 상기 제1의 출력노드의 전위에 응한 상기 제3의 전원전위를 상기 제3의 노드에 공급하는 내부전위 공급회로를 더 구비하는 반도체 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.