KR20040062646A - 향상된 제어 회로를 포함하는 출력 드라이버 - Google Patents

향상된 제어 회로를 포함하는 출력 드라이버 Download PDF

Info

Publication number
KR20040062646A
KR20040062646A KR10-2004-7007940A KR20047007940A KR20040062646A KR 20040062646 A KR20040062646 A KR 20040062646A KR 20047007940 A KR20047007940 A KR 20047007940A KR 20040062646 A KR20040062646 A KR 20040062646A
Authority
KR
South Korea
Prior art keywords
supply terminal
terminal
transistor
current
control
Prior art date
Application number
KR10-2004-7007940A
Other languages
English (en)
Inventor
얀센헨드리쿠스제이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040062646A publication Critical patent/KR20040062646A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

제 1 전원 공급 단자(power supply terminal)(VDD)와, 제 2 전원 공급 단자(VSS)와, 입력 신호(Ui)를 수신하기 위한 신호 입력 단자(IN)와, 제어 신호(U0)를 공급하기 위한 신호 출력 단자(OUT)와, 제어 단자를 갖고, 제 1 전원 공급 단자(VDD)와 신호 출력 단자(OUT) 사이에 접속되는 주 전류 경로를 갖는 출력 트랜지스터(T1)와, 입력 신호(Ui)에 응답하여 출력 트랜지스터(T1)의 제어 단자에 제어 신호(U1)를 공급하는 제어 회로(CNTRL)를 포함하고, 제어 회로(CNTRL)는 그 출력단이 출력 트랜지스터(T1)의 제어 단자에 접속되고, 그 제 1 전원 단자가 제 1 전원 공급 단자(VDD)에 접속되어 있는 버퍼(BF)를 포함하는 전자 회로에 관한 것이다. 제어 회로는 또한 다른 출력 트랜지스터(T2)-신호 출력 단자(OUT)와 제 2 전원 공급 단자(VSS) 사이에 접속된 주 전류 경로를 가짐-의 제어 단자에 다른 제어 신호(U2)를 공급한다. 입력 신호(Ui)는 스위치(S)를 제어한다. 결과적으로, 버퍼의 입력단은 전류원(J1)에 의해 전류값 I로 충전되거나 전류원(J1) 및 전류원(J2)에 의해 전류값 I로 방전된다. 그러므로, 버퍼(BF)의 입력단에서 입력 신호(Ui)에 응답하는 디지털 신호를 이용할 수 있다. 제어 회로(CNTRL)는 게이트와, 버퍼(BF)의 제 2전원 단자에 접속된 소스와, 제 2 전원 공급 단자(VSS)에 접속된 드레인을 갖는 제어 전계 효과 트렌지스터(T3)를 더 포함한다. 제너 다이오드(zener diode)(Z1)는 제 1 전원 공급 단자(VDD)와 제어 전계 효과 트랜지스터(T3)의 게이트 사이에서 접속된다. 제 3 전류원(J3)은 제너 다이오드(Z1)를 통해 전류를 공급한다. 제어 전계 효과 트랜지스터(T3)의 게이트에서의 전위는 제 1 전원 공급 단자(VDD)에서의 전위에 비해서 안정화된다. 그러므로, 제어 전계 효과 트랜지스터(T3)의 소스 및 버퍼(BF)의 제 2 전원 단자에서의 전위(VRF)도 제 1 전원 공급 단자(VDD)에서의 전위에 비해 어느 정도 안정화된다. 제어 전계 효과 트랜지스터(T3)는 버퍼(BF)의 제 2 전원 단자로부터 전류를 수신하고, 이것을 제 2 전원 공급 단자(VSS)에 전송한다.

Description

향상된 제어 회로를 포함하는 출력 드라이버{OUTPUT DRIVER COMPRISING AN IMPROVED CONTROL CIRCUIT}
이러한 전자 회로는 도 1 내지 도 4에 도시된 바와 같은 일반적인 종래 기술에서 알려져 있다.
도 1은 그 소스가 제 1 공급 단자(VDD)에 접속되어 있고, 그 드레인이 신호 출력 단자(OUT)에 접속되어 있는 전계 효과 트랜지스터(T1)를 이용하여 출력 트랜지스터가 구현되어 있는 회로를 도시한다. 이 회로는, 그 소스가 제 2 공급 단자(VSS)에 접속되어 있고 그 드레인이 신호 출력 단자(OUT)에 접속되어 있는 전계 효과 트랜지스터(T2)를 이용하여 구현되는 다른 출력 트랜지스터를 더 포함한다. 제어 신호(U0)를 수신하기 위한 로드(load)(ZL)는 신호 출력 단자(OUT)와 제 2 공급 단자(VSS)사이에 접속되어 있다. 이 회로는 입력 신호(Ui)를 수신하기 위한 신호 입력 단자(IN)를 구비하는 제어 회로(CNTRL)를 더 포함한다. 제어 회로(CNTRL)는 입력 신호(Ui)에 응답하여 출력 트랜지스터(T1)의 게이트와 소스 사이에서 제어 신호(U1)를 생성하고, 다른 출력 트랜지스터(T2)의 게이트와 소스 사이에서 제어 신호(U2)를 생성한다. 제어 신호(U1, U2)는 출력 트랜지스터(T1)가 턴온(turned on)될 때, 다른 출력 트랜지스터(T2)를 턴오프(turned off)시키고, 그 반대도 가능하게 하는 신호이다.
본 발명은 전자 회로의 공급 전압-이 공급 전압은 제 1 공급 전압 단자와 제 2 공급 전압 단자 사이에 결합됨-이 예를 들면, 100볼트 등으로 비교적 높은 경우에 특히 연관된다. 특히 집적 회로 내에서 사용될 때, 이 높은 공급 전압으로 인해 복잡한 제어 회로가 된다. 결국, 그렇게 되면 출력 트랜지스터(T1)의 게이트 소스 전압이 이러한 높은 전압을 견뎌낼 수 없기 때문에, 도 1에 BF로 표시된 표준 버퍼 회로는 공급 전압으로부터 직접적으로 공급될 수 없다. 다시 말해, 출력 트랜지스터(T1)의 게이트에서 논리적으로 로우(low) 레벨은 공급 전압에 비해서 여전히 비교적 높은 값(예를 들면, 공급 전압이 100볼트일 경우 95볼트)을 갖는다. 그러나, 다른 출력 트랜지스터(T2)에서의 제어는 이러한 문제점을 갖지 않는다. 이는 입력 신호(Ui)가 제 2 공급 단자 또는 다른 출력 트랜지스터(T2)의 소스에 공급되기 때문이다. 본 특허에서, 다른 출력 트랜지스터(T2)의 제어는 알려진 기법에 의해서 적용될 수 있기 때문에 본 명세서에서는 설명하지 않는다.
종래 기술에서, 출력 트랜지스터(T1)의 제어를 위한 해결책은 도 2에 도시된 방법으로 제공된다. 출력 트랜지스터(T1)의 게이트 전압이 논리적으로 하이(high)이고, 출력 트랜지스터(T1)가 도전성이 아니라면, 스위치는 도시된 바와 같이 열린 상태가 되어, 스위치와 제 2 공급 단자(VSS)사이에 접속된 전류원(current source)은 출력 트랜지스터(T1)의 게이트와 소스 사이에 접속된 저항(R)을 이용하여 전류를 생성할 수 없게 된다. 결과적으로, 출력 트랜지스터(T1)의 게이트-소스 캐패시턴스가 저항(R)을 통해 방전되어, 게이트 전위가 제 1 공급 단자(VDD)에서의 전위와 실질적으로 동일(예를 들면, 100볼트와 같음)하게 된다. 다음에, 출력트랜지스터(T1)의 게이트 전압이 논리적으로 로우가 되고, 그에 따라 출력 트랜지스터(T1)가 턴온되면, 스위치가 닫혀서 전류가 저항(R)과 제너 다이오드(zener diode)(Z1)로 이루어진 병렬 회로를 통과하게 된다. 제너 다이오드(Z1)는 출력 트랜지스터(T1)의 게이트에서의 전위가 제시된 값, 예를 들면 95볼트 미만의 값에 도달할 수 없게 한다.
도 2에 따른 알려진 해결책의 단점은 상기 저항을 통해 출력 트랜지스터의 게이트-소스 캐패시턴스를 방전하는 동작이 비교적 느리므로, 입력 신호의 주파수가 비교적 높은 경우에는 이 동작이 적합하지 않다는 것이다.
일반적인 종래 기술에서, 상술된 문제점은 도 3에 도시된 회로를 적용함으로써 경감될 수 있다. 도 2와 비교하면, 이 회로는 전류 미러(current mirror)와 직렬로 접속된 추가적인 전류원 및 스위치를 포함한다. 오른쪽 스위치가 열리는 순간, 왼쪽 스위치가 닫히므로, 전류 미러는 출력 트랜지스터(T1)의 게이트 전압을 더 빠르게 상승시킨다(저항(R)은 필요에 따라 생략 가능함). 이 해결책의 단점은 추가적인 전류원(공급 전압은 예를 들면, 100볼트가 될 수 있다는 것을 유의하라)을 추가하는 것에 의해 회로의 전력 소모(dissipation)가 상당히 증가될 수 있다는 것이다. 원칙상, 이 소모는 비교적 낮은 값의 추가적인 전류원을 선택하는 것에 의해 감소될 수 있다. 그러나, 그렇게 되면 전류 미러는 비교적 큰 전류 미러비(current mirror ratio)를 갖게 된다. 그러나, 결과적으로, 전류 미러의 입력단에서의 캐패시턴스가 훨씬 더 커져서 회로는 다시 느려지게 된다.
상기 단점을 감소시키는 이와 다른 종래 기술의 회로가 도 4에 도시되어 있다. 전류(I)를 공급하는 전류원(J1)은 제 1 공급 단자(VDD)와 버퍼(BF)의 입력단 사이에 접속되어 있다. 전류(2I)를 공급하는 제 2 전류원(J2)과 스위치(S)의 직렬 조합체는 버퍼(BF)의 입력단과 제 2 공급 단자(VSS) 사이에서 접속된다. 제너 다이오드(Z1)와 평활 캐패시터(smoothing capacitor)(C)의 병렬 회로는 제 1 공급 단자(VDD)와 버퍼(BF)의 제 2 공급 접속 포인트사이에 접속된다. 제너 다이오드(Z1)는 제 3 전류원(J3)에 의해 전류를 공급받는다. 이 회로는 이하와 같이 작동된다. 제너 다이오드(Z1)와 평활 캐패시터(C)의 조합체는 버퍼(BF)가 비교적 낮은 공급 전압(예를 들면, 5볼트)을 수신하게 하는 반면, 회로의 공급 전압은 비교적 높게(예를 들면, 100볼트) 한다. 입력 신호(Ui)의 제어 하에서, 스위치(S)가 열려서 버퍼(BF)의 입력단에서의 전압이 상승하거나, 스위치가 닫혀서 버퍼(BF)의 입력단에서의 전압이 하강된다. 스위치(S)가 스위치 온(switched on) 또는 스위치 오프(switched off)인 동안에, 버퍼(BF)의 공급 접속 포인트를 통과해서 흐르는 피크 전류가 너무 커서 제너 다이오드(Z1)의 임피던스(impedance)는 버퍼(BF)의 공급 전압을 충분히 일정하게 유지할 수 있을 정도로 충분히 낮지 않다. 이 때문에 제너 다이오드(Z1) 양단의 평활 캐패시터(C)는 필수적이다. 특히, 집적 회로에적용할 경우, 평활 캐패시터(C)의 사용은 매우 바람직하지 않다. 평활 캐패시터의 캐패시턴스값이 너무 커서 이 캐패시터를 집적할 수 없으므로, 평활 캐패시터는 외부 소자로서 집적 회로에 접속되어 있다. 그렇게 되면 집적 회로가 추가적인 접속 핀(connection pin)을 필요로 하게 되므로 더욱 불리하다.
본 발명은 제어 신호를 생성하기 위한 출력 드라이버를 포함하는 전자 회로에 관한 것으로서, 이 출력 드라이버는 제 1 공급 단자(supply terminal)와, 제 2 공급 단자와, 입력 신호를 수신하기 위한 신호 입력 단자와, 제어 신호를 공급하기 위한 신호 출력 단자와, 제어 전극을 구비하고 제 1 공급 단자와 신호 출력 단자 사이에 접속된 주 전류 경로를 구비하는 출력 트랜지스터와, 입력 신호에 응답하여 출력 트랜지스터의 제어 전극에 제어 신호를 공급하는 제어 회로를 포함하고, 제어 회로는 그 출력단이 출력 트랜지스터의 제어 전극에 접속되어 있고, 그 제 1 공급 접속 포인트(supply connection point)가 제 1 공급 단자에 접속되어 있는 버퍼(buffer)를 포함한다.
도 1 내지 도 4는 종래 기술의 출력 드라이버를 도시하는 도면,
도 5는 본 발명에 따른 출력 드라이버를 포함하는 전자 회로의 실시예에 대한 회로도,
도 6은 본 발명에 따른 출력 드라이버를 포함하는 전자 회로의 실시예에 대한 다른 회로도.
본 발명의 목적은 비교적 높은 공급 전압으로 작동하기에 적합하고, 비교적 높은 주파수를 갖는 입력 신호를 처리하기에 적합하며, 집적할 수 없는 소자를 필요로 하지 않으면서 집적 회로 내에서 사용될 수 있는 출력 드라이버를 갖는 전자 회로를 제공하는 것이다.
본 발명에 따르면, 서문 단락에서 정의된 전자 회로는 출력 드라이버가, 버퍼의 제 2 공급 접속 포인트와 제 2 공급 단자 사이에 접속된 주 전류 경로(main current path)를 구비하고 기준 전위를 수신하기 위한 제어 전극을 구비하는 전류 수신 트랜지스터를 더 포함하는 것을 특징으로 한다.
전류 수신 트랜지스터는 예를 들면, 그 소스가 버퍼의 제 2 공급 접속 포인트에 접속되고, 그 드레인이 전자 회로의 제 2 공급 단자에 접속되는 전계 효과 트랜지스터를 포함할 수 있다. 버퍼의 제 2 공급 접속 포인트에서의 전류 피크는, 이러한 작동 중에 버퍼의 공급 전압 내에서 허용 불가능할 정도로 큰 피크를 발생시키지 않으면서, 전류 수신 트랜지스터에 의해서 회로의 제 2 공급 단자에 대해 방전된다. 이는 전류 수신 트랜지스터의 소스 접속부가 낮은 옴의 접속부이기 때문이다.
본 발명에 따른 전자 회로에 대한 실시예는 출력 드라이버가 제 1 공급 단자에서의 전위에 대한 기준 전위를 안정화시키기 위한 전압 안정화 수단을 더 포함하는 것을 특징으로 한다.
회로의 제 2 공급 단자에 대한 기준 전위 대신에 제 1 공급 단자에 대한 기준 전위를 안정화시키는 것에 의해, 제 1 공급 단자와 제 2 공급 단자 사이의 공급 전압이 변동될 때 버퍼의 공급 전압은 실질적으로 일정하게 유지된다. 이 문제에 있어서, 전류 수신 트랜지스터의 게이트에서의 전위는 전자 회로의 제 1 공급 단자에서의 전위와 동일하게 변한다. 전류 수신 트랜지스터의 게이트 소스 전압이 실질적으로 일정하기 때문에, 버퍼의 제 2 공급 접속 포인트에서의 전위도 전자 회로의 제 1 공급 단자에서의 전위와 동일하게 변한다.
본 발명에 따른 전자 회로의 실시예는, 전압 안정화 수단이 제 1 공급 단자와 전류 수신 트랜지스터의 제어 전극 사이에서 접속되는 제너 다이오드와, 제너 다이오드를 따라서 흐르는 전류를 생성하는 전류 생성 수단을 포함하는 것을 특징으로 한다. 제너 다이오드를 통해서 흐르는 전류는 전류 수신 트랜지스터를 통해서 흐르는 전류와는 실질적으로 무관하기 때문에, 평활 캐패시터를 제너 다이오드와 병렬로 접속시킬 필요가 없다.
본 발명에 따른 전자 회로의 실시예는 출력 드라이버가 피드백 수단(feedback means)-그 입력단은 전류 수신 트랜지스터의 주 전류 경로와 제 2 공급 단자 사이에 직렬로 접속되고, 그 출력단은 전류 수신 트랜지스터의 제어 전극에 접속되어 있음-을 더 포함하는 것을 특징으로 한다.
피드백 수단은 전류 수신 트랜지스터의 소스에서 임피턴스의 추가적인 감소를 제공한다. 결과적으로, 전류 수신 트랜지스터의 소스에서 가능한(이미 작은) 전압 피크는 더욱 더 작아진다.
본 발명에 따른 전자 회로의 실시예는 출력 드라이버가 제너 다이오드와 직렬로 접속된 저항을 더 포함하는 것을 특징으로 한다. 이 직렬 조합체는 전류 수신 트랜지스터의 소스에서 전압 피크의 더 큰 감소를 발생시킨다.
본 발명은 첨부된 도면을 참조하여 더 세부적으로 설명될 것이다.
이 도면들에서 동일한 성분 또는 소자는 동일한 참조 부호로 나타내었다.
도 5는 본 발명에 따른 출력 드라이버(DRV)를 포함하는 전자 회로의 실시예에 대한 회로도를 도시한다. 출력 드라이버(DRV)는 제 1 공급 단자(VDD) 및 제 2 공급 단자(VSS) 사이에 접속되어 있는 주 전압으로부터 공급받는다. 출력 드라이버(DRV)는 제어 회로(CNTRL), 출력 트랜지스터(T1) 및 다른 출력 트랜지스터(T2)를 포함한다. 출력 드라이버(DRV)는 입력 단자(IN)와 제 2 공급 단자(VSS) 사이에서 입력 신호(Ui)를 수신하기 위한 입력 단자(IN)를 구비한다. 제어 회로(CNTRL)는 입력 신호(Ui)에 응답하여 출력 트랜지스터(T1)에 제어 신호(U1)를 전달하고, 다른 출력 트랜지스터(T2)에 다른 제어 신호(U2)를 전달한다. 결과적으로 출력 드라이버(DRV)의 출력 단자(OUT)와 제 2 공급 단자(VSS) 사이의 로드(ZL)에서 제어 신호(U0)가 생성된다. 트랜지스터(T1, T2)의 소스는 제각기 제 1 공급 단자(VDD) 및 제 2 공급 단자(VSS)에 접속된다. 트랜지스터(T1, T2)의 드레인은 출력 단자(OUT)에 접속된다. 제어 회로(CNTRL)는 버퍼(BF), 제 1 전류원(J1), 제 2 전류원(J2), 제 3 전류원(J3), 전류 수신 트랜지스터(T3), 스위치(S) 및 제너 다이오드(Z1)를 포함한다. 버퍼(BF)의 출력단은 트랜지스터(T1)의 게이트에 접속된다. 버퍼(BF)의 제 1 공급 접속 포인트는 제 1 공급 단자(VDD)의 소스에 접속된다. 버퍼(BF)의 제 2 공급 접속 포인트는 트랜지스터(T3)의 소스에 접속된다. 트랜지스터(T3)의 드레인은 제 2 공급 단자(VSS)에 접속된다. 제너 다이오드(Z1)는 제 1 공급 단자(VDD)와 트랜지스터(T3)의 게이트 사이에 접속된다. 제 1 전류원(J1)은 제 1 공급 단자(VDD)와 버퍼(BF)의 입력단 사이에 접속된다. 스위치(S) 및 제 2 전류원(J2)은 버퍼(BF)의 입력단과 제 2 공급 단자(VSS) 사이에 직렬로 접속된다. 제 3 전류원(J3)은 트랜지스터(T3)의 게이트와 제 2 공급 단자(VSS)사이에 접속된다.
출력 드라이버(DRV)는 이하와 같이 작동된다. 입력 신호(Ui)의 논리 레벨에 따라서, 스위치(S)는 도 5에 도시된 바와 같이 열리거나 닫힌다. 예로서, 입력 신호(Ui)가 로우인 논리값을 가질 때 스위치(S)가 열리는 것으로 가정한다. 그 경우에 전류(I)를 생성하는 제 1 전류원(J1)이 버퍼(BF)의 입력단을 하이 레벨인 논리값이 되게 한다. 결과적으로, 트랜지스터(T1)의 게이트와 소스 사이의 제어 신호(U1)는 실질적으로 0볼트와 같고 트랜지스터(T1)는 턴오프되는 반면, 트랜지스터(T2)는 턴온된다. 결과적으로, 제어 신호(U0)는 로우인 논리값을 갖는다. 다음으로, 입력 신호(Ui)가 로우인 논리값으로부터 하이인 논리값으로 변할 때, 스위치(S)는 닫힌다. 결과적으로, 제 1 및 제 2 전류원(J1, J2)은 버퍼(BF)의 입력단에 접속된다. 그러나, 제 2 전류원(J2)은 제 1 전류원(J1)보다 2배의 전류를 생성하고, 더욱이, 반대 방향의 전류를 생성한다. 결과적으로, 버퍼(BF)의 입력단은로우인 논리값을 취한다. 그 결과로 제어 신호(U1)는 하이인 논리값, 예를 들면 5볼트를 갖는다. 그와 동시에 트랜지스터(T2)의 게이트와 소스 사이의 다른 제어 전압(U2)은 거의 0볼트와 같고, 다시 말해 트랜지스터(T2)가 턴오프되는 동안 트랜지스터(T1)는 턴온되어, 제어 신호(U0)는 하이인 논리값을 취한다. 그러므로 제어 신호(U0)는 대략 100볼트가 될 것이다. 입력 신호(Ui)가 로우인 논리값으로부터 하이인 논리값으로의 변동되는 도중 및 그 반대의 변동 도중에, 피크 전류는 버퍼(BF)의 공급 접속 포인트를 통해 흐를 것이다. 그러나, 이 피크 전류는 전류 수신 트랜지스터(T3)에 의해 수신된다. 트랜지스터(T3)의 소스에서의 임피던스가 비교적 낮기 때문에 비교적 낮은 피크 전압만이 트랜지스터(T3)의 소스에서 전개된다. 피크 전류는 트랜지스터(T3)에 의해 제 2 공급 단자(VSS)로 전송된다. 그에 따라, 제너 다이오드(Z1)를 통해 흐르는 피크 전류가 존재하지 않는다. 결과적으로, 알려진 출력 드라이버와는 반대로, 평활 캐패시터에 의해서 제너 다이오드(Z1)를 디커플링(decoupling)시킬 필요가 없다.
예로서, 출력 드라이버(DRV)의 공급 전압이 100볼트이고, 버퍼(BF)에서 원하는 공급 전압이 5볼트인 반면, 트랜지스터(T3)의 게이트-소스 전압이 1볼트이면, 트랜지스터(T3)의 게이트에서의 전위(VRF)는 94볼트로 설정된다. 이는 제너다이오드(Z1)용으로 6볼트 타입을 선택함으로써 구현된다.
도 6은 본 발명에 따른 출력 드라이버를 포함하는 전자 회로에 대한 다른 실시예의 회로도를 도시한다. 출력 드라이버(DRV)는 그 입력단(1)이 트랜지스터(T3)의 드레인에 접속되고 그 출력단(2)이 트랜지스터(T3)의 게이트에 접속된 피드백 수단(FBMNS)을 포함한다. 피드백 수단(FBMNS)은, 그 입력이 입력단(1)을 형성하고 그 출력이 저항(R2)과 전압 레벨 시프트 트랜지스터(voltage level shift transistor)(T4)를 거쳐 트랜지스터(T3)의 게이트와 접속되는 전류 미러(CM)를 포함한다. 다음에 제 3 전류원(J3)은 트랜지스터(T4)의 소스와 제 2 공급 단자(VSS) 사이에 접속된다. 저항(R1)은 제너 다이오드(Z1)와 직렬로 접속된다. 여기에서 스위치(S)는 그 게이트가 입력 단자(IN)와 접속된 전계 효과 트랜지스터로서 구성된다. 버퍼(BF)의 입력단에서의 전위가 너무 낮아져서 제 1 공급 단자(VDD)와 버퍼(BF)의 입력단 사이의 전압차가 너무 높아지는 것을 회피하기 위해서, 제 2 제너 다이오드(Z2)를 제 1 공급 단자(VDD)와 버퍼(BF)의 제 2 공급 접속 포인트사이에 접속시키고, 다이오드를 버퍼(BF)의 입력단과 버퍼(BF)의 제 2 공급 접속 포인트 사이에 접속시킨다. 트랜지스터(T3)를 통해서 흐르는 전류가 증가되고, 그에 따라 트랜지스터(T3)의 게이트-소스 전압이 증가되는 경우, 피드백 수단(FBMNS)은 전류 미러(CM)의 출력단에서 생성되는 전류가 증가되게 한다. 결과적으로, 제너다이오드(Z1)와 저항(R1)의 직렬 조합체를 통해서 흐르는 전류가 증가되어, 도 6에 도시된 전압(VRF)이 증가된다. 결과적으로, 트랜지스터(T3)의 게이트 전압이 강하된다. 그러므로 트랜지스터(T3)의 소스에서의 전위는 더욱 일정하게 유지된다. 저항(R2)을 사용하여 저항(R1)을 통해 흐를 수 있는 최대 전류를 제한한다.

Claims (5)

  1. 제어 신호(U0)를 생성하기 위한 출력 드라이버(DRV)를 포함하는 전자 회로로서,
    상기 출력 드라이버(DRV)는,
    제 1 공급 단자(supply terminal)(VDD)와,
    제 2 공급 단자(VSS)와,
    입력 신호(Ui)를 수신하기 위한 신호 입력 단자(IN)와,
    상기 제어 신호(U0)를 공급하기 위한 신호 출력 단자(OUT)와,
    제어 전극 및 상기 제 1 공급 단자(VDD)와 상기 신호 출력 단자(OUT) 사이에 접속되는 주 전류 경로를 구비하는 출력 트랜지스터(T1)와,
    상기 입력 신호(Ui)에 응답하여 상기 출력 트랜지스터(T1)의 상기 제어 전극에 제어 신호(U1)를 공급하는 제어 회로(CNTRL)
    를 포함하되,
    상기 제어 회로(CNTRL)는, 출력단이 상기 출력 트랜지스터(T1)의 상기 제어 전극에 접속되고, 제 1 공급 접속 포인트가 상기 제 1 공급 단자(VDD)에 접속되어 있는 버퍼(BF)를 포함하고,
    상기 출력 드라이버(DRV)는, 상기 버퍼(BF)의 제 2 공급 접속 포인트와 상기 제 2 공급 단자(VSS)사이에 접속된 주 전류 경로를 구비하고 기준 전위(VRF)를 수신하기 위한 제어 전극을 구비하는 전류 수신 트랜지스터(T3)를 더 포함하는
    전자 회로.
  2. 제 1 항에 있어서,
    상기 출력 드라이버(DRV)는 상기 제 1 공급 단자(VDD)에서의 전위에 대한 상기 기준 전위(VRF)를 안정화시키기 위한 전압 안정화 수단(voltage stabilizing means)을 더 포함하는 전자 회로.
  3. 제 1 항에 있어서,
    상기 전압 안정화 수단은 상기 제 1 공급 단자(VDD)와 상기 전류 수신 트랜지스터(T3)의 상기 제어 전극 사이에 접속된 제너 다이오드(zener diode)(Z1)와, 상기 제너 다이오드(Z1)를 통해 흐르는 전류를 생성하는 전류 생성 수단(J3)을 포함하는 전자 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 출력 드라이버(DRV)는, 입력단(1)이 상기 전류 수신 트랜지스터(T3)의 상기 주 전류 경로와 상기 제 2 공급 단자(VSS)사이에 접속되어 있고, 출력단(2)이 상기 전류 수신 트랜지스터(T3)의 상기 제어 전극에 접속되어 있는 피드백 수단(FBMNS)을 더 포함하는 전자 회로.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 출력 드라이버(DRV)는 상기 제너 다이오드(Z1)와 직렬로 접속된 저항(R1)을 더 포함하는 전자 회로.
KR10-2004-7007940A 2001-11-27 2002-11-25 향상된 제어 회로를 포함하는 출력 드라이버 KR20040062646A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204584 2001-11-27
EP01204584.5 2001-11-27
PCT/IB2002/005048 WO2003047105A1 (en) 2001-11-27 2002-11-25 Output driver comprising an improved control circuit

Publications (1)

Publication Number Publication Date
KR20040062646A true KR20040062646A (ko) 2004-07-07

Family

ID=8181320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7007940A KR20040062646A (ko) 2001-11-27 2002-11-25 향상된 제어 회로를 포함하는 출력 드라이버

Country Status (6)

Country Link
US (1) US6956403B2 (ko)
EP (1) EP1451932B1 (ko)
JP (1) JP4290554B2 (ko)
KR (1) KR20040062646A (ko)
AU (1) AU2002353265A1 (ko)
WO (1) WO2003047105A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781422B1 (en) * 2003-09-17 2004-08-24 System General Corp. Capacitive high-side switch driver for a power converter
US7088151B1 (en) * 2004-04-21 2006-08-08 Intersil Americas Inc. High voltage gate driver using a low voltage multi-level current pulse translator
US7812639B2 (en) * 2007-12-31 2010-10-12 Sandisk Corporation Extending drive capability in integrated circuits utilizing programmable-voltage output circuits
JP2012228139A (ja) * 2011-04-22 2012-11-15 Toshiba Corp レベルシフト回路、制御回路及びｄｃ−ｄｃコンバータ
KR101287659B1 (ko) * 2011-09-30 2013-07-24 삼성전기주식회사 출력 구동 장치
FR2988931B1 (fr) * 2012-03-30 2015-10-16 Schneider Toshiba Inverter Dispositif de commande employe dans un systeme d'alimentation electrique a decoupage
TWI611185B (zh) * 2015-12-19 2018-01-11 National Taipei University Of Technology 檢測裝置
US9973180B2 (en) 2015-12-30 2018-05-15 Industrial Technology Research Institute Output stage circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5568081A (en) * 1995-06-07 1996-10-22 Cypress Semiconductor, Corporation Variable slew control for output buffers
US5917758A (en) * 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
JPH1117517A (ja) * 1997-06-23 1999-01-22 Seiko Epson Corp Ｃｍｏｓ−ｉｃ出力回路
JP3036482B2 (ja) * 1997-09-17 2000-04-24 日本電気株式会社 出力バッファ回路
JPH11225062A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 出力回路
US6087853A (en) * 1998-06-22 2000-07-11 Lucent Technologies, Inc. Controlled output impedance buffer using CMOS technology
US6535020B1 (en) * 2001-12-18 2003-03-18 Sun Microsystems, Inc. Output buffer with compensated slew rate and delay control
US6759872B2 (en) * 2002-03-14 2004-07-06 Koninklijke Philips Electronics N.V. I/O circuit with mixed supply voltage capability

Also Published As

Publication number Publication date
JP2005510934A (ja) 2005-04-21
US20050040866A1 (en) 2005-02-24
EP1451932A1 (en) 2004-09-01
AU2002353265A1 (en) 2003-06-10
WO2003047105A1 (en) 2003-06-05
JP4290554B2 (ja) 2009-07-08
EP1451932B1 (en) 2006-08-23
US6956403B2 (en) 2005-10-18

Similar Documents

Publication Publication Date Title
EP0714168B1 (en) Through currents minimisation in electronic circuits
JP4059387B2 (ja) 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを変化させる装置
US5581197A (en) Method of programming a desired source resistance for a driver stage
US6225844B1 (en) Output buffer circuit that can be stably operated at low slew rate
US6683445B2 (en) Internal power voltage generator
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US7843235B2 (en) Output slew rate control in low voltage differential signal (LVDS) driver
US20020097071A1 (en) Output buffer with constant switching current
US7656201B2 (en) Output buffer circuit
US6914470B2 (en) Level shifting circuit
KR960013853B1 (ko) 제어가능한 상승 및 하강 시간을 가진 집적 회로
US5565795A (en) Level converting circuit for reducing an on-quiescence current
US6259299B1 (en) CMOS level shift circuit for integrated circuits
KR0132781B1 (ko) 최소한 하나의 푸쉬-풀 단을 갖는 집적회로
KR0163775B1 (ko) 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로
US7501874B2 (en) Level shift circuit
KR20040062646A (ko) 향상된 제어 회로를 포함하는 출력 드라이버
US6236195B1 (en) Voltage variation correction circuit
NL8903056A (nl) Cmos ingangsbuffertrap voor het varieren van een voedingsspanning.
US6833749B2 (en) System and method for obtaining hysteresis through body substrate control
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
JP2776285B2 (ja) 電流スイッチ回路
KR100430455B1 (ko) 출력 인터페이스 회로
JPH08288830A (ja) 集積バッファ回路
EP0483513A2 (en) Undershoot reduction circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application