NL8903056A

NL8903056A - Cmos ingangsbuffertrap voor het varieren van een voedingsspanning.

Info

Publication number: NL8903056A
Application number: NL8903056A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1988-12-20
Filing date: 1989-12-13
Publication date: 1990-07-16
Also published as: JPH02185116A; NL191426C; NL191426B; KR910007785B1; JPH088481B2; KR900011155A; US4890051A

Description

Korte aanduiding: CMOS ingangsbuffertrap voor het variëren van een voedingsspanning.

De uitvinding heeft betrekking op een CMOS ingangsbuffertrap.

Wanneer een CMOS geïntegreerde keten is ontworpen voor het verwerken van TTL (transistor-transistor logic) niveau-signalen, wordt als ingangstrap gewoonlijk een ingangsbuffer gebruikt die de TTL niveausignalen kan omzetten in CMOS niveausignalen. Een CMOS ingangsbuffer zet de TTL niveau-in-gangssignalen, zoals adressen of gegevens, om in CMOS niveau signalen. Het logisch HOOG signaal van het TTL niveau is gedefinieerd tussen 2,2 en 5 volt, en het logisch LAAG signaal tussen 0 volt en 0,8 volt. De CMOS ingangsbuffer moet dus in het moeilijkste geval de TTL niveau's van 0,8 volt respectievelijk 2,2 volt naar het logisch LAAG (aard-spanning) en logisch HOOG (voedingsspanning Vcc) niveau omzetten. Gebruikelijk is als ingangsbuffer een NOF-poort toe te passen. Bij voorkeur zal men de schakelpuntspanning van de NOF-poort houden nabij de spanning van 1,5 volt, overeenkomend met het midden van een TTL bereik. Echter heeft een NOF-poort het inherente nadeel dat de schakelspan-ning fluctueert met de voedingsspanning Vcc. Bijgevolg vergt het CMOS halfgeleidergeheugen dat een variatie van de voedingsspanning in het bereik van 5 volt ± 10% toestaat een CMOS ingangsbuffer die stabiel en zeker bij een dergelijk variatiebereik kan werken.

Dit doel wordt volgens de uitvinding bereikt door: middelen voor het opwekken van een constante referen-tiespanning; middelen voor het leveren van een eerste spanning, bij benadering evenredig met het verschil tussen genoemde referentiespanning en een voedingsspanning binnen een vast bereik van genoemde voedingsspanning; een eerste P-kanaal MOS transistor voor het leveren van een constante stroom bij variatie van de voedingsspanning, welke eerste P-kanaal MOS transistor een poort heeft welke genoemde eerste spanning voert, een bron welke genoemde voedingsspanning voert en een afvoer; een tweede P-kanaal MOS transistors met een bron verbonden met de afvoer van genoemde eerste P-kanaal MOS transistor, een poort welke een ingangssignaal voert, en een i afvoer verbonden met een uitgangsaansluiting; en een eerste N-kanaal MOS transistors waarvan een afvoer is verbonden met de afvoer van genoemde tweede P-kanaal MOS transistor, een poort welke genoemd ingangssignaal voert en een bron welke een referentiespanning voert.

Voorkeursuitvoeringsvormen der uitvinding zijn beschreven in de conclusies 2-8.

De uitvinding wordt toegelicht aan de hand van de tekening. Hierin is:

Figuur 1 het schema van een gebruikelijke CMOS ingangs-buffer;

Figuur 2 een grafische voorstelling welke de variatie toont van de schakelpuntspanning als functie van de voedingsspanning in de gebruikelijke CMOS ingangsbuffertrap volgens figuur 1?

Figuur 3 is het schema van een uitvoeringsvorm volgens de uitvinding;

Figuur 4 toont de variatie van de volgspanning als functie van de voedingsspanning in de keten volgens figuur 3;

Figuur 5 toont de variatie van de schakelpuntspanning aan de uitgangsaansluiting volgens figuur 3 als functie van de voedingsspanning.

Figuur 1 toont een schema van de gebruikelijke CMOS ingangsbuffertrap van een gebruikelijke NIET-OF-poort. Een CMOS ingangsbuffer 10 heeft een P-kanaal MOS transistor 11 en een N-kanaal MOS transistor 13 waarvan de poorten het ingangssignaal VI van TTL niveau voeren. Een chipkeuzesig-naal CS voor het vrijgeven van de ingangsbuffer 10 wordt aangelegd aan de poorten van de P-kanaal MOS transistor 12 en de N-kanaal MOS transistor 14. De P-kanaal MOS transistor 11 heeft een afvoer verbonden met de voedingsspanning Vcc.

De N-kanaal MOS transistor 13 en 14 hebben afvoeren welke een uitgangssignaal V0 voeren en zijn verbonden met de afvoer van de P-kanaal MOS transistor 12, terwijl de bronnen liggen aan de aardspanning Vss.

Figuur 2 toont de variatie van de schakelpuntspanning als functie van de voedingsspanning in de vrijgegeven CMOS ingangshuifertrap 10. Zoals de grafische voorstelling toont, neemt de schakelpuntspanning in de gebruikelijke CMOS ingangsbuffer 10 toe met een toename van de voedingsspanning Vcc. Bijgevolg is de gebruikelijke CMOS ingangsbuffer 10 zodanig ontworpen, dat de schakelpuntspanning VTP ligt tussen het TTL LAAG niveau van 0,8 volt en het TTL HOOG niveau van 2,2 volt, in het tolerantiebereik van de voedingsspanning, namelijk 4,5-5,5 volt. Dit is echter door fabricagetoleranties veelal moeilijk te realiseren. Wanneer bijvoorbeeld de schakelpuntspanning VTP minder is dan 0,8 volt bij een voedingsspanning van 4,5 volt als gevolg van fabricageverschillen en het ingangssignaal VI 0,8 volt is, dan zal het uitgangssignaal V0 van de CMOS ingangsbuffer 10 een logisch LAAG niveau aannemen wat een foutief signaal is.

Figuur 3 toont het schema van de CMOS ingangsbuffer 100 volgens de uitvinding. De ingangsbuffer 100 omvat een invertor 20, een referentiespanningopwekketen 30, een voedingsspanningvolgketen 40 en een ingangsketen 50, waarin N-kanaal MOS transistors 24, 32-36, 46-49 en 54-58 alle een drempelspanning van 0,8 volt hebben, terwijl de P-kanaal MOS transistors 22, 32, 42, 44, 52 en 54 alle de drempelspanning van ongeveer -0,8 volt hebben.

De invertor 20 omvat de P-kanaal MOS transistor 22 en de N-kanaal MOS transistor 24 waarvan de poorten van buiten de chip het chipkiesbesturingssignaal CS ontvangen. De afvoer van transistor 22 ligt aan de voedingsspanning Vcc, terwijl de bron van transistor 22 is geaard (en dus ligt aan de referentiespanning Vss). De afvoeren van de transistors 22 en 24 zijn doorverbonden voor het leveren van een geïnverteerd besturingssignaal CS.

De referentiespanningopwekketen 30 omvat de P-kanaal MOS transistor 32, de N-kanaal MOS transistors 34 en 36, en de weerstanden 37 en 38 en levert de referentiespanning VR aan het knooppunt 31 in responsie op het chipkiesbesturings- signaal CS. De transistor 32 heeft een poort welke het chipkiesbesturingssignaal CS voert, de bron is verbonden met de voedingsspanning Vcc en de afvoer is verbonden met het knooppunt 31. De afvoer en de poort van de N-kanaal MOS > transistor 34 en een einde van de weerstand 37 en de afvoer van de N-kanaal MOS transistor 36 zijn alle verbonden met het knooppunt 31. De bron van de transistor 34 is verbonden met de poort van de transistor 36 en een einde van de weerstand 38. De andere einden van de weerstanden 37 en 38 en de bron van transistor 36 zijn geaard. De weerstanden 37 en 38 zijn uit polysilicium vervaardigd met een waarde van 200 tot 300 giga-ohm teneinde de stroomopname zo laag mogelijk te houden. De referentiespanning VR van het knooppunt 31 is bij benadering gelijk aan de som van de drempel-spanning van de transistors 34 en 36 in geleidende toestand.

De voedingsspanningvolgketen 40 omvat de P-kanaal MOS transistors 42 en 44, en de N-kanaal MOS transistors 46, 48, 49. De afvoeren en bronnen van de transistors 42 en 44 zijn verbonden met respectievelijk de voedingsspanning Vcc en een monitorknooppunt 41. De poorten van de transistors 42 en 44 zijn respectievelijk verbonden met de referentiespanning VR en het geïnverteerde besturingssignaal CS. De afvoer van de transistor 46 en de afvoer en de poort van transistor 48 zijn alle verbonden met het knooppunt 41. De poort en de bron van transistor 46 zijn respectievelijk verbonden met het geïnverteerde signaal CS en met aarde, terwijl de afvoer, de poort en de bron van transistor 49 zijn verbonden met respectievelijk de bron van transistor 48, het geïnverteerde besturingssignaal CS en aarde. De voedingsspanningvolgketen 40 levert aan het knooppunt 41 de volgspanning bij benadering evenredig met het verschil tussen de referentiespanning en de voedingsspanning Vcc in de logische HOOG toestand van het geïnverteerde besturingssignaal CS, binnen een vast bereik van voedingsspanningen Vcc, en brengt op het knooppunt 41 de voedingsspanning bij de logische LAAG toestand van het geïnverteerde besturingssignaal CS. Het kan gewenst zijn dat de afmetingen der transistors 46 en 48 veel kleiner zijn dan die van transistor 42 en de kanaallengte van de transistors 46 en 48 wordt lang genoeg gekozen om de gevoerde stroom te reduceren. Teneinde de abrupte piekspan-ning van de voedingsspanning te elimineren zijn de transistors 48 en 49 aangebracht; zij kunnen eventueel worden weggelaten.

De ingangsketen 50 omvat de P-kanaal MOS transistors 52 en 54 en de N-kanaal MOS transistors 56 en 58 voor het leveren van een stabiel logisch uitgangssignaal in responsie op het ingangssignaal met TTL niveau onder besturing van spanning op het knooppunt 41, onafhankelijk van variaties van de voedingsspanning Vcc. Van transistor 52 is de poort verbonden met het knooppunt 41 en is de bron verbonden met de voedingsspanning Vcc. De transistor 54 heeft de bron verbonden met de afvoer van transistor 52, een poort voert het ingangssignaal VI met TTL niveau via het ingangsbekleed-sel 60 en de afvoer is verbonden met het uitgangsknooppunt 51. De afvoeren en de bronnen van de transistors 56 en 58 liggen aan respectievelijk het uitgangsknooppunt 51 en aarde. De poort van de transistor 56 is verbonden met het knooppunt 41, terwijl de poort van transistor 58 is verbonden met het ingangsbekleedsel 60. Het is gewenst dat de afmeting van transistor 56 kleiner is dan die van de transistors 52 en 58.

De werking van de keten is als volgt:

Wanneer het chipkiessignaal CS zich in de logische HOOG toestand bevindt, kan de referentiespanningopwekketen 30 niet de referentiespanning VR opwekken als gevolg van het niet-geleidend zijn van transistor 32. Door het door de invertor 20 te inverteren besturingssignaal CS is de transistor 44 geleidend, terwijl de transistors 46 en 49 niet geleidend zijn. Daardoor wordt de spanning VT op het knooppunt 41 geleverd door de voedingsspanning Vcc zodat de transistor 52 niet geleidend wordt en de ingangsketen 50 wordt geblokkeerd. Wanneer het chipkiesbesturingssignaal CS logisch LAAG wordt, wordt het knooppunt 31 op de referentiespanning VR gehouden die een constante waarde heeft door het geleidend zijn van transistor 32. De spanning VR is ongeveer 1,6 volt, gelijk aan de som van de drempelspanning van de transistors 34 en 36. Tegelijk wordt door het geïnverteerde besturingssignaal CS de transistor 44 UIT geschakeld en de transistors 46 en 49 IN geschakeld. De transistor 42 wordt IN geschakeld wanneer de voedingsspanning Vcc ongeveer 2,4 > volt is, gelijk aan de som van de referentiespanning VR en de drempelspanning van de transistor 42.

Wanneer de voedingsspanning Vcc 2,4 volt overschrijdt, neemt de stroom die vloeit door het kanaal van transistor 42 toe. Omdat echter de transistor 46 geleidend is, wordt de aanvankelijke stroom die vloeit door transistor 42 geleid door transistor 46. Wanneer de voedingsspanning Vcc toeneemt, gaat de stroom door de transistor 42 naar het knooppunt 41 als gevolg van de kleine afmeting van de transistor 46. De monitorspanning VT op het knooppunt 41 neemt bij benadering lineair toe met het toegestane voedingsspanning-bereik. Omdat de transistors 42 en 46 verzadigd zijn wanneer de voedingsspanning het maximum toelaatbare bereik overschrijdt, wordt de toename van de spanning VT op het knooppunt 41 vertraagd. Daardoor blijft de spanning VGS tussen de poort en de bron van de transistor 52 van de ingangsketen 50 vrijwel constant wanneer de voedingsspanning varieert binnen het toegestane bereik en levert een constante stroom.

Wanneer het niveau van het ingangssignaal VI 0,8 volt is bij de maximum toelaatbare spanning, wordt transistor 56 in de geleidende toestand gebracht door de toegenomen volgspanning VT. Daar echter transistor 52 groter is dan transistor 56 en de spanning VGS tussen de poort en de bron van de transistor 52, veroorzaakt door deze spanning VT veel groter is dan die van transistor 56 zal transistor 52 sterker geleidend zijn dan transistor 56 waardoor het uitgangssignaal V0 logisch HOOG wordt. Anderzijds geleidt, wanneer het ingangssignaal VI ongeveer 2,2 volt is, de grote transistor 58 ook sterk zodat het uitgangssignaal VO een logisch LAAG levert. Wanneer het ingangssignaal VI 0,8 volt is bij de maximum toelaatbare waarde van de voedingsspanning, zal transistor 54 sterk geleiden zodat het uitgangssignaal VO dan ook logisch HOOG is. Wanneer het ingangssignaal VI 2,2 volt is, is de transistor 58 goed geleidend, zodat het uitgangssignaal VO logisch LAAG is. De ingangske-ten 50 kan dan ook zo worden ontworpen dat de schakelpunt-spanning tussen 0,8 volt en 2,2 volt ligt binnen het toelaatbare variatiebereik van de voedingsspanning.

Bij het ontwerpen van de keten volgens de voorkeursuitvoeringsvorm is de verhouding van de breedte W van elk transistorkanaal ten opzichte van de lengte L daarvan bij voorkeur zoals aangegeven in de volgende tabel.

TABEL

Transistor W/L verhouding Transistor W/L verhouding 22 15/1.5 46 3/3 24 5/1.3 48 3/3 32 3/4 49 5/1.3 34 3/1.3 52 30/2 36 ' 10/1.3 54 40/2 42 12/2 56 5/1.8 44 3/1.5 58 40/1.8

Figuur 4 is een grafische voorstelling die de variatie van de volgspanning VT toont bij een variatie van de voedingsspanning Vcc wanneer de ontwerpwaarden volgens bovenstaande tabel worden gebruikt. Figuur 5 toont de variatie van de schakelpuntspanning VTP van de uitgangsketen 50 binnen het gewoonlijk toelaatbare bereik der voedingsspanning.

Zoals uit figuur 5 blijkt, ligt de schakelpuntspanning VTP tussen het maximum TTL LAAG niveau (0,8 volt) en het minimum TTL HOOG niveau (2,2 volt) binnen het toelaatbare bereik der voedingsspanningen. Zoals bovenomschreven, handhaaft de schakelpuntspanning van de ingangstrap een stabiel niveau bij variaties van de voedingsspanning zodat het logische TTL ingangssignaal zeker kan worden omgezet in het logisch CMOS signaal.

Claims

1. CMOS ingangsbuffertrap, gekenmerkt door middelen voor het opwekken van een constante referen-tiespanning; middelen voor het leveren van een eerste spanning, bij > benadering evenredig met het verschil tussen genoemde referentiespanning en een voedingsspanning binnen een vast bereik van genoemde voedingsspanning; een eerste P-kanaal MOS transistor (52) voor het leveren van een constante stroom bij variatie van de voedingsspanning, welke eerste P-kanaal MOS transistor een poort heeft welke genoemde eerste spanning voert, een bron welke genoemde voedingsspanning voert en een afvoer; een tweede P-kanaal MOS transistors (54) met een bron verbonden met de afvoer van genoemde eerste P-kanaal MOS transistor, een poort welke een ingangssignaal voert, en een afvoer verbonden met een uitgangsaansluiting; en een eerste N-kanaal MOS transistors (58) waarvan een afvoer is verbonden met de afvoer van genoemde tweede P-kanaal MOS transistor, een poort welke genoemd ingangssignaal voert en een bron welke een referentiespanning voert.

2. Ingangsbuffertrap volgens conclusie 1, gekenmerkt door een tweede N-kanaal MOS transistor (56) met een afvoer en een bron respectievelijk verbonden met de afvoer en de bron van genoemde eerste N-kanaal MOS transistor, terwijl een poort genoemde eerste spanning voert.

3. Ingangsbuffertrap volgens conclusie 2, met het kenmerk, dat de kanaalafmeting van genoemde tweede N-kanaal MOS transistor kleiner is dan die van genoemde eerste en tweede P-kanaal MOS transistors en van genoemde eerste N-kanaal MOS transistor.

4. Ingangsbuffertrap volgens conclusie 1, met het kenmerk, dat genoemde middelen voor het leveren van de eerste spanning een derde P-kanaal MOS transistor omvatten met een poort welke genoemde referentiespanning voert, een bron welke de voedingsspanning voert en een afvoer waaraan genoemde eerste spanning wordt aangelegd, en een derde N-kanaal MOS transistor met een afvoer, verbonden met de afvoer van genoemde derde P-kanaal MOS transistor, een bron welke genoemde referentiespanning voert en een poort waaraan een eerste besturingssignaal wordt aangelegd.

5. Ingangsbuffertrap volgens conclusie 4, gekenmerkt door een vierde P-kanaal MOS transistor waarvan de bron is verbonden met de voedingsspanning, een afvoer genoemde eerste spanning voert, en een poort waaraan genoemd eerste besturingskanaal wordt aangelegd voor het UIT schakelen van genoemde eerste P-kanaal MOS transistor.

6. Ingangsbuffertrap volgens conclusie 5, met het kenmerk, dat genoemde middelen voor het opwekken van een constante referentiespanning een vijfde P-kanaal MOS transistor omvatten met een poort welke een signaal voert dat het geïnverteerde eerste besturingssignaal is, een afvoer verbonden met genoemde referentiespanning en een bron verbonden met de voedingsspanning.

7. Ingangsbuffertrap volgens conclusie 6, gekenmerkt door een vierde N-kanaal MOS transistor waarvan een poort en een afvoer genoemde eerste spanning voeren, en een vijfde N-kanaal MOS transistor met een afvoer verbonden met bron van genoemde vierde N-kanaal MOS transistor, een poort welke genoemd eerste besturingssignaal voert en een bron verbonden met genoemde referentiespanning.

8. Ingangsbuffertrap volgens conclusie 7, met het kenmerk, dat genoemde referentiespanning correspondeert met de aardspanning.