JP2006191353A - 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品 - Google Patents

Abstract

【課題】 出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品（パワーモジュール）を提供する。
【解決手段】 高周波の送信信号を増幅する電力増幅部（２１０）の後段に設けられ出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路（２２０）を、出力信号をそれぞれ検波可能な２つの検波回路で構成し、第１の検波回路（２２１）の出力に応じて第２の検波回路（２２２）のゲインを調整するゲイン調整手段（２２８）を設け、該ゲイン調整手段は第１の検波回路の出力が低い領域では第２の検波回路のゲインを高くして後段の検波感度が高くなるように制御するとともに、第１の検波回路の出力が高い領域では第２の検波回路のゲインを低くして後段の検波感度が低くなるように制御するように構成した。
【選択図】 図１

Description

本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路およびこれを搭載した電子部品に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路に利用して有効な技術に関する。

一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の信号を増幅する高周波電力増幅回路が組み込まれており、従来の無線通信装置には、ベースバンド回路もしくはマイクロプロセッサ等の制御回路から要求される送信レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路の出力レベルを検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、その出力レベルの検出は、従来は一般に、カプラやダイオード検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路として構成されることが多かった。そのため、従来の高周波電力増幅回路の出力電力検出方式は、高周波電力増幅回路や検波回路を搭載した電子部品としてのモジュールの小型化が困難であった。

さらに、近年の携帯電話機においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式で行ない８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅回路では、出力パワーアンプも各バンドに応じて設けられるため、その出力レベルを検出するカプラやダイオード検波回路も各バンドに応じてそれぞれ必要になるので、一層小型化が困難になる。

そこで、本出願人は、高周波の送信信号を増幅する電力増幅用トランジスタの入力信号を受け電力増幅用トランジスタに流れる電流に比例した電流を流す出力検出用トランジスタおよび該トランジスタの電流を転写するカレントミラー回路を設け、カレントミラー回路の転写先の電流を電圧に変換して出力レベルの検出信号とし、該検出信号とベースバンド回路から供給される出力レベル指示信号とを比較して入力電位差に応じた出力制御電圧Ｖapcを生成して電力増幅用トランジスタのバイアスを制御し、出力レベルの制御を行なう電流検出方式の無線通信システムに関する発明をなし、出願を行なった（特許文献２）。
特開２０００−１５１３１０号公報 国際公開ＷＯ２００４−０２３４６９号

本発明者等は、本出願人が開発した電流検出方式の高周波電力増幅回路における出力レベル指示信号Ｖrampと出力電力Ｐoutとの関係を検討した。その結果、出力レベルの高い領域における制御感度が最適になるように感度を設定すると出力レベルの低い領域における制御感度が低くて精度が劣化し、出力レベルの低い領域における制御感度が最適になるように感度を設定すると出力レベルの高い領域における制御感度が高すぎて出力レベルが高い領域で検波回路の出力が飽和してしまいパワー制御が行なえなくなることが明らかになった。そこで、電流検出回路に、その出力が入力に対してｎ乗根もしくは対数関数的に変化するような特性を持たせることにより上記課題を解決した発明をなし出願した（特開２００４−１４０５１８号）。

上記先願発明は、出力レベル指示信号Ｖrampと出力電力検出回路からの検出出力とに基づいて電力増幅器のゲインを制御する出力制御電圧Ｖapcを生成するシステムには有効な技術であった。ところが、近年のＧＳＭ方式等の携帯電話機においては、ＧＭＳＫ変調モードの他に、搬送波の位相成分と振幅成分を変調する３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調モードを有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれるモードを備え、モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。そして、このＥＤＧＥ方式のＰＳＫ変調を実現する技術として、位相変調を電力増幅器の前段で行ない振幅変調を電力増幅器で行なう方式（ポーラーループ方式）と、位相変調と振幅変調を電力増幅器の前段で行なう方式（Ｐｉｎ制御方式）とがある。

このうち、Ｐｉｎ制御方式では、出力レベルの制御も電力増幅器の前段で行ない、要求出力レベルが高いときは電力増幅器の入力信号の振幅を大きくし、要求出力レベルが低いときは電力増幅器の入力信号の振幅を小さくするように制御される。かかるＰｉｎ制御方式のシステムにおいて、出力レベルのフィードバック制御のための出力電力検出を上述の電流検出方式の検出回路で行なうと、前記先願（特開２００４−１４０５１８号）の技術を適用したとしても低出力レベルの領域における検出感度が低く、十分な検出電圧が得られないため、所望のパワー制御が行なえないという課題があることが明らかになった。

また、カプラからの信号を検波する低感度の検波回路と高感度の検波回路を並列に設けて２つの検波回路の検波出力を合成した信号を検出検波出力とするようにした発明も提案されている（例えば特開２００１−０１６１１６号）。しかしながら、このように低感度の検波回路と高感度の検波回路を並列に設けたものにおいては、２つの検波回路の出力の切り替わり点で段差や傾きの急激な変化が生じて滑らかな出力レベルの制御が行なえなくなり、送信スペクトラムが劣化するという課題がある。

本発明の目的は、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅用半導体集積回路およびそれを用いた電子部品（パワーモジュール）を提供することにある。

本発明の他の目的は、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、検波出力に段差や傾きの急激な変化が生じるのを防止して出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅用半導体集積回路およびそれを用いた電子部品（パワーモジュール）を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、高周波の送信信号を増幅する電力増幅器の後段に設けられ出力電力のフィードバック制御に必要な出力レベルの検出を行なう出力電力検出回路を、出力信号をそれぞれ検波可能な２つの検波回路で構成し、第１の検波回路の出力に応じて第２の検波回路のゲインを調整するゲイン調整手段を設け、該ゲイン調整手段は第１の検波回路の出力が低い領域では第２の検波回路のゲインを高くして後段の検波感度が高くなるように制御するとともに、第１の検波回路の出力が高い領域では第２の検波回路のゲインを低くして後段の検波感度が低くなるように制御するようにしたものである。

上記した手段によれば、出力レベルの低い領域における第２の検波回路の感度を高くすることができる一方、出力レベルが高い領域では第２の検波回路の感度が低く抑えられるため、出力レベルの高い領域で出力電力検出回路全体の感度が高くなり過ぎるのを回避して制御範囲全体に亘って最適な出力レベル検出信号を出力することができる。また、第１の検波回路の出力が第２の検波回路のバイアス電圧として与えられるため、検出出力の切り替わりが滑らかになる。しかも、上記した手段によれば、前述のＰｉｎ制御方式の無線通信システムに適用した場合にも出力レベルの低い領域における出力電力検出回路の感度を充分に向上させることができるようになる。

なお、第１の検波回路の出力に応じて第２の検波回路のゲインを調整するゲイン調整手段を積極的に設ける代わりに、第２の検波回路の入力トランジスタと出力段の電流−電圧変換用トランジスタのサイズ比を１：１からわざとずらすことにより、第２の検波回路のゲインを第１検波回路の出力に応じて変化させるように構成して、見かけ上前記ゲイン調整手段を設けたのと同様な動作をさせるように構成しても良い。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、出力レベルの低い領域における出力電力検出回路の検出感度を上げ、高精度で出力電力をフィードバック制御することができる高周波電力増幅用半導体集積回路およびそれを用いた電子部品（パワーモジュール）を実現することができる。

また、本発明に従うと、出力レベルを検出して出力電力のフィードバック制御を行なう無線通信システムにおいて、検波出力に段差や傾きの急激な変化が生じるのを防止して出力レベルの低い領域から高い領域まで比較的滑らかな出力レベル制御を行なうことができる高周波電力増幅用半導体集積回路およびそれを用いた電子部品（パワーモジュール）を実現することができる。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明の出力電力検出回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の実施例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。

この実施例のパワーモジュール２００は、入力高周波信号ＲＦinを増幅する増幅用ＦＥＴを含む高周波電力増幅部２１０と、該高周波電力増幅部２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の増幅用ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０とからなる。

特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。

バイアス回路２３０は、外部から供給される定電流Ｉcontを電圧に変換するダイオード接続のＭＯＳトランジスタＱ１０と、該トランジスタＱ１０とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ１１，Ｑ１２，Ｑ１３と、これらのトランジスタＱ１１，Ｑ１２，Ｑ１３とそれぞれ直列に接続されたダイオード接続のＭＯＳトランジスタＱｂ１，Ｑｂ２，Ｑｂ３とから構成され、Ｑ１１，Ｑ１２，Ｑ１３に転写された電流がＱｂ１，Ｑｂ２，Ｑｂ３により電圧に変換され、これがそれぞれ抵抗Ｒ１,Ｒ２，Ｒ３を介して前記増幅用ＦＥＴ２１１，２１２，２１３のゲートにバイアス電圧として印加される。

上記ＭＯＳトランジスタＱ１０とＱ１１，Ｑ１２，Ｑ１３は増幅用ＦＥＴ２１１〜２１３に応じてそれぞれ所定のサイズ比となるように設定され、これによって、外部から供給される定電流Ｉcontに比例したアイドル電流がＦＥＴ２１１〜２１３に流される。抵抗Ｒ１〜Ｒ３は、入力端子からの高周波信号の漏れによってバイアス用トランジスタＱｂ１〜Ｑｂ３の電流が変化しないように抑制する働きをする。各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれ電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｐｉｎとの間には、直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＲＦinがＦＥＴ２１１のゲート端子に入力される。

初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には直流カットの容量素子Ｃ２が、また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４１および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号ＲＦinの直流成分をカットし交流成分を増幅した信号ＲＦoutを出力する。

この実施例の出力電力検出回路２２０は、第１検波回路２２１、第２検波回路２２２、ゲイン調整手段２２８、バイアス生成回路２２４、従属接続のオペアンプを用いた減算回路２２６などから構成されている。第１検波回路２２１は、最終段の増幅用ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとを接続する出力線の途中に設けられたカプラ２４２を構成するマイクロストリップラインに一方の端子が接続された容量Ｃ５および該容量Ｃ５と直列に接続された容量Ｃ６と、該容量Ｃ６の他方の端子がゲートに接続された検波用ＭＯＳトランジスタＱ１、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４からなる。

第２検波回路２２２は、上記容量Ｃ５と直列に接続された容量Ｃ７と、該容量Ｃ７の他方の端子がゲートに接続された検波用ＭＯＳトランジスタＱ５、該トランジスタＱ５と直列に接続されたＰチャネルＭＯＳトランジスタＱ６、該トランジスタＱ６とカレントミラー接続されたＭＯＳトランジスタＱ７、該トランジスタＱ７と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ８からなる。

上記容量Ｃ５の容量値としては１０ｐＦ程度が、容量Ｃ６，Ｃ７の容量値としてはそれぞれ５ｐＦ程度が望ましい。容量Ｃ５を省略してカプラ２４２に容量Ｃ６，Ｃ７の一方の端子を直接接続するようにしても良い。

バイアス生成回路２２４は第１検波回路２２１の検波用ＭＯＳトランジスタＱ１に動作点としてのゲートバイアス電圧を与え、減算回路２２６は第２検波回路２２２の出力からバイアス生成回路２２４の出力を差し引いた電圧を出力する。

また、この実施例の出力電力検出回路２２０は、第１検波回路２２１の電流−電圧変換用ＭＯＳトランジスタＱ４により変換された電圧が抵抗Ｒ７を介して、第２検波回路２２２の検波用ＭＯＳトランジスタＱ５のゲート端子に動作点を与えるバイアス電圧として供給されるように構成されている。さらに、第１検波回路２２１の出力電圧がゲイン調整手段２２８に入力され、ゲイン調整手段２２８は第１検波回路２２１の出力電圧に応じた電流を出力して電流−電圧変換用トランジスタＱ８のドレイン端子に流し込むように構成されている。

ここで、第１検波回路２２１の出力電圧Ｖ２は、図２に示すように、出力電力Ｐoutの２乗に比例して変化するような電圧となる。そして、このような電圧がゲイン調整手段２２８に入力されることにより、ゲイン調整手段２２８は、図３に示すように、第１の検波回路２２１の出力電圧すなわち出力電力Ｐoutにほぼ比例して変化するような電流Ｉ１を生成して第２の検波回路２２２の出力段に流し込むように構成されている。これにより、出力レベルの低い領域における第２の検波回路２２２の感度を高くすることができる一方、出力レベルが高い領域では第２の検波回路２２２の感度が低く抑えられるため、出力レベルの高い領域で出力電力検出回路２２０全体の感度が高くなり過ぎるのを回避して制御範囲全体に亘って最適な出力レベル検出信号を出力することができる。

第１の検波回路２２１にバイアスを与えるバイアス生成回路２２４は、定電流源ＣＳ０と該定電流源ＣＳ０からの定電流Ｉｃを電圧に変換するダイオード接続のＭＯＳトランジスタＱ９と抵抗Ｒ６とから構成されている。定電流Ｉｃを流す上記定電流源ＣＳ０は、バンドギャップリファランス回路のような温度依存性の少ない定電圧を発生する定電圧回路と、生成された定電圧を電流に変換するトランジスタと、このトランジスタに流れる電流に比例した電流を流すカレントミラー回路などで構成することができる。定電流源ＣＳ０を内部回路として構成する代わりに、チップ外部から与えるように構成しても良い。また、定電流の代わりに、チップ外部から定電圧として与えるようにしても良い。定電圧として与える場合、図１の定電流源ＣＳ０の代わりに抵抗をトランジスタＱ９と直列に接続すれば良い。

本実施例では、第１検波回路２２１の検波用ＭＯＳトランジスタＱ１のゲートバイアス電圧の値として、該トランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量Ｃ６を介して入力される交流信号に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。

このトランジスタＱ１のドレイン電流がＱ２とＱ３のカレントミラー回路によりＱ３側に転写され、ダイオード接続のトランジスタＱ４によって電圧に変換される。ここで、ＭＯＳトランジスタＱ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比（例えば１：１）になるように設定されている。これにより、例えば製造バラツキでＭＯＳトランジスタＱ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じようにばらつく。その結果、特性ばらつきによる影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子にはＭＯＳトランジスタのばらつきの影響を受けない検波電圧が現われるようになる。第２検波回路２２２も同様である。

また、この実施例では、上記バイアス生成回路２２４で生成され検波用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧Ｖrefと同一の電圧が減算回路２２６に供給され、第２検波回路２２２の出力からバイアス電圧Ｖrefを差し引いたような電圧が減算回路２２６から出力される。これにより、減算回路２２６の出力は、バイアス生成回路２２４により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧ＶDETとなる。

減算回路２２６は、２つのオペアンプＡＭＰ１，ＡＭＰ２を備え、前段のオペアンプＡＭＰ１の出力が抵抗Ｒ１３を介して後段の反転入力端子に入力され、前段のオペアンプＡＭＰ１の非反転入力端子にバイアス生成回路２２４からのバイアス電圧Ｖrefが印加されるとともに、反転入力端子にはその出力電圧と所定の直流電圧Ｖdc（実施例ではＶoff）を抵抗Ｒ１１とＲ１２で抵抗分割した電圧が印加されている。また、後段のオペアンプＡＭＰ２の非反転入力端子には第２検波回路２２２の出力電圧Ｖdetが印加されるとともに、非反転入力端子にはその出力電圧と前段のオペアンプＡＭＰ１の出力電圧を抵抗Ｒ１３とＲ１４で抵抗分割した電圧が印加されている。

そして、この実施例の減算回路では、アンプＡＭＰ１の入力抵抗Ｒ１１とＡＭＰ２の帰還抵抗Ｒ１４は同一の抵抗値に、またアンプＡＭＰ１の帰還抵抗Ｒ１２とアンプＡＭＰ２の入力抵抗Ｒ１３は同一の抵抗値に設定される。ここで、抵抗Ｒ１１とＲ１４の抵抗値をｒ１、抵抗Ｒ１２とＲ１３の抵抗値をｒ２、２つのアンプの入力電圧ＶrefとＶdetの差をΔＶin（＝Ｖdet−Ｖref）、減算回路のゲインをＫｇとおくと、Ｋｇ＝（ｒ１＋ｒ２）／ｒ２であり、減算回路の出力ＶDETはＶDET≒Ｖdc＋Ｋｇ・ΔＶinで表わされる。本実施例の減算回路は、バイアス生成回路２２４からのバイアス電圧Ｖrefと第２検波回路２２２の出力電圧Ｖdetが、電源電圧変動や温度変化、素子の製造ばらつきで変化したとしても同じ方向へ変化するため、変動分が打ち消しあって変動の少ない検出出力ＶDETが得られるという利点がある。

また、本実施例の出力電力検出回路２２０は、減算回路２２６の前段のオペアンプＡＭＰ１に直流電圧ＶdcとしてオフセットＶoffを与える電圧源２２７が設けられており、減算回路２２６のアンプの反転入力端子の電位を若干低くするようにしている。これは、出力電力を制御するＡＰＣ回路（図１１参照）に出力レベル指示信号Ｖrampを供給するベースバンド回路の特性として出力レベルを「０」にしたい場合にも完全に０ＶのＶramp信号を出力することができない場合があり、そのような場合に出力電力検出回路２２０からＡＰＣ回路に供給される検出電圧ＶDETが０Ｖであると、ＡＰＣ回路から出力される制御電圧Ｖapcが０Ｖよりも高くなって出力電力Ｐoutがでてしまうおそれがあるためである。

なお、この実施例のパワーモジュール２００は、電力増幅部２１０の各素子（直流カットの容量素子Ｃ１〜Ｃ３を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子（容量Ｃ５を除く）が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成されている。そして、この半導体集積回路と、電力増幅部２１０の容量素子Ｃ１〜Ｃ３と、インピーダンス整合回路２４１、直流カットの容量素子Ｃ４、カプラ２４２と、出力電力検出回路２２０の容量Ｃ５とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。

このように、本実施例の出力電力検出方式を適用したパワーモジュールにおいては、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。また、図示しないが、この実施例の半導体集積回路には、出力電力検出回路２２０により検出された検出電圧ＶDETとベースバンド回路からの出力レベル指示信号Ｖrampとを比較して電位差に応じた制御信号Ｖrampを生成する誤差アンプ（ＡＰＣ回路）を設け、該誤差アンプで生成された制御信号Ｖrampをバイアス回路２３０に供給して高周波電力増幅部２１０のバイアス電圧Ｖｂ１〜Ｖｂ３を生成させるように構成することも可能である。

次に、本実施例の出力電力検出回路を適用した高周波電力増幅器の特性について説明する。
図４には、本実施例の高周波電力増幅器における出力電力Ｐoutと出力電力検出回路２２０の検波感度との関係が示されている。
図４において、実線Ａは実施例の出力電力検出回路２２０を適用した場合の出力電力Ｐoutと検波感度との関係を、破線Ｂは実施例の出力電力検出回路２２０の第１検波回路のみとした回路を用いた場合の出力電力Ｐoutと検波感度との関係を示したものである。図４より、本実施例を適用することによって、第１検波回路のみの場合に比べて出力電力Ｐoutのレベルの低い領域から高い領域まで出力電力検出回路２２０の検波感度が向上することが分かる。

上記のような特性を有する出力電力検出回路２２０より出力された検出電圧ＶDETがベースバンド回路などに供給されて、図１の高周波電力増幅部２１０に入力される送信信号の振幅が制御されることによって、第１検波回路２２１のみを使用するシステムに比べて、出力電力Ｐoutのレベルの低い領域から高い領域まで全体に亘って精度良く出力電力を制御することができるようになる。

図５はゲイン調整手段２２８の概略構成を、図６はその具体的な回路例を示す。
図５に示されているように、この実施例のゲイン調整手段２２８は、入力電圧すなわち前段の検波回路２２１の出力電圧を電流に変換する電圧−電流変換回路２８１と、変換された電流Ｉａを定電流源からの電流Ｉｂから減算する減算器２８２と、減算された電流をそれぞれＫ１倍とＫ２倍する増幅器２８３，２８４と、増幅器２８４の出力電流Ｉｅに定電流Ｉｆを加算する加算器２８５と、増幅器２８３の出力電流Ｉｄを加算器２８５の出力電流Ｉｇで制限をかけるリミッタ２８６とから構成されている。増幅器２８３，２８４は低パワー領域での感度を向上させるためのもので、そのゲインＫ１，Ｋ２は例えばＫ１＝３，Ｋ２＝１．５に設定される。増幅器２８４の出力電流Ｉｅに定電流Ｉｆを加算するのも、低パワー領域での感度を向上させるためで、その値Ｉｆは例えば０．１ｍＡに設定される。

図７（Ａ）および（Ｂ）には、ゲイン調整手段２２８内の各部に流れる電流Ｉａ，Ｉｂ，ＩｃとＩｄ，Ｉｇの特性が示されている。そして、図７のような電流Ｉｄ，Ｉｇがリミッタ２８６に供給されることによって、リミッタからは図３にＩ１で示すような特性を有するゲイン調整電流が出力され、図１の第２検波回路２２２のトランジスタＱ７からの電流Ｉ２に加算されてトランジスタＱ８に流されることによって、出力レベルの低い領域における出力電力検出回路２２０の検出感度を上げることができるようになっている。

図８は、出力電力検出回路の他の実施例を示す。
この実施例の出力電力検出回路２２０は、ゲイン調整手段２２８を設ける代わりに第２の検波回路２２２の出力段の電流−電圧変換用ＭＯＳトランジスタＱ８のサイズを調整して第２の検波回路２２２のゲインを調整するようにしたものである。

具体的には、第１の実施例の出力電力検出回路２２０の第２の検波回路２２２においては、ＭＯＳトランジスタＱ５とＱ８のサイズ比が１：１になるように設計されているものが、第２の実施例ではＭＯＳトランジスタＱ５とＱ８のサイズ比が１：１．２になるように設計されている。これにより、第１の実施例の出力電力検出回路２２０の検出出力ＶDETに近い特性の検出出力ＶDETを得ることができる。

この第２の実施例によれば、検出出力ＶDETの特性は第１の実施例に比べて若干劣るものの、ゲイン調整手段２２８を設ける必要がないため、第１の実施例の出力電力検出回路２２０に比べて回路の占有面積の増加を最小限に抑えることができるという利点がある。

さらに、本実施例における出力電力検出回路２２０を構成するＭＯＳトランジスタの好適なサイズを説明すると、第１検波回路２２１の検波用トランジスタＱ１と電流−電圧変換用トランジスタＱ４のサイズ比は１：１、カレントミラー用トランジスタＱ２とＱ３のサイズ比は１：１であり、検波用トランジスタＱ１とカレントミラー用トランジスタＱ２（Ｑ３）のサイズ比は１：１０である。

一方、第２検波回路２２２の検波用トランジスタＱ５と電流−電圧変換用トランジスタＱ８のサイズ比は前述したように１：１．２、カレントミラー用トランジスタＱ６とＱ７のサイズ比は１：１であり、検波用トランジスタＱ５とカレントミラー用トランジスタＱ６（Ｑ７）のサイズ比は１：１５である。また、第１検波回路２２１の検波用トランジスタＱ１と第２検波回路２２２の検波用トランジスタＱ５のサイズ比は１：１である。

本発明者らが行なったシミュレーションでは、各トランジスタのサイズを上記のように設計することにより、検波回路の出力が図９に実線Ａで示されているように、破線で挟まれた目標範囲内に収まる特性を有する出力電力検出回路２２０を実現できることが分かった。なお、図９において、符号Ｂで示されているのは検波回路を１段としたときの検波回路の検波出力、符号Ｃで示されているのは第２検波回路２２２のトランジスタＱ５とＱ８のサイズ比を１：１にした場合の第２検波回路の検波出力である。図９より、第２検波回路２２２のトランジスタＱ５とＱ８のサイズ比を１：１にした場合には、出力電力が１０ｄＢｍ近傍で検出感度が高くなり過ぎて目標範囲からはずれ、検波回路を１段とした場合には、出力電力が４ｄＢｍ以下で検出感度が低くなり過ぎて目標範囲からはずれことが分かる。

図１０は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
図１０において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変復調やＥＤＧＥモードのＰＳＫ変復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する半導体集積回路化された高周波信号処理回路（以下、ベースバンドＩＣと称する）１１０、受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２、送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。ロウノイズアンプＬＮＡ１，ＬＮＡ２は、ベースバンドＩＣ１１０に内蔵させることも可能である。

ベースバンドＩＣ１１０には、ＧＳＭとＤＣＳの送信信号をそれぞれアップンコンバートするミキサTx‐MIX1，Tx-MIX2、ＧＳＭとＤＣＳの受信信号をそれぞれダウンコンバートするミキサRx‐MIX1，Rx-MIX2、これらのミキサで送信信号や受信信号とミキシングされる発振信号を発生する発振器ＶＣＯ１〜ＶＣＯ４、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＡＣ２、これらのアンプの利得を制御して所望の振幅の信号を出力させる利得制御回路１１１が設けられている。

また、図１０において、２００はベースバンドＩＣ１１０から供給される高周波の送信信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。パワーモジュール２００には、ＧＳＭ用の高周波電力増幅回路２１０ａとＤＣＳ用の高周波電力増幅回路２１０ｂとが設けられている。

図１０に示されているように、この実施例では、ベースバンドＩＣ１１０から高周波電力増幅回路（以下、パワーアンプと称する）２１０ａ，２１０ｂのバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDと、定電流Ｉcontが供給され、バイアス回路２３０はこの制御信号ＶBANDと定電流Ｉcontに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。図１０におけるバイアス回路２３０は、図１のトランジスタＱ１０〜Ｑ１３のカレントミラー回路とバイアス用トランジスタＱｂ１〜Ｑｂ３からなる回路をＧＳＭ用とＤＣＳ用にそれぞれ備えるとともに、選択回路などを付加した回路である。

また、この実施例では、パワーモジュール２００内の出力電力検出回路２２０により出力された検出電圧ＶDETがベースバンドＩＣ１１０の利得制御回路１１１に供給され、利得制御回路１１１は出力検出電圧ＶDETと内部の出力レベル指示信号Ｖrampとを比較して可変利得アンプＧＣＡ１，ＧＣＡ２に対するパワー制御信号ＰＣＳを生成してそれらのゲインを制御し、これに応じてパワーアンプ２１０ａ，２１０ｂに入力される高周波信号の振幅が制御されるようになっている。

なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１０ａの出力電力とＤＣＳ側のパワーアンプ２１０ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっている。そのため、図１０には示されていないが、図１０の出力電力検出回路２２０には、図１に示されているような構成を有する検出回路がＧＳＭ用とＤＣＳ用にそれぞれ設けられており、制御信号ＶBANDに応じていずれか一方を選択的に動作状態にさせることができるように構成される。

図１１は、前記実施例の構成に加え誤差アンプ（ＡＰＣ回路）を内蔵した高周波電力増幅器を適用して有効なシステムの概略の構成を示す。特に制限されるものでないが、この応用システムもＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムとして構成されている。図１１において、図１０のシステムと同一の回路やデバイスには同一の符号を付して重複した説明は省略する。

図１１に示されているように、この実施例では、ベースバンドＩＣ１１０からバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDが供給され、バイアス回路２３０はこの制御信号ＶBANDに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。また、ベースバンドＩＣ１１０からパワーモジュール２００内のＡＰＣ回路（誤差アンプ）２５０へ出力レベル指示信号Ｖrampが供給され、ＡＰＣ回路（誤差アンプ）２５０は出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧ＶDETとを比較してバイアス回路２３０に対する出力制御信号Ｖapcを生成し、バイアス回路２３０は出力制御信号Ｖapcに応じてパワーアンプ２１０ａ，２１０ｂのゲインを制御し、これに応じてパワーアンプ２１０ａ，２１０ｂの出力電力が変化するように制御される。

なお、図１０および図１１のシステムにおいては、可変利得アンプＧＣＡ１，ＧＡＣ２の後段にミキサTx‐MIX1，Tx-MIX2が設けられているが、可変利得アンプＧＣＡ１，ＧＡＣ２の前段にミキサTx‐MIX1，Tx-MIX2を設けても良い。また、図１０および図１１には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号の基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例では、高周波電力増幅部の増幅用トランジスタ２１１〜２１３にＦＥＴを用いているが、増幅用トランジスタ２１１〜２１３は、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いることも可能である。また、前記実施例では、高周波電力増幅部の増幅段が３段の場合を示したが、増幅段は１段あるいは２段であっても良い。また、検波回路２２１，２２２を構成する電流−電圧変換用トランジスタＱ４，Ｑ８は抵抗素子であっても良い。

さらに、前記実施例では、高周波電力増幅部２１０を構成する増幅用ＦＥＴ２１１〜２１３のゲートバイアスを生成するバイアス回路２３０として、外部からの制御電流Ｉcontを受けてカレントミラー回路で増幅用ＦＥＴ２１１〜２１３にアイドル電流を流すように構成したものを示したが、バイアス回路２３０は外部から供給される制御電圧を抵抗で分圧してＦＥＴ２１１〜２１３のゲートバイアスを生成する抵抗分割回路により構成するようにしても良い。

また、前記実施例では、カプラ２４２により高周波電力増幅部２１０の出力の交流成分を取り出すように構成されているが、高周波電力増幅部２１０の出力線上に設けられているインピーダンス整合回路２４１を構成するマイクロストリップラインに一端が接続された容量素子により高周波電力増幅部２１０の出力の交流成分を取り出すように構成されている場合にも本発明を適用することができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波電力増幅回路およびパワーモジュールに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮを構成する高周波電力増幅回路およびパワーモジュールなどに利用することができる。

本発明を適用した高周波電力増幅回路とそれに用いられる出力電力検出回路の一実施例を示す回路構成図である。 実施例の出力電力検出回路における出力電力Ｐoutと第１検波回路の出力電圧Ｖ２との関係を示す特性図である。 実施例の出力電力検出回路における出力電力Ｐoutとゲイン調整手段の出力電流Ｉ１および第２検波回路内の電流Ｉ２，Ｉ３との関係を示す特性図である。 実施例の出力電力検出回路における出力電力Ｐoutと検波感度との関係および実施例の出力電力検出回路の第１検波回路のみとした回路を用いた場合の出力電力Ｐoutと検波感度との関係を示す特性図である。 実施例の出力電力検出回路を構成するゲイン調整手段の概略構成を示す回路構成図である。 ゲイン調整手段の具体的な回路例を示す回路図である。 （Ａ）および（Ｂ）は、ゲイン調整手段内の各部に流れる電流Ｉａ，Ｉｂ，ＩｃとＩｄ，Ｉｇの特性を示す特性図である。 出力電力検出回路の第２の実施例を示す回路構成図である。 第２の実施例の出力電力検出回路における出力電力Ｐoutと検波感度との関係（Ａ）および実施例の出力電力検出回路の第１検波回路のみとした回路を用いた場合の出力電力Ｐoutと検波感度との関係（Ｂ）並びに第２検波回路の入力トランジスタと電流−電圧変換用トランジスタのサイズ比を１：１とした場合の出力電力Ｐoutと検波感度との関係（Ｃ）を示す特性図である。 本発明に係る高周波電力増幅回路（パワーモジュール）を適用して好適な無線通信システムの一例の概略構成を示すブロック図である。 本発明の高周波電力増幅回路を適用して好適な他の無線通信システムの構成例を示すブロック図である。

符号の説明

１００ ＲＦモジュール
１１０ ベースバンド回路（ＩＣ）
２００ パワーモジュール
２１０ 高周波電力増幅部
２２０ 出力電力検出回路
２２１ 第１の検波回路
２２２ 第２の検波回路
２２４ バイアス生成部
２２６ 減算回路
２２８ ゲイン調整回路
２３０ バイアス回路
２４１ インピーダンス整合回路
２４２ カプラ
３００ フロントエンド・モジュール
ＡＮＴ 送受信用アンテナ
ＬＰＦ ロウパスフィルタ
ＬＮＡ ロウノイズ・アンプ
ＧＣＡ 可変利得アンプ

Claims (5)

1. 高周波の送信信号を増幅する電力増幅回路と、該電力増幅回路の出力を検波して該出力に応じた電圧を生成する第１検波回路と、前記第１検波回路の出力電圧によりバイアスされ前記電力増幅回路の出力を検波する第２検波回路と、前記第１検波回路の出力に応じて前記第２検波回路のゲインを調整するゲイン調整手段とを備え、該ゲイン調整手段は前記第１検波回路の出力が低い領域では第２検波回路のゲインを高くし前記第１検波回路の出力が高い領域では第２検波回路のゲインを低くするような電流を出力することを特徴とする高周波電力増幅用半導体集積回路。
2. 前記第１検波回路および前記第２検波回路は、それぞれ前記電力増幅回路の出力の交流成分を制御端子に受ける第１トランジスタと、該第１トランジスタと直列形態に接続された第２トランジスタと、該第２トランジスタとカレントミラー回路を構成する第３トランジスタと、該第３トランジスタに流れる電流を電圧に変換して出力する電流−電圧変換手段とを備え、前記ゲイン調整手段は前記第１検波回路の出力に応じて前記第２検波回路に流し込む電流を変化させることを特徴とする請求項１に記載の高周波電力増幅用半導体集積回路。
3. 前記第１検波回路の前記第１トランジスタに動作点を与えるバイアス手段と、前記第２検波回路の出力から前記バイアス手段の出力を差し引いた電圧を検出電圧として出力する減算回路と、を備えることを特徴とする請求項２に記載の高周波電力増幅用半導体集積回路。
4. 高周波の送信信号を増幅する電力増幅回路と、該電力増幅回路の出力を検波して該出力に応じた電圧を生成する第１検波回路と、前記第１検波回路の出力電圧によりバイアスされ前記電力増幅回路の出力を検波する第２検波回路と備え、
   前記第１検波回路および前記第２検波回路は、それぞれ前記電力増幅回路の出力の交流成分を制御端子に受ける第１トランジスタと、該第１トランジスタと直列形態に接続された第２トランジスタと、該第２トランジスタとカレントミラー回路を構成する第３トランジスタと、該第３トランジスタに流れる電流を電圧に変換して出力する電流−電圧変換用第４トランジスタとを備え、前記第１検波回路および前記第２検波回路の第２トランジスタと第３トランジスタは同一サイズであり、前記第１検波回路の第１トランジスタと第４トランジスタは同一サイズ、前記第１検波回路の第１トランジスタと前記第２検波回路の第１トランジスタは同一サイズ、前記第２検波回路の第４トランジスタは第１トランジスタよりもサイズが大きく設定されていることを特徴とする高周波電力増幅用半導体集積回路。
5. 請求項１〜４のいずれかに記載の高周波電力増幅用半導体集積回路と、前記電力増幅回路の出力線上に設けられ前記電力増幅回路の出力の交流成分を抽出する交流成分抽出手段とが１つの絶縁基板に実装されてなることを特徴とする高周波電力増幅用電子部品。

Images