CN1841922B - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1841922B
CN1841922B CN2006100683441A CN200610068344A CN1841922B CN 1841922 B CN1841922 B CN 1841922B CN 2006100683441 A CN2006100683441 A CN 2006100683441A CN 200610068344 A CN200610068344 A CN 200610068344A CN 1841922 B CN1841922 B CN 1841922B
Authority
CN
China
Prior art keywords
transistor
pair transistor
circuit
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100683441A
Other languages
English (en)
Other versions
CN1841922A (zh
Inventor
吉崎保展
和久田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1841922A publication Critical patent/CN1841922A/zh
Application granted granted Critical
Publication of CN1841922B publication Critical patent/CN1841922B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

提供了一种通信半导体集成电路(RF IC)，其中，将用来对接收信号进行降频的混频电路的输出侧上的滤波器中包含的电容元件的电容减小，而不要求改变滤波器的截止频率，从而使得容易在芯片上制作元件并减少了所需外部元件的数目。吉尔伯特单元电路被用作混频电路，为了降频，此混频电路对接收信号和局部振荡信号进行合成。用来从输出中清除不希望有的电波的低通滤波器由上级差分晶体管的负载电阻器和提供在各差分输出端子之间的电容元件构成。负载电阻器的电阻被增大，并提供了用来将电流施加到上级差分晶体管的发射极或集电极的电流电路，使得可将能补偿因负载电阻增大而引起的电流量减小的电流从电流电路被施加到下级差分晶体管。

Description

半导体集成电路
技术领域
本发明涉及到一种技术，此技术能够在IC芯片上制作待要提供在直接降频转换混频器输出侧上的降低了电容的滤波器，为了转换频率，此混频器对接收信号和规定频率的振荡器信号进行合成。更确切地说，本发明涉及到一种技术，此技术能够被有效地应用于例如用来处理射频信号的半导体集成电路(射频IC)。
背景技术
在诸如便携式电话之类的射频通信系统中，采用了内置有混频器的射频IC(RF IC)，为了转换频率，此混频器对接收信号和规定频率的振荡器振信号进行合成。常规提出的便携式电话包括能够处理二个频带的信号的双频带便携电话，例如925-960MHz GSM(全球移动通信系统)以及1805-1880MHz DCS(数字蜂窝系统)。近年来，对于三频带便携电话也存在着需求，除了GSM和DCS的信号之外，三频带便携电话还能够处理例如1930-1990MHz PCS(个人通信系统)的信号。据信将来还会需要与更多频带兼容的便携电话。
从减少元件数目的观点看，作为用于与多个频带兼容的便携电话的RF IC来说，直接转换型是有效的。为了频率转换而合成接收信号和规定频率的振荡器信号的混频器的输出，包含其频率等于二个信号的频率差的信号分量以及其它频率的信号分量。在包括混频器的接收电路中，用来清除不希望有的电波和相邻信道的信号的低通滤波器，被提供在混频器的输出侧上。
直接转换混频器的输出信号被要求具有几百kHz的频率。因此，提供在混频器输出侧上的低通滤波器的截止频率被要求是几百kHz。为了实现这一截止频率，必须采用电容非常大，亦即1000pF或以上的电容元件。通常利用外部电容元件来满足这种要求。在日本未经审查的专利公开No.2004-104040中，描述了一种技术，其中，外部元件被用作包括在待要提供在吉尔伯特单元混频器输出侧上的低通滤波器中的电容元件。
采用外部元件作为包含在上述低通滤波器中的电容元件，导致了元件数目增大。RF IC包括二个混频器，一个混频器用来解调I信号，此I信号是与基波相位相同的分量，而另一个混频器用来解调Q信号，此Q信号是正交于基波的分量。低通滤波器被置于各混频器的下游。因此，二个混频器要求二个外部电容元件。这就增大了所需元件的总数。此外，为了将二个外部电容元件连接到RF IC，要求总共4个外部端子。这导致芯片尺寸更大，致使无法将芯片做得更小。
从减少元件数目的观点看，本发明的发明人考虑了一种用来构造待要安置在混频器输出侧上的低通滤波器的技术。在此技术中，电容元件被连接在混频器的差分输出端子之间，包括在滤波器中的电容元件和负载电阻器构成了滤波器，且电容元件被内置于芯片中。
但如上所述，提供在直接转换混频器输出侧上的低通滤波器要求具有几百kHz的截止频率。为了实现这种截止频率，必须采用电容非常大，亦即1000pF或以上的电容元件。当电容如此大的电容元件被形成在芯片上时，就要占据很大的芯片面积。因此，内置有这种电容元件的RF IC就变得比采用外部电容元件的等效IC芯片更大。
低通滤波器的截止频率由方程fc＝1/(2×π×C×2R)表示。从此方程可知，增大包括在滤波器中的电阻器的电阻使得有可能减小滤波器的电容。但增大包括在混频器中的电阻器的电阻而不改变通过混频器的电流量，降低了混频器输出的偏置点(DC电平)，使混频器输出饱和，或下游高增益放大电路的动态范围变窄。
如稍后所述，RF IC具有安置在混频器下游并由多个连接成多级结构的可变增益放大器构成的高增益放大电路。当混频器输出的偏置点降低时，就必须相应地调整高增益放大电路的DC输入电平。对设计进行这种改变是非常麻烦的。
为了防止混频器输出的偏置点发生降低，可以考虑降低施加到混频器的电流，降低的电流量对应于混频器负载电阻的增大。然而，增大负载电阻和降低电流就降低了施加到混频器下级差分晶体管的电流。结果就有可能变得无法达到所希望的噪声特性或所希望的信号畸变特性。
发明内容
本发明的目的是提供一种通信半导体集成电路(RF IC)，其中，降低了在提供于用来对接收信号进行降频的混频电路的输出侧上的滤波器中包括的电容元件的电容，而不改变滤波器的截止频率，从而使得容易在IC芯片上制作元件并减少所需外部元件的数目。
本发明的另一目的是提供一种通信半导体集成电路(RF IC)，其中，能够降低在用来对接收信号进行降频的混频电路的输出侧上的滤波器中包括的电容元件的电容，而不损害混频电路和下游放大电路的特性，不大幅度增大芯片尺寸，且不改变滤波器的截止频率。
参照附图从下列描述中，本发明的上述和其它目的和新颖特点将变得明显。
下面是本申请公开的代表性发明的概况。
根据本发明，吉尔伯特单元电路被用作混频电路，此混频电路为了降频而对接收信号和局部振荡器信号进行合成，且用来从输出信号清除不希望有的电波的低通滤波器由上级差分晶体管的负载电阻器和连接在差分输出端子之间的电容元件构成。在此结构中，负载电阻器的电阻被增大，且利用所提供的用来将电流施加到上级差分晶体管的发射极或集电极的电流电路，其电流量对应于负载电阻器的电阻增大的电流，被施加到下级差分晶体管。
根据上述设置，借助于增大负载电阻器的电阻，能够减小提供在混频电路输出侧上的滤波器的电容，而不改变滤波器的截止频率。结果就变得更容易在IC芯片上制作电容元件。而且，由于用来补偿因负载电阻器电阻的增大而引起的电流减小的电流能够被施加到下级差分晶体管，故电容元件能够被做得更小而不损害混频电路和下游放大电路的特性。以这种方式，待要包括在混频电路输出侧上的滤波器中的电容元件就能够被制作在芯片上，而不大幅度增大芯片尺寸。
用于施加电流的电流电路的阻抗比电流所施加到的节点的阻抗适当地更高是可取的。这是为了防止输入信号泄漏到用于施加电流的电流电路中。采用MOSFET的电流镜电路是具有高阻抗的电流电路的一个例子。
本申请公开的代表性发明具有下面简述的有利效果。
根据本发明，能够减小包括在提供于用来对接收信号进行降频的混频电路输出侧上的滤波器中的电容元件的电容，从而使得容易在芯片上制作元件。在芯片上制作电容元件减少了系统部件的数目，使系统能够被做得更小。而且，当电容元件被制作在芯片上时，就不再需要用来连接外部电容元件的端子，就没有必要执行焊丝键合操作。结果就能够降低生产成本，并能够降低寄生信号的产生，此寄生信号的产生可归咎于经由键合焊丝或引线框所捕获的射频(RF)信号。根据本发明，待要包括在提供于混频电路输出侧上的滤波器中的电容元件能够被制作在芯片上，而不损害混频电路和下游放大器的特性，且不要求大幅度增大芯片尺寸。
附图说明
图1是方框图，示出了根据本发明的一种示例性半导体集成电路器件(RF IC)以及采用它的一种示例性射频通信系统。
图2是电路图，示出了根据本发明的包括在RF IC接收电路中的混频电路的第一实施方案。
图3是电路图，示出了第一实施方案的混频电路的更具体的结构。
图4是电路图，示出了根据本发明的包括在RF IC接收电路中的混频电路的第二实施方案。
图5是电路图，示出了根据本发明的包括在RF IC接收电路中的混频电路的第三实施方案。
图6是电路图，示出了上级差分晶体管Q21和Q24被开通的图5所示实施方案的混频电路的等效电路。
图7是电路图，示出了图6所示等效电路的左半部分。
图8是电路图，示出了图7所示电路的AC等效电路。
具体实施方式
下面参照附图来描述本发明的实施方案。
图1示出了根据本发明的一种示例性通信半导体集成电路器件(RF IC)以及采用它的一种示例性射频通信系统。
如图1所示，此系统包括用来发射和接收信号波的天线400、用来在发射和接收之间进行转换的开关410、各包括用来从接收信号清除不希望有的电波的SAW滤波器的RF滤波器420a-420d、用来放大发射信号的RF功率放大电路(功率模块)430、用来解调接收信号和解调发射信号的RF IC 200、以及执行诸如将发射音频和数据信号转换成I和Q信号并将接受的和解调的I和Q信号转换成音频和数据信号之类的基带处理且发射用来控制RF IC 200的信号的基带电路300。虽然不受特殊的限制，但RF IC 200和基带电路300各由形成在分立半导体芯片上的半导体集成电路构成。
广义地说，RF IC 200由下列电路构成：接收电路RXC；发射电路TXC；以及包括有共用于RXC和TXC的电路的控制电路CTC，例如接收电路RXC和发射电路TXC之外的控制电路和时钟发生电路。混频电路212a和212b是本发明的讨论对象，被提供在接收电路RXC中。它们将RF接收信号和在分频移相电路211中对来自RFVCO262的局部振荡信号进行分频移相后所生成的正交信号进行合成，然后对合成的信号进行降频和正交解调，从而产生接收基带I和Q信号。根据本实施方案的接收电路RXC采用了直接转换系统，其中，接收信号被直接降频成基带频率的信号。
首先来描述接收器侧上的混频电路212a和212b以及下游低通滤波器；稍后来详细描述RF IC 200。图2示出了包括混频电路212a和212b之一的电路以及下游低通滤波器的具体例子。I信号侧上的混频电路212a和Q信号侧上的混频电路212b具有完全相同的结构。因此仅仅示出了混频电路之一。
如图2所示，本实施方案的混频电路是由差分电路构成的，此差分电路被称为吉尔伯特单元，且其中上级差分倍增部被垂直层叠在下级差分输入部上。混频电路的下级差分输入部由成对的具有共接发射极的输入差分晶体管Q11和Q12、分别连接在晶体管Q11与地之间以及晶体管Q12与地之间的发射极电阻器Re1和Re2、以及连接在晶体管Q11和晶体管Q12之间的电阻器Re3构成。用来提供输入RF信号RX和/RX的工作点(幅度中心电位)的偏置电压源Vbias，经由电阻器Ri1和Ri2被连接到输入差分晶体管Q11和Q12的基极端子。
根据本实施方案的混频电路的上级倍增部由连接到具有共接发射极的成对下级差分晶体管Q11和Q12中的晶体管Q11的集电极的成对差分晶体管Q21和Q22以及连接到晶体管Q12的集电极的成对差分晶体管Q23和Q24构成。
上级差分晶体管Q21和Q23的集电极被互连。它们经由连接作为负载电阻的集电极电阻器Rc1被连接到电源电压Vcc(例如2.8V)。上级差分晶体管Q22和Q24的集电极被互连。它们经由集电极电阻器Rc2被连接到电源电压Vcc。此电路的增益决定于发射极电阻器Re1、Re2、Re3的复合电阻和集电极电阻器Rc1和Rc2的电阻之间的电阻比率。而且，在根据本实施方案的混频电路中，成对晶体管Q21和Q23的公共集电极以及成对晶体管Q22和Q24的公共集电极分别提供了输出节点OUT1和OUT2。与集电极电阻器Rc1和Rc2一起构成低通滤波器的电容器C1，被连接在输出节点OUT1与OUT2之间。
由上游低噪声放大器放大了的接收信号RX作为彼此相位偏离180度的差分信号RX和/RX，被分别输入到输入差分晶体管Q11和Q12的基极端子。包括在上级倍增部中的发射极连接的差分晶体管Q21和Q22的公共发射极，被连接到下级输入差分晶体管Q11的集电极。同样，包括在上级倍增部中的发射极连接的差分晶体管Q23和Q24的公共发射极，被连接到下级输入差分晶体管Q12的集电极。在这种结构中，输入到下级差分输入部的接收信号作为电流信号，被输入到包括在上级倍增部中的晶体管Q21-Q24的发射极。
来自分频移相电路211的RF振荡信号φRF1(或φRF2)，被输入到上级差分晶体管Q21和Q24的基极端子。振荡信号/φRF1(或/φRF2)是与φRF1相位偏离180度的φRF1的反相，被输入到上级差分晶体管Q22和Q23的基极端子。φRF2是90度相位偏离于φRF1的振荡信号。/φRF2是270度相位偏离于φRF1的振荡信号。
分别被输入到包括在下级差分输入部中的晶体管Q11和Q12的基极端子的接收信号RX和/RX，分别被乘以RF振荡信号φRF1和/φRF1。具有频率分量等于上述各乘法所得到的二个乘积之间的频率差的I信号以及相位偏离于I信号180度的/I信号，分别从输出节点OUT1和OUT2被输出。在另一混频电路中，接收信号RX和/RX分别被乘以RF振荡信号φRF2和/φRF2。具有频率分量等于上述各乘法所得到的二个乘积之间的频率差的Q信号以及相位偏离于Q信号180度的/Q信号，被输出。
在根据本实施方案的混频电路中，提供了电流源CS1和CS2，分别用来将电流施加到晶体管Q21和Q23的集电极以及晶体管Q22和Q24的集电极。上级差分晶体管Q21和Q23以及上级差分晶体管Q22和Q24的集电极电阻器Rc1和Rc2，分别各由其电阻比不采用电流源CS1和CS2时的电阻更大的元件构成。换言之，分别将电流施加到上级差分晶体管Q21和Q23的公共集电极以及上级差分晶体管Q22和Q24的公共集电极的电流源CS1和CS2，被提供来补偿可归咎于采用大电阻元件所造成的电流减小。包括在连接于输出端子OUT1与OUT2之间的低通滤波器中的电容器C1，由其电容比不采用电流源CS1和CS2时的电容更大的元件构成。
下面用具体的数字来描述上述设置。假设其中设计不包括电流源CS1和CS2的混频电路来使2mA的电流施加到各具有450欧姆的电阻的各个集电极电阻器Rc1和Rc2的情况。若电流源CS1和CS2被包括在各个电流源待要施加的电流被设定为1mA的混频电路中，且若要被改变的集电极电阻器Rc1和Rc2的电阻不改变施加到各个下级差分晶体管Q11和Q12的电流，则要求施加到各个集电极电阻器Rc1和Rc2的电流为1mA，亦即2mA的一半。因此，各个集电极电阻器Rc1和Rc2的电阻能够被提高2倍，达到900欧姆。
低通滤波器的截止频率由方程fc＝1/(2×π×C×2R)表示。在此方程中，正常应该表示为“R”的电阻，被表示为“2R”。这是因为根据本实施方案的电路具有差分结构。此方程表明，包括在低通滤波器中的各个集电极电阻器Rc1和Rc2的电阻的加倍使得有可能将连接在输出节点OUT1与OUT2之间的电容器C1的电容减半。在本例子中，若连接在输出节点OUT1与OUT2之间的电容器C1的电容为1000pF且不提供电流源CS1和CS2，则借助于提供电流源CS1和CS2，电容能够被减半到500pF。
为了在本发明人采用的工艺中用MIM(金属-绝缘体-金属)来实现1000pF的电容，要求MIM电容器具有大约0.3平方毫米的面积。这种MIM电容器若形成在3.5mm×3.5mm的半导体芯片上，就占据了几乎2.5％的芯片面积。当对电容的要求被降低一半，从1000pF降低到500pF时，就能够在大约1.2％的芯片面积内形成此电容器。由于采用芯片上电容器能够将所需外部端子的数目减少到1/4，故为了能够在芯片上形成500pF的电容器而要求的芯片面积增大，能够被保持在1％或以下。
通过使构成滤波器的电容器的电容减半，导致了更大的电阻值和更大的构成元件(MOSFET)数目。但由于电阻器和晶体管比电容器更小，故即使因减少电容器的电容而导致电阻值和构成元件数目增大，相对的芯片面积的增大量也并不大。因为可以将差分电阻器和构成元件制作在芯片上的空余空间内，半导体芯片几乎可以无须增大芯片尺寸。
而且，根据本实施方案，各个集电极电阻器Rc1和Rc2的电阻被加倍，且通过各个集电极电阻器Rc1和Rc2的电流被减半。因此，集电极电阻器Rc1和Rc2处的电压降不改变。因此，不发生混频器输出偏置点(DC电平)降低而引起混频器输出饱和或下游高增益放大电路的动态范围变窄的情况。即使各个集电极电阻器Rc1和Rc2的电阻被加倍，且通过各个集电极电阻器的电流量被减半，借助于提供电流源CS1和CS2，通过各个下级差分晶体管Q11和Q12的电流量也保持不变。因此不必改变发射极电阻器Re1、Re2、Re3的电阻值。
另一优点在于，不出现由于改变发射极电阻或降低电流量而引起的无法得到所希望的噪声特性或信噪特性的问题。换言之，吉尔伯特单元电路的增益决定于上级集电极电阻器Rc1和Rc2的复合电阻与发射极电阻器Re1、Re2、Re3的复合电阻之间的比率以及通过这些电阻器的电流量。因此，为了增大集电极电阻器Rc1和Rc2的电阻而不影响混频电路的增益，就必须增大发射极电阻器Re1、Re2、Re3的电阻。但增大发射极电阻器的电阻由于使发射极电阻器本身的热噪声能够增大从而损害混频电路的噪声特性，而引起了问题。根据本实施方案，即使当集电极电阻器Rc1和Rc2的电阻被增大时，通过混频电路下级的电流量也不改变，致使不必改变发射极电阻器的电阻。于是能够避免上述问题。
图3示出了图2所示实施方案的混频电路构造的更具体的一个例子。
在此例子中，包括p沟道金属氧化物半导体场效应晶体管(以下称为PMOSFET)的电流镜电路被用作电流源CS1和CS2。电流镜电路是由其中栅和漏极被耦合的二极管连接的PMOSFET Q1、与PMOSFET Q1串联的双极晶体管Q4、双极晶体管Q4的发射极电阻器R4、以及与PMOSFET Q1共用公共栅的PMOSFET Q2和Q3构成的。PMOSFET Q2和Q3是尺寸相同的元件。PMOSFET Q2和Q3的漏极端子分别被连接到上级差分晶体管Q22和Q24的公共集电极以及上级差分晶体管Q21和Q23的公共集电极。
恒定电压Vc被施加到双极晶体管Q4的基极端子，致使双极晶体管Q4用作恒定电流源。恒定电流源的电流Ic被施加到PMOSFETQ1。由于PMOSFET Q1以及PMOSFET Q2和Q3构成电流镜结构，故通过PMOSFET Q1的电流的N倍电流被施加到PMOSFET Q2和Q3，“N”表示PMOSFET Q1与各个PMOSFET Q2和Q3之间的尺寸比率。例如，在恒定电流源的电流Ic为0.5mA且晶体管尺寸比率为1∶2的情况下，使1mA的电流通过各个PMOSFET Q2和Q3。然后，通过PMOSFET Q2和Q3的电流被分别施加到上级差分晶体管Q22和Q24的公共集电极以及上级差分晶体管Q21和Q23的公共集电极。
在图3所示的结构中，包括PMOSFET的电流镜电路被用来施加电流。在此结构中，各个PMOSFET具有几兆欧姆的阻抗，分别与上级差分晶体管Q21和Q23以及上级差分晶体管Q22和Q24的各个集电极电阻器Rc1和Rc2的几百欧姆的电阻相比，这是足够高的，致使当用PMOSFET来施加电流时，不会引起电路方面的问题。
图4示出了根据第二实施方案的混频电路结构的一个例子。
包括PMOSFET的电流镜电路被用作电流源CS1和CS2。包括在电流镜电路中的PMOSFET Q2和Q3的漏极端子分别被连接到混频电路的下级差分晶体管Q12和Q11的集电极，致使电流从PMOSFETQ2和Q3被直接施加到下级差分晶体管Q12和Q11。由于包括在电流镜电路中的PMOSFET的阻抗恰当地高于下级差分晶体管Q12和Q11的集电极连接节点的阻抗，故采用这种结构不会引起电路方面的问题。
图5示出了根据第三实施方案的混频电路结构的一个例子。
在此实施方案中，分别连接在电源端子与下级差分晶体管Q11和Q12的集电极之间的电阻器R1和R2，被用作施加电流的电流源CS1和CS2。电阻器R1和R2的适当电阻范围从几百欧姆到几千欧姆。当各具有范围为几百欧姆到几千欧姆的电阻的电阻器R1和R2分别被连接在电源端子与下级差分晶体管Q11和Q12的集电极之间时，电阻器R1和R2的阻抗高于下级差分晶体管Q11和Q12的集电极连接节点的阻抗，致使不会引起电路方面的问题。
当PMOSFET被用于混频电路时，它们产生比电阻器更高的噪声。因此，就噪声特性而言，采用电阻器而不包括PMOSFET的根据本发明的混频电路比其中采用PMOSFET的混频电路更好。然而，与其中采用电阻器而不包括PMOSFET的图5所示的实施方案相比，其中采用PMOSFET的图4所示的实施方案的电流源阻抗更高。就信号电流的损失而论，图4所示的实施方案能够达到比图5所示实施方案更好的结果。但图5所示的实施方案不引起任何明显的问题。下面将参照图6-8来解释其理由。
基于图5所示的其中电阻器R1和R2被用作电流源的混频电路结构，电阻器R1和R2所引起的信号电流的损失将如下被检验。图6示出了上级差分晶体管Q21和Q24被开通的图5所示电路的等效电路。注意具有对称结构的图6所示电路的左半部，如图7所示那样可知，左半部电路的上级晶体管Q21以其基极接地而工作，而下级晶体管Q11以其具有电阻RE的发射极接地而工作。图8示出了图7所示电路的AC等效电路。下级晶体管Q11的发射极电阻为几十欧姆，致使小于各个电阻器R1和R2的范围从几百欧姆到几千欧姆的电阻。
从发射极侧看的图7所示基极接地的晶体管Q21的阻抗，在图8中用“re”来表示。由输入电压Vin产生的信号电流gm1×v1被分成“re”和电流源等效电阻Rinj。在Rinj侧上流动的电流是损耗电流Iloss。损耗电流比率被给定为re/(Rinj+re)。从发射极侧看的基极接地的晶体管Q21的阻抗“re”由下列方程给定：
re＝α/gm＝(1/gm)×β/(1+β)
其中，β＝hfe＝250，基极接地的晶体管的集电极电流是1mA，基极电压是26mV，gm是1mA/26mV。因此，基于上述方程：
re＝26×250/(1+250)＝25.9欧姆。
因此，在等效电阻Rinj为1.8千欧姆的情况下，损耗电流Iloss被计算如下：
Iloss＝re/(Rinj+re)＝25.9/(1800+25.9)＝0.0142.
于是可知仅仅是总信号电流gm1×v1的1.4％的损耗电流，是非常小的。
最后来详细描述图1所示例子中的RF IC 200。图1所示例子中的RF IC 200被构造成能够调制和解调4个频带，亦即GSM850、GSM900、DCS1800、以及PCS1900中的信号。系统的信号接收部分配备有相应的滤波器，亦即通过GSM频带的接收信号的滤波器420a和420b、通过DCS1800频带的接收信号的滤波器420c、以及通过PCS1900频带的接收信号的滤波器420d。
接收电路RXC包括用来放大GSM、DCS、PCS频带的接收信号的低噪声放大器210a、210b、210c、210d；借助于对稍后要描述的RF振荡电路(RFVCO)262所产生的局部振荡信号φRF进行分频而产生相位彼此偏离90度的正交信号的分频移相电路211；如前面各实施方案那样构造，且借助于将被低噪声放大器210a、210b、210c、210d放大了的接收信号与分频移相电路211所产生的正交信号进行混合而对被低噪声放大器210a、210b、210c、210d放大了的接收信号进行调制和解调的混频器212a和212b；对解调的I和Q信号进行放大，然后将I和Q信号输出到基带电路300的高增益放大部220A和220B；以及控制高增益放大部220A和220B中的放大器增益并消除输入DC偏离的增益控制和校准电路213。
高增益放大部220A具有这样的结构，其中，多个增益控制放大器PGA11、PGA12、PGA13、以及多个低通滤波器LPF11、LPF12、LPF13被交替地与连接在末级处的放大器AMP1串联连接。高增益放大部220A对解调了的I信号进行放大，并将其输出到基带电路300。同样，高增益放大部220B具有这样的结构，其中，多个增益控制放大器PGA21、PGA22、PGA23、以及多个低通滤波器LPF21、LPF22、LPF23被交替地与连接在末级处的放大器AMP2串联连接。高增益放大部220B对解调了的Q信号进行放大，并将其输出到基带电路300。
增益控制和校准电路213包括：对应于增益控制放大器PGA11-PGA13和PGA21-PGA23，并以其输入端子短路而将其输出电位差转换成数字信号的AD转换电路(ADC)；各基于相应AD转换电路形成的转换结果而产生输入偏离电压，以便将相应的一个增益控制放大器PGA11-PGA13和PGA21-PGA23的输出DC偏离降低为0，且各将产生的输入偏离电压施加到相应增益控制放大器的差分输入端的DA转换电路(DAC)；以及控制AD转换电路(ADC)和DA转换电路(DAC)，使之执行校准的控制电路。
控制电路CTC包括：控制整个芯片的控制逻辑260；产生参考振荡器信号φref的参考振荡电路(DCXO)261；RF振荡电路(RFVCO)262，它是用来产生用于频率转换的RF振荡器信号φRF的局部振荡电路；与RF振荡电路(RFVCO)一起构成PLL电路的RF合成器263；借助于对RFVCO 262产生的振荡信号φRF进行分频，而产生对发射信号进行调制和首次升频所需的中频信号φIF的分频电路264；借助于对振荡信号φRF进行分频，而产生发射PLL电路反馈信号频率调制所需的信号的分频电路265；以及模式转换开关SW1和SW2。
开关SW1和SW2可以在基于GSM系统来发射和接收信号的GSM模式与基于DCS或PCS系统来发射和接收信号的DCS/PCS模式之间改变其连接方式，以便为待要通信的信号选择分频比率。这些开关受来自控制逻辑260的信号控制。要求参考振荡信号φref的频率精度要高，因此外部晶体振荡器被连接到参考振荡电路261。
在RX-PLL电路中，RFVCO 262的振荡频率设定在接收模式与发射模式之间是不同的。在接收模式中，RFVCO 262的振荡频率fRF被设定为例如对GSM850在3476-3576MHz的范围内，对GSM900在3700-3840MHz的范围内，对DCS在3610-3730MHz的范围内，或对PCS在3860-3980MHz的范围内。在GSM的情况下，振荡信号在分频电路264中被分频为二。在DCS和PCS的情况下，振荡信号被送到分频移相电路211，在其中被分频和移相，以便随后作为正交信号被发送到混频器212a和212b。
RFVCO 262和TXVCO 240各包括LC谐振振荡电路。在LC谐振电路中，各经由开关元件并联安置了多个电容元件。这些开关元件被频带转换信号选择性地开通，以便在LC谐振电路的各个待要连接的电容元件之间，亦即各个C值之间进行转换。在此结构中，振荡频率能够被步进地改变。RFVCO 262和TXVCO 240各具有内部可变电容元件，在RFVCO 262的情况下，内部可变电容元件的电容被来自包括在RF合成器263中的环路滤波器的控制电压改变，或者在TXVCO 240的情况下，内部可变电容元件的电容被来自环路滤波器237的控制电压改变，使振荡频率能够被连续地改变。
RF合成器263包括：对RFVCO 262所产生的振荡信号φRF进行分频的可变分频电路；对参考振荡信号例如由参考振荡电路(DCXO)261所产生的26MHz的信号与来自可变分频电路分频的信号之间的相位差进行探测的相位比较电路；产生并输出其电流量对应于相位比较电路所探测到的相位差的电流的电荷泵；以及产生对应于从电荷泵输出的电流的电压的环路滤波器，此电流对应于探测到的相位差。由环路滤波器平滑后的电压作为振荡控制电压Vt被反馈到RFVCO 262，以便能够在对应于Vt的频率下振荡。
为了设定包括在RF合成器263中的可变分频电路的分频比率，根据本实施方案的RF IC 200具有来自外部的所需信息。此信息包括规定待要设定的频率的信道信息；规定GSM850、GSM900、DCS、PCS中待要使用的频带的频带信息；规定发射模式或接收模式的模式信息；以及待要在IF分频电路264中设定的分频比率设定信息。基于此信息，RF IC 200内部确定了可变分频电路的分频比率。信道信息，例如借助于将发射或接收频率除以100kHz而得到的商，从基带电路300被输入。
控制逻辑260具有用于同步的时钟信号CLK；数据SDATA和负载启动信号LEN，这是来自基带电路300的一个控制信号。当负载启动信号LEN被断定为有效电平时，控制逻辑260就与时钟信号CLK同步相继地收容从基带电路300发射的数据信号SDATA，并根据包括在数据信号SDATA中的命令而产生用于芯片的控制信号。虽然不受特殊的限制，但数据信号SDATA是串行发射的。
发射电路TXC包括：分频移相电路232、调制电路233a和233b、加法器234、发射振荡电路(TXVCO)240、降频混频器235、相位比较器236、环路滤波器237、分频电路238、以及发射输出缓冲电路239a和239b。分频移相电路232将通过分频电路264把由RFVCO 262所产生的振荡信号φRF分频后所生成的例如160MHz那样的中频信号φIF再进行二分频，从而产生彼此相位偏离90度的正交信号。调制电路233a和233b利用来自基带电路300的I和Q信号来调制所产生的正交信号。加法器234合成这些被调制了的信号。发射振荡电路(TXVCO)240产生规定频率的发射信号φTX。降频混频器235对借助于用耦合器280a和280b提取从发射振荡电路(TXVCO)240输出的发射信号φTX以及用衰减器ATT对提取的信号进行衰减而产生的反馈信号与借助于对RF振荡电路(RFVCO)262产生的RF振荡信号φRF进行分频而产生的信号φRF’进行混合，从而产生频率等于反馈信号与φRF’信号之间的频率差的信号。相位比较器236对混频器235的输出和加法器234中合成的信号TXIF进行比较，从而探测它们之间的频率差。环路滤波器237产生对应于相位比较器236的输出的电压。分频电路238对发射振荡电路(TXVCO)240的输出进行分频，从而产生GSM发射信号。
根据本实施方案的发射电路采用偏离PLL系统。在此偏离PLL系统中，采用中频载波，发射I和Q信号被正交调制；从TXVCO 240输出的反馈信号与借助于对RFVCO 262产生的RF振荡信号φRF进行分频而产生的信号φRF’进行混合，反馈信号从而被降频到频率等于反馈信号与φRF’信号之间的频率差的中频信号；对此中频信号和正交调制了的信号的相位进行比较；并根据它们之间的相位差来控制TXVCO 240。缓冲电路239a和239b执行发射输出。
在根据本实施方案的多频带通信系统中，控制逻辑260例如响应于从基带电路300接收到的命令，在发射或接收信号时，根据使用的频带和信道来改变RF振荡电路262所产生的振荡信号的频率φRF。同时，控制逻辑260根据使用的模式是GSM或DCS/PCS来操作开关SW1和SW2，以便改变待要馈送到接收电路RXC或发射电路TXC的振荡信号的频率。以这种方式，在发射频率与接收频率之间进行转换。
降频混频器235的输出经由GMSK调制的GSM模式与8PSK调制的EDGE模式之间不同的路径，被馈送到相位比较器236。开关SW3和SW4被提供用来转换此路径。用于GSM模式的信号路径由提供有缓冲器BFF1、低通滤波器SLPF1、以及缓冲器BFF2。用于EDGE模式的信号路径由提供有可变增益放大器MVGA、低通滤波器MLPF2、限幅器LIM2、以及低通滤波器LPF3。
混频器235的输出被馈送到相位比较器236的路径在GMSK调制的GSM模式与8PSK调制的EDGE模式之间是不同的。为了与这种设置兼容，开关SW5被提供来转换混频器233a和233b的正交调制之后在加法器234中合成的中频发射信号被馈送到相位比较器236的路径。在EDGE模式中，中频发射信号经由限幅器LIM1和低通滤波器LPF4被馈送到相位比较器236。
而且，根据本实施方案的发射电路TXC包括：在EDGE模式中为控制幅度而对降频混频器235的输出与混频器233a和233b处正交调制之后在加法器234中合成的发射信号进行比较，且探测它们之间的幅度差的幅度比较电路244；限制幅度比较电路244的输出带宽的环路滤波器245；对频带限制了的信号进行放大的可变增益放大器(IVGA)246；将幅度控制环路的放大了的电压转换成电流的电压-电流转换电路247；电平转换电路248；以及将电流转换成电压的滤波器249。在包括这些构成部分的发射电路TXC中，能够同时执行相位调制和幅度调制。
在GSM模式中，沿幅度控制环路的正向路径排列的幅度比较电路244、可变增益放大器246、电压-电流转换电路247、以及电平转换电路248，被保持不激活。幅度环路的输出被馈送到控制功率模块430中的电源Vdd的控制电路431，使得有可能控制功率放大器431a和431b的电源电压，以便保持其输出电压在所希望的电平上。功率放大器431a是GSM信号的放大器。功率放大器431b是DCS和PCS信号的放大器。
根据实施方案已经具体地描述了本发明人提出的本发明，但本发明不局限于这些实施方案。例如，虽然在上述各实施方案中，各混频电路的负载电阻被加倍，使电流量被减半，且提供了用来馈送电流量减半的电流的电流源，但负载电阻的增大倍数不局限于2。可以增大可选的倍数，例如1.5或3倍。而且，在上述各实施方案中，电阻器Re3被提供于包括在各个混频电路212a和212b中的下级差分晶体管Q11与Q12的发射极之间，但也可以省略电阻器Re3。提供在各个发射极之间的电阻器Re3使混频电路的增益调节更容易。电阻器Re1和Re2被分别连接在Q11和Q12的发射极与地之间。作为恒流源而工作的晶体管可以被用来代替电阻器Re1和Re2。
而且，即使用于上述各实施方案的混频电路包括双极晶体管，但本发明也可应用于包括MOSFET代替双极晶体管的混频电路。用来施加电流的电流镜电路也可以包括双极晶体管来代替PMOSFET。
在上面的描述中，已经根据本发明被应用于能够基于3种通信系统亦即包含本发明所希望的应用领域的GSM、DCS、PCS而进行通信的便携电话的射频通信系统中使用的RF IC的情况，描述了本发明人提出的本发明。但本发明的应用不局限于这种RF IC。本发明也可应用于例如基于CDMA系统的便携电话中使用的、或无线LAN系统或采用蓝牙技术的无线通信系统中使用的RF IC。

Claims (5)

1.一种半导体集成电路，它包含：
第一晶体管，直流电流和对应于第一频率的输入信号的交流电流通过此第一晶体管；
第二晶体管，第一晶体管的集电极或漏极的输出电流被输入到第二晶体管的发射极或源极，第二频率的信号被施加到第二晶体管的控制端子，且借助于合成第一频率的输入信号和第二频率的信号而产生的信号从第二晶体管的集电极或漏极被输出；以及
低通滤波器，它包括负载电阻器和电容元件，并被连接到第二晶体管的集电极或漏极；
其中，提供有电流注入电路，用来施加在第一晶体管中通过的上述直流电流的一部分而不使此部分直流电流通过负载电阻器，且
其中，负载电阻器和电容元件被形成在也制作有第一晶体管和第二晶体管的半导体衬底上，
其中，电流注入电路是用来施加规定量电流的恒流源，
其中，恒流源与负载电阻器并联连接在工作电源端子与第二晶体管的集电极或漏极之间。
2.根据权利要求1的半导体集成电路，
其中，电流注入电路是用来施加规定量电流的电流镜电路。
3.根据权利要求1的半导体集成电路，
其中，电阻器被作为电流注入电路连接于工作电源端子与第一晶体管的集电极或漏极之间。
4.一种半导体集成电路，它包含：
第一成对晶体管，直流电流和对应于第一频率的差分输入信号的交流电流通过此第一成对晶体管；
第二成对晶体管和第三成对晶体管，第一成对晶体管的集电极或漏极的输出电流被分别输入到第二成对晶体管和第三成对晶体管的公共发射极或公共源极，第二频率的差分信号被施加到第二成对晶体管和第三成对晶体管的控制端子，且借助于合成第一频率的差分输入信号和第二频率的差分信号而产生的差分信号从第二成对晶体管和第三成对晶体管的集电极或漏极被输出；以及
低通滤波器，它包括连接到第二成对晶体管和第三成对晶体管中的一个公共集电极或一个公共漏极的第一负载电阻器、连接到第二成对晶体管和第三成对晶体管中的另一个公共集电极或另一个公共漏极的第二负载电阻器、以及连接在第二成对晶体管和第三成对晶体管中的所述一个公共集电极或所述一个公共漏极与第二成对晶体管和第三成对晶体管中的所述另一个公共集电极或所述另一个公共漏极之间的电容元件；
其中，提供有电流注入电路，用来施加在第一成对晶体管中通过的上述直流电流的一部分而不使此部分直流电流通过第一和第二负载电阻器，且
其中，第一和第二负载电阻器和电容元件被形成在也制作有第一、第二、以及第三成对晶体管的半导体衬底上，
其中，电流注入电路是用来施加规定量电流的电流镜电路。
5.一种半导体集成电路，它包含：
第一成对晶体管，直流电流和对应于第一频率的差分输入信号的交流电流通过此第一成对晶体管；
第二成对晶体管和第三成对晶体管，第一成对晶体管的集电极或漏极的输出电流被分别输入到第二成对晶体管和第三成对晶体管的公共发射极或公共源极，第二频率的差分信号被施加到第二成对晶体管和第三成对晶体管的控制端子，且借助于合成第一频率的差分输入信号和第二频率的差分信号而产生的差分信号从第二成对晶体管和第三成对晶体管的集电极或漏极被输出；以及
低通滤波器，它包括连接到第二成对晶体管和第三成对晶体管中的一个公共集电极或一个公共漏极的第一负载电阻器、连接到第二成对晶体管和第三成对晶体管中的另一个公共集电极或另一个公共漏极的第二负载电阻器、以及连接在第二成对晶体管和第三成对晶体管中的所述一个公共集电极或所述一个公共漏极与第二成对晶体管和第三成对晶体管中的所述另一个公共集电极或所述另一个公共漏极之间的电容元件；
其中，提供有电流注入电路，用来施加在第一成对晶体管中通过的上述直流电流的一部分而不使此部分直流电流通过第一和第二负载电阻器，且
其中，第一和第二负载电阻器和电容元件被形成在也制作有第一、第二、以及第三成对晶体管的半导体衬底上，
其中，电流注入电路包含连接在工作电源端子与第一成对晶体管中每一个晶体管的集电极或漏极之间的电阻元件。
CN2006100683441A 2005-03-29 2006-03-29 半导体集成电路 Expired - Fee Related CN1841922B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-093840 2005-03-29
JP2005093840 2005-03-29
JP2005093840A JP4647361B2 (ja) 2005-03-29 2005-03-29 半導体集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102844270A Division CN101951225A (zh) 2005-03-29 2006-03-29 半导体集成电路

Publications (2)

Publication Number Publication Date
CN1841922A CN1841922A (zh) 2006-10-04
CN1841922B true CN1841922B (zh) 2010-10-27

Family

ID=37030795

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006100683441A Expired - Fee Related CN1841922B (zh) 2005-03-29 2006-03-29 半导体集成电路
CN2010102844270A Pending CN101951225A (zh) 2005-03-29 2006-03-29 半导体集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102844270A Pending CN101951225A (zh) 2005-03-29 2006-03-29 半导体集成电路

Country Status (3)

Country Link
US (2) US7493098B2 (zh)
JP (1) JP4647361B2 (zh)
CN (2) CN1841922B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043444A (ja) * 2005-08-03 2007-02-15 Matsushita Electric Ind Co Ltd 半導体集積回路
US8467473B2 (en) * 2006-03-31 2013-06-18 Broadcom Corporation Power control techniques for wireless transmitters
US8395256B2 (en) * 2007-02-02 2013-03-12 Harris Stratex Networks Operating Corporation Packaging for low-cost, high-performance microwave and millimeter wave modules
US7782765B2 (en) * 2007-01-22 2010-08-24 Harris Stratex Networks Operating Corporation Distributed protection switching architecture for point-to-point microwave radio systems
US8275071B2 (en) * 2007-05-17 2012-09-25 Harris Stratex Networks Operating Corporation Compact dual receiver architecture for point to point radio
US8095088B2 (en) 2007-05-17 2012-01-10 Harris Stratex Networks Operating Corporation Compact wide dynamic range transmitter for point to point radio
JP2008206004A (ja) * 2007-02-22 2008-09-04 Sharp Corp ミキサ回路
JP2008252816A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 周波数変換器、およびこの周波数変換器を用いた無線受信機
US8275314B1 (en) 2007-08-13 2012-09-25 Marvell International Ltd. Bluetooth scan modes
US8577305B1 (en) 2007-09-21 2013-11-05 Marvell International Ltd. Circuits and methods for generating oscillating signals
US8588705B1 (en) 2007-12-11 2013-11-19 Marvell International Ltd. System and method of determining Power over Ethernet impairment
EP2289274B1 (en) 2008-06-16 2016-11-23 Marvell World Trade Ltd. Short-range wireless communication
US8600324B1 (en) 2008-06-27 2013-12-03 Marvell International Ltd Circuit and method for adjusting a digitally controlled oscillator
US8472968B1 (en) 2008-08-11 2013-06-25 Marvell International Ltd. Location-based detection of interference in cellular communications systems
JP5169677B2 (ja) * 2008-09-24 2013-03-27 ソニー株式会社 受信装置
US9288764B1 (en) 2008-12-31 2016-03-15 Marvell International Ltd. Discovery-phase power conservation
US8472427B1 (en) 2009-04-06 2013-06-25 Marvell International Ltd. Packet exchange arbitration for coexisting radios
US9066369B1 (en) 2009-09-16 2015-06-23 Marvell International Ltd. Coexisting radio communication
US8767771B1 (en) 2010-05-11 2014-07-01 Marvell International Ltd. Wakeup beacons for mesh networks
EP2630827B1 (en) 2010-10-20 2018-11-21 Marvell World Trade Ltd. Pre-association service discovery
US8750278B1 (en) 2011-05-26 2014-06-10 Marvell International Ltd. Method and apparatus for off-channel device invitation
US8983557B1 (en) 2011-06-30 2015-03-17 Marvell International Ltd. Reducing power consumption of a multi-antenna transceiver
US9125216B1 (en) 2011-09-28 2015-09-01 Marvell International Ltd. Method and apparatus for avoiding interference among multiple radios
US8983417B2 (en) 2012-01-03 2015-03-17 Silicon Laboratories Inc. Low-cost receiver using integrated inductors
WO2013119810A1 (en) 2012-02-07 2013-08-15 Marvell World Trade Ltd. Method and apparatus for multi-network communication
JP5624569B2 (ja) * 2012-02-17 2014-11-12 株式会社東芝 電力増幅装置
JP2013175801A (ja) * 2012-02-23 2013-09-05 Goyo Electronics Co Ltd 無線受信装置
CN102624449B (zh) * 2012-03-08 2015-09-23 佛山敏石芯片有限公司 一种信号探测器及其探测电路
MY167768A (en) * 2012-05-21 2018-09-24 Telekom Malaysia Berhad A Method Of Adjusting The Receive Frequency Of An RF Receiver Die
US9450649B2 (en) 2012-07-02 2016-09-20 Marvell World Trade Ltd. Shaping near-field transmission signals
CN103944536B (zh) * 2013-01-21 2017-04-05 常州大学 一种射频矢量信号合成的方法
EP3394928B1 (en) * 2015-12-21 2023-05-24 Intel Corporation Microelectronic devices designed with high frequency communication modules having steerable beamforming capability
CN107395160B (zh) * 2017-08-08 2023-09-12 上海东软载波微电子有限公司 任意分频比时钟产生电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193036A (en) * 1978-07-03 1980-03-11 Motorola, Inc. Balanced active mixer circuit
US6230001B1 (en) * 1999-05-27 2001-05-08 Rockwell Collins, Inc. Active commutated double balanced mixer
US20020086649A1 (en) * 2000-12-28 2002-07-04 Vickram Vathulya CMOS radio frequency amplifier with inverter driver
US20020111152A1 (en) * 2000-10-17 2002-08-15 Resonext Communications, Inc. Low noise mixer circuit with improved gain
CN1379544A (zh) * 2001-04-04 2002-11-13 松下电器产业株式会社 频率变换电路
CN1531196A (zh) * 2003-03-17 2004-09-22 松下电器产业株式会社 可变增益放大电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886458A (en) * 1972-12-12 1975-05-27 Sony Corp Frequency converter circuit with integrated injection capacitor
JPS5763922A (en) * 1980-10-07 1982-04-17 Hitachi Ltd Integrated filter circuit
US4994774A (en) * 1988-02-19 1991-02-19 U.S. Philips Corporation Integrated low-pass filter arrangement
US5649312A (en) * 1994-11-14 1997-07-15 Fujitsu Limited MMIC downconverter for a direct broadcast satellite low noise block downconverter
JPH09172384A (ja) * 1995-12-19 1997-06-30 Sony Corp Ａｍラジオ放送の受信装置
US5896063A (en) * 1997-04-30 1999-04-20 Maxim Integrated Products, Inc. Variable gain amplifier with improved linearity and bandwidth
JP3050185B2 (ja) * 1997-10-14 2000-06-12 日本電気株式会社 アナログ乗算回路
US7035351B1 (en) 1998-07-24 2006-04-25 Gct Semiconductor, Inc. Automatic gain control loop apparatus
JP4215304B2 (ja) * 1998-08-07 2009-01-28 パナソニック株式会社 ミキサー回路
US6366622B1 (en) * 1998-12-18 2002-04-02 Silicon Wave, Inc. Apparatus and method for wireless communications
US6627954B1 (en) * 1999-03-19 2003-09-30 Silicon Wave, Inc. Integrated circuit capacitor in a silicon-on-insulator integrated circuit
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
US6901249B1 (en) * 1999-06-02 2005-05-31 Northrop Grumman Corporation Complementary bipolar harmonic mixer
CA2391480C (en) 1999-11-12 2009-10-06 Gct Semiconductor, Inc. Single chip cmos transmitter/receiver and method of using same
KR100696411B1 (ko) 1999-11-12 2007-03-20 지씨티 세미컨덕터 인코포레이티드 싱글칩 ｃｍｏｓ 송신기/수신기 및 그의 사용방법
JP3979485B2 (ja) * 2001-01-12 2007-09-19 株式会社ルネサステクノロジ 信号処理用半導体集積回路および無線通信システム
JP2004015409A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP4170052B2 (ja) * 2002-09-10 2008-10-22 シャープ株式会社 ミキサ回路
JP4354681B2 (ja) * 2002-09-13 2009-10-28 株式会社日立製作所 通信用半導体集積回路
KR20050085719A (ko) 2002-12-19 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 혼합기 및 그 작동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193036A (en) * 1978-07-03 1980-03-11 Motorola, Inc. Balanced active mixer circuit
US6230001B1 (en) * 1999-05-27 2001-05-08 Rockwell Collins, Inc. Active commutated double balanced mixer
US20020111152A1 (en) * 2000-10-17 2002-08-15 Resonext Communications, Inc. Low noise mixer circuit with improved gain
US20020086649A1 (en) * 2000-12-28 2002-07-04 Vickram Vathulya CMOS radio frequency amplifier with inverter driver
CN1379544A (zh) * 2001-04-04 2002-11-13 松下电器产业株式会社 频率变换电路
CN1531196A (zh) * 2003-03-17 2004-09-22 松下电器产业株式会社 可变增益放大电路

Also Published As

Publication number Publication date
CN1841922A (zh) 2006-10-04
US7493098B2 (en) 2009-02-17
US20090143043A1 (en) 2009-06-04
US8385875B2 (en) 2013-02-26
CN101951225A (zh) 2011-01-19
US20060223474A1 (en) 2006-10-05
JP2006279393A (ja) 2006-10-12
JP4647361B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
CN1841922B (zh) 半导体集成电路
US7589596B2 (en) Voltage controlled oscillator and wireless transceiver using the same
US7653372B2 (en) Communication device, mixer and method thereof
US7580684B2 (en) Programmable radio transceiver
US7843287B2 (en) Active resonant circuit with resonant-frequency tunability
US8212615B2 (en) Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith
US6606489B2 (en) Differential to single-ended converter with large output swing
US20090011735A1 (en) RF transmitter with stable on-chip PLL
JP2005072031A (ja) 高周波用半導体装置および通信用電子部品並びに無線通信システム
CN104160627A (zh) 电压控制振荡器、信号发生装置以及电子设备
US7139548B2 (en) Semiconductor integrated circuit device and wireless communication system
Durec An integrated silicon bipolar receiver subsystem for 900-MHz ISM band applications
CN112398448B (zh) 射频差分放大电路和射频模组
JP4245391B2 (ja) 無線通信システムおよび通信用半導体集積回路
US6975840B2 (en) Charge pump for an integrated circuit receiver
US7098747B2 (en) Precision tunable voltage controlled oscillation and applications thereof
US20090160566A1 (en) Low voltage logen
JP2000307344A (ja) 電圧制御発振器及び半導体集積回路装置
EP1800397A1 (en) Rf input stage for low noise amplifier or mixer
JP2005184409A (ja) 通信用半導体集積回路およびそれを搭載した電子部品
US7310508B2 (en) Inline filter resistors
US20060052071A1 (en) System and method for reducing phase distortion in a linear transmitter
US20060050809A1 (en) System and method for reducing phase distortion in a linear transmitter via the introduction of bias currents to a power amplifier
JPH09307468A (ja) Ｆｍ受信機
JP2002135057A (ja) ミキサ回路とその回路を使用する移動体通信システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100715

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20100715

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

TA01 Transfer of patent application right

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Applicant before: NEC ELECTRONICS Corp.

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Applicant after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20140329