JP4215304B2 - ミキサー回路 - Google Patents

ミキサー回路 Download PDF

Info

Publication number
JP4215304B2
JP4215304B2 JP23485898A JP23485898A JP4215304B2 JP 4215304 B2 JP4215304 B2 JP 4215304B2 JP 23485898 A JP23485898 A JP 23485898A JP 23485898 A JP23485898 A JP 23485898A JP 4215304 B2 JP4215304 B2 JP 4215304B2
Authority
JP
Japan
Prior art keywords
transistors
transistor
common
signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23485898A
Other languages
English (en)
Other versions
JP2000059147A (ja
Inventor
敬 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP23485898A priority Critical patent/JP4215304B2/ja
Publication of JP2000059147A publication Critical patent/JP2000059147A/ja
Application granted granted Critical
Publication of JP4215304B2 publication Critical patent/JP4215304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、映像伝送装置や移動体通信機器などで使用される高周波ミキサー回路に関し、特に、低雑音、低歪みの信号を出力できるようにしたものである。
【0002】
【従来の技術】
従来、移動体通信機器などでは、RF信号に局発信号(LO)を混合してIF信号を取り出すために、半導体集積回路で形成されたギルバートセル型ミキサー回路が用いられている。
【0003】
このギルバートセル型ミキサー回路は、2重平衡型ミキサー回路であり、図9に示す構成を備えている。まず、このミキサー回路の動作原理を説明する。
【0004】
このミキサー回路では、RF信号がRF入力端子27、28から差動増幅器21に加えられ、また、LO信号がLO信号入力端子29、30からギルバートセル対22に加えられ、IF信号がIF出力端子31、32から出力される。
【0005】
ギルバートセル対22は、2重平衡接続された4つのトランジスタを具備し、これらのトランジスタの共通コレクタは、出力負荷25、26を介してVccに接続している。
【0006】
差動増幅器21は、2つのNPN型バイポーラトランジスタ23、24と、これらのトランジスタのエミッタ間に配置された抵抗器33とを具備し、各エミッタは、差動増幅器21及びギルバートセル対22に動作電流を供給する定電流源34に接続している。
【0007】
RF入力信号は、RF入力端子27、28から平衡信号として差動増幅器21に加えられるか、RF入力端子27、28のどちらか一方を高周波的に接地することにより、不平衡信号として差動増幅器21に加えられる。
【0008】
加えられたRF入力信号は、差動増幅器21によって、差動RF電流出力に変換され、これら差動電流出力は、それぞれ、トランジスタ23、24のコレクタで得られる。
【0009】
一方、LO信号は、LO信号入力端子29、30から平衡信号としてギルバートセル対22に加えられるか、あるいは、LO信号入力端子29、30のどちらか一方を高周波的に接地することにより、不平衡信号としてギルバートセル対22に加えられる。
【0010】
このギルバ−トセル対22は、そこに加えられるLO信号が適度に大きければ、図10の91に示すように、LO信号によって制御される単なる電流切り替えスイッチとして動作する。従って、差動増幅器21を構成するトランジスタのコレクタをギルバートセル対22のエミッタに接続することにより、ギルバートセル対のコレクタには、入力RF信号とLO信号との積を含んだ電流が現われる。
【0011】
IF出力信号は、負荷25、26を介して、IF出力端子31、32に平衡出力として得られる。
【0012】
この従来のミキサー回路において、相互変調歪みを低減しようとする場合、差動増幅器21を構成するトランジスタのエミッタ間の抵抗33を大きくして帰還量を増やすか、または、差動増幅器21のトランジスタのバイアス電流34を大きくする方法がとられる。
【0013】
エミッタ間の抵抗33を大きくするという方法は、基本的に差動増幅器21の利得を下げて歪みを抑えることであり、感度、すなわち雑音指数の劣化を招いてしまい、高周波ミキサーとしては好ましくない。
【0014】
差動増幅器21のバイアス電流34を大きくする方法は、差動増幅器21で発生する歪みと雑音とを小さくする。
【0015】
【発明が解決しようとする課題】
差動増幅器21は、その動作電流を大きくすると、差動増幅器21で発生する歪みと雑音とは小さくなる。一方、ギルバ−トセル対22から発生する雑音はショット雑音が主であり、その動作電流を大きくすると、ギルバ−トセル対22から発生する雑音が非常に大きくなる。このような理由から、差動増幅器21及びギルバ−トセル対22の動作電流を同時に大きくすると、相互変調歪みは低減されるが、ギルバートセル対22で発生する雑音が大きくなり、ミキサー回路全体としての雑音指数劣化を招いてしまうという問題が有る。
【0016】
ミキサー回路全体として低歪みと低雑音とを同時に実現しようとすると、ギルバートセル対22及び差動増幅器21の各々における最適な動作電流の値は、異なるのである。
【0017】
本発明は、上記の問題に鑑みてなされたものであり、低歪みと低雑音とを同時に実現し、また、映像信号のように直流成分を含む広帯域な入力信号にも対応できる半導体集積回路に適したミキサー回路を提供することを目的としている。
【0018】
【課題を解決するための手段】
そこで、本発明のミキサー回路は、ギルバートセル対と差動増幅器とに、互いに独立した動作電流を設定できるように構成している。
【0019】
そのため、差動増幅器とギルバ−トセル対とに対して、それぞれが最適の動作を行なう動作電流を供給することができ、低歪みで低雑音のミキサー回路を実現することができる。
【0020】
【発明の実施の形態】
本発明の請求項1に記載の発明は、第1、第2、第3及び第4のトランジスタを備え、前記第1、第2のトランジスタのエミッタを共通接続すると共に前記第3、第4のトランジスタのエミッタを共通接続して各エミッタに第1の電流値の電流源を接続し、前記第1、第4のトランジスタのベースを共通接続するとともに前記第2、第3のトランジスタのベースを共通接続して信号を与え、前記第1、第3のトランジスタのコレクタを共通接続すると共に前記第2、第4のトランジスタのコレクタを共通接続してコレクタ対から信号を取り出すギルバートセル対と、第5、第6のトランジスタを備えると共に第2の電流値の電流源を接続してこのトランジスタ対に与えた信号を増幅して負荷部から取り出す差動増幅器と、前記第1、第2のトランジスタの前記共通接続部と前記第5のトランジスタの負荷部とを接続する第1のキャパシタと、前記第3、第4のトランジスタの前記共通接続部と前記第6のトランジスタの負荷部とを接続する第2のキャパシタと、を備え、前記第1の電流値と前記第2の電流値とを互いに異ならせたことを特徴とするものであり、差動増幅器及びギルバ−トセル対(4つのトランジスタを2重平衡接続した回路)の各々に対して、それぞれが最適動作を行なう動作電流を供給することができる。
【0021】
請求項2に記載の発明は、第1、第2、第3及び第4のトランジスタを備え、前記第1、第2のトランジスタのエミッタを共通接続すると共に前記第3、第4のトランジスタのエミッタを共通接続し、前記第1、第4のトランジスタのベースを共通接続するとともに前記第2、第3のトランジスタのベースを共通接続して信号を与え、前記第1、第3のトランジスタのコレクタを共通接続すると共に前記第2、第4のトランジスタのコレクタを共通接続してコレクタ対から信号を取り出すギルバートセル対と、第5、第6のトランジスタを備えると共に第1の電流値電流源を接続しこのトランジスタ対に与えた信号を増幅して前記第5、第6のトランジスタの各コレクタから信号を取り出す差動増幅器と、前記第1、第2のトランジスタの前記共通接続部と前記第5のトランジスタのコレクタとを接続する第1の接続手段と、前記第3、第4のトランジスタの前記共通接続部と前記第6のトランジスタのコレクタとを接続する第2の接続手段と、前記第5、第6のトランジスタコレクタに接続した第2の電流値電流源とを備え、前記第1の電流値と前記第2の電流値とを互いに異ならせたことを特徴とするものであり、ギルバ−トセル対に対して、最適動作を行なう動作電流を供給することができ、直流成分をも含む広帯域な入力信号に適用して、低雑音且つ低歪みの出力を得ることができる。
【0022】
以下、本発明の実施の形態について、図面を用いて説明する。
【0023】
(第1の実施形態)
第1の実施形態のミキサー回路は、図1に示すように、差動増幅器41とギルバートセル対42とのバイアス電流源を別々に設け、差動増幅器41を構成するトランジスタのコレクタ出力を、結合キャパシタ43、44を介して、ギルバートセル対42を構成するトランジスタのエミッタに交流的に結合している。
【0024】
LO入力端子49、50に加えられるLO信号が十分大きければ、ギルバートセル対42は、図10の91と同様に、単なる切り替えスイッチとして動作する。入力RF信号は、RF端子47、48に加えられ、差動増幅器41から、結合キャパシタ43、44を介して、ギルバートセル対42を構成するトランジスタの低入力インピーダンスのエミッタに加えられているので、ギルバ−トセル対42から発生する歪みは、少ない動作電流でも非常に小さい。
【0025】
従って、ミキサー回路全体としての歪みは、差動増幅器41によって発生する歪みが主であるが、差動増幅器41の動作電流を、歪みと雑音とが小さくなるように大きく設定することによって、差動増幅器41での歪みと雑音とを減らすことができる。
【0026】
一方、ギルバ−トセル対42で発生する歪みは上記の理由により小さな動作電流でも十分に小さい。また、ギルバートセル対42で発生する雑音は、ショット雑音が主で、動作電流を小さくすることによって、ギルバートセル対42から発生する雑音を小さくすることができる。
【0027】
図1のミキサー回路によれば、差動増幅器41とギルバ−トセル対42との動作電流をそれぞれが最適となるように独立に設定することが可能であり、低歪み且つ低雑音のミキサー回路を実現することができる。
【0028】
(第2の実施形態)
第2の実施形態では、第1の実施形態(図1)の回路を更に改良したミキサー回路について説明する。
【0029】
図1の構成では、差動増幅器41とギルバートセル対42との結合にキャパシタ43、44を用いて交流結合を行なっているため、低周波も含むような広帯域な入力信号を通すためには、この結合キャパシタ43、44の値を十分大きくしなければならない。
【0030】
そのため、図1のミキサー回路を半導体集積回路で実現する場合に、キャパシタによって非常に大きなチップ面積が占有されることになる。
【0031】
また、半導体集積回路で実現されるキャパシタは、その容量値に大きなバラツキが有るため、ギルバートセル対42のエミッタに加えられる信号にアンバランスを招き、歪みが発生する。
【0032】
さらに、図1のミキサー回路では、映像信号のように直流成分を含む入力信号には本質的に対応できない。
【0033】
第2の実施形態のミキサー回路は、こうした点を改善している。この回路は、図2に示すように、ギルバートセル対2の動作電流を、差動増幅器1の動作電流と違えるための電流源3、4を備えている。その他の構成は、従来のミキサー回路(図9)と同じであり、RF信号、LO信号の与え方、及びIF出力信号の取り出し方についても変わりがない。
【0034】
この回路において、動作電流源14、15は、差動増幅器1の最適動作電流を差動増幅器1に供給し、電流源3、4は、動作電流源14、15から供給される動作電流とギルバートセル対2の最適動作電流との差電流を差動増幅器1の2組のトランジスタのコレクタに供給する。従って、ギルバートセル対2には、ギルバートセル対2の最適動作電流が供給されることになる。
【0035】
図3は、差動増幅器1のバイアス電流を5mAとして、ギルバ−トセル対2の動作電流(Icc Gilbert)を1mAから5mAまで変化させた時の変換利得(Gain)と雑音指数(NF)とを示しており、また、図4は、同じ条件下における3次の入力インターセプトポイント(IP3in)と雑音指数(NF)とを示している。これらの図において、ギルバ−トセル対2の動作電流(Icc Gilbert)が5mAの時は、図9に示す従来のミキサー回路の特性となる。
【0036】
図4によると、ギルバートセル対2の動作電流(Icc Gilbert)を増やしていくと、ミキサー回路全体の雑音指数(NF)が単調に悪化していくのが分かる。3次の入力インターセプトポイント(IP3in)は、ギルバートセル対2の動作電流(Icc Gilbert)とともに大きくなり、約2mAで最大となっている。
【0037】
図3によると、変換利得(Gain)は、1mAから5mAというギルバートセル対の動作電流範囲内で0.4dB以内でほぼ一定である。
【0038】
このように、差動増幅器1のバイアス電流を5mA、ギルバートセル対2の動作電流を2mAとすることにより、従来のミキサー回路に比べて、雑音指数(NF)は約1.6dBの改善、3次の入力インターセプトポイント(IP3in)は約1.5dBmの改善効果が得られる。変換利得(Gain)に関しては、従来のミキサー回路と同じ値が実現できる。
【0039】
このように、図2のミキサー回路では、差動増幅器1に動作電流源14、15から差動増幅器1の最適動作電流が供給され、また、電流源3、4からの差電流の供給によって、ギルバートセル対2の最適動作電流がギルバートセル対2に与えられる。そのため、従来のミキサー回路に比べて、消費電流を増やすことも、変換利得を損なうこともなく、雑音指数と3次の入力インターセプトポイント(IP3in)とを改善することができ、その実用的効果は大なるものがある。
【0040】
さらに、図2のミキサー回路は、入力周波数を制限するような素子を用いていないので、入力RF信号としては直流も許される。
【0041】
(第3の実施形態)
第3の実施形態の回路を示す図5は、第2の実施形態(図2)のミキサー回路の電流源3、4を、PNP型バイポーラトランジスタ81、82、83によるカレントミラ−で実現した場合を示している。
【0042】
図5の回路図では、図2に比べて、余分に電流源80を必要としているが、例えば、図6に示すように、ミキサーの出力を能動負荷102を持つ差動増幅器101を介して出力する場合は、能動負荷102のバイアスのために、電流源100は元々必要である。また、図7のように入力段がPNPトランジスタで構成されている差動増幅器203を介してミキサーの出力を出す場合にも、能動負荷201、202のバイアスのために、電流源200は元々必要である。あるいは、図8に示すように、ミキサー部の電流源34をカレントミラー301で構成し、電流源80をNPNトランジスタ300で構成すれば、NPNトランジスタ300は、定電流源301とカレントミラーをなし、なお且つ、電流源80の代わりにもなる。図6〜図8に示したように、この電流源80は、実際の回路では、他の回路部で用いられている電流源と併用できるので集積回路全体としての余分な消費電流の増加は招かない。
【0043】
【発明の効果】
以上の説明から明らかなように、本発明のミキサー回路は、ギルバートセル対と差動増幅器との動作電流をそれぞれ最適値に設定することが可能であり、低雑音且つ低歪みの出力を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるミキサー回路の回路図、
【図2】本発明の第2の実施形態におけるミキサー回路の回路図、
【図3】変換利得(Gain)と雑音指数(NF)とのギルバートセル対動作電流依存性を示す特性図、
【図4】3次入力換算インターセプトポイント(IP3In)と雑音指数(NF)とのギルバートセル対動作電流依存性を示す特性図、
【図5】本発明の第3の実施形態におけるミキサー回路の回路図、
【図6】第3の実施形態におけるミキサー回路を適用した第1の回路、
【図7】第3の実施形態におけるミキサー回路を適用した第2の回路、
【図8】第3の実施形態におけるミキサー回路を適用した第3の回路、
【図9】従来のミキサー回路の回路図、
【図10】LO信号が十分大きな場合の従来のミキサー回路の等価回路図である。
【符号の説明】
1、21、41、61、101、203 差動増幅器
2、22、42、62 ギルバートセル対
3、4、14、15、34、80、301 定電流源
5、6、25、26、55〜58、65、66 出力負荷
7、8、27、28、47、48、67、68 RF信号入力端子
9、10、29、30、49、50、69、70 L0信号入力端子
11、12、31、32、51、52、71、72 IF信号出力端子
23、24 NPN型バイポーラトランジスタ
33、84〜86 抵抗器
43、44 結合キャパシタ
81〜83 PNP型バイポーラトランジスタ
91 ギルバートセル対の動作と等価な電流切り替えスイッチ
100、200 電流源
102、201、202 能動負荷
300 NPNトランジスタ
301 カレントミラー

Claims (2)

  1. 第1、第2、第3及び第4のトランジスタを備え、前記第1、第2のトランジスタのエミッタを共通接続すると共に前記第3、第4のトランジスタのエミッタを共通接続して各エミッタに第1の電流値の電流源を接続し、前記第1、第4のトランジスタのベースを共通接続するとともに前記第2、第3のトランジスタのベースを共通接続して信号を与え、前記第1、第3のトランジスタのコレクタを共通接続すると共に前記第2、第4のトランジスタのコレクタを共通接続してコレクタ対から信号を取り出すギルバートセル対と
    第5、第6のトランジスタを備えると共に第2の電流値の電流源を接続してこのトランジスタ対に与えた信号を増幅して負荷部から取り出す差動増幅器と、
    前記第1、第2のトランジスタの前記共通接続部と前記第5のトランジスタの負荷部とを接続する第1のキャパシタと、
    前記第3、第4のトランジスタの前記共通接続部と前記第6のトランジスタの負荷部とを接続する第2のキャパシタと、を備え、
    前記第1の電流値と前記第2の電流値とを互いに異ならせたことを特徴とするミキサー回路。
  2. 第1、第2、第3及び第4のトランジスタを備え、前記第1、第2のトランジスタのエミッタを共通接続すると共に前記第3、第4のトランジスタのエミッタを共通接続し、前記第1、第4のトランジスタのベースを共通接続するとともに前記第2、第3のトランジスタのベースを共通接続して信号を与え、前記第1、第3のトランジスタのコレクタを共通接続すると共に前記第2、第4のトランジスタのコレクタを共通接続してコレクタ対から信号を取り出すギルバートセル対と、
    第5、第6のトランジスタを備えると共に第1の電流値電流源を接続しこのトランジスタ対に与えた信号を増幅して前記第5、第6のトランジスタの各コレクタから信号を取り出す差動増幅器と、
    前記第1、第2のトランジスタの前記共通接続部と前記第5のトランジスタのコレクタとを接続する第1の接続手段と、
    前記第3、第4のトランジスタの前記共通接続部と前記第6のトランジスタのコレクタとを接続する第2の接続手段と、
    前記第5、第6のトランジスタコレクタに接続した第2の電流値電流源とを備え、
    前記第1の電流値と前記第2の電流値とを互いに異ならせたことを特徴とするミキサー回路。
JP23485898A 1998-08-07 1998-08-07 ミキサー回路 Expired - Fee Related JP4215304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23485898A JP4215304B2 (ja) 1998-08-07 1998-08-07 ミキサー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23485898A JP4215304B2 (ja) 1998-08-07 1998-08-07 ミキサー回路

Publications (2)

Publication Number Publication Date
JP2000059147A JP2000059147A (ja) 2000-02-25
JP4215304B2 true JP4215304B2 (ja) 2009-01-28

Family

ID=16977461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23485898A Expired - Fee Related JP4215304B2 (ja) 1998-08-07 1998-08-07 ミキサー回路

Country Status (1)

Country Link
JP (1) JP4215304B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510013B2 (ja) * 2003-06-10 2010-07-21 エヌエックスピー ビー ヴィ ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。
JP2005057745A (ja) * 2003-07-22 2005-03-03 Matsushita Electric Ind Co Ltd 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器
JP4647361B2 (ja) * 2005-03-29 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4772723B2 (ja) * 2007-03-29 2011-09-14 三菱電機株式会社 高周波受信機
US8433272B2 (en) * 2008-04-15 2013-04-30 Qualcomm Incorporated Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
US7907008B2 (en) * 2008-12-30 2011-03-15 Intel Corporation Dynamic signal contamination suppression
JP5803944B2 (ja) * 2011-02-16 2015-11-04 日本電気株式会社 ミキサ回路

Also Published As

Publication number Publication date
JP2000059147A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
JP3504731B2 (ja) 能動ミキサ
US6211718B1 (en) Low voltage double balanced mixer
EP0942526B1 (en) Circuit arrangement for adjusting the impedance of a differential active component
US5838031A (en) Low noise-high linearity HEMT-HBT composite
JP2000059148A (ja) 電子回路、増幅器及び混合回路
JPH04352507A (ja) 増幅器
JP2001127555A (ja) ミキサ回路
US6859085B2 (en) Mixer circuit and differential amplifier circuit
US6043710A (en) Low-voltage amplifiers
US7242253B2 (en) Low noise amplifier
JP4215304B2 (ja) ミキサー回路
JP3944541B2 (ja) 増幅回路装置
US7023279B2 (en) Linear pre-amplifier for radio-frequency power amplifier
JPH05315862A (ja) 増幅回路
US6538501B2 (en) Radio frequency amplifier and tuner
JPH07106907A (ja) 高周波帯域増幅器
JPH04233813A (ja) 広帯域増幅器
US6208205B1 (en) Amplifier circuit and method for reducing noise therein
JPH07307625A (ja) アンバランス−バランス変換回路
JPH10126215A (ja) 可変減衰装置
JP3834422B2 (ja) 可変利得増幅器
JP3031260B2 (ja) ミキサ回路
JP2000196364A (ja) 周波数変換回路
JP2998107B2 (ja) 中間周波増幅装置
JP2548353B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees