JP2001127555A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JP2001127555A JP2001127555A JP30479199A JP30479199A JP2001127555A JP 2001127555 A JP2001127555 A JP 2001127555A JP 30479199 A JP30479199 A JP 30479199A JP 30479199 A JP30479199 A JP 30479199A JP 2001127555 A JP2001127555 A JP 2001127555A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- input terminal
- mixer circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
Abstract
(57)【要約】
【課題】 ギルバートセル形ダブルバランスミキサ回路
において、歪改善のために、ＲＦ信号を入力するトラン
ジスタのエミッタに抵抗を付加すると、変換利得が減少
してしまうという課題を解決する。 【解決手段】 ギルバートセル１のＲＦ信号入力端子５
Ａと、ベースがＲＦ入力信号端子５Ｂに接続されたトラ
ンジスタ２Ｆのコレクタとの間、及び、ＲＦ信号入力端
子５ＢとベースがＲＦ入力信号端子５Ａに接続されたト
ランジスタ２Ｅのコレクタとの間を、インピーダンス素
子９で接続する。このインピーダンス素子９には、コイ
ル、容量、抵抗の各素子を任意に組合わせて用いる。 【効果】 入力信号の一部を歪ませることなく、ローカ
ル信号が入力されるトランジスタのエミッタに供給でき
るので、従来のミキサ回路よりも変換利得、歪ともに改
善できる。
において、歪改善のために、ＲＦ信号を入力するトラン
ジスタのエミッタに抵抗を付加すると、変換利得が減少
してしまうという課題を解決する。 【解決手段】 ギルバートセル１のＲＦ信号入力端子５
Ａと、ベースがＲＦ入力信号端子５Ｂに接続されたトラ
ンジスタ２Ｆのコレクタとの間、及び、ＲＦ信号入力端
子５ＢとベースがＲＦ入力信号端子５Ａに接続されたト
ランジスタ２Ｅのコレクタとの間を、インピーダンス素
子９で接続する。このインピーダンス素子９には、コイ
ル、容量、抵抗の各素子を任意に組合わせて用いる。 【効果】 入力信号の一部を歪ませることなく、ローカ
ル信号が入力されるトランジスタのエミッタに供給でき
るので、従来のミキサ回路よりも変換利得、歪ともに改
善できる。
Description
【０００１】
【発明の属する技術分野】本発明はミキサ回路に関し、
特に低歪みのギルバートセル形のダブルバランスミキサ
回路に関する。
特に低歪みのギルバートセル形のダブルバランスミキサ
回路に関する。
【０００２】
【従来の技術】現在普及がめざましい携帯電話等の無線
機器の受信部は、受信した高周波信号（以下、ＲＦ信号
と記す）を順次周波数の低い中間周波数（以下ＩＦ信号
と記す）に周波数変換しながら所望の信号レベルまで増
幅していくスーパーヘテロダイン方式が用いられてい
る。ここで、周波数変換を行う回路はダウンコンバータ
と言われ、その機能の中心となる回路がミキサ回路であ
る。
機器の受信部は、受信した高周波信号（以下、ＲＦ信号
と記す）を順次周波数の低い中間周波数（以下ＩＦ信号
と記す）に周波数変換しながら所望の信号レベルまで増
幅していくスーパーヘテロダイン方式が用いられてい
る。ここで、周波数変換を行う回路はダウンコンバータ
と言われ、その機能の中心となる回路がミキサ回路であ
る。
【０００３】携帯電話のような８００ＭＨｚから２ＧＨ
ｚまでの周波数を扱うダウンコンバータでは、図１０に
示されている、いわゆるギルバートセルを用いたダブル
バランスミキサ回路が用いられている。ここで、ギルバ
ートセルとは、１つのエミッタ接地ペア回路と、２つの
エミッタ接地ペア回路を交差接続した回路とが直列に接
続された回路をいう。なお、文献「超ＬＳＩのためのア
ナログ集積回路設計技術（下）」培風館（グレイ／メイ
ヤー 共著 永田穣 監訳）の１７１頁に記載されてい
る「ギルバート形掛け算回路」が、本明細書中の「ギル
バートセル」に相当する。
ｚまでの周波数を扱うダウンコンバータでは、図１０に
示されている、いわゆるギルバートセルを用いたダブル
バランスミキサ回路が用いられている。ここで、ギルバ
ートセルとは、１つのエミッタ接地ペア回路と、２つの
エミッタ接地ペア回路を交差接続した回路とが直列に接
続された回路をいう。なお、文献「超ＬＳＩのためのア
ナログ集積回路設計技術（下）」培風館（グレイ／メイ
ヤー 共著 永田穣 監訳）の１７１頁に記載されてい
る「ギルバート形掛け算回路」が、本明細書中の「ギル
バートセル」に相当する。
【０００４】図１０に示されている回路は、バランス形
のＲＦ信号入力５Ａ，５Ｂをベースに接続した２個のト
ランジスタ２Ｅ、２Ｆのエミッタを接続して抵抗３Ａを
介してグランド１２に接続し、上記トランジスタ２Ｂの
コレクタを、エミッタ同士を接続した２個のトランジス
タ２Ａ、２Ｂとトランジスタ２Ｃ、２Ｄの２個のペアに
それぞれ接続し、トランジスタ２Ａ、２Ｃ及びトランジ
スタ２Ｂ、２Ｄのコレクタ同士を接続し、負荷１４を介
して電源８に接続すると共に、ＩＦ出力端子７に接続さ
れる。また、バランス形のローカル信号入力端子６Ａ，
６Ｂはそれぞれ、トランジスタ２Ａ、２Ｄ及びトランジ
スタ２Ｂ、２Ｃのベースにそれぞれ接続されている。
のＲＦ信号入力５Ａ，５Ｂをベースに接続した２個のト
ランジスタ２Ｅ、２Ｆのエミッタを接続して抵抗３Ａを
介してグランド１２に接続し、上記トランジスタ２Ｂの
コレクタを、エミッタ同士を接続した２個のトランジス
タ２Ａ、２Ｂとトランジスタ２Ｃ、２Ｄの２個のペアに
それぞれ接続し、トランジスタ２Ａ、２Ｃ及びトランジ
スタ２Ｂ、２Ｄのコレクタ同士を接続し、負荷１４を介
して電源８に接続すると共に、ＩＦ出力端子７に接続さ
れる。また、バランス形のローカル信号入力端子６Ａ，
６Ｂはそれぞれ、トランジスタ２Ａ、２Ｄ及びトランジ
スタ２Ｂ、２Ｃのベースにそれぞれ接続されている。
【０００５】以上のように、同図に示されている回路
は、ＲＦ信号及びローカル信号の両方がバランス入力で
ある、ダブルバランス形のミキサ回路になっている。な
お、ここにいうバランス入力とは、入力端子が２個あ
り、その２端子間に信号を加えるものをいう。
は、ＲＦ信号及びローカル信号の両方がバランス入力で
ある、ダブルバランス形のミキサ回路になっている。な
お、ここにいうバランス入力とは、入力端子が２個あ
り、その２端子間に信号を加えるものをいう。
【０００６】この回路は、ＲＦ入力端子５Ａ、５Ｂとロ
ーカル入力端子６Ａ、６Ｂに入力した信号の乗算を行っ
た結果をＩＦ出力端子７から出力するように動作するの
で、ＩＦ出力端子７には、ローカル信号とＲＦ信号の和
の周波数と差の周波数が出力される。ダウンコンバータ
では、このうちの差の周波数をフィルタで選択して以降
のＩＦアンプに送られる。
ーカル入力端子６Ａ、６Ｂに入力した信号の乗算を行っ
た結果をＩＦ出力端子７から出力するように動作するの
で、ＩＦ出力端子７には、ローカル信号とＲＦ信号の和
の周波数と差の周波数が出力される。ダウンコンバータ
では、このうちの差の周波数をフィルタで選択して以降
のＩＦアンプに送られる。
【０００７】上述した従来のミキサ回路では、ＲＦが入
力されるトランジスタ２Ｅ、２Ｆのコレクタ電流がベー
ス電圧に対して指数関数的に変化するため歪が発生しや
すい。そこで、特開平４−１７４０５号公報の第２図に
示されているような回路が用いられる。図１１にこの従
来例の回路が示されている。この回路では、同図のよう
にＴ型接続された抵抗３Ａ〜３Ｃをトランジスタ２Ｅ、
２Ｆのエミッタにそれぞれ付加している。このような構
成にすることで、コレクタ電圧・ベース電圧特性を線形
化し低歪み動作を行わせるものである。
力されるトランジスタ２Ｅ、２Ｆのコレクタ電流がベー
ス電圧に対して指数関数的に変化するため歪が発生しや
すい。そこで、特開平４−１７４０５号公報の第２図に
示されているような回路が用いられる。図１１にこの従
来例の回路が示されている。この回路では、同図のよう
にＴ型接続された抵抗３Ａ〜３Ｃをトランジスタ２Ｅ、
２Ｆのエミッタにそれぞれ付加している。このような構
成にすることで、コレクタ電圧・ベース電圧特性を線形
化し低歪み動作を行わせるものである。
【０００８】また同様な効果が得られる回路として図１
２に示されている回路も用いられる。同図に示されてい
る回路は、図１１中のトランジスタ２Ｅ、２Ｆのエミッ
タに接続された３個の抵抗３Ａ〜３ＣをΠ型接続に等価
変換して得られる回路である。
２に示されている回路も用いられる。同図に示されてい
る回路は、図１１中のトランジスタ２Ｅ、２Ｆのエミッ
タに接続された３個の抵抗３Ａ〜３ＣをΠ型接続に等価
変換して得られる回路である。
【０００９】
【発明が解決しようとする課題】上述した従来の回路に
おいて、エミッタに抵抗を付加すると、付加した抵抗が
帰還抵抗として働くため、変換利得が減少してしまうと
いう欠点がある。帰還抵抗の抵抗値をＲとすると、コレ
クタ電流の変化ΔＩｃによってエミッタ電圧Ｒ・ΔＩｃ
が変化し、その変化がトランジスタのベース−エミッタ
間電圧Ｖｂｅを打ち消すように働くからである。すなわ
ち、入力電圧Ｖｉｎ＝Ｖｂｅ＋Ｒ・ΔＩｃなので、Ｖｂ
ｅ＝Ｖｉｎ−Ｒ・ΔＩｃとなるからである。
おいて、エミッタに抵抗を付加すると、付加した抵抗が
帰還抵抗として働くため、変換利得が減少してしまうと
いう欠点がある。帰還抵抗の抵抗値をＲとすると、コレ
クタ電流の変化ΔＩｃによってエミッタ電圧Ｒ・ΔＩｃ
が変化し、その変化がトランジスタのベース−エミッタ
間電圧Ｖｂｅを打ち消すように働くからである。すなわ
ち、入力電圧Ｖｉｎ＝Ｖｂｅ＋Ｒ・ΔＩｃなので、Ｖｂ
ｅ＝Ｖｉｎ−Ｒ・ΔＩｃとなるからである。
【００１０】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は変換利得の減
少を抑えながら低歪化が可能なミキサ回路を提供するこ
とにある。
るためになされたものであり、その目的は変換利得の減
少を抑えながら低歪化が可能なミキサ回路を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明のミキサ回路は、
第１及び第２の入力端子対と、前記第１の入力端子対の
一方がベースに接続された第１のトランジスタと、前記
第１の入力端子対の他方がベースに接続された第２のト
ランジスタと、前記第２の入力端子対の一方がベースに
接続された第３及び第４のトランジスタと、前記第２の
入力端子対の他方がベースに接続された第５及び第６の
トランジスタとを含み、前記第２のトランジスタのコレ
クタを前記第４及び第６のトランジスタのエミッタに接
続し、前記第３及び第６のトランジスタのコレクタ同士
を接続し、前記第４及び第５のトランジスタのコレクタ
同士を接続したギルバートセル形ミキサであって、前記
第１の入力端子対の一方と前記第２のトランジスタのコ
レクタとの間及び前記第１の入力端子対の他方と前記第
１のトランジスタのコレクタとの間に設けられ、互いに
同一の電気的性質を有するインピーダンス素子を含むこ
とを特徴とする。そして、前記インピーダンス素子は、
容量素子か抵抗素子とする。また、コイル、容量、抵抗
の各素子のうち２個以上の素子を組合わせても良い。
第１及び第２の入力端子対と、前記第１の入力端子対の
一方がベースに接続された第１のトランジスタと、前記
第１の入力端子対の他方がベースに接続された第２のト
ランジスタと、前記第２の入力端子対の一方がベースに
接続された第３及び第４のトランジスタと、前記第２の
入力端子対の他方がベースに接続された第５及び第６の
トランジスタとを含み、前記第２のトランジスタのコレ
クタを前記第４及び第６のトランジスタのエミッタに接
続し、前記第３及び第６のトランジスタのコレクタ同士
を接続し、前記第４及び第５のトランジスタのコレクタ
同士を接続したギルバートセル形ミキサであって、前記
第１の入力端子対の一方と前記第２のトランジスタのコ
レクタとの間及び前記第１の入力端子対の他方と前記第
１のトランジスタのコレクタとの間に設けられ、互いに
同一の電気的性質を有するインピーダンス素子を含むこ
とを特徴とする。そして、前記インピーダンス素子は、
容量素子か抵抗素子とする。また、コイル、容量、抵抗
の各素子のうち２個以上の素子を組合わせても良い。
【００１２】さらに、前記第１及び第２のトランジスタ
のエミッタ同士を接続し、この接続点と電源とを抵抗素
子で接続しても良い。また、前記第１及び第２のトラン
ジスタのエミッタに第１及び第２の抵抗素子の一端をそ
れぞれ接続し、さらに前記第１及び第２の抵抗素子の他
端同士を接続し、この接続点と電源とを第３の抵抗素子
で接続しても良い。そして、前記第１及び第２のトラン
ジスタのエミッタと電源との間をそれぞれ第１及び第２
の抵抗素子で接続し、さらに前記第１及び第２のトラン
ジスタのエミッタ同士を第３の抵抗素子で接続しても良
い。
のエミッタ同士を接続し、この接続点と電源とを抵抗素
子で接続しても良い。また、前記第１及び第２のトラン
ジスタのエミッタに第１及び第２の抵抗素子の一端をそ
れぞれ接続し、さらに前記第１及び第２の抵抗素子の他
端同士を接続し、この接続点と電源とを第３の抵抗素子
で接続しても良い。そして、前記第１及び第２のトラン
ジスタのエミッタと電源との間をそれぞれ第１及び第２
の抵抗素子で接続し、さらに前記第１及び第２のトラン
ジスタのエミッタ同士を第３の抵抗素子で接続しても良
い。
【００１３】要するに本ミキサ回路では、少なくとも、
第１の入力端子対（図１中の符号５Ａ、５Ｂ）と第２の
入力端子対（図１中の符号６Ａ、６Ｂ）とを有し、第１
の入力端子の一方（図１中の符号５Ａ）を第１のトラン
ジスタ（図１中の符号２Ｅ）のベースに接続し、第１の
入力端子の他方（図１中の符号５Ｂ）を第２のトランジ
スタ（図１中の符号２Ｆ）のベースに接続し、第２の入
力端子の一方（図１中の符号６Ａ）を第３のトランジス
タ（図１中の符号２Ａ）及び第４のトランジスタ（図１
中の符号２Ｄ）のベースに接続し、第２の入力端子の他
方（図１中の符号６Ｂ）を第５のトランジスタ（図１中
の符号２Ｂ）及び第６のトランジスタ（図１中の符号２
Ｃ）のベースに接続し、第１のトランジスタ（図１中の
符号２Ｅ）のコレクタを第３のトランジスタ（図１中の
符号２Ａ）と第５のトランジスタ（図１中の符号２Ｄ）
のエミッタに接続し、第２のトランジスタ（図１中の符
号２Ｆ）のコレクタを第４のトランジスタ（図１中の符
号２Ｄ）及び第６のトランジスタ（図１中の符号２Ｃ）
のエミッタに接続し、第３のトランジスタ（図１中の符
号２Ａ）及び第６のトランジスタ（図１中の符号２Ｃ）
のコレクタ同士を接続し、第４のトランジスタ（図１中
の符号２Ｄ）及び第５のトランジスタ（図１中の符号２
Ｂ）のコレクタ同士を接続したギルバートセル形ミキサ
（図１中の符号１）において、第１の入力端子対の一方
（図１中の符号５Ａ）と第２のトランジスタ（図１中の
符号２Ｆ）のコレクタとの間、及び、第１の入力端子対
の他方（図１中の符号５Ｂ）と第１のトランジスタ（図
１中の符号２Ｅ）のコレクタとの間を同一の電気的特性
を有するインピーダンス素子（図１中の符号９）で接続
しているのである。
第１の入力端子対（図１中の符号５Ａ、５Ｂ）と第２の
入力端子対（図１中の符号６Ａ、６Ｂ）とを有し、第１
の入力端子の一方（図１中の符号５Ａ）を第１のトラン
ジスタ（図１中の符号２Ｅ）のベースに接続し、第１の
入力端子の他方（図１中の符号５Ｂ）を第２のトランジ
スタ（図１中の符号２Ｆ）のベースに接続し、第２の入
力端子の一方（図１中の符号６Ａ）を第３のトランジス
タ（図１中の符号２Ａ）及び第４のトランジスタ（図１
中の符号２Ｄ）のベースに接続し、第２の入力端子の他
方（図１中の符号６Ｂ）を第５のトランジスタ（図１中
の符号２Ｂ）及び第６のトランジスタ（図１中の符号２
Ｃ）のベースに接続し、第１のトランジスタ（図１中の
符号２Ｅ）のコレクタを第３のトランジスタ（図１中の
符号２Ａ）と第５のトランジスタ（図１中の符号２Ｄ）
のエミッタに接続し、第２のトランジスタ（図１中の符
号２Ｆ）のコレクタを第４のトランジスタ（図１中の符
号２Ｄ）及び第６のトランジスタ（図１中の符号２Ｃ）
のエミッタに接続し、第３のトランジスタ（図１中の符
号２Ａ）及び第６のトランジスタ（図１中の符号２Ｃ）
のコレクタ同士を接続し、第４のトランジスタ（図１中
の符号２Ｄ）及び第５のトランジスタ（図１中の符号２
Ｂ）のコレクタ同士を接続したギルバートセル形ミキサ
（図１中の符号１）において、第１の入力端子対の一方
（図１中の符号５Ａ）と第２のトランジスタ（図１中の
符号２Ｆ）のコレクタとの間、及び、第１の入力端子対
の他方（図１中の符号５Ｂ）と第１のトランジスタ（図
１中の符号２Ｅ）のコレクタとの間を同一の電気的特性
を有するインピーダンス素子（図１中の符号９）で接続
しているのである。
【００１４】ここで、上記のインピーダンス素子は、容
量（図１、図３中の符号１０）であったり、抵抗（図４
中の符号３Ｄ）であっても良い。また、直列共振回路の
ようなコイル（図５中の符号１１）、容量（図５中の符
号１０）、抵抗（図５中の符号３Ｄ）の組合せ回路であ
って良い。
量（図１、図３中の符号１０）であったり、抵抗（図４
中の符号３Ｄ）であっても良い。また、直列共振回路の
ようなコイル（図５中の符号１１）、容量（図５中の符
号１０）、抵抗（図５中の符号３Ｄ）の組合せ回路であ
って良い。
【００１５】また、上記のギルバートセルミキサは、Ｒ
Ｆ入力端子に接続した２個のトランジスタ（図１中の符
号２Ｅ、２Ｆ）のエミッタを、直接グランドに接続した
回路（図６）、それぞれ抵抗を（図７中の符号３）介し
てグランドに接続した回路（図７）、それぞれ抵抗（図
８中の符号３Ｂ）を介してグランドに接続された抵抗
（図８中の符号３）に接続した回路、それぞれ抵抗を
（図９中の符号３）介してグランドに接続しかつエミッ
タ同士を抵抗（図９中の符号３Ｃ）で接続した回路（図
９）でも良い。
Ｆ入力端子に接続した２個のトランジスタ（図１中の符
号２Ｅ、２Ｆ）のエミッタを、直接グランドに接続した
回路（図６）、それぞれ抵抗を（図７中の符号３）介し
てグランドに接続した回路（図７）、それぞれ抵抗（図
８中の符号３Ｂ）を介してグランドに接続された抵抗
（図８中の符号３）に接続した回路、それぞれ抵抗を
（図９中の符号３）介してグランドに接続しかつエミッ
タ同士を抵抗（図９中の符号３Ｃ）で接続した回路（図
９）でも良い。
【００１６】本発明のようなギルバートセルミキサ回路
では、２つのトランジスタのベースには互いに逆相の信
号が入力される。また、一般にトランジスタのコレクタ
電圧の変化はベース電圧の変化と逆相である。したがっ
て一方のトランジスタのベースと他方のトランジスタの
コレクタの信号は同相となる。さらに、互いに同一の電
気的性質を有するインピーダンス素子は、ＲＦ入力信号
を一方のトランジスタのベースに入力するだけでなく、
同相で動作している他方のトランジスタのコレクタにも
入力するように作用する。
では、２つのトランジスタのベースには互いに逆相の信
号が入力される。また、一般にトランジスタのコレクタ
電圧の変化はベース電圧の変化と逆相である。したがっ
て一方のトランジスタのベースと他方のトランジスタの
コレクタの信号は同相となる。さらに、互いに同一の電
気的性質を有するインピーダンス素子は、ＲＦ入力信号
を一方のトランジスタのベースに入力するだけでなく、
同相で動作している他方のトランジスタのコレクタにも
入力するように作用する。
【００１７】ここで、ベースに入力された信号は、トラ
ンジスタの非線形性によって歪まされてコレクタに現れ
るが、コレクタに直接入力された信号はまったく歪成分
をもたない。したがって、上記２つのトランジスタのコ
レクタ電流は、従来のミキサ回路でのコレクタ電流に比
べ歪成分の割合を小さくできるので、結果として得られ
るＩＦ信号中の歪成分をも低減できる。
ンジスタの非線形性によって歪まされてコレクタに現れ
るが、コレクタに直接入力された信号はまったく歪成分
をもたない。したがって、上記２つのトランジスタのコ
レクタ電流は、従来のミキサ回路でのコレクタ電流に比
べ歪成分の割合を小さくできるので、結果として得られ
るＩＦ信号中の歪成分をも低減できる。
【００１８】一方、信号の一部をコレクタに入力した場
合には、図１０に示されているようなエミッタに抵抗を
付加した回路ほどの変換利得を得ることはできない。し
かしながら、エミッタに付加する抵抗をつけないか、も
しくは図１１や図１２よりも小さな値で同じ歪特性を得
ることができ、変換利得と低歪み性との両立という点
で、従来より高性能なミキサ回路を実現できる。
合には、図１０に示されているようなエミッタに抵抗を
付加した回路ほどの変換利得を得ることはできない。し
かしながら、エミッタに付加する抵抗をつけないか、も
しくは図１１や図１２よりも小さな値で同じ歪特性を得
ることができ、変換利得と低歪み性との両立という点
で、従来より高性能なミキサ回路を実現できる。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。なお、以下の説明に
おいて参照する各図においては、他の図と同等部分には
同一符号が付されている。
て図面を参照して詳細に説明する。なお、以下の説明に
おいて参照する各図においては、他の図と同等部分には
同一符号が付されている。
【００２０】図１は本発明によるミキサ回路の実施の一
形態を示すブロック図である。同図を参照すると、本形
態のミキサ回路は、一方をグランド１２に接続した抵抗
３Ａにエミッタを接続した２個のトランジスタ２Ｅ、２
Ｆを有し、トランジスタ２Ｅのベースを一方のＲＦ入力
端子５Ａに接続し、コレクタを２個のトランジスタ２
Ａ、２Ｂのエミッタに接続している。また、トランジス
タ２Ｆのベースを他方のＲＦ入力端子５Ｂに接続し、コ
レクタを２個のトランジスタ２Ｃ、２Ｄのエミッタに接
続している。１対のローカル入力端子の一方の端子６Ａ
をトランジスタ２Ａ、２Ｄのベースに、他方の端子６Ｂ
をトランジスタ２Ｂ、２Ｃのベースに接続している。ト
ランジスタ２Ａ、２Ｃのコレクタは負荷１４を介して電
源８に接続すると共にＩＦ出力端子７Ａに接続してい
る。
形態を示すブロック図である。同図を参照すると、本形
態のミキサ回路は、一方をグランド１２に接続した抵抗
３Ａにエミッタを接続した２個のトランジスタ２Ｅ、２
Ｆを有し、トランジスタ２Ｅのベースを一方のＲＦ入力
端子５Ａに接続し、コレクタを２個のトランジスタ２
Ａ、２Ｂのエミッタに接続している。また、トランジス
タ２Ｆのベースを他方のＲＦ入力端子５Ｂに接続し、コ
レクタを２個のトランジスタ２Ｃ、２Ｄのエミッタに接
続している。１対のローカル入力端子の一方の端子６Ａ
をトランジスタ２Ａ、２Ｄのベースに、他方の端子６Ｂ
をトランジスタ２Ｂ、２Ｃのベースに接続している。ト
ランジスタ２Ａ、２Ｃのコレクタは負荷１４を介して電
源８に接続すると共にＩＦ出力端子７Ａに接続してい
る。
【００２１】また、トランジスタ２Ｂ、２Ｄのコレクタ
は負荷１４を介して電源８に接続すると共にＩＦ出力端
子７Ｂに接続して、ギルバートセル１を構成している。
ローカル入力端子６Ａ、６Ｂ及びＲＦ信号入力端子５
Ａ、５Ｂにはバランス形のローカル信号及びＲＦ信号が
それぞれ入力されるので、それぞれの端子には１８０°
の位相差をもった信号が入力されている。ここで、ＲＦ
入力端子５Ａとトランジスタ２Ｆのコレクタとの間、及
び、ＲＦ入力端子５Ｂとトランジスタ２Ｅのコレクタと
の間にインピーダンス素子９を接続することが本ミキサ
回路の特徴となっている。
は負荷１４を介して電源８に接続すると共にＩＦ出力端
子７Ｂに接続して、ギルバートセル１を構成している。
ローカル入力端子６Ａ、６Ｂ及びＲＦ信号入力端子５
Ａ、５Ｂにはバランス形のローカル信号及びＲＦ信号が
それぞれ入力されるので、それぞれの端子には１８０°
の位相差をもった信号が入力されている。ここで、ＲＦ
入力端子５Ａとトランジスタ２Ｆのコレクタとの間、及
び、ＲＦ入力端子５Ｂとトランジスタ２Ｅのコレクタと
の間にインピーダンス素子９を接続することが本ミキサ
回路の特徴となっている。
【００２２】本実施の態様のギルバートセルミキサでは
２つのトランジスタ２Ｅ及び２Ｆのベースには互いに逆
相の信号を入力される。また、トランジスタのコレクタ
電圧の変化は、ベース電圧の変化と逆相である。したが
って、トランジスタ２Ｅのベースとトランジスタ２Ｆの
コレクタ、及び、トランジスタ２Ｆのベースとトランジ
スタ２Ｅのコレクタの信号は、それぞれ同相となる。
２つのトランジスタ２Ｅ及び２Ｆのベースには互いに逆
相の信号を入力される。また、トランジスタのコレクタ
電圧の変化は、ベース電圧の変化と逆相である。したが
って、トランジスタ２Ｅのベースとトランジスタ２Ｆの
コレクタ、及び、トランジスタ２Ｆのベースとトランジ
スタ２Ｅのコレクタの信号は、それぞれ同相となる。
【００２３】インピーダンス素子９により、ＲＦ入力信
号端子５Ａからの信号はトランジスタ２Ｅのベースに入
力されるだけでなく、同相で動作しているトランジスタ
２Ｆのコレクタにも入力される。同様に、ＲＦ入力信号
端子５Ｂからの信号はトランジスタ２Ｆのベースに入力
されるだけでなく同相で動作しているトランジスタ２Ｅ
のコレクタにも入力される。
号端子５Ａからの信号はトランジスタ２Ｅのベースに入
力されるだけでなく、同相で動作しているトランジスタ
２Ｆのコレクタにも入力される。同様に、ＲＦ入力信号
端子５Ｂからの信号はトランジスタ２Ｆのベースに入力
されるだけでなく同相で動作しているトランジスタ２Ｅ
のコレクタにも入力される。
【００２４】ここで、ベースに入力された信号は、トラ
ンジスタの非線形性によって歪まされてコレクタ電流と
してコレクタに現れる。しかしながら、コレクタに直接
入力された信号はまったく歪成分をもたない。したがっ
て、トランジスタ２Ｅ、２Ｆのコレクタ電流は、従来の
ミキサ回路でのコレクタ電流に比べて歪成分の割合が小
さい。よって、結果として得られるＩＦ信号中の歪成分
をも低減できるのである。
ンジスタの非線形性によって歪まされてコレクタ電流と
してコレクタに現れる。しかしながら、コレクタに直接
入力された信号はまったく歪成分をもたない。したがっ
て、トランジスタ２Ｅ、２Ｆのコレクタ電流は、従来の
ミキサ回路でのコレクタ電流に比べて歪成分の割合が小
さい。よって、結果として得られるＩＦ信号中の歪成分
をも低減できるのである。
【００２５】一方、信号の一部をコレクタに入力してい
るために、エミッタに付加する抵抗なしで、あるいは、
図１１や図１２よりも小さな値で同じ歪特性を得ること
が可能となり、変換利得と低歪性との両立という点で、
従来より高性能なミキサ回路を実現できる。
るために、エミッタに付加する抵抗なしで、あるいは、
図１１や図１２よりも小さな値で同じ歪特性を得ること
が可能となり、変換利得と低歪性との両立という点で、
従来より高性能なミキサ回路を実現できる。
【００２６】実際に２ＧＨｚから１００ＭＨｚへの周波
数変換について、シミュレーションで得られた結果が図
２に示されている。ここでは、歪の指標として入力換算
３次相互変調歪インターセプトポイント（ＩＩＰ３）を
用いており、この値が大きいほど低歪みであることを示
している。同図中の実線２１が変換利得を示し、実線２
２がＩＩＰ３を示している。
数変換について、シミュレーションで得られた結果が図
２に示されている。ここでは、歪の指標として入力換算
３次相互変調歪インターセプトポイント（ＩＩＰ３）を
用いており、この値が大きいほど低歪みであることを示
している。同図中の実線２１が変換利得を示し、実線２
２がＩＩＰ３を示している。
【００２７】また同図を参照すると、従来例は容量が接
続されていないので、容量＝０の位置に従来例による値
がプロットされている。同図中の丸形○及び●は変換利
得を示し、菱形◇及び◆はＩＩＰ３を示している。そし
て、同図中の丸形●及び菱形◆はエミッタに３０Ωの抵
抗素子を接続した場合を示し、丸形○及び菱形◇は抵抗
素子を接続しない場合を示している。
続されていないので、容量＝０の位置に従来例による値
がプロットされている。同図中の丸形○及び●は変換利
得を示し、菱形◇及び◆はＩＩＰ３を示している。そし
て、同図中の丸形●及び菱形◆はエミッタに３０Ωの抵
抗素子を接続した場合を示し、丸形○及び菱形◇は抵抗
素子を接続しない場合を示している。
【００２８】抵抗素子が接続されている従来例を示す丸
形●（変換利得）及び菱形◆（ＩＩＰ３）は、抵抗素子
が接続されていない従来例を示す丸形○及び菱形◇に比
べ、抵抗素子によって変換利得が小さくなるが、逆にＩ
ＩＰ３は良くなることが同図に示されている。
形●（変換利得）及び菱形◆（ＩＩＰ３）は、抵抗素子
が接続されていない従来例を示す丸形○及び菱形◇に比
べ、抵抗素子によって変換利得が小さくなるが、逆にＩ
ＩＰ３は良くなることが同図に示されている。
【００２９】ここでＩＩＰ３の定義について説明する。
一般に、入力電力を変化させると、出力電力はそれに比
例して増加する。そこで、入力を横軸、出力を縦軸にｄ
Ｂでプロットすると、傾き１の直線になる。一方、３次
の高調波による歪をあらわす３次相互変調歪（ＩＭ３）
という出力も現れ、これは入力の３乗に比例するため、
傾き３の直線になる。これら両者の直線を延長した交点
をインターセプトポイント（ＩＰ３）と呼び、その交点
の入力電力はＩＩＰ３と呼ばれる。なお、ＩＭ３とは、
周波数の近い２つの信号（周波数ｆ１，ｆ２）を入力し
た時に３次歪によって２ｆ１−ｆ２と２ｆ２−ｆ１の周
波数に現れる出力である。
一般に、入力電力を変化させると、出力電力はそれに比
例して増加する。そこで、入力を横軸、出力を縦軸にｄ
Ｂでプロットすると、傾き１の直線になる。一方、３次
の高調波による歪をあらわす３次相互変調歪（ＩＭ３）
という出力も現れ、これは入力の３乗に比例するため、
傾き３の直線になる。これら両者の直線を延長した交点
をインターセプトポイント（ＩＰ３）と呼び、その交点
の入力電力はＩＩＰ３と呼ばれる。なお、ＩＭ３とは、
周波数の近い２つの信号（周波数ｆ１，ｆ２）を入力し
た時に３次歪によって２ｆ１−ｆ２と２ｆ２−ｆ１の周
波数に現れる出力である。
【００３０】また、ここではインピーダンス素子９とし
て容量を用いているが、容量２ｐＦ以上の領域におい
て、抵抗３０Ω時の従来例より大きなＩＩＰ３が得られ
ており、この時の変換利得も従来より大きな値が得られ
ることになる。
て容量を用いているが、容量２ｐＦ以上の領域におい
て、抵抗３０Ω時の従来例より大きなＩＩＰ３が得られ
ており、この時の変換利得も従来より大きな値が得られ
ることになる。
【００３１】
【実施例】図３には本発明の第１の実施例によるミキサ
回路が示されている。本実施例では、インピーダンス素
子として容量１０を用いている。この容量１０は、ギル
バートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆの
コレクタとの間、及び、ＲＦ入力端子５Ｂとトランジス
タ２Ｅのコレクタとの間に接続されている。また、トラ
ンジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのコレクタと電源８と
の間の負荷としてコイル４を用いている。
回路が示されている。本実施例では、インピーダンス素
子として容量１０を用いている。この容量１０は、ギル
バートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆの
コレクタとの間、及び、ＲＦ入力端子５Ｂとトランジス
タ２Ｅのコレクタとの間に接続されている。また、トラ
ンジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのコレクタと電源８と
の間の負荷としてコイル４を用いている。
【００３２】同図中のギルバートセル１は次のように構
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
【００３３】また、ローカル入力端子６Ａはトランジス
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４を介してそれぞれ電源８に接続されると
共に、ＩＦ出力端子７にも接続されている。
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４を介してそれぞれ電源８に接続されると
共に、ＩＦ出力端子７にも接続されている。
【００３４】なお、トランジスタはすべてＧａＡｓ系Ｈ
ＢＴ（Heterojunction Bipolar Transistor ）を用いて
いる。トランジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのサイズ
は、トランジスタ２Ｅ、２Ｆのサイズの半分とし、バイ
アス電流密度を一定とした。回路の全電流は１０ｍＡに
設定した。
ＢＴ（Heterojunction Bipolar Transistor ）を用いて
いる。トランジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのサイズ
は、トランジスタ２Ｅ、２Ｆのサイズの半分とし、バイ
アス電流密度を一定とした。回路の全電流は１０ｍＡに
設定した。
【００３５】このとき、ＲＦ信号周波数２ＧＨｚからＩ
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は５ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は５ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。
【００３６】図４には本発明の第２の実施例によるミキ
サ回路が示されている。本実施例では、インピーダンス
素子として抵抗３Ｄを用いている。この抵抗３Ｄは、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
サ回路が示されている。本実施例では、インピーダンス
素子として抵抗３Ｄを用いている。この抵抗３Ｄは、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
【００３７】同図中のギルバートセル１は次のように構
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
【００３８】また、ローカル入力端子６Ａはトランジス
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４を介してそれぞれ電源８に接続されると
共に、ＩＦ出力端子７にも接続されている。
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４を介してそれぞれ電源８に接続されると
共に、ＩＦ出力端子７にも接続されている。
【００３９】トランジスタはすべてＧａＡｓ系ＨＢＴを
用い、トランジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのサイズは
トランジスタ２Ｅ、２Ｆのサイズの半分としバイアス電
流密度を一定とした。回路の全電流は１０ｍＡに設定し
た。
用い、トランジスタ２Ａ、２Ｂ、２Ｃ、２Ｄのサイズは
トランジスタ２Ｅ、２Ｆのサイズの半分としバイアス電
流密度を一定とした。回路の全電流は１０ｍＡに設定し
た。
【００４０】このとき、周波数２ＧＨｚから１００ＭＨ
ｚまでの周波数変換において、変換利得は１５ｄＢ、Ｉ
ＩＰ３は６ｄＢｍであった。よって、同一の素子パラメ
ータで設計した図１１の従来例の変換利得＝１３ｄＢ、
ＩＩＰ３＝０ｄＢｍに比較し、高性能の結果が得られ
た。
ｚまでの周波数変換において、変換利得は１５ｄＢ、Ｉ
ＩＰ３は６ｄＢｍであった。よって、同一の素子パラメ
ータで設計した図１１の従来例の変換利得＝１３ｄＢ、
ＩＩＰ３＝０ｄＢｍに比較し、高性能の結果が得られ
た。
【００４１】図５には本発明の第３の実施例によるミキ
サ回路が示されている。本実施例では、インピーダンス
素子として容量１０とコイル１１、抵抗３Ｄの直列回路
を用いている。これらの各素子からなる直列回路は、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
サ回路が示されている。本実施例では、インピーダンス
素子として容量１０とコイル１１、抵抗３Ｄの直列回路
を用いている。これらの各素子からなる直列回路は、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
【００４２】同図中のギルバートセル１は次のように構
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
成されている。すなわち、ＲＦ入力端子５Ａ，５Ｂはそ
れぞれトランジスタ２Ｅ、２Ｆのベースに接続されてい
る。トランジスタ２Ｅ、２Ｆは、エミッタ同士を接続し
て１００Ωの抵抗３でグランド１２に接続され、コレク
タはトランジスタ２Ａ、２Ｂのエミッタ、トランジスタ
２Ｃ、２Ｄのエミッタにそれぞれ接続されている。
【００４３】また、ローカル入力端子６Ａはトランジス
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４をを介してそれぞれ電源８に接続すると
共に、ＩＦ出力端子７にも接続されている。
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続されている。さら
に、トランジスタ２Ａ、２Ｃのコレクタが１００ｎＨの
負荷コイル４、トランジスタ２Ｂ、２Ｄのコレクタが別
の負荷コイル４をを介してそれぞれ電源８に接続すると
共に、ＩＦ出力端子７にも接続されている。
【００４４】なお、トランジスタはすべてＧａＡｓ系Ｈ
ＢＴを用いている。トランジスタ２Ａ、２Ｂ、２Ｃ、２
Ｄのサイズは、トランジスタ２Ｅ、２Ｆのサイズの半分
とし、バイアス電流密度を一定とした。回路の全電流は
１０ｍＡに設定した。
ＢＴを用いている。トランジスタ２Ａ、２Ｂ、２Ｃ、２
Ｄのサイズは、トランジスタ２Ｅ、２Ｆのサイズの半分
とし、バイアス電流密度を一定とした。回路の全電流は
１０ｍＡに設定した。
【００４５】このとき、ＲＦ信号周波数２ＧＨｚからＩ
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は４ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は４ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。
【００４６】また、本実施例の抵抗３Ｄ、容量１０、コ
イル１１の直列回路によるインピーダンス素子は直列共
振回路であり、２ＧＨｚで低インピーダンスとなる。こ
のとき、コレクタに直接入力される信号が増加するので
ＩＩＰ３が増加する。このように本例では、インピーダ
ンス素子に、抵抗、容量、コイルの直列回路を用いた
が、これらの受動素子を任意に２つ以上組合わせること
により、所望の周波数特性を持たせることができる。
イル１１の直列回路によるインピーダンス素子は直列共
振回路であり、２ＧＨｚで低インピーダンスとなる。こ
のとき、コレクタに直接入力される信号が増加するので
ＩＩＰ３が増加する。このように本例では、インピーダ
ンス素子に、抵抗、容量、コイルの直列回路を用いた
が、これらの受動素子を任意に２つ以上組合わせること
により、所望の周波数特性を持たせることができる。
【００４７】図６には本発明の第４の実施例によるミキ
サ回路が示されている。本実施例では、インピーダンス
素子として容量１０を用いている。この容量１０は、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
サ回路が示されている。本実施例では、インピーダンス
素子として容量１０を用いている。この容量１０は、ギ
ルバートセル１のＲＦ入力端子５Ａとトランジスタ２Ｆ
のコレクタとの間、及び、ＲＦ入力端子５Ｂとトランジ
スタ２Ｅのコレクタとの間に接続されている。
【００４８】本実施例では、ギルバートセル１の構成
が、これまでの実施例とは異なっている。すなわち、Ｒ
Ｆ入力端子５Ａ，５Ｂはそれぞれトランジスタ２Ｅ、２
Ｆのベースに接続され、その２個のトランジスタ２Ｅ、
２Ｆのエミッタは直接グランド１２に接続されている。
トランジスタ２Ｅ、２Ｆのコレクタはトランジスタ２
Ａ、２Ｂのエミッタ、トランジスタ２Ｃ、２Ｄのエミッ
タにそれぞれ接続されている。
が、これまでの実施例とは異なっている。すなわち、Ｒ
Ｆ入力端子５Ａ，５Ｂはそれぞれトランジスタ２Ｅ、２
Ｆのベースに接続され、その２個のトランジスタ２Ｅ、
２Ｆのエミッタは直接グランド１２に接続されている。
トランジスタ２Ｅ、２Ｆのコレクタはトランジスタ２
Ａ、２Ｂのエミッタ、トランジスタ２Ｃ、２Ｄのエミッ
タにそれぞれ接続されている。
【００４９】また、ローカル入力端子６Ａはトランジス
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続され、トランジスタ
２Ａ、２Ｃのコレクタが１００ｎＨの負荷コイル４、ト
ランジスタ２Ｂ、２Ｄのコレクタが別の負荷コイル４を
を介してそれぞれ電源８に接続されると共に、ＩＦ出力
端子７にも接続されている。
タ２Ａ、２Ｄのベースに、ローカル入力端子６Ｂはトラ
ンジスタ２Ｂ、２Ｃのベースに接続され、トランジスタ
２Ａ、２Ｃのコレクタが１００ｎＨの負荷コイル４、ト
ランジスタ２Ｂ、２Ｄのコレクタが別の負荷コイル４を
を介してそれぞれ電源８に接続されると共に、ＩＦ出力
端子７にも接続されている。
【００５０】なお、トランジスタはすべてＧａＡｓ系Ｈ
ＢＴを用いている。トランジスタ２Ａ、２Ｂ、２Ｃ、２
Ｄのサイズは、トランジスタ２Ｅ、２Ｆのサイズの半分
とし、バイアス電流密度を一定とした。回路の全電流は
１０ｍＡに設定した。
ＢＴを用いている。トランジスタ２Ａ、２Ｂ、２Ｃ、２
Ｄのサイズは、トランジスタ２Ｅ、２Ｆのサイズの半分
とし、バイアス電流密度を一定とした。回路の全電流は
１０ｍＡに設定した。
【００５１】このとき、ＲＦ信号周波数２ＧＨｚからＩ
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は４ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。本実施例では、上述の実施例に
おいて設けられている抵抗（図１中の符号３など）を設
けていないために、この抵抗の電圧降下分だけ電源電圧
を小さくできる特徴を有している。
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１６ｄＢ、ＩＩＰ３は４ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。本実施例では、上述の実施例に
おいて設けられている抵抗（図１中の符号３など）を設
けていないために、この抵抗の電圧降下分だけ電源電圧
を小さくできる特徴を有している。
【００５２】図７には本発明の第５の実施例によるミキ
サ回路が示されている。本実施例は、上述した第４の実
施例において、トランジスタ２Ｅ、２Ｆのエミッタとグ
ランド１２との間に抵抗３を付加したものである。本例
では、第４の実施例の場合と同じ設計パラメータで、抵
抗３を１０Ωとした時、ＲＦ信号周波数２ＧＨｚからＩ
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１３ｄＢ、ＩＩＰ３は８ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。本例の場合、第４の実施例の場
合と比較すると、変換利得は減少したものの、ＩＩＰ３
が大きくなり、より低歪みの動作が可能となった。
サ回路が示されている。本実施例は、上述した第４の実
施例において、トランジスタ２Ｅ、２Ｆのエミッタとグ
ランド１２との間に抵抗３を付加したものである。本例
では、第４の実施例の場合と同じ設計パラメータで、抵
抗３を１０Ωとした時、ＲＦ信号周波数２ＧＨｚからＩ
Ｆ信号周波数１００ＭＨｚへの周波数変換において、変
換利得は１３ｄＢ、ＩＩＰ３は８ｄＢｍであった。よっ
て、同一の素子パラメータで設計した図１１の従来例の
変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比較し、高
性能の結果が得られた。本例の場合、第４の実施例の場
合と比較すると、変換利得は減少したものの、ＩＩＰ３
が大きくなり、より低歪みの動作が可能となった。
【００５３】図８には本発明の第６の実施例によるミキ
サ回路が示されている。本実施例は、上述した第１の実
施例において、トランジスタ２Ｅ、２Ｆのエミッタと抵
抗３Ａとの間に抵抗３Ｂをそれぞれ付加したものであ
る。本例では、第１の実施例の場合と同じ設計パラメー
タで、抵抗３を１０Ωとした時、ＲＦ信号周波数２ＧＨ
ｚからＩＦ信号周波数１００ＭＨｚへの周波数変換にお
いて、変換利得は１４ｄＢ、ＩＩＰ３は７ｄＢｍであっ
た。よって、同一の素子パラメータで設計した図１１の
従来例の変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比
較し、高性能の結果が得られた。本例の場合、第１の実
施例の場合と比較すると、変換利得は減少したものの、
ＩＩＰ３が大きくなり、より低歪みの動作が可能となっ
た。
サ回路が示されている。本実施例は、上述した第１の実
施例において、トランジスタ２Ｅ、２Ｆのエミッタと抵
抗３Ａとの間に抵抗３Ｂをそれぞれ付加したものであ
る。本例では、第１の実施例の場合と同じ設計パラメー
タで、抵抗３を１０Ωとした時、ＲＦ信号周波数２ＧＨ
ｚからＩＦ信号周波数１００ＭＨｚへの周波数変換にお
いて、変換利得は１４ｄＢ、ＩＩＰ３は７ｄＢｍであっ
た。よって、同一の素子パラメータで設計した図１１の
従来例の変換利得＝１３ｄＢ、ＩＩＰ３＝０ｄＢｍに比
較し、高性能の結果が得られた。本例の場合、第１の実
施例の場合と比較すると、変換利得は減少したものの、
ＩＩＰ３が大きくなり、より低歪みの動作が可能となっ
た。
【００５４】図９には本発明の第７の実施例によるミキ
サ回路が示されている。本実施例は、上述した第８の実
施例において、抵抗３と２個の抵抗３Ｂとの接続状態を
Ｔ型からΠ型に変換したものである。同図中の抵抗３Ｃ
を２１Ω、抵抗３Ａを２１０Ωに設定すると、第８の実
施例の場合とまったく同じ結果が得られる。
サ回路が示されている。本実施例は、上述した第８の実
施例において、抵抗３と２個の抵抗３Ｂとの接続状態を
Ｔ型からΠ型に変換したものである。同図中の抵抗３Ｃ
を２１Ω、抵抗３Ａを２１０Ωに設定すると、第８の実
施例の場合とまったく同じ結果が得られる。
【００５５】なお、以上述べてきた本発明の実施例はＧ
ａＡｓ系ＨＢＴを使用したミキサ回路について説明して
きたが、このＨＢＴに限らず、ＳｉやＳｉＧｅのバイポ
ーラトランジスタ、他の化合物半導体を用いたＨＢＴ、
さらにはバイポーラトランジスタに限らずＦＥＴにおい
ても同様な効果が得られる。
ａＡｓ系ＨＢＴを使用したミキサ回路について説明して
きたが、このＨＢＴに限らず、ＳｉやＳｉＧｅのバイポ
ーラトランジスタ、他の化合物半導体を用いたＨＢＴ、
さらにはバイポーラトランジスタに限らずＦＥＴにおい
ても同様な効果が得られる。
【００５６】
【発明の効果】以上説明したように本発明は、ＲＦ信号
が同相で現れるトランジスタのベースと別のトランジス
タのコレクタをインピーダンス素子で接続することによ
り、入力信号の一部を歪ませることなく、ローカル信号
が入力されるトランジスタのエミッタに供給できるの
で、従来のミキサ回路よりも変換利得、歪ともに改善で
きるという効果がある。
が同相で現れるトランジスタのベースと別のトランジス
タのコレクタをインピーダンス素子で接続することによ
り、入力信号の一部を歪ませることなく、ローカル信号
が入力されるトランジスタのエミッタに供給できるの
で、従来のミキサ回路よりも変換利得、歪ともに改善で
きるという効果がある。
【図１】本発明の実施の一態様によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図２】図１のミキサ回路における変換利得及びＩＩＰ
３を、従来例のそれらと比較して示す図である。
３を、従来例のそれらと比較して示す図である。
【図３】本発明の第１の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図４】本発明の第２の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図５】本発明の第３の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図６】本発明の第４の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図７】本発明の第５の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図８】本発明の第６の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図９】本発明の第７の実施例によるミキサ回路の構成
を示す回路図である。
を示す回路図である。
【図１０】従来例による第１のミキサ回路の構成を示す
回路図である。
回路図である。
【図１１】従来例による第２のミキサ回路の構成を示す
回路図である。
回路図である。
【図１２】従来例による第３のミキサ回路の構成を示す
回路図である。
回路図である。
１ ギルバートセルミキサ ２、２Ａ〜２Ｆ トランジスタ ３、３Ａ〜３Ｃ 抵抗 ４ 負荷コイル ５Ａ、５Ｂ ＲＦ信号入力端子 ６Ａ、６Ｂ ローカル信号入力端子 ７Ａ，７Ｂ ＩＦ出力端子 ８ 電源端子 ９ インピーダンス素子 １０ 容量 １１ コイル １２ グランド １４ 負荷
Claims (7)
- 【請求項１】 第１及び第２の入力端子対と、前記第１
の入力端子対の一方がベースに接続された第１のトラン
ジスタと、前記第１の入力端子対の他方がベースに接続
された第２のトランジスタと、前記第２の入力端子対の
一方がベースに接続された第３及び第４のトランジスタ
と、前記第２の入力端子対の他方がベースに接続された
第５及び第６のトランジスタとを含み、前記第２のトラ
ンジスタのコレクタを前記第４及び第６のトランジスタ
のエミッタに接続し、前記第３及び第６のトランジスタ
のコレクタ同士を接続し、前記第４及び第５のトランジ
スタのコレクタ同士を接続したギルバートセル形ミキサ
であって、前記第１の入力端子対の一方と前記第２のト
ランジスタのコレクタとの間及び前記第１の入力端子対
の他方と前記第１のトランジスタのコレクタとの間に設
けられ、互いに同一の電気的性質を有するインピーダン
ス素子を含むことを特徴とするミキサ回路。 - 【請求項２】 前記インピーダンス素子は、容量素子で
あることを特徴とする請求項１記載のミキサ回路。 - 【請求項３】 前記インピーダンス素子は、抵抗素子で
あることを特徴とする請求項１記載のミキサ回路。 - 【請求項４】 前記インピーダンス素子は、コイル、容
量、抵抗の各素子のうち２個以上の素子を組合わせてな
ることを特徴とする請求項１記載のミキサ回路。 - 【請求項５】 前記第１及び第２のトランジスタのエミ
ッタ同士を接続し、この接続点と電源とを抵抗素子で接
続したことを特徴とする請求項１記載のミキサ回路。 - 【請求項６】 前記第１及び第２のトランジスタのエミ
ッタに第１及び第２の抵抗素子の一端をそれぞれ接続
し、さらに前記第１及び第２の抵抗素子の他端同士を接
続し、この接続点と電源とを第３の抵抗素子で接続した
ことを特徴とする請求項１記載のミキサ回路。 - 【請求項７】 前記第１及び第２のトランジスタのエミ
ッタと電源との間をそれぞれ第１及び第２の抵抗素子で
接続し、さらに前記第１及び第２のトランジスタのエミ
ッタ同士を第３の抵抗素子で接続したことを特徴とする
請求項１記載のミキサ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30479199A JP3386019B2 (ja) | 1999-10-27 | 1999-10-27 | ミキサ回路 |
| US09/694,277 US6396330B1 (en) | 1999-10-27 | 2000-10-24 | Mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30479199A JP3386019B2 (ja) | 1999-10-27 | 1999-10-27 | ミキサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127555A true JP2001127555A (ja) | 2001-05-11 |
| JP3386019B2 JP3386019B2 (ja) | 2003-03-10 |
Family
ID=17937290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30479199A Expired - Fee Related JP3386019B2 (ja) | 1999-10-27 | 1999-10-27 | ミキサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6396330B1 (ja) |
| JP (1) | JP3386019B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088980B2 (en) | 2001-06-29 | 2006-08-08 | Kabushiki Kaisha Toshiba | Frequency converter with nonlinear distortion cancellation |
| JP2007288513A (ja) * | 2006-04-17 | 2007-11-01 | Advantest Corp | 変調器 |
| JP2009518901A (ja) * | 2005-12-09 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | マルチスタンダード入力を備える広帯域ミキサ |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785530B2 (en) * | 2001-03-16 | 2004-08-31 | Skyworks Solutions, Inc. | Even-order non-linearity correction feedback for Gilbert style mixers |
| WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
| JP3828793B2 (ja) * | 2001-12-04 | 2006-10-04 | Ｎｅｃエレクトロニクス株式会社 | 直交ミキサ回路 |
| US6931243B2 (en) * | 2001-12-21 | 2005-08-16 | Texas Instruments Incorporated | Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications |
| JP3929031B2 (ja) * | 2002-03-28 | 2007-06-13 | 松下電器産業株式会社 | 増幅装置 |
| US7672659B2 (en) * | 2002-04-04 | 2010-03-02 | Telefonaktiebolaget L M Ericsson (Publ) | Mixer with feedback |
| JP2004072517A (ja) * | 2002-08-07 | 2004-03-04 | Alps Electric Co Ltd | ミキサ |
| EP1480333A3 (en) * | 2003-05-22 | 2006-05-03 | Matsushita Electric Industrial Co., Ltd. | High frequency differential amplifier, differential mixer, differential oscillator and radio circuit using same |
| JP3625470B1 (ja) * | 2003-09-30 | 2005-03-02 | キヤノン株式会社 | プロセスカートリッジ、及び、電子写真画像形成装置 |
| EP1557949A1 (en) * | 2004-01-23 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Low-noise differential bias circuit and differential signal processing apparatus |
| ATE431650T1 (de) * | 2005-06-21 | 2009-05-15 | Nxp Bv | Sendervorrichtung mit quasikonstanter lo-leckage für ein drahtloses kommunikationsgerät mit direkter konversionsarchitektur |
| KR101284943B1 (ko) * | 2006-06-30 | 2013-07-10 | 엘지디스플레이 주식회사 | 몰드의 제조방법 |
| US20080113644A1 (en) * | 2006-11-14 | 2008-05-15 | Saverio Trotta | Low Noise Mixer |
| FI20075275A0 (fi) * | 2007-04-19 | 2007-04-19 | Nokia Corp | RF-transkonduktanssituloaste |
| ITMI20102438A1 (it) * | 2010-12-29 | 2012-06-30 | Accent S P A | Miscelatore per telecomunicazioni |
| RU2504072C1 (ru) * | 2012-10-09 | 2014-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Аналоговый смеситель сигналов |
| US9166540B2 (en) * | 2013-09-24 | 2015-10-20 | Broadcom Corporation | Gain invariant impedance feedback amplifier |
| TWI549422B (zh) * | 2014-09-12 | 2016-09-11 | Univ Nat Chi Nan | Mixed circuit |
| JP6662072B2 (ja) * | 2016-02-04 | 2020-03-11 | 富士通株式会社 | 増幅器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771163A (en) | 1980-10-20 | 1982-05-01 | Matsushita Electric Ind Co Ltd | Double balanced mixer |
| JPH0417405A (ja) | 1990-05-10 | 1992-01-22 | Alps Electric Co Ltd | ミキサ回路 |
| GB2272121B (en) | 1992-10-26 | 1996-03-27 | Plessey Semiconductors Ltd | Amplifiers |
| US5379457A (en) | 1993-06-28 | 1995-01-03 | Hewlett-Packard Company | Low noise active mixer |
| US5809410A (en) | 1993-07-12 | 1998-09-15 | Harris Corporation | Low voltage RF amplifier and mixed with single bias block and method |
| JPH0832353A (ja) | 1994-07-19 | 1996-02-02 | Fujitsu Ltd | 周波数混合回路 |
| US5448772A (en) | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US5805988A (en) | 1995-12-22 | 1998-09-08 | Microtune, Inc. | System and method for switching an RF signal between mixers |
| JPH10126300A (ja) | 1996-10-18 | 1998-05-15 | Hitachi Ltd | ミクサ回路 |
| US5896063A (en) | 1997-04-30 | 1999-04-20 | Maxim Integrated Products, Inc. | Variable gain amplifier with improved linearity and bandwidth |
| US5942929A (en) * | 1997-05-22 | 1999-08-24 | Qualcomm Incorporated | Active phase splitter |
| JPH1127170A (ja) | 1997-07-02 | 1999-01-29 | Toshiba Corp | 周波数混合回路及び無線機 |
| US6205325B1 (en) * | 1998-12-31 | 2001-03-20 | Nokia Mobile Phones, Limited | Active radio frequency mixer circuit with feedback |
| US6230001B1 (en) | 1999-05-27 | 2001-05-08 | Rockwell Collins, Inc. | Active commutated double balanced mixer |
| US6255889B1 (en) * | 1999-11-09 | 2001-07-03 | Nokia Networks Oy | Mixer using four quadrant multiplier with reactive feedback elements |
-
1999
- 1999-10-27 JP JP30479199A patent/JP3386019B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-24 US US09/694,277 patent/US6396330B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088980B2 (en) | 2001-06-29 | 2006-08-08 | Kabushiki Kaisha Toshiba | Frequency converter with nonlinear distortion cancellation |
| JP2009518901A (ja) * | 2005-12-09 | 2009-05-07 | シリフィック ワイヤレス コーポレーション | マルチスタンダード入力を備える広帯域ミキサ |
| JP4778069B2 (ja) * | 2005-12-09 | 2011-09-21 | アイセラ カナダ ユーエルシー | 無線トランシーバ用マルチスタンダード、マルチバンド直接変換装置および集積回路パッケージ |
| JP2007288513A (ja) * | 2006-04-17 | 2007-11-01 | Advantest Corp | 変調器 |
| US8183951B2 (en) | 2006-04-17 | 2012-05-22 | Advantest Corporation | Modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| US6396330B1 (en) | 2002-05-28 |
| JP3386019B2 (ja) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386019B2 (ja) | ミキサ回路 | |
| US8121579B2 (en) | Active mixer circuit and a receiver circuit or a millimeter-wave communication unit using it | |
| US8577322B1 (en) | Signal mixer having a single-ended input and a differential output | |
| US6230001B1 (en) | Active commutated double balanced mixer | |
| JP2004304775A (ja) | 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器 | |
| US6043710A (en) | Low-voltage amplifiers | |
| US6859085B2 (en) | Mixer circuit and differential amplifier circuit | |
| CN101297477B (zh) | 跨导级装置 | |
| US7020452B1 (en) | Actively matched center-tapped marchand balanced mixer | |
| Chang et al. | A direct conversion merged LNA-I/Q-mixer with noise reduction using dual cross coupling for WiMAX/WiBro applications | |
| CN217721138U (zh) | 一种输入跨导级电路及宽带有源双平衡混频器 | |
| Meng et al. | Compact 5.2-GHz GaInP/GaAs HBT Gilbert upconverter using lumped rat-race hybrid and current combiner | |
| US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
| EP1154567B1 (en) | Radio frequency amplifier and tuner | |
| US8994451B1 (en) | RF amplifier | |
| Lindberg et al. | A SiGe HBT 24 GHz sub-harmonic direct-conversion IQ-demodulator | |
| JP2000059147A (ja) | ミキサー回路 | |
| Murasov et al. | The Wideband Balun-LNA in 130 nm SiGe Technology | |
| JP2007028503A (ja) | 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路 | |
| Maalik | Structured LNA Design for Next Generation Mobile Communication | |
| WO2004023650A1 (ja) | プッシュプル増幅器及び周波数変換回路 | |
| Lee et al. | A 1-6 GHz monolithic up-conversion mixer with input/output active baluns using SiGe HBT process | |
| De Vreede et al. | " Linearization Techniques at the Device and Circuit Level" | |
| Lee et al. | Circuit techniques to improve the linearity of an up-conversion double balanced mixer with an active balun using InGaP/GaAs HBT technology | |
| Plessas et al. | A 5 GHz low noise amplifier on 0.35/spl mu/m BiCMOS SiGe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |