CN217721138U - 一种输入跨导级电路及宽带有源双平衡混频器 - Google Patents

一种输入跨导级电路及宽带有源双平衡混频器 Download PDF

Info

Publication number
CN217721138U
CN217721138U CN202221932368.8U CN202221932368U CN217721138U CN 217721138 U CN217721138 U CN 217721138U CN 202221932368 U CN202221932368 U CN 202221932368U CN 217721138 U CN217721138 U CN 217721138U
Authority
CN
China
Prior art keywords
transistor
resistor
input
resistance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221932368.8U
Other languages
English (en)
Inventor
叶鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sicore Semiconductor Corp Ltd
Original Assignee
Chengdu Sicore Semiconductor Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sicore Semiconductor Corp Ltd filed Critical Chengdu Sicore Semiconductor Corp Ltd
Priority to CN202221932368.8U priority Critical patent/CN217721138U/zh
Application granted granted Critical
Publication of CN217721138U publication Critical patent/CN217721138U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种输入跨导级电路及宽带有源双平衡混频器,涉及集成电路技术领域,包括有晶体管A的基极分别连接电容C1一端和输入信号的正输入端IN+,晶体管B的基极分别连接所述电容C2一端和输入信号的负输入端IN‑,晶体管A的发射极分别连接电阻R3一端和电阻R2一端,晶体管B的发射极分别连接电阻R1一端和电阻R4一端,晶体管A的集电极与晶体管B的集电极均用于与混频器的开关级电路连接,电阻R1另一端与电容C1另一端连接,电阻R2另一端与电容C2另一端连接,电阻R3另一端与电阻R4另一端均接地。本实用新型采用相对比较简单的无源RC结构提升了输入跨导级电路的转换增益,并且实现了良好的宽带输入匹配,具有低成本、易于实现的特点。

Description

一种输入跨导级电路及宽带有源双平衡混频器
技术领域
本实用新型涉及集成电路技术领域,具体地,涉及一种输入跨导级电路及宽带有源双平衡混频器。
背景技术
混频器是射频收发机中的重要组成部分,在信号链路中主要起频谱搬移的作用,而有源双平衡混频器是最常用的类型之一,具有高隔离度的特点,并且相比无缘混频器能够提供一定增益,可以抑制后级电路的噪声,改善整体信号链路的噪声系数。因此,在保证线性度的条件下,需要尽可能的提升混频器的增益。有源双平衡混频器的电路结构主要分为三段:输入跨导级电路、开关级电路和负载级电路,在合适的本振信号下,混频器的增益取决于输入跨导和负载,但增大负载会降低工作效率,在频率一定情况下,混频器的增益主要取决于输入跨导的大小,即取决于输入跨导级电路的转换增益,而晶体管或者场效应管的跨导大小主要由电流决定,在功耗一定的情况下,输入跨导的大小成为提升输入跨导级电路及混频器增益的瓶颈。
实用新型内容
为解决传统输入跨导级电路增益有限的问题,本实用新型提供了一种输入跨导级电路,所述电路包括晶体管A、晶体管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,或,包括MOS管A、MOS管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4;所述晶体管A的基极分别连接所述电容C1一端和输入信号的正输入端IN+,所述晶体管B的基极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述晶体管A的发射极分别连接所述电阻R3一端和所述电阻R2一端,所述晶体管B的发射极分别连接所述电阻R1一端和所述电阻R4一端,所述晶体管A的集电极与所述晶体管B的集电极均用于与所述混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地;或,所述MOS管A的栅极分别连接所述电容C1一端和所述输入信号的正输入端IN+,所述MOS管的栅极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述MOS管A的源极分别连接所述电阻R3一端和所述电阻R2一端,所述MOS管B的源极分别连接所述电阻R1一端和所述电阻R4一端,所述MOS管A的漏极与所述MOS管B的漏极均用于与所述混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地。
本实用新型原理:输入信号的正输入端通过电阻R1和电容C1耦合一部分信号到晶体管B的发射极,使晶体管B的基极与发射极两端的交流Vbe得以提升,在电流相同的情况下,等效于晶体管B的跨导提升,晶体管A同理,因此在电流不变的前提下,输入跨导级电路的电流转换能力得到提升,从而提高了混频器的转换增益,同时,对于电阻R1、电容C1、电阻R2和电容C2选择相应的电阻电容值,可以实现良好的宽带输入匹配。
晶体管A与所述晶体管B均为HBT晶体管。HBT晶体管也就是异质结双极型晶体管,相较于传统双极结型晶体管,HBT晶体管发射区改用宽带隙的半导体材料,即同质的发射结采用了异质结来代替,是能够工作在超高频和超高速的一种重要的有源器件。
晶体管A和晶体管B对称设置。其中,因为晶体管A的基极连接输入信号的正输入端,晶体管B的基极连接输入信号的负输入端,在输入的信号线上就会存在频率相同、幅值相同和相位相同的干扰信号(称共模干扰),当晶体管A与晶体管B对称设置时,共模干扰可以通过双端输入抵消,相当于抑制了共模干扰。
晶体管A与晶体管B参数相同。其中,晶体管A和晶体管B组成的电路为差分放大电路,其差分放大电路具有电路对称性的特点,此特点可以起到稳定工作点的作用,差分放大电路有差模和共模两种基本输入信号,由于其电路的对称性,当两输入端所接信号大小相等、极性相反时,称为差模输入信号,当两输入端所接信号大小相等、极性相同时,称为共模信号,通常需要将进行放大的信号作为差模信号输入,而将由温度环境等因素对电路产生的影响作为共模信号输入,因此为了放大差模信号,抑制共模信号,需要使差分放大电路具有电路对称性,即晶体管A与晶体管B参数相同。
电阻R3的阻值等于电阻R4的阻值。其中,电阻R3和电阻R4分别作为晶体管A和晶体管B发射极电阻,也称反馈电阻,通过电流负反馈作用稳定晶体管的直流工作点,当晶体管电路存在温度上升等因素时,能使晶体管的集电极电流保持稳定。
为解决传统有源双平衡混频器存在增益瓶颈的问题,本实用新型还提供了一种宽带有源双平衡混频器,该混频器具体包括输入跨导级单元,开关级单元和负载级单元;
所述输入跨导级单元包括上述任意一种输入跨导级电路;
所述开关级单元包括:晶体管Q1、晶体管Q2、晶体管Q3和晶体管Q4,所述晶体管Q1的基极和所述晶体管Q4的基极均与本振信号的正输入端LO+连接,所述晶体管Q2的基极和所述晶体管Q3的基极均与本振信号的负输入端LO-连接,所述晶体管Q1的发射极分别与所述晶体管Q2的发射极和所述晶体管A的集电极连接,所述晶体管Q4的发射极分别与所述晶体管Q3的发射极和所述晶体管B的集电极连接;
所述负载级单元包括:电阻R5和变压器T1,所述电阻R5与所述变压器T1的初级线圈两端并联,所述晶体管Q1的集电极和所述晶体管Q3的集电极均与所述电阻R5的一端连接,所述晶体管Q2的集电极和所述晶体管Q4的集电极均与所述电阻R5的另一端连接,电源Vcc与所述变压器T1初级线圈的中心抽头端连接,所述变压器T1次级线圈的一端接地,所述变压器T1的次级线圈的另一端作为输出信号的输出端。
其中,本振信号从晶体管Q1~Q4的基极引入,输入信号加在具有固定偏置的跨导级差分对晶体管A和晶体管B的基极,将输入信号转换放大成电流信号并送到开关级单元,晶体管Q1~Q4工作在近饱和状态,由本振信号来控制晶体管Q1~Q4交替开关,从而达到本振信号与输入信号混频的目的,经过混频后的电流信号送到负载级单元,电阻R5是负载级单元输出阻抗的实部,变压器T1实现差分到单端的变换,最后输出信号在变压器T1的次级线圈输出。当输入信号为射频信号时,输出信号就为中频信号,当输入信号为中频信号时,输出信号就为射频信号。
本实用新型提供的一个或多个技术方案,至少具有如下技术效果或优点:
相较于传统的输入跨导级电路,本实用新型提供的的一种输入跨导级电路通过相对比较简单的无源RC结构提升了输入跨导级电路的转换增益,并且实现了良好的宽带输入匹配,具有低成本、易于实现的特点。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解,构成本实用新型的一部分,并不构成对本实用新型实施例的限定;
图1是本实用新型中一种输入跨导级电路示意图;
图2是本实用新型中一种宽带有源双平衡混频器的电路示意图。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点,下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是,在相互不冲突的情况下,本实用新型的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是,本实用新型还可以采用其他不同于在此描述范围内的其他方式来实施,因此,本实用新型的保护范围并不受下面公开的具体实施例的限制。
实施例一
请参考图1,图1是本实用新型实施例一提供了一种输入跨导级电路示意图。所述输入跨导级电路包括晶体管A、晶体管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,或,包括MOS管A、MOS管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4;所述晶体管A的基极分别连接所述电容C1一端和输入信号的正输入端IN+,所述晶体管B的基极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述晶体管A的发射极分别连接所述电阻R3一端和所述电阻R2一端,所述晶体管B的发射极分别连接所述电阻R1一端和所述电阻R4一端,所述晶体管A的集电极与所述晶体管B的集电极均用于与所述混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地;或,所述MOS管A的栅极分别连接所述电容C1一端和所述输入信号的正输入端IN+,所述MOS管的栅极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述MOS管A的源极分别连接所述电阻R3一端和所述电阻R2一端,所述MOS管B的源极分别连接所述电阻R1一端和所述电阻R4一端,所述MOS管A的漏极与所述MOS管B的漏极均用于与所述混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地。上述跨导级输入电路提供了晶体管、MOS管两种选择,可根据制作工艺不同进行选择,其中PNP型晶体管可以用PMOS管替换,NPN型晶体管可以用NMOS晶体管替换,可根据需求进行调整,本实用新型不做具体限定。
其中,晶体管A与所述晶体管B均为HBT晶体管,HBT晶体管也叫异质双极型晶体管,相较于传统双极结型晶体管,HBT晶体管将同质的发射结采用了异质结来代替,HBT晶体管的最大优点在于发射结的注射效率基本上与发射结两边的掺杂浓度无关,从而可以提高基区的掺杂浓度,在保证放大系数很高的前提下来提高频率,让HBT晶体管能工作在超高频和超高速的电路中。HBT晶体管还具有以下优点:基区可以高掺杂,则基区不易穿通,从而基区厚度可以很小;因为基区高掺杂,则基区电阻很小,最高振荡频率得以提高;基区电导调制不明显,则大电流密度时的增益下降不大;发射区可以低掺杂,则发射结势垒电容降低,晶体管的特征频率提高。总之,HBT晶体管的高频、高速性能以及大功率等性能都较为优良。对于HBT晶体管具体型号及参数选择,可根据实际需求进行选择,本实用新型不做具体限定。
其中,晶体管A和晶体管B对称设置且参数相同。晶体管A和晶体管B采用差分放大电路,差分放大电路利用电路参数的对称性和负反馈作用,有效稳定静态工作点,以放大差模信号抑制共模信号。当晶体管A与晶体管B两端所接输入信号大小相等、极性相反时,输入信号为差模信号,当晶体管晶体管A与晶体管B两端所接输入信号大小相等、极性相同时,输入信号为共模信号。通常将需要放大的信号作为差模信号进行输入,而将由温度等其他环境因素对电路产生的影响作为共模信号,共模信号因为双端对称设置且参数相同可以抵消,达到放大差模信号抑制共模信号的效果。
其中,电阻R3的阻值等于电阻R4的阻值。电阻R3和电阻R4作为差分放大电路的反馈电阻,属于放大电路关键元件,其是通过电流负反馈作用稳定直流工作点,当晶体管差分放大电路存在温度上升等其他因素来影响电路平衡时,电阻R3和电阻R4能使晶体管A和晶体管B的集电极电流保持稳定,适当增加电阻R3和电阻R4的值,反馈越大,稳定性越好。电阻R3和电阻R4所在的电流负反馈偏置电路具有良好的温度稳定性,选择好合适的偏置电阻阻值,设计好直流工作点,可以让差分放大电路更稳定可靠。
实施例二
请参考图2,图2是本实用新型实施例二提供了一种宽带有源双平衡混频器的电路示意图。所述混频器包括:输入跨导级单元,开关级单元和负载级单元;
所述输入跨导级单元包括实施例一中的任意一种输入跨导级电路;
所述开关级单元包括:晶体管Q1、晶体管Q2、晶体管Q3和晶体管Q4,所述晶体管Q1的基极和所述晶体管Q4的基极均与本振信号的正输入端LO+连接,所述晶体管Q2的基极和所述晶体管Q3的基极均与本振信号的负输入端LO-连接,所述晶体管Q1的发射极分别与所述晶体管Q2的发射极和所述晶体管A的集电极连接,所述晶体管Q4的发射极分别与所述晶体管Q3的发射极和所述晶体管B的集电极连接;
所述负载级单元包括:电阻R5和变压器T1,所述电阻R5与所述变压器T1的初级线圈两端并联,所述晶体管Q1的集电极和所述晶体管Q3的集电极均与所述电阻R5的一端连接,所述晶体管Q2的集电极和所述晶体管Q4的集电极均与所述电阻R5的另一端连接,电源Vcc与所述变压器T1初级线圈的中心抽头端连接,所述变压器T1次级线圈的一端接地,所述变压器T1的次级线圈的另一端作为输出信号的输出端。
在本实用新型实施例二中,一种输入跨导级电路及宽带有源双平衡混频器,当输入信号为射频信号,输出信号就为中频信号;当输入信号为中频信号,输出信号就为射频信号。本实用新型实施例输入信号选择中频信号。中频电压信号的正输入端连接晶体管A的基极,中频电压信号的负输入端连接晶体管B的基极,中频电压信号正输入端还有一部分通过无源RC结构(即电容C1与电阻R1串联)连接到晶体管B的发射极,晶体管B上的交流Vbe(基极与发射极两端电压)得以提升,同样电流下,等效于晶体管B的跨导提升,同理中频电压信号的负输入端还有一部分通过无源RC结构(即电容C2与电阻R2串联)连接到晶体管A的发射极,晶体管A上的交流Vbe得以提升,同样电流下,等效于晶体管A的跨导提升,对于晶体管A和晶体管B的跨导提升,实质上提升了输入跨导级单元的转换增益,同时根据中频信号的频率不同,电容C1和C2可以选择合适的电容值,根据需要匹配的阻抗,电阻R1和电阻R2可以选择合适的电阻值,实现良好的中频输入信号宽带匹配。电阻R3和电阻R4分别连接晶体管A与晶体管B的发射极,起到电流偏置和负反馈作用,即保持电路能稳定工作。晶体管A和晶体管B的集电极用于连接混频器的开关级单元,中频电压信号经过输入跨导级单元转换放大成中频电流信号,开关级单元由晶体管Q1~Q4组成,本振信号的正输入端分别与晶体管Q1和晶体管Q4的基极相连,本振信号的负输入端分别与晶体管Q2和晶体管Q3的基极相连,通过本振信号来驱动晶体管Q1~Q4,同时通过优化晶体管Q1~Q4的尺寸和偏置,使开关级单元工作在最佳状态,减少由于开关管引入的非线性,最终达到混频的目的。晶体管Q1~Q4的集电极均用于连接混频器的负载级单元,负载级单元包括有电阻R5和变压器T1,电阻R5构成输出阻抗的实部,变压器T1实现差分中频电流信号到单端射频电压信号的变换,其中,变压器T1的初级线圈的中心抽头处有外接电源,主要起到提供直流偏置的作用。中频电压信号经过输入跨导级单元转换放大为中频电流信号,在开关级单元与本振信号进行混频,最终射频信号在负载级单元输出。
尽管已描述了本实用新型的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (6)

1.一种输入跨导级电路,其特征在于,所述输入跨导级电路包括晶体管A、晶体管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4,或,所述输入跨导级电路包括MOS管A、MOS管B、电容C1、电容C2、电阻R1、电阻R2、电阻R3和电阻R4;所述晶体管A的基极分别连接所述电容C1一端和输入信号的正输入端IN+,所述晶体管B的基极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述晶体管A的发射极分别连接所述电阻R3一端和所述电阻R2一端,所述晶体管B的发射极分别连接所述电阻R1一端和所述电阻R4一端,所述晶体管A的集电极与所述晶体管B的集电极均用于与混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地;或,所述MOS管A的栅极分别连接所述电容C1一端和所述输入信号的正输入端IN+,所述MOS管的栅极分别连接所述电容C2一端和所述输入信号的负输入端IN-,所述MOS管A的源极分别连接所述电阻R3一端和所述电阻R2一端,所述MOS管B的源极分别连接所述电阻R1一端和所述电阻R4一端,所述MOS管A的漏极与所述MOS管B的漏极均用于与所述混频器的开关级电路连接,所述电阻R1另一端与所述电容C1另一端连接,所述电阻R2另一端与所述电容C2另一端连接,所述电阻R3另一端与所述电阻R4另一端均接地。
2.根据权利要求1所述的一种输入跨导级电路,其特征在于,所述晶体管A与所述晶体管B均为HBT晶体管。
3.根据权利要求1所述的一种输入跨导级电路,其特征在于,所述晶体管A和所述晶体管B对称设置。
4.根据权利要求1所述的一种输入跨导级电路,其特征在于,所述晶体管A与所述晶体管B参数相同。
5.根据权利要求1所述的一种输入跨导级电路,其特征在于,所述电阻R3的阻值等于所述电阻R4的阻值。
6.一种宽带有源双平衡混频器,其特征在于,所述混频器包括:输入跨导级单元,开关级单元和负载级单元;
所述输入跨导级单元包括如权利要求1-5中任意一项所述的一种输入跨导级电路;
所述开关级单元包括:晶体管Q1、晶体管Q2、晶体管Q3和晶体管Q4,所述晶体管Q1的基极和所述晶体管Q4的基极均与本振信号的正输入端LO+连接,所述晶体管Q2的基极和所述晶体管Q3的基极均与本振信号的负输入端LO-连接,所述晶体管Q1的发射极分别与所述晶体管Q2的发射极和所述晶体管A的集电极连接,所述晶体管Q4的发射极分别与所述晶体管Q3的发射极和所述晶体管B的集电极连接;
所述负载级单元包括:电阻R5和变压器T1,所述电阻R5与所述变压器T1的初级线圈两端并联,所述晶体管Q1的集电极和所述晶体管Q3的集电极均与所述电阻R5的一端连接,所述晶体管Q2的集电极和所述晶体管Q4的集电极均与所述电阻R5的另一端连接,电源Vcc与所述变压器T1初级线圈的中心抽头端连接,所述变压器T1次级线圈的一端接地,所述变压器T1的次级线圈的另一端作为输出信号的输出端。
CN202221932368.8U 2022-07-25 2022-07-25 一种输入跨导级电路及宽带有源双平衡混频器 Active CN217721138U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221932368.8U CN217721138U (zh) 2022-07-25 2022-07-25 一种输入跨导级电路及宽带有源双平衡混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221932368.8U CN217721138U (zh) 2022-07-25 2022-07-25 一种输入跨导级电路及宽带有源双平衡混频器

Publications (1)

Publication Number Publication Date
CN217721138U true CN217721138U (zh) 2022-11-01

Family

ID=83780553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221932368.8U Active CN217721138U (zh) 2022-07-25 2022-07-25 一种输入跨导级电路及宽带有源双平衡混频器

Country Status (1)

Country Link
CN (1) CN217721138U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318629A (zh) * 2023-11-29 2023-12-29 厦门科塔电子有限公司 混频器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117318629A (zh) * 2023-11-29 2023-12-29 厦门科塔电子有限公司 混频器
CN117318629B (zh) * 2023-11-29 2024-05-24 厦门科塔电子有限公司 混频器

Similar Documents

Publication Publication Date Title
US8933745B2 (en) Transconductance-enhancing passive frequency mixer
US5929710A (en) Cascode single-ended to differential converter
US6230001B1 (en) Active commutated double balanced mixer
US8121579B2 (en) Active mixer circuit and a receiver circuit or a millimeter-wave communication unit using it
JP3390057B2 (ja) 変換器回路及びこれを用いたダブルバランストミキサー回路
US6922108B2 (en) Active balun circuit for single-ended to differential RF signal conversion with enhanced common-mode rejection
JP3386019B2 (ja) ミキサ回路
CN102299685A (zh) 放大器以及信号放大方法
US10014835B1 (en) Frequency enhanced active transistor
CN103326682A (zh) 具有高线性度的可调运算跨导放大器
CN217721138U (zh) 一种输入跨导级电路及宽带有源双平衡混频器
US7642858B2 (en) Active baluns
US6665527B2 (en) Double balanced mixer circuit
CN101669289A (zh) Rf输入跨导器级
US7027792B1 (en) Topology for a single ended input dual balanced mixer
CN101204009A (zh) 大动态范围低功率差分输入级
EP2704315B1 (en) Frequency mixer topology providing high linearity, low noise and high gain
EP0853379B1 (en) Low noise amplifier
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US7023279B2 (en) Linear pre-amplifier for radio-frequency power amplifier
CN113572433B (zh) 射频差分放大电路和射频模组
US6538501B2 (en) Radio frequency amplifier and tuner
JP4567831B2 (ja) 電圧電流変換器
US8994451B1 (en) RF amplifier
US7342432B2 (en) Mixer circuit having improved linearity and noise figure

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant