JP2007028503A - 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路 - Google Patents

Abstract

【課題】 低ノイズ性と高い線形性とを保ちつつ、かつ周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさがほぼ一定である電圧―電流変換回路及びそれを備えた差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路を実現する。
【解決手段】 第１の電圧―電流変換回路１及び第２の電圧―電流変換回路２のトランジスタ差動対にそれぞれ周波数特性の違う誘導性素子と容量性素子とを接続させ、上記２つの電圧―電流変換回路の出力電流を足し合わせる。
【選択図】 図１

Description

本発明は、通信機などに用いる高周波回路に構成される電圧−電流変換回路及びそれを用いた差動電圧増幅回路、電圧制御利得可変増幅回路、ミキサ回路に関するものである。

従来より、通信機等に高周波ＩＣ回路が広く用いられている。それらの内部に構成される各回路は、その用途により、低ノイズ性と高い線形性とが求められる。またこれらに加えて、上記通信機で使用される周波数領域が広範囲である場合、回路の周波数依存性が低いことも求められる。

図１０は、従来の電圧―電流変換回路１０１を示す図である。該電圧―電流変換回路１０１は、トランジスタ差動対Ｑ１・Ｑ２と、該トランジスタ差動対Ｑ１・Ｑ２の第１のトランジスタＱ１（ＮＰＮ型）のエミッタに接続された第１の電流源Ｉ１と、トランジスタ差動対Ｑ１・Ｑ２の第２のトランジスタＱ２（ＮＰＮ型）のエミッタに接続された第２の電流源Ｉ２とを備え、さらに第１のトランジスタＱ１のエミッタと、第２のトランジスタＱ２のエミッタとを接続する、抵抗からなるインピーダンス素子Ｒ１を備えている。また、第１のトランジスタＱ１のベースと、第２のトランジスタＱ２のベースとが電圧―電流変換回路１０１の差動入力端子Ｐ１・Ｐ２となり、第１のトランジスタＱ１のコレクタと、第２のトランジスタＱ２のコレクタとが電圧―電流変換回路１０１の差動出力端子Ｐ３・Ｐ４となる。

ここで、インピーダンス素子Ｒ１の抵抗値を大きくすると、高い線形性を実現できるが、一方で抵抗の熱雑音の増加により、ノイズ特性が劣化するという問題が生じていた。

そこで、熱雑音によるノイズ特性の劣化を防ぐ手段として、インピーダンス素子Ｒ１の代わりにインダクタＬ１を用いた回路が特許文献１に開示されている。図１１に上記特許文献１に開示されている電圧―電流変換回路１１１を示す。上記手段により、ノイズ特性を劣化させることなく高い線形性が実現可能となる。
特開平７−４６０４５号公報（１９９５年２月１４日公開）

しかしながら、上記特許文献１に開示される電圧−電流変換回路１１１は、インダクタを用いるため、トランスコンダクタンスＧｍの大きさが周波数によって変化する。入力信号の周波数領域が狭い場合、トランスコンダクタンスＧｍの大きさの変化は微量であるため問題無いが、周波数領域が広範囲に及ぶ場合、トランスコンダクタンスＧｍの大きさが大きく変動してしまう。

そこで、本発明は、上記問題点に鑑みてなされたものであり、その目的は、低ノイズ特性、高い線形性に加えて、広い周波数範囲でもトランスコンダクタンスＧｍの大きさがほぼ一定である電圧−電流変換回路及びそれを用いた差動電圧増幅回路、電圧制御利得可変増幅回路、ならびにミキサ回路を供給することである。

本発明に係る電圧―電流変換回路は、上記課題を解決するために、トランジスタ差動対と、上記トランジスタ差動対の第１のトランジスタのエミッタに接続された第１の電流源と、上記トランジスタ差動対の第２のトランジスタのエミッタに接続された第２の電流源と、上記第１のトランジスタのエミッタと、上記第２のトランジスタのエミッタとを接続するインピーダンス素子とを備え、上記第１のトランジスタのベースと、上記第２のトランジスタのベースとが差動入力端子となり、上記第１のトランジスタのコレクタが第１の電流出力端子となり、上記第２のトランジスタのコレクタが第２の電流出力端子となる電圧―電流変換手段を備えた電圧―電流変換回路において、上記電圧―電流変換手段として、第１の電圧―電流変換手段と第２の電圧―電流変換手段とを備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースが互いに接続され、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースとが、上記差動入力端子となり、上記第１の電圧―電流変換手段は上記インピーダンス素子として誘導性素子を備え、上記第２の電圧―電流変換手段は上記インピーダンス素子として容量性素子を備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続されており、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴としている。

上記の構成によれば、第１の電圧―電流変換手段が備える誘導性素子と、第２の電圧―電流変換回路が備える容量性素子とが、それぞれ逆の周波数特性を持つため、第１と第２の電圧―電流変換手段の出力電流を足し合わせることで、ほぼ一定のトランスコンダクタンスＧｍの大きさを得ることができる。その結果、低ノイズ性及び高い線形性を有し、かつ周波数に依存せず、トランスコンダクタンスＧｍの大きさをほぼ一定とすることができるという効果を奏する。

本発明に係る電圧―電流変換回路は、上記課題を解決するために、トランジスタ差動対と、上記トランジスタ差動対の第１のトランジスタのソースに接続された第１の電流源と、上記トランジスタ差動対の第２のトランジスタのソースに接続された第２の電流源と、上記第１のトランジスタのソースと、上記第２のトランジスタのソースとを接続するインピーダンス素子とを備え、上記第１のトランジスタのゲートと、上記第２のトランジスタのゲートとが差動入力端子となり、上記第１のトランジスタのドレインが第１の電流出力端子となり、上記第２のトランジスタのドレインが第２の電流出力端子となる電圧―電流変換手段を備えた電圧―電流変換回路において、上記電圧―電流変換手段として、第１の電圧―電流変換手段と第２の電圧―電流変換手段とを備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートが互いに接続され、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートとが、上記差動入力端子となり、上記第１の電圧―電流変換手段は上記インピーダンス素子として誘導性素子を備え、上記第２の電圧―電流変換手段は上記インピーダンス素子として容量性素子を備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続されており、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴としている。

上記の構成によれば、第１の電圧―電流変換手段が備える誘導性素子と、第２の電圧―電流変換回路が備える容量性素子とが、それぞれ逆の周波数特性を持つため、第１と第２の電圧―電流変換手段の出力電流を足し合わせることで、ほぼ一定のトランスコンダクタンスＧｍの大きさを得ることができる。その結果、低ノイズ性及び高い線形性を有し、かつ周波数に依存せず、トランスコンダクタンスＧｍの大きさをほぼ一定とすることができるという効果を奏する。

ここで、入力信号の周波数範囲に合わせて、上記誘導性素子、上記容量性素子、上記トランジスタのエミッタ抵抗を寄生成分を考慮して、これらを最適な値に変化させることにより、上記入力信号の周波数範囲内で、上記の効果を得ることができる。

なお、上記誘導性素子および容量性素子の逆の周波数特性とは、周波数が高くなると、誘導性素子のインピーダンスが大きくなり、容量性素子のインピーダンスが小さくなり、逆に、周波数が低くなると、誘導性素子のインピーダンスが小さくなり、容量性素子のインピーダンスが大きくなるというものである。

本発明に係る電圧―電流変換回路は、上記誘導性素子が、半導体上にメタルラインで構成されたインダクタであることを特徴としている。

上記の構成によれば、外付けのインダクタを使用することなく、半導体上にインダクタを構成できる。そのため、回路のレイアウト面積をより小さくできるという効果を奏する。

本発明に係る電圧―電流変換回路は、上記課題を解決するために、第１のトランジスタ差動対と、上記第１のトランジスタ差動対の第１のトランジスタのエミッタに第１のインダクタ部分が接続され、上記第１のトランジスタ差動対の第２のトランジスタのエミッタに第２のインダクタ部分が接続され、上記第１のインダクタ部分と上記第２のインダクタ部分とが互いに接続されてなる差動型インダクタと、上記第１のインダクタ部分と上記第２のインダクタ部分との接続点に接続された第１の電流源とを備える第１の電圧―電流変換手段を備え、第２のトランジスタ差動対と、上記第２のトランジスタ差動対の第１のトランジスタのエミッタに接続された第１の電流源と、上記第２のトランジスタ差動対の第２のトランジスタのエミッタに接続された第２の電流源と、上記第２のトランジスタ差動対の上記第１のトランジスタのエミッタと、上記第２のトランジスタ差動対の上記第２のトランジスタのエミッタとを接続する容量性素子とを備える第２の電圧―電流変換手段を備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースが互いに接続され、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースとが、差動入力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのコレクタが第１の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのコレクタが第２の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴としている。

上記の構成によれば、第１の電圧―電流変換手段が備える誘導性素子と、第２の電圧―電流変換回路が備える容量性素子とが、周波数が高くなると、誘導性素子のインピーダンスが大きくなり、容量性素子のインピーダンスが小さくなり、逆に、周波数が低くなると、誘導性素子のインピーダンスが小さくなり、容量性素子のインピーダンスが大きくなるというそれぞれ逆の周波数特性を有しているため、第１と第２の電圧―電流変換手段からそれぞれ出力される出力電流を足し合わせることで、ほぼ一定のトランスコンダクタンスＧｍの大きさを得ることができる。その結果、低ノイズ性及び高い線形性を有し、かつ周波数に依存せず、トランスコンダクタンスＧｍの大きさをほぼ一定とすることができるという効果を奏する。

本発明に係る電圧―電流変換回路は、上記課題を解決するために、第１のトランジスタ差動対と、上記第１のトランジスタ差動対の第１のトランジスタのソースに第１のインダクタ部分が接続され、上記第１のトランジスタ差動対の第２のトランジスタのソースに第２のインダクタ部分が接続され、上記第１のインダクタ部分と上記第２のインダクタ部分とが互いに接続されてなる差動型インダクタと、上記第１のインダクタ部分と上記第２のインダクタ部分との接続点に接続された第１の電流源とを備える第１の電圧―電流変換手段を備え、第２のトランジスタ差動対と、上記第２のトランジスタ差動対の第１のトランジスタのソースに接続された第１の電流源と、上記第２のトランジスタ差動対の第２のトランジスタのソースに接続された第２の電流源と、上記第２のトランジスタ差動対の上記第１のトランジスタのソースと、上記第２のトランジスタ差動対の上記第２のトランジスタのソースとを接続する容量性素子とを備える第２の電圧―電流変換手段を備え、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートが互いに接続され、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートとが、差動入力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのドレインが第１の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのドレインが第２の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段の上記第１の電流出力端子が互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段の上記第２の電流出力端子が互いに接続されていることを特徴としている。

上記の構成によれば、第１の電圧―電流変換手段が備える誘導性素子と、第２の電圧―電流変換回路が備える容量性素子とが、周波数が高くなると、誘導性素子のインピーダンスが大きくなり、容量性素子のインピーダンスが小さくなり、逆に、周波数が低くなると、誘導性素子のインピーダンスが小さくなり、容量性素子のインピーダンスが大きくなるというそれぞれ逆の周波数特性を有しているため、第１と第２の電圧―電流変換手段からそれぞれ出力される出力電流を足し合わせることで、ほぼ一定のトランスコンダクタンスＧｍの大きさを得ることができる。その結果、低ノイズ性及び高い線形性を有し、かつ周波数に依存せず、トランスコンダクタンスＧｍの大きさをほぼ一定とすることができるという効果を奏する。

ここで、入力信号の周波数領域が広範囲に及ぶ場合でも、その入力信号の周波数範囲に合わせて、上記誘導性素子、上記容量性素子、上記トランジスタのエミッタ抵抗を、寄生成分を考慮して、これらを最適な値に変化させることにより、上記と同様な効果を得ることができる。

さらに、上記第１の電圧―電流変換手段が備える誘導性素子を、差動型インダクタとすることで、小さなレイアウト面積で大きなインダクタンス値をもつインダクタを備えた、低ノイズ性及び高い線形性を有し、かつ周波数に依存せず、トランスコンダクタンスＧｍの大きさがほぼ一定である電流―電圧変換回路とすることができるというさらなる効果を奏する。

本発明に係る電圧―電流変換回路は、上記差動型インダクタが上記半導体上にメタルラインで構成されていることを特徴としている。

上記の構成によれば、より小さなレイアウト面積で大きなインダクタンス値をもつインダクタとすることができるという効果を奏する。

本発明に係る電圧―電流変換回路は、上記第２のトランジスタのベースが、上記第２の電圧―電流変換手段が備える容量性素子とは別の容量性素子を介して接地されていることを特徴としている。

上記の構成によれば、外付けのバルンを使用することなく、ＩＣ回路外部からのシングル入力の信号にも対応できるという効果を奏する。

本発明に係る電圧―電流変換回路は、上記第２のトランジスタのゲートが、上記第２の電圧―電流変換手段が備える容量性素子とは別の容量性素子を介して接地されていることを特徴としている。

上記の構成によれば、外付けのバルンを使用することなく、ＩＣ回路外部からのシングル入力の信号にも対応できるという効果を奏する。

本発明に係る差動電圧増幅回路は、上記電圧−電流変換回路を備え、上記電圧―電流変換回路の上記差動入力端子を本発明の差動電圧増幅回路における差動入力端子とし、上記電圧―電流変換回路の上記第１の電流出力端子が第１のインピーダンス負荷を介して基準電圧源に接続され、上記電圧―電流変換回路の上記第２の電流出力端子が第２のインピーダンス負荷を介して基準電圧源に接続され、上記第１の電流出力端子と上記第１のインピーダンス負荷との接続点と、上記第２の電流出力端子と上記第２のインピーダンス負荷との接続点とで差動出力端子が構成されていることを特徴としている。

上記の構成によれば、上記電圧−電流変換回路から出力される、低ノイズ性及び高い線形性を有し、かつトランスコンダクタンスＧｍの大きさがほぼ一定である差動電流出力をそのまま差動電圧出力に変換することができる。よって、低ノイズ性及び高い線形性を有し、かつ入力信号の周波数領域が広範囲に及ぶ場合でもトランスコンダクタンスＧｍの大きさがほぼ一定である差動電圧増幅回路を実現できるという効果を奏する。

本発明に係る電圧制御利得可変増幅回路は、上記電圧−電流変換回路を備え、上記電圧―電流変換回路の上記差動入力端子を本発明の電圧制御利得可変増幅回路における差動入力端子とし、第１の利得制御トランジスタ差動対及び第２の利得制御トランジスタ差動対を備え、上記第１の利得制御トランジスタ差動対が上記電圧―電流変換回路の第１の電流出力端子に接続され、上記第２の利得制御トランジスタ差動対が上記電圧―電流変換回路の第２の電流出力端子に接続され、上記第１の利得制御トランジスタ差動対の一方のトランジスタが第１のインピーダンス負荷を介して基準電圧源に接続され、上記第２の利得制御トランジスタ差動対の一方のトランジスタが第２のインピーダンス負荷を介して基準電圧源に接続され、上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの他方のトランジスタが基準電圧源に接続され、上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれのトランジスタのベースを上記差動入力端子における差動入力電圧に対する利得を制御するための制御端子とし、上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの上記一方のトランジスタの上記制御端子が互いに接続され、上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの上記他方のトランジスタの上記制御端子が互いに接続され、上記第１の利得制御トランジスタ差動対の上記一方のトランジスタと上記第１のインピーダンス負荷との接続点と、上記第２の利得制御トランジスタ差動対の上記一方のトランジスタと上記第２のインピーダンス負荷との接続点とで差動出力端子が構成されていることを特徴としている。

上記の構成によれば、インピーダンス負荷に与えられる上記電圧―電流変換回路の差動電流出力の割合を０％〜１００％の間で変化させることにより、電圧利得の制御が可能となる。その結果、低ノイズ性及び高い線形性を有し、かつ入力信号の周波数領域が広範囲に及ぶ場合でもトランスコンダクタンスＧｍの大きさがほぼ一定である電圧制御利得可変増幅回路を実現できるという効果を奏する。

本発明に係るミキサ回路は、ギルバート型乗算回路であって、該ギルバート型乗算回路が備える電圧―電流変換回路が、上記電圧−電流変換回路であることを特徴としている。

上記の構成によれば、低ノイズ性及び高い線形性を有し、かつ入力信号の周波数領域が広範囲に及ぶ場合でもトランスコンダクタンスＧｍの大きさがほぼ一定であるミキサ回路を実現できるという効果を奏する。

本発明に係る電圧―電流変換回路は、以上のように、第１の電圧―電流変換手段及び第２の電圧―電流変換手段を備えているため、低ノイズ特性と高い線形性を備え、かつ入力信号の周波数領域が広範囲に及ぶ場合でも、ほぼ一定の大きさのトランスコンダクタンスＧｍを得ることができるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図面を用いて説明すると以下の通りである。

図１に本実施の形態に係る電圧―電流変換回路１１を示す。

電圧―電流変換回路１１は、第１の電圧―電流変換回路（第１の電圧−電流変換手段）１と第２の電圧―電流変換回路（第２の電圧−電流変換手段）２とを備えている。

第１の電圧―電流変換部１は、トランジスタ差動対Ｑ１・Ｑ２を備え、ＮＰＮ型のトランジスタＱ１（第１のトランジスタ）のエミッタに電流源Ｉ１が接続され、同様にＮＰＮ型のトランジスタＱ２（第２のトランジスタ）のエミッタに電流源Ｉ２が接続されている。トランジスタＱ１およびトランジスタＱ２のコレクタが、第１の電圧−電流変換回路１の電流出力端子である。さらに、トランジスタＱ１のエミッタと、トランジスタＱ２のエミッタとの間に誘導性素子Ｌ１が接続されている。

同じく、第２の電圧―電流変換回路２は、トランジスタ差動対Ｑ３・Ｑ４を備え、ＮＰＮ型のトランジスタＱ３（第２のトランジスタ）のエミッタに電流源Ｉ３が接続され、同様にＮＰＮ型のトランジスタＱ４（第１のトランジスタ）のエミッタに電流源Ｉ４が接続されている。トランジスタＱ３およびトランジスタＱ４のコレクタが、第２の電圧−電流変換回路２の電流出力端子である。また、トランジスタＱ３のエミッタと、トランジスタＱ４のエミッタとの間に容量性素子Ｃ１が接続されている。

さらに、トランジスタＱ１のコレクタと、トランジスタＱ４のコレクタとが互いに接続され、電圧−電流変換回路１１の第１の電流出力端子Ｐ３となり、同じくトランジスタＱ２のコレクタと、トランジスタＱ３のコレクタとが互いに接続され、電圧−電流変換回路１１の第２の電流出力端子Ｐ４となっている。また、トランジスタＱ１のベースと、トランジスタＱ４のベースとが互いに接続され、同じくトランジスタＱ２のベースと、トランジスタＱ３のベースとが互いに接続され、互いに接続されたトランジスタＱ１のベースとおよびトランジスタＱ４のベースと、互いに接続されたトランジスタＱ２のベースおよびトランジスタＱ３のベースとで、電圧−電流変換回路１１の差動入力端子Ｐ１・Ｐ２となる。

その動作は、第１及び第２の電流出力端子Ｐ３・Ｐ４からは、第１及び第２の電圧―電流変換回路１・２からそれぞれ出力される出力電流を足し合わせたものが出力される。

次に、電圧―電流変換回路１１が、周波数によらず、トランスコンダクタンスＧｍの大きさがほぼ一定となる原理を図２を用いて示す。

上記トランスコンダクタンスＧｍの周波数特性の１例を図２に示す。該図２の横軸はＬｏｇスケールの周波数、縦軸はトランスコンダクタンスＧｍの大きさである。第１の電圧−電流変換回路１のトランスコンダクタンスＧｍの大きさをラインａ、第２の電圧−電流変換回路２のトランスコンダクタンスＧｍの大きさをラインｂ、本発明の電圧−電流変換回路１１のトランスコンダクタンスＧｍの大きさをラインｃに示している。

図２から明らかなように、誘導性素子Ｌ１を備える第１の電圧−電流変換回路１のトランスコンダクタンスＧｍの大きさは、誘導性素子Ｌ１のインピーダンスの大きさが周波数が高くなるにつれて増大するので減少する。一方、容量性素子を備える第２の電圧−電流変換回路２のトランスコンダクタンスＧｍの大きさは、容量性素子のインピーダンスの大きさが周波数が高くなるにつれて減少するので増大する。そこで、この周波数特性を利用し、第１及び第２の電圧―電流変換回路１・２から出力される出力電流を足し合わせることで、ほぼ一定のトランスコンダクタンスＧｍの大きさを得ることができる。

なお、上記トランスコンダクタンスＧｍの大きさがほぼ一定となるのは、少なくとも入力信号の周波数範囲内であればよい。

そこで、入力信号の周波数領域が様々な範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさをほぼ一定とするためには、その入力信号の周波数範囲に合わせて、シミュレータ等で誘導性素子Ｌ１と容量性素子Ｃ１と、さらに上記トランジスタのエミッタ抵抗とを、寄生成分を考慮して、上記周波数範囲での最適な値に変化させることで、周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさをほぼ一定とすることができる。なお、上記トランスコンダクタンスＧｍの大きさがほぼ一定になるとは、上記トランスコンダクタンスＧｍの大きさの誤差が１ｄＢ以内であるということである。

図３に半導体上にメタルラインで構成されたインダクタの１例を示す。該図３に示されるインダクタは、半導体上で構成されるインダクタで最も一般的なスパイラルインダクタであり、数ｎＨ程度であれば、さほど広い面積を占有することなく実現できるものである。該インダクタを誘導性素子Ｌ１として用いることで、外付けのインダクタを必要とせず、より小さなレイアウト面積の電圧−電流変換回路を実現できる。

〔実施の形態２〕
図５に、差動型インダクタＬ１を備えた第１の電圧―電流変換回路１´を示す。

電圧―電流変換回路１´は、第１のトランジスタ差動対Ｑ１・Ｑ２を備え、ＮＰＮ型のトランジスタＱ１（第１のトランジスタ）のエミッタに第１のインダクタ部分Ｌ１１が接続され、同様にＮＰＮ型のトランジスタＱ２（第２のトランジスタ）のエミッタに第２のインダクタ部分Ｌ１２が接続されている。第１のインダクタ部分Ｌ１１と第２のインダクタ部分Ｌ１２とにより、差動型インダクタＬ１が構成されている。さらに、第１のインダクタ部分Ｌ１１と第２のインダクタ部分Ｌ１２との接続点に、第１の電流源Ｉ１が接続されている。

なお、電圧―電流変換回路１´を備えた電圧―電流変換回路の第２の電圧―電流変換回路は、上記実施の形態１で示した電圧−電流変換回路１１の第２の電圧―電流変換回路２と同じ回路を使用し、電圧―電流変換回路１´を備えた電圧―電流変換回路の電流出力端子は、電圧―電流変換回路１１の第１及び第２の電流出力端子Ｐ３、Ｐ４と同じであり、同様に、電圧―電流変換回路１´を備えた電圧―電流変換回路の差動入力端子は、電圧−電流変換回路１１の差動入力端子Ｐ１・Ｐ２と同じである。

第１の電圧−電流変換回路１´を備える電圧―電流変換回路の動作は、上記実施の形態１で記載した電圧―電流変換回路１１と同様であるため、ここでは省略する。

図４に、差動型インダクタＬ１の１例を示す。該図４は、差動型のスパイラルインダクタである。上記図４から明らかなように、差動型のスパイラルインダクタは端子Ａ１、Ａ２、端子Ｂの３端子であるため、該差動型のスパイラルインダクタを電圧―電流変換回路１´の差動型インダクタＬ１とすると、図５のような３端子のインダクタとなり、電流源が１つとなる。

また、上記差動型のスパイラルインダクタは、一般のスパイラルインダクタよりも相互インダクタンス分だけインダクタンス値が高いため、これを使用した電圧―電流変換回路１´の差動形インダクタＬ１も同じ面積で大きなインダクタンス値を持たせることができる。従って、第１の電圧−電流変換回路１に使用される誘導性素子Ｌ１に高いインダクタンス値が必要なときは、差動型のスパイラルインダクタを使用した電圧―電流変換回路１´を備える電圧―電流変換回路を用いればよい。

以上により、本発明の電圧―電流変換回路は、低ノイズ特性と高い線形性を有し、かつ入力信号の周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍをほぼ一定とすることができる。なお、上記トランスコンダクタンスＧｍの大きさがほぼ一定になるとは、上記トランスコンダクタンスＧｍの大きさの誤差が１ｄＢ以内であるということである。

〔実施の形態３〕
図６に、本発明の他の実施の形態に係る電圧−電流変換回路１２を示す。

なお、上記図１に示した電圧―電流変換回路１１についての説明は、上記実施の形態１に記載したため、省略する。また、下記に示す各図において、図１に示した電圧―電流変換回路１１と同一の符号を付した部材は、特に説明しない限り同一の機能を有するものとする。

図６に示した電圧―電流変換回路１２は、図１と比べ、差動入力端子Ｐ１・Ｐ２がシングルとなっており、その片方は容量Ｃ２を介して接地されている。

一般に、ＩＣ回路外部からの入力信号はシングルであることが多いが、ＩＣ回路内部に構成される回路は外乱に強い差動型の回路を主に用いるため、そのままではシングル入力に対応できない。そこで、例えば外付けのバルンを用いてシングル−差動変換を行う。しかしながら、上記のように、差動入力端子Ｐ１・Ｐ２の片側を交流的に接地することで、外づけのバルン等を使用することなく、シングル入力の信号に対応可能となり、シングル入力・差動出力の電圧−電流変換回路を実現できる。なお、上記各回路について、バイポーラトランジスタを用いて説明したが、これに限らず、化合物半導体を用いたＨＢＴや、ＭＯＳＦＥＴにおいても同様の効果が得られる。

〔実施の形態４〕
次に、本発明の電圧―電流変換回路１１を備えた差動電圧増幅回路２１、電圧制御利得可変増幅回路３１及びミキサ回路４１を示す。

なお、本発明の電圧―電流変換回路１１については、上記実施の形態１にて記載したため、ここでは省略する。

本発明の実施の形態に係る差動電圧増幅回路２１を図７に示す。なお、該差動電圧増幅回路２１は、従来の差動電圧増幅回路の電圧―電流変換回路部分を、本発明の電圧―電流変換回路１１に置き換えたものである。

差動電圧増幅回路２１は、図１に示した本発明の電圧−電流変換回路１１を備え、該電圧―電流変換回路１１の差動入力端子Ｐ１・Ｐ２を差動電圧増幅回路２１の差動入力端子Ｐ１・Ｐ２とし、電圧−電流変換回路１１の第１の電流出力端子Ｐ３が、インピーダンス負荷（第１のインピーダンス負荷）Ｚ１を介して基準電圧源Ｖｃｃに接続され、同じく電圧−電流変換回路１１の第２の電流出力端子Ｐ４が、インピーダンス負荷（第２のインピーダンス負荷）Ｚ２を介して基準電圧源Ｖｃｃに接続されている。第１の電流出力端子Ｐ３とインピーダンス負荷Ｚ１との接続点が第１の電圧出力端子Ｐ５であり、第２の電流出力端子Ｐ４とインピーダンス負荷Ｚ２との接続点が第２の電圧出力端子Ｐ６であり、第１の電圧出力端子Ｐ５と第２の電圧出力端子Ｐ６とで差動出力端子Ｐ５・Ｐ６が構成されている。

その動作を下記に示す。

差動入力端子Ｐ１・Ｐ２に信号が入力されると、本発明の電圧−電流変換回路１１を介して、低ノイズ性、高い線形性を有し、かつトランスコンダクタンスＧｍの大きさがほぼ一定である差動電流が出力される。次に、該差動電流の差をインピーダンス素子Ｚ１・Ｚ２での電圧降下の差に変換し、差動出力端子Ｐ５・Ｐ６から出力する。

上記のように、差動電圧増幅回路２１は本発明の電圧―電流変換回路１１を備えているため、周波数が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさがほぼ一定の差動電流が得られる。そのため、低ノイズ特性、高い線形性を有し、かつ入力信号の周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさがほぼ一定である差動電圧増幅回路を実現できる。

なお、インピーダンス負荷Ｚ１・Ｚ２から生じる雑音は、誘導性素子Ｌ１及び容量性素子Ｃ１から生じる雑音と比べると小さいため、ノイズ特性に与える影響は少ない。

また、インピーダンス負荷Ｚ１・Ｚ２における電圧降下の差は入力信号の周波数範囲において、周波数の変動に依存しないことが重要である。そのため、インピーダンス負荷Ｚ１・Ｚ２は抵抗素子でも良いが、該抵抗負荷自身の寄生成分や差動電圧増幅回路２１に接続される後段の回路の入力インピーダンスの影響が大きい場合は、その影響を打ち消すＬ、Ｃ、Ｒ回路を用いてもよい。

本発明の実施の形態に係る電圧制御利得可変増幅回路３１を図８に示す。なお、該電圧制御利得可変増幅回路３１は、従来の電圧制御利得可変増幅回路の電圧―電流変換回路部分を、本発明の電圧―電流変換回路１１に置き換えたものである。

電圧制御利得可変増幅回路３１は、図１に示した電圧−電流変換回路１１を備え、該電圧―電流変換回路１１の差動入力端子Ｐ１・Ｐ２を電圧制御利得可変増幅回路３１の差動入力端子Ｐ１・Ｐ２とし、電圧―電流変換回路１１の第１の電流出力端子Ｐ３と第１のトランジスタ差動対（第１の利得制御トランジスタ差動対）Ｑ５・Ｑ６のエミッタとが接続され、同様に電圧―電流変換回路１１の第２の電流出力端子Ｐ４と第２のトランジスタ差動対（第２の利得制御トランジスタ差動対）Ｑ７・Ｑ８のエミッタとが接続されている。

第１のトランジスタ差動対Ｑ５・Ｑ６の一方のトランジスタＱ５は、インピーダンス負荷（第１のインピーダンス負荷）Ｚ１を介して基準電圧源Ｖｃｃに接続され、第１のトランジスタ差動対Ｑ５・Ｑ６の他方のトランジスタＱ６は基準電圧源Ｖｃｃに直接接続されている。同様に、第２のトランジスタ差動対Ｑ７・Ｑ８の一方のトランジスタＱ８は、インピーダンス負荷（第２のインピーダンス負荷）Ｚ２を介して基準電圧源Ｖｃｃに接続され、第２のトランジスタ差動対Ｑ７・Ｑ８の他方のトランジスタＱ７は基準電圧源Ｖｃｃに直接接続されている。さらに、第１のトランジスタ差動対Ｑ５・Ｑ６および第２のトランジスタ差動対Ｑ７・Ｑ８のベースが、差動入力端子Ｐ１・Ｐ２における差動入力電圧に対する利得を制御する制御端子であり、上記一方のトランジスタＱ５のベースと上記一方のトランジスタＱ８のベースとが互いに接続され、制御端子Ｐ７となり、同様に上記他方のトランジスタＱ６のベースと上記他方のトランジスタＱ７のベースとが互いに接続され、制御端子Ｐ８となっている。なお、第１のトランジスタ差動対Ｑ５・Ｑ６の上記一方のトランジスタＱ５とインピーダンス負荷Ｚ１との接続点が、第１の電圧出力端子Ｐ９であり、第２のトランジスタ差動対Ｑ７・Ｑ８の上記一方のトランジスタＱ８とインピーダンス素子Ｚ２との接続点が、第２の電圧出力端子Ｐ１０であり、第１の電圧出力端子Ｐ９と第２の電圧出力端子Ｐ１０とで差動出力端子Ｐ９・Ｐ１０が構成されている。

その動作を下記に示す。

差動入力端子Ｐ１・Ｐ２に与えられる信号は、本発明の電圧−電流変換回路１１を介して、低ノイズ性、高い線形性を有し、かつトランスコンダクタンスＧｍの大きさがほぼ一定である差動電流が、第１のトランジスタ差動対Ｑ５・Ｑ６及び第２のトランジスタ差動対Ｑ７・Ｑ８へ出力される。制御端子Ｐ７・Ｐ８には、電圧が入力され、該電圧の電位差によって、第１のトランジスタ差動対Ｑ５・Ｑ６及び第２のトランジスタ差動対Ｑ７・Ｑ８に流れる差動電流の比が決まる。例えば、制御端子Ｐ７・Ｐ８に与えられる電圧が、Ｐ７＞＞Ｐ８の場合、流れる電流のほぼ全てはインピーダンス負荷Ｚ１・Ｚ２が接続されている一方のトランジスタＱ５、Ｑ８に流れる。逆に、制御端子Ｐ７・Ｐ８に与えられる電圧が、Ｐ７＜＜Ｐ８場合、直接、基準電圧源Ｖｃｃに接続されている他方のトランジスタＱ６、Ｑ７に電流のほぼ全てが流れる。

すなわち、制御端子Ｐ７・Ｐ８に与えられる電位差を適当な値に設定することで、インピーダンス負荷Ｚ１・Ｚ２に流れる電流量を制御し、その結果、差動出力端子Ｐ９・Ｐ１０に現れる信号の大きさを制御できる。

なお、上記で述べたと同様、インピーダンス負荷Ｚ１・Ｚ２における電圧降下の差は入力信号の周波数範囲において、周波数の変動に依存しないことが重要である。

以上により、低ノイズ特性、高い線形性を備え、かつ周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさがほぼ一定である電圧制御利得可変増幅回路を実現できる。

本発明の実施形態に係るミキサ回路４１を図９に示す。これは、ギルバート型乗算回路の電圧−電流変換回路部分を本発明の電圧−電流変換回路１１に置き換えたものである。

ミキサ回路４１は、図１に示した電圧−電流変換回路１１を備え、該電圧―電流変換回路１１の差動入力端子Ｐ１・Ｐ２をミキサ回路４１の差動入力端子Ｐ１・Ｐ２とし、電圧―電流変換回路１１の第１の電流出力端子Ｐ３と第１のトランジスタ差動対Ｑ１１・Ｑ１２のエミッタとが接続され、同様に電圧―電流変換回路１１の第２の差動出力端子Ｐ４と第２のトランジスタ差動対Ｑ１３・Ｑ１４のエミッタとが接続されている。さらに、第１のトランジスタ差動対Ｑ１１・Ｑ１２と第２のトランジスタ差動対Ｑ１３・Ｑ１４のベースが、差動入力端子Ｐ１・Ｐ２における差動入力電圧に対する利得を制御する制御端子であり、第１のトランジスタ差動対Ｑ１１・Ｑ１２の一方のトランジスタＱ１１のベースと第２のトランジスタ差動対Ｑ１３・Ｑ１４の一方のトランジスタＱ１４のベースとが互いに接続され、制御端子Ｐ１１となり、同様に第１のトランジスタ差動対Ｑ１１・Ｑ１２の他方のトランジスタＱ１２のベースと第２のトランジスタ差動対Ｑ１３・Ｑ１４の他方のトランジスタＱ１３のベースとが互いに接続され、制御端子Ｐ１２となっている。なお、第１のトランジスタ差動対Ｑ１１・Ｑ１２の上記一方のトランジスタＱ１１、第２のトランジスタ差動対Ｑ１３・Ｑ１４の上記他方のトランジスタＱ１３とインピーダンス負荷Ｚ１との接続点が、第１の電圧出力端子Ｐ１３であり、第１のトランジスタ差動対Ｑ１１・Ｑ１２の上記他方のトランジスタＱ１２、第２のトランジスタ差動対Ｑ１３・Ｑ１４の上記一方のトランジスタＱ１４とインピーダンス負荷Ｚ２との接続点が、第２の電圧出力端子Ｐ１４である。そして、第１の電圧出力端子Ｐ１３と第２の電圧出力端子Ｐ１４とを合わせて差動出力端子Ｐ１３・Ｐ１４としている。

ミキサ回路４１の動作を説明する。

差動入力端子Ｐ１・Ｐ２に与えられる信号は、本発明の電圧−電流変換回路１１を介して、低ノイズ性、高い線形性を有し、かつトランスコンダクタンスＧｍの大きさがほぼ一定である差動電流として、第１のトランジスタ差動対Ｑ１１・Ｑ１２及び第２のトランジスタ差動対Ｑ１３・Ｑ１４へ出力される。制御端子Ｐ１１・Ｐ１２には、図示しない局部発振回路から局部信号が入力され、差動出力端子Ｐ１３・Ｐ１４には、入力信号の周波数と局部信号の周波数との和および差の周波数成分が現れる。通常は後段のフィルタにより、不要な周波数成分はカットされ、所望の周波数成分のみが次段の回路に入力される。

以上により、低ノイズ特性、高い線形性を有し、かつ周波数領域が広範囲に及ぶ場合でも、トランスコンダクタンスＧｍの大きさがほぼ一定であるミキサ回路を実現できる。

なお、本実施の形態の差動電圧増幅回路２１、電圧制御利得可変増幅回路３１、および、ミキサ回路４１には、電圧−電流変換回路として電圧−電流変換回路１１を用いたが、これに限らず、実施の形態で述べた他の電圧−電流変換回路も用いることができる。

ここで、上記各実施の形態で述べた差動入力端子Ｐ１・Ｐ２に入力される信号としては、例えば、通信機等の受信信号があげられる。また、上記各実施の形態で使用されているトランジスタは、ＮＰＮ型であるが、ＰＮＰ型のトランジスタも使用することができる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、低ノイズ特性と高い線形性とを備え、かつ広い周波数範囲で利得がほぼ変化しないため、広帯域な信号を取り扱う高周波ＩＣ回路に使用できる。

本発明の実施形態を示すものであり、電圧―電流変換回路の回路構成を示す回路図である。 図１の電圧―電流変換回路におけるトランスコンダクタンスＧｍの周波数特性を示す図である。 スパイラルインダクタの実施例を示す平面図である。 差動型スパイラルインダクタの実施例を示す平面図である。 本発明の第１の電圧−電流変換回路を示すものであり、第１の電圧―電流変換手段が備える誘導性素子が差動型インダクタである場合の実施例を示す回路図である。 本発明の他の実施形態を示すものであり、電圧―電流変換回路の回路構成を示す回路図である。 本発明の他の実施形態を示すものであり、差動電圧増幅回路を示す回路図である。 本発明の他の実施形態を示すものであり、電圧制御利得可変増幅回路を示す回路図である。 本発明の他の実施形態を示すものであり、ミキサ回路を示す回路図である。 従来技術を示すものであり、トランジスタ差動対に抵抗性素子が接続されている電圧―電流変換回路を示す回路図である。 従来技術を示すものであり、トランジスタ差動対に誘導性素子が接続されている電圧―電流変換回路を示す回路図である。

符号の説明

１、１’ 第１の電圧―電流変換回路（第１の電圧―電流変換手段）
２ 第２の電圧―電流変換回路（第２の電圧―電流変換手段）
１１、１２ 電圧−電流変換回路
２１ 差動電圧増幅回路
３１ 電圧制御利得可変増幅回路
４１ ミキサ回路
Ｒ１ 抵抗性素子
Ｌ１ 誘導性素子
Ｃ１、Ｃ２ 容量性素子
Ｚ１、Ｚ２ インピーダンス負荷
Ｖｃｃ 基準電圧源
Ｑ１〜Ｑ８ トランジスタ
Ｑ１１〜Ｑ１４ トランジスタ
Ｉ１〜Ｉ４ 電流源
Ｐ１、Ｐ２ 差動入力端子
Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ９、Ｐ１０、Ｐ１３、Ｐ１４
差動出力端子
Ｐ７、Ｐ８、Ｐ１１、Ｐ１２
制御端子

Claims (11)

1. トランジスタ差動対と、
   上記トランジスタ差動対の第１のトランジスタのエミッタに接続された第１の電流源と、
   上記トランジスタ差動対の第２のトランジスタのエミッタに接続された第２の電流源と、
   上記第１のトランジスタのエミッタと、上記第２のトランジスタのエミッタとを接続するインピーダンス素子とを備え、
   上記第１のトランジスタのベースと、上記第２のトランジスタのベースとが差動入力端子となり、
   上記第１のトランジスタのコレクタが第１の電流出力端子となり、上記第２のトランジスタのコレクタが第２の電流出力端子となる電圧―電流変換手段を備えた電圧―電流変換回路において、
   上記電圧―電流変換手段として、第１の電圧―電流変換手段と第２の電圧―電流変換手段とを備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースが互いに接続され、
   互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースとが、上記差動入力端子となり、
   上記第１の電圧―電流変換手段は上記インピーダンス素子として誘導性素子を備え、
   上記第２の電圧―電流変換手段は上記インピーダンス素子として容量性素子を備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続されており、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴とする電圧―電流変換回路。
2. トランジスタ差動対と、
   上記トランジスタ差動対の第１のトランジスタのソースに接続された第１の電流源と、
   上記トランジスタ差動対の第２のトランジスタのソースに接続された第２の電流源と、
   上記第１のトランジスタのソースと、上記第２のトランジスタのソースとを接続するインピーダンス素子とを備え、
   上記第１のトランジスタのゲートと、上記第２のトランジスタのゲートとが差動入力端子となり、
   上記第１のトランジスタのドレインが第１の電流出力端子となり、上記第２のトランジスタのドレインが第２の電流出力端子となる電圧―電流変換手段を備えた電圧―電流変換回路において、
   上記電圧―電流変換手段として、第１の電圧―電流変換手段と第２の電圧―電流変換手段とを備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートが互いに接続され、
   互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートとが、上記差動入力端子となり、
   上記第１の電圧―電流変換手段は上記インピーダンス素子として誘導性素子を備え、
   上記第２の電圧―電流変換手段は上記インピーダンス素子として容量性素子を備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続されており、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴とする電圧―電流変換回路。
3. 上記誘導性素子が、
   半導体上にメタルラインで構成されたインダクタであることを特徴とする請求項１または２に記載の電圧−電流変換回路。
4. 第１のトランジスタ差動対と、
   上記第１のトランジスタ差動対の第１のトランジスタのエミッタに第１のインダクタ部分が接続され、上記第１のトランジスタ差動対の第２のトランジスタのエミッタに第２のインダクタ部分が接続され、上記第１のインダクタ部分と上記第２のインダクタ部分とが互いに接続されてなる差動型インダクタと、
   上記第１のインダクタ部分と上記第２のインダクタ部分との接続点に接続された第１の電流源とを備える第１の電圧―電流変換手段を備え、
   第２のトランジスタ差動対と、
   上記第２のトランジスタ差動対の第１のトランジスタのエミッタに接続された第１の電流源と、
   上記第２のトランジスタ差動対の第２のトランジスタのエミッタに接続された第２の電流源と、
   上記第２のトランジスタ差動対の上記第１のトランジスタのエミッタと、上記第２のトランジスタ差動対の上記第２のトランジスタのエミッタとを接続する容量性素子とを備える第２の電圧―電流変換手段を備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースが互いに接続され、
   互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのベースと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのベースとが、差動入力端子となり、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのコレクタが第１の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのコレクタが第２の電流出力端子となり、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１の電流出力端子が互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２の電流出力端子が互いに接続されていることを特徴とする電圧―電流変換回路。
5. 第１のトランジスタ差動対と、
   上記第１のトランジスタ差動対の第１のトランジスタのソースに第１のインダクタ部分が接続され、上記第１のトランジスタ差動対の第２のトランジスタのソースに第２のインダクタ部分が接続され、上記第１のインダクタ部分と上記第２のインダクタ部分とが互いに接続されてなる差動型インダクタと、
   上記第１のインダクタ部分と上記第２のインダクタ部分との接続点に接続された第１の電流源とを備える第１の電圧―電流変換手段を備え、
   第２のトランジスタ差動対と、
   上記第２のトランジスタ差動対の第１のトランジスタのソースに接続された第１の電流源と、
   上記第２のトランジスタ差動対の第２のトランジスタのソースに接続された第２の電流源と、
   上記第２のトランジスタ差動対の上記第１のトランジスタのソースと、上記第２のトランジスタ差動対の上記第２のトランジスタのソースとを接続する容量性素子とを備える第２の電圧―電流変換手段を備え、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートが互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートが互いに接続され、
   互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのゲートと、互いに接続された上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのゲートとが、差動入力端子となり、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第１のトランジスタのドレインが第１の電流出力端子となり、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段のそれぞれの上記第２のトランジスタのドレインが第２の電流出力端子となり、
   上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段の上記第１の電流出力端子が互いに接続され、上記第１の電圧―電流変換手段及び上記第２の電圧―電流変換手段の上記第２の電流出力端子が互いに接続されていることを特徴とする電圧―電流変換回路。
6. 上記差動型インダクタが、上記半導体上にメタルラインで構成されていることを特徴とする請求項４または５に記載の電圧―電流変換回路。
7. 上記第２のトランジスタのベースが、上記第２の電圧―電流変換手段が備える容量性素子とは別の容量性素子を介して接地されていることを特徴とする請求項１または４に記載の電圧−電流変換回路。
8. 上記第２のトランジスタのゲートが、上記第２の電圧―電流変換手段が備える容量性素子とは別の容量性素子を介して接地されていることを特徴とする請求項２または５に記載の電圧−電流変換回路。
9. 上記請求項１から８のいずれか１項に記載の電圧−電流変換回路を備え、
   上記電圧―電流変換回路の上記差動入力端子を本発明の差動電圧増幅回路における差動入力端子とし、
   上記電圧―電流変換回路の上記第１の電流出力端子が第１のインピーダンス負荷を介して基準電圧源に接続され、
   上記電圧―電流変換回路の上記第２の電流出力端子が第２のインピーダンス負荷を介して基準電圧源に接続され、
   上記第１の電流出力端子と上記第１のインピーダンス負荷との接続点と、第２の電流出力端子と上記第２のインピーダンス負荷との接続点とで差動出力端子が構成されていることを特徴とする差動電圧増幅回路。
10. 上記請求項１から８のいずれか１項に記載の電圧−電流変換回路を備え、
    上記電圧―電流変換回路の上記差動入力端子を本発明の電圧制御利得可変増幅回路における差動入力端子とし、
    第１の利得制御トランジスタ差動対及び第２の利得制御トランジスタ差動対を備え、
    上記第１の利得制御トランジスタ差動対が上記電圧―電流変換回路の第１の電流出力端子に接続され、
    上記第２の利得制御トランジスタ差動対が上記電圧―電流変換回路の第２の電流出力端子に接続され、
    上記第１の利得制御トランジスタ差動対の一方のトランジスタが第１のインピーダンス負荷を介して基準電圧源に接続され、上記第２の利得制御トランジスタ差動対の一方のトランジスタが第２のインピーダンス負荷を介して基準電圧源に接続され、
    上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの他方のトランジスタが基準電圧源に接続され、
    上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれのトランジスタのベースを上記差動入力端子における差動入力電圧に対する利得を制御するための制御端子とし、
    上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの上記一方のトランジスタの上記制御端子が互いに接続され、
    上記第１の利得制御トランジスタ差動対及び上記第２の利得制御トランジスタ差動対のそれぞれの上記他方のトランジスタの上記制御端子が互いに接続され、
    上記第１の利得制御トランジスタ差動対の上記一方のトランジスタと上記第１のインピーダンス負荷との接続点と、上記第２の利得制御トランジスタ差動対の上記一方のトランジスタと上記第２のインピーダンス負荷との接続点とで差動出力端子が構成されていることを特徴とする電圧制御利得可変増幅回路。
11. ギルバート型乗算回路であって、
    上記ギルバート型乗算回路が備える電圧―電流変換回路が、上記請求項１から８のいずれか１項に記載の電圧−電流変換回路であることを特徴とするミキサ回路。

Images