KR101045541B1

KR101045541B1 - 전류 미러링을 이용한 믹서

Info

Publication number: KR101045541B1
Application number: KR1020080086798A
Authority: KR
Inventors: 김태욱
Original assignee: 연세대학교 산학협력단
Priority date: 2008-09-03
Filing date: 2008-09-03
Publication date: 2011-06-30
Also published as: KR20100027758A

Abstract

전류 미러링을 이용한 믹서가 개시된다. 본 발명에 따른 믹서는, 제1 입력측 트랜지스터와 제2 입력측 트랜지스터, 그리고 상기 제1 및 제2 입력측 트랜지스터에서 선택되는 하나의 전류를 미러링하기 위한 제1 출력측 트랜지스터와 나머지 하나의 전류를 미러링하기 위한 제2 출력측 트랜지스터; 및 차동 LO 신호에 따라서 상기 제1 및 제2 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터의 사이를 스위칭하는 스위칭부를 포함하고, 상기 제1 및 제2 입력측 트랜지스터 각각과 직렬로 연결되는 트랜지스터에 RF 신호가 입력되는 것을 특징으로 한다. 이러한 본 발명에 의한 믹서는 잡음지수와 선형성이 양호하고 전력 소모가 적은 장점이 있다.

전류 미러링, 믹서, IF 신호

Description

전류 미러링을 이용한 믹서{Mixer using current mirroring}

본 발명은 RF 신호와 LO 신호를 가지고 IF 신호를 발생시키는 믹서에 관한 것이다.

믹서는 소신호인 RF 신호와 대신호인 LO 신호를 비선형 소자에 인가하여 이들 두 신호가 가지는 주파수의 합 또는 차를 주파수 성분으로 하는 중간주파수(IF : intermediate frequency)로 바꾸어 주는 소자로서, IF를 사용하는 송수신기에서 매우 중요한 부품 중 하나이다.

도 1은 기존에 많이 이용되고 있는 길버트 셀(Gilbert Cell) 구조의 믹서를 나타낸다. 길버트 셀 구조는 대표적인 이중 평형(double balanced) 구조로서 변환이득과 상호변조(intermodulation), 잡음특성, 단자간 분리성이 우수하다고 알려져 있다. 그러나 최근에 CMOS 트랜지스터의 스케일링(scaling)으로 최소 채널 길이의 크기(minimum feature size)가 줄어듦에 따라 공급 전압(supply voltage)이 줄어들면서, 전압 헤드룸(voltage headroom) 문제가 발생하고 있다. 따라서 최근 낮은 공급 전압 환경에서 도 2에 도시된 바와 같은 패시브(passive) 믹서를 사용한다. 도시된 패시브 믹서는 낮은 공급 전압에서 동작이 가능하고 선형성(linearity)이 양 호하다. 그러나 도 2를 참조하면, 뒷단 OPAMP의 입력 임피던스 Z_in과 저항 R_f의 비로 입력 전압이 증폭되는데, 고주파에서는 기생 커패시턴스(parasitic capacitance)(C_PAR) 등의 영향으로 Z_in이 낮아지기 때문에 OPAPM의 노이즈가 크게 증폭되어 잡음지수(NF : noise figure)가 나빠지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 잡음지수와 선형성이 양호하고 전력 소모가 적은 믹서를 제공하는 데 있다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 일 태양에 따른 믹서는, 제1 입력측 트랜지스터와 제2 입력측 트랜지스터, 그리고 상기 제1 및 제2 입력측 트랜지스터에서 선택되는 하나의 전류를 미러링하기 위한 제1 출력측 트랜지스터와 나머지 하나의 전류를 미러링하기 위한 제2 출력측 트랜지스터; 및 차동 LO 신호에 따라서 상기 제1 및 제2 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터의 사이를 스위칭하는 스위칭부를 포함하고, 상기 제1 및 제2 입력측 트랜지스터 각각과 직렬로 연결되는 트랜지스터에 RF 신호가 입력되는 것을 특징으로 한다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 태양에 따른 믹서는, 입력측 트랜지스터, 그리고 상기 입력측 트랜지스터의 전류를 미러링하기 위한 제1 및 제2 출력측 트랜지스터; 및 차동 LO 신호에 따라서 상기 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터의 사이를 스위칭하는 스위칭부를 포함하고, 상기 입력측 트랜지스터와 직렬로 연결되는 트랜지스터에 RF 신호가 입력되는 것을 특징으로 한다.가 되고, 상기 제1 및 제2 출력측 트랜지스터 각각의 드레인 단이 IF 신호 단자쌍이 되는 것을 특징으로 한다.

상술한 본 발명에 따른 믹서에 의하면, 잡음지수와 선형성이 양호하고 전력 소모가 적은 장점이 있다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

도 3은 본 발명의 일 실시예에 따른 믹서의 회로도이다. 도 1을 참조하면, 본 실시예에 따른 믹서는 제1 입력측 FET(M1)와 제2 입력측 FET(M2), 그리고 제1 및 제2 입력측 FET(M1, M2)에서 선택되는 하나의 전류를 미러링하기 위한 제1 출력측 FET(M3)와 나머지 하나의 전류를 미러링하기 위한 제2 출력측 FET(M4)를 포함한다. 전류 미러의 형성을 위하여 제1 및 제2 입력측 FET(M1, M2)에서 게이트와 드레인이 서로 연결된다.

그리고 도시된 바와 같이, 차동 LO 신호에 따라서 제1 및 제2 입력측 FET(M1, M2)의 게이트와 제1 및 제2 출력측 FET(M3, M4)의 게이트 사이를 스위칭하는 스위칭부(10)가 마련된다. 제1 및 제2 입력측 FET(M1, M2) 각각의 드레인 단에는 FET(M5) 및 FET(M6)가 직렬로 연결되며, FET(M5) 및 FET(M6)의 게이트는 RF 신호 단자쌍이 된다. 그리고 제1 및 제2 출력측 FET(M3, M4)의 각각의 드레인 단과 접지 사이에는 임피던스(Z)가 연결되고, 제1 및 제2 출력측 FET(M3, M4) 각각의 드레인 단은 IF 신호 단자쌍이 된다. 임피던스(Z)로는 예를 들어 저항을 사용할 수 있다.

스위칭부(10)는 차동 LO 신호에 따라서 반복적으로, 제1 및 제2 입력측 FET(M1, M2)의 게이트(A, B)와 제1 및 제2 출력측 FET(M3, M4)의 게이트(C, D)를 각각 연결하고, 제1 및 제2 입력측 FET(M1, M2)의 게이트(A, B)와 제2 및 제1 출력측 FET(M4, M3)의 게이트(D, C)를 각각 연결한다. 제1 및 제2 입력측 FET(M1, M2)의 게이트(A, B)와 제1 및 제2 출력측 FET(M3, M4)의 게이트(C, D)가 연결되는 경우, 제1 및 제2 출력측 FET(M3, M4)는 각각 제1 및 제2 입력측 FET(M1, M2)의 전류를 미러링하게 된다. 그리고 제1 및 제2 입력측 FET(M1, M2)의 게이트(A, B)와 제2 및 제1 출력측 FET(M4, M3)의 게이트(D, C)가 연결되는 경우 제1 및 제2 출력측 FET(M3, M4)는 각각 제2 및 제1 입력측 FET(M2, M1)의 전류를 미러링하게 된다. 따라서 RF 신호 단자쌍에 차동 RF 신호가 입력되고 LO 신호 단자쌍에 차동 LO 신호가 입력되면 IF 신호 단자쌍으로 RF 신호와 LO 신호의 주파수가 합성된 차동 IF 신호가 나오게 된다.

한편, RF 신호 대 IF 신호의 증폭 비율은 전류 미러를 형성하게 되는 제1 및 제2 입력측 FET(M1, M2)와 제1 및 제2 출력측 FET(M3, M4) 간의 사이즈 비율, 즉 FET 간의 (W/L)의 비율로 결정된다. 여기서 W는 FET의 채널 폭이며 L은 채널 길이이다.

도 4는 도 3의 스위칭부(10)의 일 실시예를 나타내는 회로도이다. 도 4를 참조하면 스위칭부(10)는 제1 입력측 FET(M1)의 게이트(A)와 제1 및 제2 출력측 FET(M3, M4)의 게이트(C, D) 각각의 사이에 연결되는 제1 및 제2 스위칭 FET(MS1, MS2)와, 제2 입력측 FET(M1)의 게이트(B)와 제1 및 제2 출력측 FET(M3, M4)의 게이 트(C, D) 각각의 사이에 연결되는 제3 및 제4 스위칭 FET(MS3, MS4)를 포함한다. 그리고 도시된 바와 같이, 제1 및 제4 스위칭 FET(MS1, MS4)의 게이트와 제2 및 제3 스위칭 FET(MS2, MS3)의 게이트가 LO 신호 단자쌍이 된다.

도 4를 참조하면, LO+가 하이(HIGH)이고 LO-가 로우(LOW)인 경우 제1 및 제4 스위칭 FET(M1, M4)만이 온(ON) 되어 단자 A와 C가 연결되고 단자 B와 D가 연결된다. 한편 LO+가 로우이고 LO-가 하이인 경우 제2 및 제3 스위칭 FET(M2, M3)만이 온(ON) 되어 단자 A와 D가 연결되고 단자 B와 C가 연결된다. 전류 미러를 형성하는 제1 및 제2 입력측 FET(M1, M2)의 게이트와 제1 및 제2 출력측 FET(M3, M4)의 게이트 사이에는 전류가 흐르지 않으므로 스위칭부(10)는 패시브 소자로서 동작하게 된다.

상술한 실시예에 따른 믹서는 스위칭부(10)가 패시브 소자로서 동작하므로 패시브 믹서의 특성인 높은 선형성을 가지게 되고, 스위칭부(10)를 위한 전원이 필요 없으므로 전력 소모가 적은 장점이 있다. 또한 도 2에 도시된 믹서와 달리 OPAMP에 의해 증폭이 이루어지지 않으므로 양호한 잡음 지수를 가지게 되며, 믹싱을 하는 스위칭부(10)에 전류가 흐르지 않으므로 1/F 노이즈가 작은 장점을 가진다.

상술한 실시예에서 RF 신호 단자쌍의 FET(M5, M6)로 nMOS 트랜지스터를 사용하고 있으나, pMOS 트랜지스터가 사용될 수 있음은 물론이다. 그렇다면 제1 및 제 2 입력측 FET(M1, M2)와 제1 및 제2 출력측 FET(M3, M4)로는 nMOS 트랜지스터가 사용될 것이다.

도 3에 도시된 믹서에서, 일반적인 전류 미러 회로에서 발생할 수 있는 문제로서 전류 미러 회로의 드레인 전류에서 발생하는 노이즈가 문제될 수 있다. 즉, 도 3을 참조하면, 제1 및 제2 입력측 FET(M1, M2)와 제1 및 제2 출력측 FET(M3, M4)의 드레인 전류에서 발생하는 노이즈가 IF 신호에 추가되는 문제이다. 이러한 문제는 트랜지스터의 트랜스컨덕터스(transconductance, g_m)를 낮추어 주거나, CMOS FET의 경우 장채널 디바이스(long channel device)를 사용하면 해결할 수 있다. 하지만 장채널 디바이스의 경우 기생 커패시턴스가 많아 고주파 성능이 좋지 못하다. 도 5는 본 발명의 다른 실시예에 의한 믹서로서 이러한 문제를 해결하기 위한 실시예이다. 도 5를 참조하면, 본 실시예에 의한 믹서는 도 3에서 제1 및 제2 입력측 FET(M1, M2)와 제1 및 제2 출력측 FET(M3, M4) 각각의 소스 단에 임피던스(Z1, Z2, Z3, Z4)가 연결된다. 임피던스(Z1, Z2, Z3, Z4)로는 예를 들어 인덕터를 사용할 수 있다.

임피던스(Z1, Z2, Z3, Z4)는 각각 소스 디제너레이션(source degeneration) 역할을 하게 되며, 일반적으로 소스 디제너레이션을 하면 트랜스컨덕턴스 값은 작아진다. 임피던스(Z1, Z2, Z3, Z4)로 인덕터를 사용하는 경우 등가 트랜스컨덕턴스는 다음 수학식과 같이 표현된다.

여기서 G_m은 등가 트랜스컨덕턴스이고, g_m 은 FET의 트랜스컨덕턴스이며, jωL은 인덕터의 임피던스 값이고, ω는 각주파수(angular frequency)이다. 상기된 수학식을 참조하면, 주파수가 높아짐에 따라 등가 트랜스컨덕턴스 값이 줄어드는 것을 알 수 있다. 따라서 인덕터들(L1, L2, L3, L4)에 대하여 적절한 인덕턴스 값을 사용함으로써 원하는 주파수 대역에서 트랜스컨덕턴스를 충분히 작게 할 수 있게 된다.

도 6은 본 발명의 또 다른 실시예에 따른 믹서의 회로도로서 싱글 엔디드(single-ended) 형태로 구현한 실시예이다. 본 실시예에 따른 믹서는 입력측 FET(M1), 그리고 입력측 FET(M1)의 전류를 미러링하기 위한 제1 및 제2 출력측 FET(M3, M4)를 포함하고, 제1 및 제2 출력측 FET(M3, M4)는 차동 LO 신호에 따라서 교대로 입력측 FET(M1)의 전류를 미러렁하게 된다. 이를 위하여 스위칭부(10)는 차동 LO 신호에 따라서 입력측 FET(M1)의 게이트와 제1 및 제2 출력측 FET(M3, M4)의 게이트 사이를 스위칭한다. 입력측 FET(M1)의 드레인 단에 직렬로 연결되는 FET(M5)의 게이트가 RF 신호 단자가 되고, 제1 및 제2 출력측 FET(M3, M4) 각각의 드레인 단과 접지 사이에는 저항(R)이 연결되고, 제1 및 제2 출력측 FET(M3, M4)의 각각의 드레인 단은 IF 신호 단자쌍이 된다.

스위칭부(10)는 차동 LO 신호에 따라서 반복적으로, 입력측 FET(M1)의 게이트(A)와 제1 출력측 FET(M3)의 게이트(C)를 연결하고, 입력측 FET(M1)의 게이트(A)와 제2 출력측 FET(4)의 게이트(D)를 연결한다. 입력측 FET(M1)의 게이트(A)와 제1 출력측 FET(M3)의 게이트(C)가 연결되는 경우, 제1 출력측 FET(M3)가 입력측 FET(M1)의 전류를 미러링하게 되고, 입력측 FET(M1)의 게이트(A)와 제2 출력측 FET(M4)의 게이트(D)가 연결되는 경우 제2 출력측 FET(M4)가 입력측 FET(M1)의 전류를 미러링하게 된다.

스위칭부(10)로는 역시 도 4에 도시된 회로가 사용될 수 있으며, 이때 단자 A가 입력측 FET(M1)의 게이트에 연결되고 단자 C 및 D가 각각 제1 및 제2 출력측 FET(M3, M4)의 게이트에 연결된다. 제1 스위칭 FET(MS1)의 게이트와 제2 스위칭 FET(MS2)의 게이트는 LO 신호 단자쌍이 된다. 본 실시예에서 제3 및 제4 스위칭 FET(MS3, MS4)는 요구되지 않으므로, 도 4에 도시된 회로에서 이들 FET(MS3, MS4)가 제거된 형태의 회로가 사용될 수 있다.

또한 본 실시예에서 역시 도 5에 도시된 바와 마찬가지로, 입력측 FET(M1)와, 제1 및 제2 출력측 FET(M3, M4) 각각의 소스 단에 인덕터가 연결될 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 믹서의 회로도로서, 도 6에 도시된 실시예와 달리 RF 신호 단자의 FET(M10)를 pMOS 트랜지스터로 구현한 실시예이다. 따라서 입력측 FET(M11)와 제1 및 제2 출력측 FET(M12, M13)로는 nMOS 트랜지스터가 사용된다. 본 실시예에 역시 도 5에 도시된 바와 마찬가지로, 입력측 FET(M11)와, 제1 및 제2 출력측 FET(M12, M13) 각각의 소스 단에 인덕터가 연결될 수 있다.

상술한 실시예들에서 트랜지스터로 FET(Field Effect Transistor)(예컨대, CMOS, GaAS 등)를 사용하는 것으로 설명하였으나, 각 회로에서 트랜지스터로 BJT(Bipolar Junction Transistor) 또는 HBT(Heterojunction Bipolar Transistor) 등을 사용할 수 있음은 물론이다. 예컨대, 상술한 실시예들에서 nMOS 트랜지스터 대신에 npn BJT를, pMOS 트랜지스터 대신에 pnp BJT를 사용할 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 기존에 많이 이용되고 있는 길버트 셀(Gilbert Cell) 구조의 믹서를 나타낸다.

도 2는 종래 패시브(passive) 믹서의 회로도이다.

도 3은 본 발명의 일 실시예에 따른 믹서의 회로도이다.

도 4는 도 3의 스위칭부(10)의 일 실시예를 나타내는 회로도이다.

도 5는 본 발명의 다른 실시예에 따른 믹서의 회로도이다.

도 6은 본 발명의 또 다른 실시예에 따른 믹서의 회로도이다.

도 7은 본 발명의 또 다른 실시예에 따른 믹서의 회로도이다.

Claims

제1 입력측 트랜지스터와 제2 입력측 트랜지스터, 그리고 상기 제1 및 제2 입력측 트랜지스터에서 선택되는 하나의 전류를 미러링하기 위한 제1 출력측 트랜지스터와 나머지 하나의 전류를 미러링하기 위한 제2 출력측 트랜지스터; 및

차동 LO 신호에 따라서 반복적으로, 상기 제1 및 제2 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터를 각각 연결하고, 상기 제1 및 제2 입력측 트랜지스터와 상기 제2 및 제1 출력측 트랜지스터를 각각 연결하는 스위칭부를 포함하고,

상기 제1 및 제2 입력측 트랜지스터 각각과 직렬로 연결되는 트랜지스터에 RF 신호가 입력되는 것을 특징으로 하는 믹서.
삭제
제1항에 있어서,

상기 스위칭부는,

상기 제1 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터 각각의 사이에 연결되는 제1 및 제2 스위칭 트랜지스터와, 상기 제2 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터 각각의 사이에 연결되는 제3 및 제4 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 믹서.
제1항에 있어서,

상기 제1 및 제2 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터 각각에 임피던스가 연결되는 것을 특징으로 하는 믹서.
제4항에 있어서,

상기 임피던스는 인덕터인 것을 특징으로 하는 믹서.
제1항, 제3항 내지 제5항 중 어느 한 항에 있어서,

상기 트랜지스터들은 CMOS를 포함한 FET, 또는 BJT인 것을 특징으로 하는 믹서.
입력측 트랜지스터, 그리고 상기 입력측 트랜지스터의 전류를 미러링하기 위한 제1 및 제2 출력측 트랜지스터; 및

차동 LO 신호에 따라서 반복적으로, 상기 입력측 트랜지스터와 상기 제1 출력측 트랜지스터를 연결하고, 상기 입력측 트랜지스터와 상기 제2 출력측 트랜지스터를 연결하는 스위칭부를 포함하고,

상기 입력측 트랜지스터와 직렬로 연결되는 트랜지스터에 RF 신호가 입력되는 것을 특징으로 하는 믹서.
삭제
제7항에 있어서,

상기 스위칭부는,

상기 입력측 트랜지스터와 상기 제1 출력측 트랜지스터의 사이에 연결되는 제1 스위칭 트랜지스터와 상기 입력측 트랜지스터와 상기 제2 출력측 트랜지스터의 사이에 연결되는 제2 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 믹서.
제7항에 있어서,

상기 입력측 트랜지스터와 상기 제1 및 제2 출력측 트랜지스터 각각에 임피던스가 연결되는 것을 특징으로 하는 믹서.
제10항에 있어서,

상기 임피던스는 인덕터인 것을 특징으로 하는 믹서.
제7항, 제9항 내지 제11항 중 어느 한 항에 있어서,

상기 트랜지스터들은 CMOS를 포함한 FET, 또는 BJT인 것을 특징으로 하는 믹서.