JP2009272864A - 信号処理回路 - Google Patents

Abstract

【課題】良好な入力インピーダンス整合特性を維持しながら低雑音化が可能となる増幅回路を有する信号処理回路を提供することを課題とする。
【解決手段】入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路（１１１）と、前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路（Ｚｆ）と、前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサ（１１３）と、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタ（１１６）とを有することを特徴とする信号処理回路が提供される。
【選択図】図１

Description

本発明は、信号処理回路に関する。

近年、携帯無線器機の小型化要求により受信システムの集積化が進んでいる。これに伴い、ＬＳＩテクノロジもバイポーラ技術から電界効果トランジスタ（ＦＥＴ）技術、特にＭＯＳＦＥＴ技術へと移行しつつある。

低雑音増幅回路には入力インピーダンス整合特性と低雑音特性が求められる。受信システムの入力部に位置する低雑音増幅回路の入力インピーダンスを低雑音増幅回路の前に位置する同軸ケーブルやフィルタ等のインピーダンスと整合させることにより、アンテナから入力される微小な信号を反射することなく効率良く取り込むことができる。また、低雑音化することにより、より微小な信号を雑音に埋もれさせること無く受信することができる。

集積密度とコストに優れたＭＯＳＦＥＴプロセスを用いて低雑音増幅回路を製造した場合、良く使われるソース接地構成にすると入力インピーダンスが容量性となってしまうため、インダクタを用いたインピーダンス整合回路が必要となるが、インピーダンス整合回路自体の狭帯域特性により広帯域での受信ができない。

図８は、増幅回路の構成例を示す回路図である。増幅回路１００は、ｎチャネルＭＯＳ電界効果トランジスタ（以下、ＭＯＳＦＥＴという）１０１、負荷インピーダンス回路Ｚｄ、入力端子ＩＮ及び出力端子ＯＵＴを有する。ゲート接地されたＭＯＳＦＥＴ１０１は、ソースが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続される。ＭＯＳＦＥＴ１０１のゲートには、直流バイアス電圧源１０２が接続される。負荷インピーダンス回路Ｚｄは、ＭＯＳＦＥＴ１０１のドレイン及び直流電源電圧ノード間に接続される。増幅回路１００の外部において、入力端子ＩＮは、出力インピーダンスがＲｓである信号源１０３に接続される。

ゲート接地の増幅回路１００の入力インピーダンスＺｉはＭＯＳＦＥＴ１０１の相互コンダクタンスｇｍの逆数となるため、相互コンダクタンスｇｍを信号源１０３のインピーダンス（抵抗）Ｒｓの逆数にすれば、Ｚｉ＝Ｒｓとなり、広帯域で良好な入力インピーダンス整合特性を実現できる。Ｚｉ＝Ｒｓでの入力端子ＩＮから出力端子ＯＵＴへの電圧増幅率Ａは、Ａ＝Ｚｄ／Ｒｓとなる。ここで、Ｚｄは負荷インピーダンス回路Ｚｄのインピーダンスを示す。

ＭＯＳＦＥＴ１０１の入力換算雑音電圧スペクトルνは、次式（１）で表される。

ここで、ｋはボルツマン定数、Ｔは温度、γはＭＯＳＦＥＴ１０１の雑音係数、ｇｍはＭＯＳＦＥＴ１０１の相互コンダクタンスである。信号源ノイズ電圧スペクトルＮは、次式（２）で表される。

したがって、ゲート接地増幅回路１００の雑音指標ＮＦは、次式（３）で表される。

式（１）及び（３）より、相互コンダクタンスｇｍを増大させるとＭＯＳＦＥＴ１０１起因の雑音が小さくなり、雑音指標ＮＦも小さく改善されることがわかる。しかし、入力インピーダンス整合させるには上述のように、ｇｍ＝１／Ｒｓとするので、相互コンダクタンスｇｍを増大させての低雑音化はできない。入力インピーダンス整合した場合の雑音指標ＮＦは、式（３）より、１＋γとなる。

上述のように、ゲート接地増幅回路１００では、良好な入力インピーダンス整合特性を維持しながら低雑音化することは困難である。

また、入力信号に所定の伝達特性を与えて所定利得で出力するフォワード回路と、前記フォワード回路の出力から前記入力信号に負帰還する帰還回路と、を備え、前記フォワード回路の出力が所定周波数域において前記所定利得以下となる伝達インピーダンス特性となることを特徴とする帰還形信号処理回路が知られている（特許文献１参照）。

また、磁気ディスクへの情報の書き込み及び磁気ディスクからの情報の読み出しを行うためのヘッドと、上記ヘッドによって検出された信号を増幅するための差動段と、上記ヘッドを支持する支持部材と、上記差動段によって増幅された信号を後段回路に伝達するための出力段とを含む磁気ディスク装置において、上記差動段と上記出力段との間に配置された第１ベース接地トランジスタ回路と、上記第１ベース接地トランジスタ回路と上記差動段との間に配置され、上記第１ベース接地トランジスタ回路のエミッタ動作抵抗及びエミッタ寄生抵抗を含む合成抵抗に基づいて形成される信号が正帰還される第２ベース接地トランジスタ回路と、を含むことを特徴とする磁気ディスク装置が知られている（特許文献２参照）。

特開２００７−６４０２号公報 特開２０００−１１３４０３号公報

本発明の目的は、良好な入力インピーダンス整合特性を維持しながら低雑音化が可能となる増幅回路を有する信号処理回路を提供することである。

本発明の一観点によれば、入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路と、前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路と、前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサと、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタとを有することを特徴とする信号処理回路が提供される。

良好な入力インピーダンス整合特性を維持しながら、低雑音化を図ることができる。また、周波数フィルタとして低域通過フィルタを設けることにより、周波数選択性を持たせることができる。

（比較技術）
図９は、比較技術による低雑音増幅回路１００の構成例を示す回路図である。低雑音増幅回路１００は、例えば無線受信システムの入力部に位置する低雑音増幅回路であり、入力端子ＩＮに入力された信号を増幅し、出力端子ＯＵＴから出力する。図９の低雑音増幅回路１００は、図８の増幅回路に対して、帰還インピーダンス回路Ｚｆを追加したものである。

低雑音増幅回路１００は、ｎチャネルＭＯＳ電界効果トランジスタ１０１、負荷インピーダンス回路Ｚｄ、帰還インピーダンス回路Ｚｆ、入力端子ＩＮ及び出力端子ＯＵＴを有する。以下、ＭＯＳ電界効果トランジスタをＭＯＳＦＥＴという。ＭＯＳＦＥＴ１０１のゲートには直流バイアス電圧源１０２が接続され、ＭＯＳＦＥＴ１０１はゲート接地される。入力端子ＩＮは、ＭＯＳＦＥＴ１０１のソースに接続される。出力端子ＯＵＴは、ＭＯＳＦＥＴ１０１のドレインに接続される。負荷インピーダンス回路Ｚｄは、ＭＯＳＦＥＴ１０１のドレイン及び直流電源電圧ノード間に接続される。帰還インピーダンス回路Ｚｆは、ＭＯＳＦＥＴ１０１のドレイン及びソース間に接続される。低雑音増幅回路１００の外部において、入力端子ＩＮは、例えばアンテナに接続され、出力インピーダンスがＲｓである交流の信号源１０３に接続される。アンテナは、無線信号を受信し、受信信号を入力端子ＩＮに入力する。低雑音増幅回路１００は、入力端子ＩＮから入力した信号を増幅し、出力端子ＯＵＴから出力する。

低雑音増幅回路１００の入力インピーダンスＺｉは、次式（４）で表される。ここで、ｇｍはＭＯＳＦＥＴ１０１の相互コンダクタンス、Ｚｆは帰還インピーダンス回路Ｚｆのインピーダンス、Ｚｄは負荷インピーダンス回路Ｚｄのインピーダンスを示す。

入力インピーダンス整合するには、すなわちＺｉ＝Ｒｓとするには、式（４）より、相互コンダクタンスｇｍは、次式（５）で表される。

したがって、式（５）を満たすように、相互コンダクタンスｇｍ、帰還インピーダンスＺｆ及び負荷インピーダンスＺｄを設計すれば、入力インピーダンス整合することができる。式（５）より明らかなように、図９の低雑音増幅回路１００は、図８の増幅回路１００の場合と比べて、入力インピーダンス整合した場合であっても、式（５）の右辺の第２項の分だけ相互コンダクタンスｇｍを増大させることが可能であり、ＭＯＳＦＥＴ１０１起因の雑音を低減することが可能となる。受信信号の周波数において、帰還インピーダンスＺｆ及び負荷インピーダンスＺｄが抵抗性インピーダンスの場合、雑音指標ＮＦは、次式（６）で表される。ここで、γはＭＯＳＦＥＴ１０１の雑音係数である。また、低雑音増幅回路内の雑音源としては主要雑音源であるＭＯＳＦＥＴ１０１のみを考慮し、ＺｆおよびＺｄ起因の雑音は省略している。

帰還インピーダンスＺｆを小さくすることにより、すなわち式（５）により相互コンダクタンスｇｍを大きくすることにより、雑音指標ＮＦを小さく改善できることがわかる。すなわち、図９の低雑音増幅回路１００は、良好な入力インピーダンス整合特性を維持しながら、低雑音化することができる。なお、低雑音増幅回路１００の電圧増幅率Ａは、Ａ＝Ｚｄ／Ｒｓである。

図１０は、図９の低雑音増幅回路１００のより具体的な構成例を示す回路図である。負荷インピーダンス回路Ｚｄは、インダクタＬｄ、容量Ｃｄ及び抵抗Ｒｄの並列接続回路を有する。インダクタＬｄ、容量Ｃｄ及び抵抗Ｒｄの並列接続回路は、直流電源電圧ノード及び出力端子ＯＵＴ間に接続される。帰還インピーダンス回路Ｚｆは、抵抗Ｒｆ及び容量Ｃｆの直列接続回路を有する。抵抗Ｒｆ及び容量Ｃｆの直列接続回路は、入力端子ＩＮ及び出力端子ＯＵＴ間に接続される。

なお、低雑音増幅回路１００の外部において、バイアス電流を流すためのインダクタ１１４は、入力端子ＩＮ及び基準電位ノード間に接続される。また、入力端子ＩＮは、容量１１５及び抵抗Ｒｓを介して信号源１０３に接続される。インダクタ１１４及び容量１１５は図９の回路では省略したが、図９の回路でも実際には図１０の回路と同様にインダクタ１１４及び容量１１５が設けられる。

帰還インピーダンス回路Ｚｆとしては、抵抗Ｒｆと容量Ｃｆの直列接続回路で構成する。容量Ｃｆは入力端子ＩＮと出力端子ＯＵＴの動作電圧が異なるために付加しているものであり、受信周波数帯域で抵抗Ｒｆが支配的なインピーダンスとなるように、抵抗Ｒｆと容量Ｃｆの時定数は十分大きくする。帰還インピーダンス回路Ｚｆは、広帯域で抵抗性を示すため、広帯域で良好な入力インピーダンス整合特性と雑音特性を得るのに適している。

図１０の低雑音増幅回路１００では、インダクタＬｄ及び容量Ｃｄの共振周波数近傍において負荷インピーダンスＺｄが抵抗性を示し、入力信号周波数が共振周波数より離れると負荷インピーダンスＺｄの絶対値は低減する。このため、共振周波数近傍でのみ増幅率を高めることが可能となり、バンドパスフィルタ特性を持った増幅回路１００とすることができる。また、容量Ｃｄを可変容量（例えば抵抗と容量の配列構成）にすることにより、共振周波数を変更することが可能となる。図１０では明示的に抵抗Ｒｄを示しているが、インダクタＬｄと容量Ｃｄの寄生抵抗成分でも構わない。この場合には、より狭帯域な選択特性が得られることになる。

図１０の低雑音増幅回路１００は、図９の低雑音増幅回路と同様に、良好な入力インピーダンス整合特性を維持しながら、低雑音化を図ることができる。

負荷インピーダンス回路ＺｄにＬＣ共振回路を用いることにより共振周波数近傍でのみ増幅率を高めた、すなわち周波数選択性を持たせた低雑音増幅回路を実現できる。この構成では、増幅率が高い共振周波数近傍では良好な入力整合特性が得られ、増幅率が低い周波数では入力インピーダンスが低い短絡端的な入力整合となる。したがって、共振周波数を受信したい信号の周波数近傍に設定することにより、受信信号の周波数では良好な入力整合となるが、周波数的に離れた妨害波に対しては短絡端的な入力整合となりゲート接地構成の増幅回路の妨害波耐性が向上する。

図１０の低雑音増幅回路１００では、周波数選択性を持たせ、その付随する効果として周波数的に離れた妨害波に対する耐性が向上するという効果が得られるが、ＬＣ共振周波数を受信周波数近傍に調整する装置が必要であり、またインダクタＬｄを用いることによるコスト増加を招いてしまう。

以下、本発明の第１〜第４の実施形態では、インダクタＬｄを用いることなく、図１０の低雑音増幅回路１００と同様な周波数選択性と妨害波耐性を実現しうる増幅回路を提供することを目的とする。

（第１の実施形態）
図１は、本発明の第１の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。信号処理回路は、例えば無線受信システムの入力部に位置する低雑音増幅回路を有し、入力端子ＩＮに入力された信号を増幅し、Ｉ相差動信号Ｉ＋，Ｉ−及びＱ相差動信号Ｑ＋，Ｑ−を出力する。図１の信号処理回路は、図１０の低雑音増幅回路１００に対して、負荷インピーダンス回路Ｚｄの代わりに、電流源１１２、直交スイッチングミキサ（周波数コンバータ）１１３及び低域通過フィルタ（ローパスフィルタ）１１６を設けたものである。

信号処理回路は、入力端子ＩＮ、ｎチャネルＭＯＳ電界効果トランジスタ１０１、帰還インピーダンス回路Ｚｆ、電流源１１２、直交スイッチングミキサ１１３及び低域通過フィルタ１１６を有する。以下、ＭＯＳ電界効果トランジスタをＭＯＳＦＥＴという。ＭＯＳＦＥＴ１０１のゲートには直流バイアス電圧源１０２が接続され、ＭＯＳＦＥＴ１０１はゲート接地される。ＭＯＳＦＥＴ１０１及び直流バイアス電圧源１０２は、ゲート接地増幅回路１１１を構成する。入力端子ＩＮは、ＭＯＳＦＥＴ１０１のソースに接続される。電流源１１２は、ＭＯＳＦＥＴ１０１のドレイン及び直流電源電圧ノード間に接続される。帰還インピーダンス回路Ｚｆは、抵抗Ｒｆ及び容量Ｃｆの直列接続回路を有し、ＭＯＳＦＥＴ１０１のドレイン及びソース間に接続される。なお、帰還インピーダンス回路Ｚｆは、抵抗、容量及びインダクタの直列接続回路でもよい。直交スイッチングミキサ１１３は、ＭＯＳＦＥＴ１０１のドレインから電流Ｉｒｆを入力し、Ｉ相差動信号Ｉ＋，Ｉ−及びＱ相差動信号Ｑ＋，Ｑ−を出力する。

図２（Ａ）は図１の直交スイッチングミキサ１１３の構成例を示す回路図であり、図２（Ｂ）は４相ローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸの例を示す波形図である。直交スイッチングミキサ１１３は、４個のスイッチ１１３ａ，１１３ｂ，１１３ｃ及び１１３ｄを有する。電流Ｉｒｆは、ＭＯＳＦＥＴ１０１のドレインから直交スイッチングミキサ１１３に入力される電流である。

スイッチ１１３ａは、ＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ＋の線間に接続され、ローカル信号ＬＯＣＡＬ＿ＩがハイレベルになるとオンしてＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ＋の線間を接続し、ローカル信号ＬＯＣＡＬ＿ＩがローレベルになるとオフしてＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ＋の線間を切断する。

スイッチ１１３ｂは、ＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ−の線間に接続され、ローカル信号ＬＯＣＡＬ＿ＩＸがハイレベルになるとオンしてＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ−の線間を接続し、ローカル信号ＬＯＣＡＬ＿ＩＸがローレベルになるとオフしてＭＯＳＦＥＴ１０１のドレイン及びＩ相信号Ｉ−の線間を切断する。

スイッチ１１３ｃは、ＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ＋の線間に接続され、ローカル信号ＬＯＣＡＬ＿ＱがハイレベルになるとオンしてＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ＋の線間を接続し、ローカル信号ＬＯＣＡＬ＿ＱがローレベルになるとオフしてＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ＋の線間を切断する。

スイッチ１１３ｄは、ＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ−の線間に接続され、ローカル信号ＬＯＣＡＬ＿ＱＸがハイレベルになるとオンしてＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ−の線間を接続し、ローカル信号ＬＯＣＡＬ＿ＱＸがローレベルになるとオフしてＭＯＳＦＥＴ１０１のドレイン及びＱ相信号Ｑ−の線間を切断する。

ローカル信号ＬＯＣＡＬ＿Ｉは位相０度の信号、ローカル信号ＬＯＣＡＬ＿ＩＸは位相９０度の信号、ローカル信号ＬＯＣＡＬ＿Ｑは位相１８０度の信号、ローカル信号ＬＯＣＡＬ＿ＱＸは位相２７０度の信号である。すなわち、ローカル信号ＬＯＣＡＬ＿Ｉを基準にして、ローカル信号ＬＯＣＡＬ＿ＩＸは９０度遅れた信号、ローカル信号ＬＯＣＡＬ＿Ｑは１８０度遅れた信号、ローカル信号ＬＯＣＡＬ＿ＱＸは２７０度遅れた信号である。トータル信号ＴＯＴＡＬは、４個のローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸを合成した信号を表す。トータル信号ＴＯＴＡＬから分かるように、４個のローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸは相互に時間的にハイレベルが重複しない信号である。すなわち、４個のスイッチ１１３ａ，１１３ｂ，１１３ｃ，１１３ｄは、２個以上が同時にオンすることはない。

スイッチ１１３ａはＩ相信号Ｉ＋を出力し、スイッチ１１３ｂはＩ相信号Ｉ−を出力し、スイッチ１１３ｃはＱ相信号Ｑ＋を出力し、スイッチ１１３ｄはＱ相信号Ｑ−を出力する。Ｉ相信号Ｉ＋及びＩ−は、相互に反転した差動信号である。Ｑ相信号Ｑ＋及びＱ−は、相互に反転した差動信号である。

図１において、低域通過フィルタ１１６は、４組の抵抗Ｒｐ及び容量Ｃｐの並列接続回路を有する。Ｉ相信号Ｉ＋，Ｉ−及びＱ相信号Ｑ＋，Ｑ−の線には、低域通過フィルタ１１６が接続される。Ｉ相信号Ｉ＋の線及び基準電位ノード間には、第１の抵抗Ｒｐ及び容量Ｃｐの並列接続回路が接続される。Ｉ相信号Ｉ−の線及び基準電位ノード間には、第２の抵抗Ｒｐ及び容量Ｃｐの並列接続回路が接続される。Ｑ相信号Ｑ＋の線及び基準電位ノード間には、第３の抵抗Ｒｐ及び容量Ｃｐの並列接続回路が接続される。Ｑ相信号Ｑ−の線及び基準電位ノード間には、第４の抵抗Ｒｐ及び容量Ｃｐの並列接続回路が接続される。

信号処理回路の外部において、入力端子ＩＮは、例えばアンテナに接続され、容量１１５を介して、出力インピーダンスがＲｓである交流の信号源１０３に接続される。すなわち、入力端子ＩＮは、容量１１５及びインピーダンス（抵抗）Ｒｓを介して信号源１０３に接続される。アンテナは、無線信号を受信し、受信信号を入力端子ＩＮに入力する。信号処理回路は、入力端子ＩＮから入力した信号を増幅する。また、バイアス電流を流すためのインダクタ１１４は、入力端子ＩＮ及び基準電位ノード間に接続される。

以上のように、ゲート接地増幅回路１１１の出力電流Ｉｒｆは、直交スイッチングミキサ１１３に入力される。直交スイッチングミキサ１１３は出力低周波信号を差動信号とするために４出力とし、ローカル信号としてはＩ相の正相信号ＬＯＣＡＬ＿Ｉ、Ｉ相の逆相信号ＬＯＣＡＬ＿ＩＸ、Ｑ相の正相信号ＬＯＣＡＬ＿Ｑ、Ｑ相の逆相信号ＬＯＣＡＬ＿ＱＸの計４相信号を用いる。直交スイッチングミキサ１１３の入力電流Ｉｒｆが１つであるため、４相のローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸはノンオーバーラッピングとする。すなわち、直交スイッチングミキサ１１３の４個のスイッチ１１３ａ〜１１３ｄのうち通電するスイッチは常に１個とする。直交スイッチングミキサ１１３の４個の出力信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線には、各々、同じ周波数特性の低域通過フィルタ１１６を接続する。

図３（Ａ）は図２（Ａ）のスイッチ１１３ａの前段及び後段の等価回路図であり、図３（Ｂ）はスイッチ１１３ａの前段の周波数特性を示す図であり、図３（Ｃ）はスイッチ１１３ａの後段の周波数特性を示す図である。図３（Ａ）では、スイッチ１１３ａの場合を例に示すが、スイッチ１１３ｂ〜１１３ｄについても同様である。

図１のスイッチングミキサ１１３の負荷を低域通過フィルタ１１６とした構成が、図１０の高周波増幅回路１００に対してＬＣＲ型バンドパスフィルタ型の負荷インピーダンス回路Ｚｄの代わりとなる原理を説明する。電流出力信号源３０１は、直交スイッチングミキサ１１３の前段の高周波増幅回路を単純化したものである。高周波増幅回路が出力した高周波電流Ｉｒｆは、直交スイッチングミキサ１１３に入力される。直交スイッチングミキサ１１３は、ローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸにより、高周波電流Ｉｒｆを低周波電流Ｉｂｂに変換する。低周波電流Ｉｂｂは、抵抗Ｒｐと容量Ｃｐで構成される低域通過フィルタ１１６に入力され、その結果、低周波電圧Ｖｂｂが得られる。低周波電流Ｉｂｂに対する低周波電圧Ｖｂｂの周波数特性は図３（Ｃ）のようになる。周波数ｆｃは低域通過フィルタ１１６のカットオフ周波数であり、低域通過フィルタ１１６は図３（Ｃ）に示すように低域成分のみを通過させる。低周波電圧Ｖｂｂは直交スイッチングミキサ１１３により高周波電圧Ｖｒｆにアップコンバートされる。高周波電流Ｉｒｆに対する高周波電圧Ｖｒｆの周波数特性は図３（Ｂ）のようになり、図１０のＬＣＲ型負荷インピーダンス回路Ｚｄの高周波増幅回路と同型のバンドパス特性となる。すなわち、中心周波数がローカル信号ＬＯＣＡＬ＿Ｉ，ＬＯＣＡＬ＿ＩＸ，ＬＯＣＡＬ＿Ｑ，ＬＯＣＡＬ＿ＱＸの周波数ｆＬＯであり、ハンド幅が２ｆｃであるバンドパスフィルタの特性を有する。

さらに、本実施形態の構成では、高周波増幅回路のバンドパスフィルタ特性の中心周波数が常にローカル信号の周波数ｆＬＯとなるため、周波数ｆＬＯを受信周波数近傍ｆｃ以内にしていれば、バンドパスフィルタ特性の調整は不要となる。

上述のように、本実施形態の構成は、ローカル信号の周波数ｆＬＯが受信周波数近傍である場合に有効であり、特にダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式に適している。これらの方式で、ローカル信号の周波数ｆＬＯより高い周波数と低い周波数で異なる信号を搬送している場合には、ダウンコンバート後にローカル信号の周波数ｆＬＯより高い周波数成分と低い周波数成分とを分離できるように直交スイッチングミキサ１１３を用いる。直交スイッチングミキサ１１３を用いることにより、Ｉ相差動信号Ｉ＋，Ｉ−及びＱ相差動信号Ｑ＋，Ｑ−を生成することができる。Ｉ相差動信号Ｉ＋，Ｉ−及びＱ相差動信号Ｑ＋，Ｑ−を用いることにより、ローカル信号の周波数ｆＬＯより高い周波数成分と低い周波数成分とを分離し、希望波のみを取得することができる。

また、本実施形態の信号処理回路は、図９及び図１０の低雑音増幅回路１００と同様に、帰還インピーダンスＺｆを小さくすることにより、良好な入力インピーダンス整合特性を維持しながら、低雑音化することができる。なお、信号処理回路の電圧増幅率Ａは、Ａ＝Ｒｐ／（２×Ｒｓ）である。

また、ローカル信号の周波数ｆＬＯを受信周波数近傍ｆｃに設定することにより、周波数選択性を持たせ、周波数的に離れた妨害波に対する耐性が向上するという効果が得られる。本実施形態は、図１０の低雑音増幅回路１００に比べ、負荷インピーダンス回路ＺｄのＬＣ共振周波数を受信周波数近傍に調整する装置が不要になり、インダクタＬｄを用いることによるコスト増加を防止することができ、コストを低減することができる。

なお、直交スイッチングミキサ１１３の出力信号は、差動信号でなくてもよい。直交スイッチングミキサ１１３は、スイッチ１１３ａ及び１１３ｃを有し、Ｉ相信号Ｉ＋及びＱ信号Ｑ＋のみを出力してもよい。

（第２の実施形態）
図４は、本発明の第２の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。図４の信号処理回路は、図１の信号処理回路に対して、ＭＯＳＦＥＴ１０１、抵抗Ｒｆ、電流源１１２、直交スイッチングミキサ４０１をＩ相信号用のものとＱ相信号用のものに分離したものである。図１のＭＯＳＦＥＴ１０１は、Ｉ相信号用のＭＯＳＦＥＴ１０１ｉ及びＱ相信号用のＭＯＳＦＥＴ１０１ｑに分離される。図１の抵抗Ｒｆは、Ｉ相信号用の抵抗Ｒｆｉ及びＱ相信号用の抵抗Ｒｆｑに分離される。図１の電流源１１２は、Ｉ相信号用の電流源１１２ｉ及びＱ相信号用の電流源１１２ｑに分離される。図１の直交スイッチングミキサ１１３は、図４の直交スイッチングミキサ４０１に置き換えられる。直交スイッチングミキサ４０１は、Ｉ相信号用のスイッチ４０１ｉ及びＱ相信号用のスイッチ４０１ｑを有する。以下、本実施形態が第１の実施形態と異なる点を説明する。

信号処理回路は、入力端子ＩＮ、ｎチャネルＭＯＳＦＥＴ１０１ｉ，１０１ｑ、帰還インピーダンス回路Ｚｆ、電流源１１２ｉ，１１２ｑ、直交スイッチングミキサ４０１及び低域通過フィルタ１１６を有する。ＭＯＳＦＥＴ１０１ｉ及び１０１ｑのゲートには直流バイアス電圧源１０２が接続され、ＭＯＳＦＥＴ１０１ｉ及び１０１ｑはゲート接地される。ＭＯＳＦＥＴ１０１ｉ，１０１ｑ及び直流バイアス電圧源１０２は、ゲート接地増幅回路１１１を構成する。入力端子ＩＮは、ＭＯＳＦＥＴ１０１ｉ及び１０１ｑのソースに接続される。電流源１１２ｉは、ＭＯＳＦＥＴ１０１ｉのドレイン及び直流電源電圧ノード間に接続される。電流源１１２ｑは、ＭＯＳＦＥＴ１０１ｑのドレイン及び直流電源電圧ノード間に接続される。帰還インピーダンス回路Ｚｆは、抵抗Ｒｆｉ，Ｒｆｑ及び容量Ｃｆを有する。ＭＯＳＦＥＴ１０１ｉのドレインは、抵抗Ｒｆｉ及び容量Ｃｆを介して入力端子ＩＮに接続される。ＭＯＳＦＥＴ１０１ｑのドレインは、抵抗Ｒｆｑ及び容量Ｃｆを介して入力端子ＩＮに接続される。直交スイッチングミキサ４０１は、スイッチ４０１ｉ及び４０１ｑを有する。スイッチ４０１ｉは、ローカル信号ＬＯＣＡＬ＿Ｉに応じて動作する。スイッチ４０１ｑは、ローカル信号ＬＯＣＡＬ＿Ｑに応じて動作する。

図５は、ローカル信号ＬＯＣＡＬ＿Ｉ及びＬＯＣＡＬ＿Ｑの例を示す波形図である。ローカル信号ＬＯＣＡＬ＿Ｑは、ローカル信号ＬＯＣＡＬ＿Ｉに対して９０度遅れた信号である。ローカル信号ＬＯＣＡＬ＿Ｉ及びＬＯＣＡＬ＿Ｑは、相互に時間的にハイレベルが重複する信号である。

スイッチ４０１ｉは、ローカル信号ＬＯＣＡＬ＿ＩがハイレベルになるとＭＯＳＦＥＴ１０１ｉのドレインをＩ相信号Ｉ＋の線に接続し、ローカル信号ＬＯＣＡＬ＿ＩがローレベルになるとＭＯＳＦＥＴ１０１ｉのドレインをＩ相信号Ｉ−の線に接続する。スイッチ４０１ｑは、ローカル信号ＬＯＣＡＬ＿ＱがハイレベルになるとＭＯＳＦＥＴ１０１ｑのドレインをＱ相信号Ｑ＋の線に接続し、ローカル信号ＬＯＣＡＬ＿ＱがローレベルになるとＭＯＳＦＥＴ１０１ｑのドレインをＱ相信号Ｑ−の線に接続する。Ｉ相信号Ｉ＋及びＩ−は、相互に反転した差動信号である。Ｑ相信号Ｑ＋及びＱ−は、相互に反転した差動信号である。

低域通過フィルタ１１６は、図１の信号処理回路と同様に、Ｉ相信号Ｉ＋，Ｉ−及びＱ相信号Ｑ＋，Ｑ−の線に接続される。

以上のように、本実施形態は、帰還インピーダンス回路Ｚｆに接続された２個のゲート接地ＭＯＳＦＥＴ１０１ｉ及び１０１ｑを設け、ＭＯＳＦＥＴ１０１ｉ及び１０１ｑの入力端子を結合して受信回路の入力とする。直交スイッチングミキサ４０１は、２個の１入力２出力のスイッチ４０１ｉ及び４０１ｑを有する。この構成では、第１の実施形態と異なり、Ｉ相のローカル信号ＬＯＣＡＬ＿Ｉ及びＱ相のローカル信号ＬＯＣＡＬ＿Ｑを時間的にオーバラップさせることが可能である。本実施形態の動作及び効果は、第１の実施形態のものと同様である。なお、信号処理回路の電圧増幅率Ａは、Ａ＝Ｒｐ／Ｒｓである。

なお、直交スイッチングミキサ４０１の出力信号は、差動信号でなくてもよい。直交スイッチングミキサ４０１は、Ｉ相信号Ｉ＋及びＱ相信号Ｑ＋のみを出力してもよい。

（第３の実施形態）
図６は、本発明の第３の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。図６の信号処理回路は、図１の信号処理回路に対して、直交スイッチングミキサ１１３の後段に接続された低域通過フィルタ１１６内の４個の抵抗Ｒｐを、共通の１個の抵抗Ｒｐとして直交スイッチングミキサ１１３の前段に移動したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。

低域通過フィルタ１１６は、４個の容量Ｃｐを有し、信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線に接続される。信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の各線と基準電位ノードとの間には、それぞれ容量Ｃｐが接続される。低域通過フィルタ１１６から抵抗Ｒｐが削除される。抵抗Ｒｐは、ＭＯＳＦＥＴ１０１のドレイン及び直流電源電圧ノード間に接続される。

第１の実施形態では、直交スイッチングミキサ１１３の出力信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線に４組の抵抗Ｒｐ及び容量Ｃｐの負荷を接続している。これに対して、本実施形態では、直交スイッチングミキサ１１３の出力信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線には４組の容量Ｃｐの負荷のみを接続し、ゲート接地増幅回路１１１の出力端子に抵抗Ｒｐの負荷を接続する。本実施形態は、第１の実施形態に対して動作及び効果が同様となる。

（第４の実施形態）
図７は、本発明の第４の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。図７の信号処理回路は、図４の信号処理回路に対して、直交スイッチングミキサ４０１の後段に接続された低域通過フィルタ１１６内の４個の抵抗Ｒｐを、共通の２個の抵抗Ｒｐｉ及びＲｐｑとして直交スイッチングミキサ４０１の前段に移動したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。

低域通過フィルタ１１６は、４個の容量Ｃｐを有し、信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線に接続される。信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の各線と基準電位ノードとの間には、それぞれ容量Ｃｐが接続される。低域通過フィルタ１１６から抵抗Ｒｐが削除される。Ｉ相信号用の抵抗Ｒｐｉは、ＭＯＳＦＥＴ１０１ｉのドレイン及び直流電源電圧ノード間に接続される。Ｑ相信号用の抵抗Ｒｐｑは、ＭＯＳＦＥＴ１０１ｑのドレイン及び直流電源電圧ノード間に接続される。

第２の実施形態では、直交スイッチングミキサ４０１の出力信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線に４組の抵抗Ｒｐ及び容量Ｃｐの負荷を接続している。これに対して、本実施形態では、直交スイッチングミキサ４０１の出力信号Ｉ＋，Ｉ−，Ｑ＋，Ｑ−の線には４組の容量Ｃｐの負荷のみを接続し、ゲート接地増幅回路１１１の出力端子に２組の抵抗Ｒｐｉ及びＲｐｑの負荷を接続する。本実施形態は、第２の実施形態に対して動作及び効果が同様となる。

以上のように、第１〜第４の実施形態の信号処理回路は、ＦＥＴを用いた増幅回路１１１及び直交スイッチングミキサ１１３，４０１を有し、無線受信システムの入力部に位置する信号処理回路である。信号処理回路は、受信信号を増幅するゲート接地増幅回路１１１とその後段に位置する直交スイッチングミキサ（周波数ダウンコンバータ）１１３又は４０１を有する。

第１〜第４の実施形態は、図１０の低雑音増幅回路のＬＣＲ型負荷インピーダンス回路Ｚｄの代わりに、低域通過フィルタ１１６のインピーダンスを負荷とした直交型スイッチングミキサ１１３又は４０１をゲート接地増幅回路１１１の負荷とする。

第１〜第４の実施形態では、ゲート接地増幅回路１１１は、入力端子に入力された信号を増幅して出力端子から出力する。帰還インピーダンス回路Ｚｆは、抵抗Ｒｆ及び容量Ｃｆの直列接続回路を有し、ゲート接地増幅回路１１１の入力端子及び出力端子間に接続される。直交スイッチングミキサ１１３又は４０１は、ゲート接地増幅回路１１１の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号Ｉ＋及びＱ相信号Ｑ＋をＩ相信号用出力端子及びＱ相信号用出力端子から出力する。低域通過フィルタ（周波数フィルタ）１１６は、直交スイッチングミキサ１１３又は４０１のＩ相信号用出力端子及びＱ相信号用出力端子に接続され、低周波数帯域の信号のみを通過させる。

第１及び第３の実施形態では、ゲート接地増幅回路１１１は、ゲート接地された第１の電界効果トランジスタ１０１を有する。帰還インピーダンス回路Ｚｆは、第１の電界効果トランジスタ１０１のソース及びドレイン間に接続される。直交スイッチングミキサ１１３は、第１の電界効果トランジスタ１０１のドレインから出力される信号を周波数変換する。第１の電流源１１２は、第１の電界効果トランジスタ１０１のドレインに接続される。

第１の実施形態では、低域通過フィルタ１１６は、直交スイッチングミキサ１１３のＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される抵抗Ｒｐ及び容量Ｃｐの並列接続回路を有する。

第３の実施形態では、第１の電界効果トランジスタ１０１のドレインに接続される第１の抵抗Ｒｐを有する。低域通過フィルタ１１６は、直交スイッチングミキサ１１３のＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される容量Ｃｐを有する。

第２及び第４の実施形態では、ゲート接地増幅回路１１１は、ゲート接地された第１の電界効果トランジスタ１０１ｉ及び第２の電界効果トランジスタ１０１ｑを有する。第１の電界効果トランジスタ１０１ｉ及び第２の電界効果トランジスタ１０１ｑのソースは相互に接続される。帰還インピーダンス回路Ｚｆは、第１の電界効果トランジスタ１０１ｉ及び第２の電界効果トランジスタ１０１ｑのソースとドレインとの間に接続される。直交スイッチングミキサ４０１は、第１の電界効果トランジスタ１０１ｉのドレインから出力される信号を周波数変換してＩ相信号Ｉ＋をＩ相信号用出力端子から出力し、第２の電界効果トランジスタ１０１ｑのドレインから出力される信号を周波数変換してＱ相信号Ｑ＋をＱ相信号用出力端子から出力する。第１の電流源１１２ｉは、第１の電界効果トランジスタ１０１ｉのドレインに接続される。第２の電流源１１２ｑは、第２の電界効果トランジスタ１０１ｑのドレインに接続される。

第２の実施形態では、低域通過フィルタ１１６は、直交スイッチングミキサ４０１のＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される抵抗Ｒｐ及び容量Ｃｐの並列接続回路を有する。

第４の実施形態では、第１の抵抗Ｒｐｉは、第１の電界効果トランジスタ１０１ｉのドレインに接続される。第２の抵抗Ｒｐｑは、第２の電界効果トランジスタ１０１ｑのドレインに接続される。低域通過フィルタ１１６は、直交スイッチングミキサ４０１のＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される容量Ｃｐを有する。

以上のように、第１〜第４の実施形態によれば、良好な入力インピーダンス整合特性を維持しながら、低雑音化を図ることができる。また、低域通過フィルタを設けることにより、周波数選択性を持たせることができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の実施形態は、例えば以下のように種々の適用が可能である。

（付記１）
入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路と、
前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路と、
前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサと、
前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタと
を有することを特徴とする信号処理回路。
（付記２）
前記ゲート接地増幅回路は、ゲート接地された第１の電界効果トランジスタを有し、
前記帰還インピーダンス回路は、前記第１の電界効果トランジスタのソース及びドレイン間に接続され、
前記直交スイッチングミキサは、前記第１の電界効果トランジスタのドレインから出力される信号を周波数変換することを特徴とする付記１記載の信号処理回路。
（付記３）
前記周波数フィルタは低域通過フィルタであり、前記低域通過フィルタは、前記直交スイッチングミキサの前記Ｉ相信号用出力端子及び前記Ｑ相信号用出力端子にそれぞれ接続される抵抗及び容量の並列接続回路を有することを特徴とする付記２記載の信号処理回路。
（付記４）
さらに、前記第１の電界効果トランジスタのドレインに接続される第１の抵抗を有し、
前記周波数フィルタは、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される容量を有することを特徴とする付記２記載の信号処理回路。
（付記５）
さらに、前記第１の電界効果トランジスタのドレインに接続される第１の電流源を有することを特徴とする付記２〜４のいずれか１項に記載の信号処理回路。
（付記６）
前記ゲート接地増幅回路は、ゲート接地された第１及び第２の電界効果トランジスタを有し、
前記第１及び第２の電界効果トランジスタのソースは相互に接続され、
前記帰還インピーダンス回路は、前記第１及び第２の電界効果トランジスタのソースとドレインとの間に接続され、
前記直交スイッチングミキサは、前記第１の電界効果トランジスタのドレインから出力される信号を周波数変換してＩ相信号をＩ相信号用出力端子から出力し、前記第２の電界効果トランジスタのドレインから出力される信号を周波数変換してＱ相信号をＱ相信号用出力端子から出力することを特徴とする付記１記載の信号処理回路。
（付記７）
前記周波数フィルタは、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される抵抗及び容量の並列接続回路を有することを特徴とする付記６記載の信号処理回路。
（付記８）
さらに、前記第１の電界効果トランジスタのドレインに接続される第１の抵抗と、
前記第２の電界効果トランジスタのドレインに接続される第２の抵抗とを有し、
前記周波数フィルタは、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される容量を有することを特徴とする付記６記載の信号処理回路。
（付記９）
さらに、前記第１の電界効果トランジスタのドレインに接続される第１の電流源と、
前記第２の電界効果トランジスタのドレインに接続される第２の電流源とを有することを特徴とする付記６〜８のいずれか１項に記載の信号処理回路。
（付記１０）
前記帰還インピーダンス回路は、抵抗及び容量の直列接続回路を有することを特徴とする付記１〜９のいずれか１項に記載の信号処理回路。

本発明の第１の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。 図２（Ａ）は図１の直交スイッチングミキサの構成例を示す回路図であり、図２（Ｂ）は４相ローカル信号の例を示す波形図である。 図３（Ａ）は図２（Ａ）のスイッチの前段及び後段の等価回路図であり、図３（Ｂ）はスイッチの前段の周波数特性を示す図であり、図３（Ｃ）はスイッチの後段の周波数特性を示す図である。 本発明の第２の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。 ローカル信号の例を示す波形図である。 本発明の第３の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。 本発明の第４の実施形態による低雑音増幅回路を有する信号処理回路の構成例を示す回路図である。 増幅回路の構成例を示す回路図である。 比較技術による低雑音増幅回路の構成例を示す回路図である。 図９の低雑音増幅回路のより具体的な構成例を示す回路図である。

符号の説明

１０１ ＭＯＳ電界効果トランジスタ
１０２ 直流バイアス電圧源
１０３ 信号源
１１１ ゲート接地増幅回路
１１２ 電流源
１１３ 直交スイッチングミキサ
１１４ インダクタ
１１５ 容量
１１６ 低域通過フィルタ
Ｚｆ 帰還インピーダンス回路

Claims (5)

1. 入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路と、
   前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路と、
   前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサと、
   前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタと
   を有することを特徴とする信号処理回路。
2. 前記ゲート接地増幅回路は、ゲート接地された第１の電界効果トランジスタを有し、
   前記帰還インピーダンス回路は、前記第１の電界効果トランジスタのソース及びドレイン間に接続され、
   前記直交スイッチングミキサは、前記第１の電界効果トランジスタのドレインから出力される信号を周波数変換することを特徴とする請求項１記載の信号処理回路。
3. 前記周波数フィルタは低域通過フィルタであり、前記低域通過フィルタは、前記直交スイッチングミキサの前記Ｉ相信号用出力端子及び前記Ｑ相信号用出力端子にそれぞれ接続される抵抗及び容量の並列接続回路を有することを特徴とする請求項１又は２記載の信号処理回路。
4. さらに、前記第１の電界効果トランジスタのドレインに接続される第１の抵抗を有し、
   前記周波数フィルタは、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子にそれぞれ接続される容量を有することを特徴とする請求項１又は２記載の信号処理回路。
5. 前記ゲート接地増幅回路は、ゲート接地された第１及び第２の電界効果トランジスタを有し、
   前記第１及び第２の電界効果トランジスタのソースは相互に接続され、
   前記帰還インピーダンス回路は、前記第１及び第２の電界効果トランジスタのソースとドレインとの間に接続され、
   前記直交スイッチングミキサは、前記第１の電界効果トランジスタのドレインから出力される信号を周波数変換してＩ相信号をＩ相信号用出力端子から出力し、前記第２の電界効果トランジスタのドレインから出力される信号を周波数変換してＱ相信号をＱ相信号用出力端子から出力することを特徴とする請求項１記載の信号処理回路。

Images