JPH0936664A - 周波数変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 位相分割数が２ⁿ（ｎは２以上の自然数）で
あるため、従来回路と等価な４（＝２² ）分割よりも細
かく分割しようとすると、次は８（＝２³）分割となっ
てしまうので、スイッチの数が大幅に増加し、回路が複
雑になる。また、４分割の場合よりも、さらに簡単な回
路で構成することはできなかった。 【解決手段】 入力端子１１より入力された第１の入力
信号Ｓ_inは、位相が５つに等分割されて互いに位相が２
π／５（ｒａｄ．）異なるチャンネル信号Ｓ⁽⁵⁾ ₀〜Ｓ
⁽⁵⁾ ₄とされる。切換パルス発生回路１４は、繰り返し周
波数がｆlocalで、かつ、一周期１／ｆlocalを５分割し
たパルス幅の、互いに位相が異なる切換パルスＣ⁽⁵⁾ ₀〜
Ｃ⁽⁵⁾ ₄を発生し、これを対応するスイッチ回路ＳＷ１〜
ＳＷ５に供給する。スイッチ回路ＳＷ１〜ＳＷ５より共
通の出力端子１５へ信号Ｓ⁽⁵⁾ _OUTが出力される。この出
力信号Ｓ⁽⁵⁾ _OUTは、差の周波数（ｆlocal−ｆ１）の周
波数変換信号である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周波数変換回路に係
り、特に位相推移型単側波帯信号生成法を適用した周波
数変換回路に関する。

【０００２】

【従来の技術】従来より、周波数変換回路あるいは単側
波帯信号（以下、ＳＳＢ信号と略す）を得るための一般
的手段としては、例えば乗算回路や平衡変調器、又はダ
ブルバランスドミクサ（以下、ＤＢＭと略す）を用いる
などして搬送波を抑圧した両側波帯信号を得た後、各々
の片方の側波帯信号をフィルタにより選択分離してＳＳ
Ｂ信号を生成させるようにしたり、あるいは、搬送波と
信号とを各々９０度移相したものを二つのＤＢＭに供給
して、前記の二つのＤＢＭからの出力信号を加算、又は
引き算して原理的にフィルタの使用を省略するようにし
た位相推移型ＳＳＢ信号生成法が知られている（例え
ば、Ｂ．Ｐ．ラシィ著、「詳解ディジタル・アナログ通
信方式（上巻）」第２２６頁乃至第２５１頁、ＣＢＳ出
版株式会社、１９８５年３月２８日発行）。

【０００３】前記の従来の周波数変換回路は、第１の信
号周波数ｆ１と第２の信号周波数ｆ２とにより周波数変
換を行う場合、互いの周波数が比較的高く、フィルタの
使用が問題ない場合には乗算器とフィルタで和の周波数
（ｆ１＋ｆ２）、又は差の周波数（ｆ１−ｆ２）が容易
に得られる。しかし、どちらか一方の周波数が特に高
く、他方の周波数が極端に低い場合にはフィルタを用い
ても選択分離は不可能に近い。

【０００４】そこで、用いられるのが位相推移型ＳＳＢ
信号生成回路である。この回路は、原理的にフィルタは
不要であり（ただし、一方の信号がスイッチング信号の
場合、若しくは使用するＤＢＭ等でスイッチング動作と
なる場合は簡単なフィルタが使用される）、ＤＢＭ等の
動作上のバランスが良好であれば、目的とする和の周波
数（ｆ１＋ｆ２）又は差の周波数（ｆ１−ｆ２）が選択
でき、近傍する周波数ｆ１（又はｆ２）は抑圧されて上
記の問題は起こらない。

【０００５】図２２は従来の周波数変換回路の一例のブ
ロック図、図２３は図２２の動作説明用波形図を示す。
図２２の周波数変換回路は、入力端子１１１及び１１
５、乗算回路１１２、π／２移相回路１１３、乗算回路
１１４、π／２移相回路１１６及び乗算回路１１２及び
１１４の両出力信号を加算又は減算する演算回路１１
７、低域フィルタ（ＬＰＦ）１１９よりなる。

【０００６】図２２において、入力端子１１１より第１
の入力信号Ａ₁ｃｏｓＰｔが乗算回路１１２に供給され
る一方、π／２移相回路１１３に供給されてπ／２移相
される。この第１の入力信号は、図２３（Ａ）に示す波
形で、π／２移相回路１１３はこの第１の入力信号π／
２（ｒａｄ．）移相し、図２３（Ｂ）に示す波形の信号
を生成して乗算回路１１４に供給する。

【０００７】一方、入力端子１１５より図２３（Ｃ）に
示す波形の第２の入力信号が乗算回路１１２に供給され
ると共に、π／２移相回路１１６を介して乗算回路１１
４に供給される。この第２の入力信号は方形波であるの
で高調波成分を有するが、それを省略してその基本周波
数のみを示すと、Ａ₂ｃｏｓＣｔで表されるものとす
る。従って、π／２移相回路１１６の出力信号は、図２
３（Ｄ）に示すように第２の入力信号をπ／２（ｒａ
ｄ．）移相した波形であるから、その基本周波数はＡ₂
ｓｉｎＣｔとなる。

【０００８】乗算回路１１２は第１の入力信号と第２の
入力信号を乗算することにより、（１）式で基本周波数
が表される図２３（Ｅ）に示す信号Ｅを出力し、乗算回
路１１４はπ／２移相回路１１３よりの第１の入力信号
とπ／２移相回路１１６よりの第２の入力信号を乗算す
ることにより、（２）式で基本周波数が表される図２３
（Ｆ）に示す信号Ｆを出力する。

【０００９】 Ｅ＝Ａ₁ｃｏｓＰｔ・Ａ₂ｃｏｓＣｔ ＝（Ａ₁Ａ₂／２）｛ｃｏｓ（Ｐ−Ｃ）ｔ＋ｃｏｓ（Ｐ＋Ｃ）ｔ｝ （１） Ｆ＝Ａ₁ｓｉｎＰｔ・Ａ₂ｓｉｎＣｔ ＝（Ａ₁Ａ₂／２）｛ｃｏｓ（Ｐ−Ｃ）ｔ−ｃｏｓ（Ｐ＋Ｃ）ｔ｝ （２） 従って、演算回路１１７は上記の乗算回路１１２及び１
１４の出力信号を加算すると、第１の入力信号と第２の
入力信号の差の周波数の（Ａ₁Ａ₂／２）｛ｃｏｓ（Ｐ−
Ｃ）ｔが得られ、減算すると和の周波数（Ａ₁Ａ₂／２）
｛ｃｏｓ（Ｐ＋Ｃ）ｔが得られる。ここでは、演算回路
１１７が加算動作をするものとすると、これより図２３
（Ｇ）に示す波形の差の周波数成分が出力端子１１８へ
出力される。

【００１０】演算回路１１７の出力信号は図２３（Ｇ）
に示すように、高次高調波成分を有しているため、ＬＰ
Ｆ１１９を通されることにより、目的の基本波周波数成
分のみが濾波されて出力端子１２０へ出力される。図２
３に示した各信号の波形からも確認できるように、上記
の従来の周波数変換回路において、第１の入力信号の１
サイクル中に第２の入力信号は４サイクルとなっている
のに対し、出力信号の基本波は３（＝４−１）サイクル
であり、周波数変換されていることが確認できる。

【００１１】しかるに、図２２に示した従来の周波数変
換回路は、乗算回路１１２及び１１４として用いられる
平衡変調器（ＤＢＭ）のバランスが実際の回路では崩れ
易く、バランスが崩れると出力信号ＥやＦは図２３
（Ｅ）及び（Ｆ）に示すような波形が得られず、又、演
算回路１１７における加算動作においても、ミキシング
バランスが僅かに崩れると、出力信号Ｇのような波形が
得られなくなる。

【００１２】また、従来の周波数変換回路では、ＤＢＭ
のバランスが崩れると、演算回路１１７で混合するレベ
ルに誤差が生じ易いため、前記（ｆ１＋ｆ２）又は（ｆ
１−ｆ２）のいずれかの出力の選択には、例えば（ｆ１
＋ｆ２）を選ぶ場合、近傍する抑圧された搬送波に相当
するｆ１や、（ｆ１−ｆ２）成分を基本とする高次の周
波数成分が不要な周波数として混入して場合によって
は、フィルタでも除去不能になるという問題がある。

【００１３】特に、集積回路化する場合には、各々のバ
ランス調整を集積回路の外で行わなければならないた
め、集積回路のピン数の増加の問題にもなり、位相推移
型単側波帯信号生成回路を用いた周波数変換回路は集積
回路化には向かないという問題がある。

【００１４】これらのことから、従来より、バランス調
整が不要で低域周波数から高域周波数まで広い周波数帯
において使用でき、無調整化できる位相推移型単側波帯
信号生成法に基づく集積回路化に適する周波数変換回路
の出現が望まれていた。

【００１５】そこで、本出願人は、上記要求を満たすた
めに、第１の入力信号を位相分割手段により位相シフト
して位相の異なる複数のチャンネル信号を出力し、これ
らを第２の入力信号から発生された切換信号により切り
換えることによる周波数変換回路を提案した（例えば、
特願平７−３４４０１号：発明の名称「周波数変換回
路」）。

【００１６】この出願に係る発明は、第１の入力信号を
π／２ｒａｄ．ずつ位相シフトした４つのチャンネル信
号を、第２の入力信号から発生された切換信号により４
つのスイッチ回路により別々に切り換えて、最終的には
第２の入力信号の１周期の１／４の期間毎に前記の４つ
の信号を順次位相が遅れる、あるいは進む様な順に出力
することにより、上記の平衡変調器や加算器を用いず
に、図２２の従来回路と等価な出力が得る構成である。

【００１７】さらに、上記の本出願人の出願には、第１
の入力信号を８つに分割し、第２の入力信号の１周期の
１／８の期間毎に前記の８つに分割したチャンネル信号
が順次出力されるように構成することにより、所望の差
の周波数（ｆ２−ｆ１）または和の周波数（ｆ１＋ｆ
２）の正弦波により近い波形が得られることも示されて
いる。この場合、出力端子に接続するＬＰＦとして、周
波数特性の傾斜部分がよりゆるやかなＬＰＦを使用でき
るため、ＬＰＦの規模が小さくて済むという利点があ
る。

【００１８】

【発明が解決しようとする課題】しかるに、上記の本出
願人の先の提案になる周波数変換回路においては、位相
分割数が２ⁿ（ｎは２以上の自然数）の場合についてし
か示されていない。そのため、従来回路と等価な４（＝
２² ）分割よりも細かく分割しようとすると、次は８
（＝２³）分割となってしまうので、スイッチの数が大
幅に増加し、回路が複雑になるという問題点があった。
また、本出願人の先の提案になる周波数変換回路では、
４分割の場合よりも、さらに簡単な回路で構成すること
はできなかった。

【００１９】本発明は以上の点に鑑みなされたもので、
より自由度の高い位相分割数の構成が可能で、設計の自
由度が高い周波数変換回路を提供することを目的とす
る。

【００２０】また、本発明の他の目的は、簡単な回路構
成により、高周波数成分の極力少ない出力信号波形が得
られる周波数変換回路を提供することにある。

【００２１】

【課題を解決するための手段】本発明は上記の目的を達
成するため、２^ｎ（ただし、ｎは自然数）以外の３以上
の自然数をｍとするとき、第１の入力信号を位相分割し
て、互いに２π／ｍ（ｒａｄ．）ずつ位相の異なるｍ個
のチャンネル信号を出力する位相分割手段と、第２の入
力信号から複数の切換パルスを発生する切換パルス発生
回路と、ｍ個のチャンネル信号を切換パルス発生回路よ
りの切換パルスにより切換出力する複数のスイッチ回路
とを有し、複数のスイッチ回路を複数の切換パルスによ
り、一定期間毎に順次２π／ｍ（ｒａｄ．）ずつ位相が
一定方向に推移するように切換制御し、複数のスイッチ
回路の出力信号を合成して第１の入力信号と切換パルス
のの周波数差又は周波数和の信号を出力する構成とした
ものである。

【００２２】本発明では、ＤＢＭを用いることなく、ス
イッチ回路を用いて集積回路化に適した構成により周波
数変換された信号を得る周波数変換回路を構成するに当
たり、スイッチ回路の個数をｍ個にすることができる。

【００２３】また、本発明は、上記の目的を達成するた
め、第１の入力信号を位相分割して、互いに位相の異な
る複数のチャンネル信号を出力する位相分割手段と、第
２の入力信号から複数のサンプリングパルスを発生する
サンプリングパルス発生回路と、複数のチャンネル信号
のうち一定周期で選択した一つのチャンネル信号をサン
プリングパルス発生回路よりの選択した一つのサンプリ
ングパルスによりサンプリングするサンプリング手段
と、サンプリング手段によるあるサンプリング時点から
次のサンプリング時点までの期間、サンプリング手段の
出力信号を保持するホールド回路とを有し、サンプリン
グ手段によりサンプリングされる信号は、一定期間毎に
順次位相が２π／ｍ（ｒａｄ．）（ただし、ｍは２
^ｎ（ｎは自然数）以外の３以上の自然数）ずつ一定方向
に推移するように選択されることを特徴とする。

【００２４】この発明では、サンプリングした信号をホ
ールド回路で保持して出力するようにしているため、出
力される周波数変換信号として鋭い変化部分を極力有し
ない波形を得ることができる。

【００２５】また、本発明は、上記の目的を達成するた
め、第１の入力信号を位相シフトして、π／ｎ（ｒａ
ｄ．）（ただし、ｎは２以上の自然数）ずつ位相の異な
るｎ個のチャンネル信号を出力する位相分割手段と、第
２の入力信号からｎ個のサンプリングパルスを発生する
サンプリングパルス発生回路と、位相分割手段より出力
されたｎ個のチャンネル信号のうち、サンプリングパル
ス発生回路よりのサンプリングパルスにより一定周期
で、順次π／ｎ（ｒａｄ．）ずつ位相が一定方向に推移
するように選択した一つのチャンネル信号をサンプリン
グするサンプリング手段と、サンプリング手段によるあ
るサンプリング時点から次のサンプリング時点までの期
間、サンプリング手段の出力信号を保持するホールド回
路と、ホールド回路の出力信号を位相反転する位相反転
回路と、ホールド回路の出力信号と位相反転回路の出力
信号とをそれぞれ前記サンプリング周期毎に交互に選択
出力する選択手段とを有する構成としたものである。

【００２６】また、本発明は第１の入力信号を位相シフ
トして、２π／ｍ（ｒａｄ．）（ただし、ｍは３以上の
自然数）ずつ位相の異なるｍ個のチャンネル信号を出力
する位相分割手段と、第２の入力信号からｍ個のサンプ
リングパルスを発生するサンプリングパルス発生回路
と、位相分割手段より出力されたｍ個のチャンネル信号
のうち、基準位相をスタートとして順次（２π／ｍ）×
２（ｒａｄ．）ずつ位相が一定方向に推移する第１の移
相系列と、基準位相に対してｍが偶数のときは｛（ｍ／
２）＋１｝×（２π／ｍ）（ｒａｄ．）、ｍが奇数のと
きは｛（（ｍ−１）／２）＋１｝×（２π／ｍ）（ｒａ
ｄ．）位相の異なるチャンネル信号をスタートとし、ｍ
が偶数のときは（２π／ｍ）×２（ｒａｄ．）ずつ、ｍ
が奇数のときは（２π／ｍ）（ｒａｄ．）ずつ位相が一
定方向に推移する第２の移相系列とを、前記サンプリン
グパルス発生回路よりのサンプリングパルスにより一定
周期で、交互にサンプリングするサンプリング手段と、
サンプリング手段によるあるサンプリング時点から次の
サンプリング時点までの期間、サンプリング手段の出力
信号を保持するホールド回路と、ホールド回路の出力信
号を位相反転する位相反転回路と、ホールド回路の出力
信号と位相反転信号とをそれぞれサンプリング周期毎に
交互に選択出力する選択手段とを有する構成としたこと
を特徴とする。

【００２７】本発明では、ホールド回路の出力信号と位
相反転回路の出力信号とを交互に選択して出力するよう
にしているため、位相分割手段により分割されたチャン
ネル信号の数ｍの２倍の位相分割数により得られる周波
数変換信号と等価な出力信号が得られる。

【００２８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる周波数変換
回路の第１の実施の形態のブロック図を示す。同図に示
すように、この実施の形態は、前記ｍが”５”の場合の
例で、第１の入力信号Ｓ_inを５分割する位相分割手段１
２と、第２の入力信号に基づいて５つの切換パルスＣ
⁽⁵⁾ ₀〜Ｃ⁽⁵⁾ ₄を発生する切換パルス発生回路１４と、ス
イッチ回路ＳＷ１〜ＳＷ５とからなる。

【００２９】この実施の形態の動作の概要について、図
２の信号波形図と共に説明する。図１において、入力端
子１１より入力された第１の入力信号Ｓ_inは、後述する
図３の構成の位相分割手段１２に供給され、ここで位相
が５つ（ｍ＝５）に等分割されて互いに位相が２π／５
（ｒａｄ．）異なるチャンネル信号Ｓ⁽⁵⁾ ₀、Ｓ⁽⁵⁾ ₁、Ｓ
⁽⁵⁾ ₂、Ｓ⁽⁵⁾ ₃及びＳ⁽⁵⁾ ₄とされてそれぞれ並列に出力さ
れてスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び
ＳＷ５に供給される。図２（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）及び（Ｅ）は、それぞれ上記の位相分割されたチ
ャンネル信号Ｓ⁽⁵⁾ ₀、Ｓ⁽⁵⁾ ₁、Ｓ⁽⁵⁾ ₂、Ｓ⁽⁵⁾ ₃及びＳ
⁽⁵⁾ ₄の信号波形を示し、それぞれの周波数はｆ１（例え
ば、１サイクル）であるものとする。

【００３０】一方、入力端子１３には周波数変換におけ
るローカル周波数ｆlocalのｍ倍、ここでは５・ｆlocal
の周波数の第２の入力信号（図２（Ｋ））が入力され、
切換パルス発生回路１４に供給される。切換パルス発生
回路１４は後述の図５に示す回路構成により、繰り返し
周波数がｆlocalで、かつ、一周期１／ｆlocalを５分割
したパルス幅の、互いに位相が異なる図２（Ｆ）、
（Ｇ）、（Ｈ）、（Ｉ）及び（Ｊ）に示す切換パルスＣ
⁽⁵⁾ ₀、Ｃ⁽⁵⁾ ₁、Ｃ⁽⁵⁾ ₂、Ｃ⁽⁵⁾ ₃、Ｃ⁽⁵⁾ ₄を発生し、これ
を対応するスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ
４及びＳＷ５に供給する。なお、ローカル周波数ｆloca
lは、前記第１の入力信号の周波数の４倍の周波数４・
ｆ１（例えば、４サイクル）である。

【００３１】スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、Ｓ
Ｗ４及びＳＷ５は、入力される切換パルスＣ⁽⁵⁾ ₀、Ｃ
⁽⁵⁾ ₁、Ｃ⁽⁵⁾ ₂、Ｃ⁽⁵⁾ ₃、Ｃ⁽⁵⁾ ₄がハイレベルの期間オン
とされて入力チャンネル信号を通過させ、ローレベルの
期間オフとされて入力チャンネル信号の通過を阻止す
る。これにより、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ
３、ＳＷ４及びＳＷ５より共通の出力端子１５へ、位相
が２π／５（ｒａｄ．）ずつ遅れたチャンネル信号を合
成した、図２（Ｍ）に示す如き波形の信号Ｓ⁽⁵⁾ _OUTが出
力される。この出力信号Ｓ⁽⁵⁾ _OUTは、差の周波数（ｆlo
cal−ｆ１）、すなわち３・ｆ１を基本周波数とする周
波数変換信号である。

【００３２】次に、図１の位相分割手段１２及び切換パ
ルス発生回路１４の構成について更に詳細に説明する。
図３は位相分割手段１２の一例のブロック図を示す。図
３に示すように、位相分割手段１２は９０゜移相回路１
８、反転増幅器１９、２２、レベル調整回路２０、２４
及び２５、加算器２３、２６及び２７よりなる。９０゜
移相回路１８は、ヒルベルトフィルタ等の従来から知ら
れている回路が用いられる。

【００３３】この位相分割手段１２の動作を図４のベク
トル図と共に説明する。まず、入力端子１１より入力さ
れた前記第１の入力信号Ｓ_inは、９０゜移相回路１８に
よりそのまま第１の信号として出力端子２８₀及び反転
増幅器１９へ出力されると共に−９０°移相されて第２
の信号としてレベル調整回路２０を介して加算器２１及
び反転増幅器２２へ出力される。ここで、第１の信号は
図４の０°のベクトルの信号で、第１のチャンネル信号
Ｓ⁽⁵⁾ ₀として出力される。また、上記第２の信号は図４
の−９０°のベクトルで表される信号である。

【００３４】反転増幅器１９の出力信号は、加算器２１
に供給されてレベル調整回路２０の出力信号と加算され
る一方、加算器２３に供給されて反転増幅器２２の出力
信号と加算される。ここで、図３に示すように、反転増
幅器１９より加算器２１、２３へ供給される信号をａ
₀₀₁、ａ₀₀₂とし、レベル調整回路２０より加算器２１へ
供給される信号をａ₉₀₁とし、反転増幅器２２より加算
器２３へ供給される信号をａ₉₀₂とすると、レベル調整
回路２０は、（ａ₉₀₁／ａ₀₀₁）＝（ａ₉₀₂／ａ₀₀₂）＝ｔ
ａｎ３６°となるように、レベル調整を行う。

【００３５】加算器２１の出力信号はレベル調整回路２
４で出力が０°のレベルに合わせられて図４にＳ⁽⁵⁾ ₂で
示すベクトルの第３チャンネルの信号として出力端子２
８₂へ出力される一方、加算器２６に供給されて前記信
号Ｓ⁽⁵⁾ ₀と加算されることにより、図４にＳ⁽⁵⁾ ₁で示す
ベクトルの第２チャンネルの信号として出力端子２８₁
へ出力される。

【００３６】また、加算器２３の出力信号はレベル調整
回路２５で出力が０°のレベルに合わせられて図４にＳ
⁽⁵⁾ ₃で示すベクトルの第４チャンネルの信号として出力
端子２８₃へ出力される一方、加算器２７に供給されて
前記信号Ｓ⁽⁵⁾ ₀と加算されることにより、図４にＳ⁽⁵⁾ ₄
で示すベクトルの第５チャンネルの信号として出力端子
２８₄へ出力される。

【００３７】次に、切換パルス発生回路１４の構成例を
図５により説明する。切換パルス発生回路１４は図５の
ブロック図に示すように、カウンタ３１と５段縦続接続
されたＤ型フリップフロップ（ＦＦ）３２〜３６とより
なる。ここで、カウンタ３１は例えばＴＴＬ標準ロジッ
クＩＣの７４ＬＳ１６３や７４Ｆ１６３等の従来から知
られた回路を用いることができる。

【００３８】上記カウンタ３１のクロック入力に、図２
（Ｋ）に示す５・ｆlocalの周波数の矩形波信号を供給
し、カウント数を”５”に設定すると、リップルキャリ
ー出力ＲＣとして、図２（Ｌ）に示す信号が得られる。
この信号ＲＣはＤ型フリップフロップ３２のＤ入力に供
給され、このフリップフロップ３２のクロック入力に前
記の５・ｆlocal信号を供給すると、フリップフロップ
３２のＱ出力端子から図２（Ｆ）に示した信号Ｃ⁽⁵⁾ ₀が
得られる。この信号Ｃ⁽⁵⁾ ₀は、出力端子３７₀へ出力さ
れると共に、次段のフリップフロップ３３のＤ入力に供
給され、ここで前記の５・ｆlocal信号でラッチされる
ことにより、フリップフロップ３３のＱ出力端子から図
２（Ｇ）に示した信号Ｃ⁽⁵⁾ ₁が得られる。この信号Ｃ
⁽⁵⁾ ₁は、出力端子３７₁へ出力される。

【００３９】以下同様にして、フリップフロップ３３、
３４、３５のＱ出力を順次次段のフリップフロップ３
４、３５、３６のＤ入力に供給すると共に、それらのク
ロック入力に前記の５・ｆlocal信号を供給することに
より、フリップフロップ３４、３５、３６のＱ出力から
は図２（Ｈ）、（Ｉ）、（Ｊ）に示した信号Ｃ⁽⁵⁾ ₂、Ｃ
⁽⁵⁾ ₃、Ｃ⁽⁵⁾ ₄が得られる。これらの信号Ｃ⁽⁵⁾ ₂〜Ｃ⁽⁵⁾ ₄
は、出力端子３７₂〜３７₄へ出力される。

【００４０】こうして得られたＣ⁽⁵⁾ ₀〜Ｃ⁽⁵⁾ ₄は、図２
（Ｆ）〜（Ｊ）に示したように、（１／ｆlocal）周期
で、（１／ｆlocal）の期間を５分割した期間のうちの
一つの期間でハイレベルとなり、ハイレベルとなる位相
がＣ⁽⁵⁾ ₀〜Ｃ⁽⁵⁾ ₄で上記の５分割期間について１つずつ
遅れていく様なパルスとなる。これらのパルスＣ⁽⁵⁾ ₀〜
Ｃ⁽⁵⁾ ₄で図１のスイッチ回路ＳＷ１〜ＳＷ５をそれぞれ
切換えることにより、出力信号Ｓ⁽⁵⁾ _OUTとして、差の周
波数成分（ｆlocal−ｆ１）を基本周波数とする信号が
得られる。

【００４１】なお、位相分割手段１２を位相が２π／５
ずつ進むようなチャンネル信号Ｓ⁽⁵⁾ ₀〜Ｓ⁽⁵⁾ ₄を発生す
る構成とし、また切換パルス発生回路１４からは順にハ
イレベルとなる位相が１つずつ進むようなパルスＣ⁽⁵⁾ ₀
〜Ｃ⁽⁵⁾ ₄を出力することにすれば、（ｆlocal＋ｆ１）
を基本周波数とする信号が得られる。

【００４２】次に、本発明の第２の実施の形態について
図６〜図９と共に説明する。図６は本発明になる周波数
変換回路の第２の実施の形態のブロック図を示す。同図
に示すように、この実施の形態は、前記ｍが”３”の場
合の例で、入力端子４１よりの第１の入力信号Ｓ_inを３
分割する位相分割手段４２と、入力端子４３よりの第２
の入力信号に基づいて３つの切換パルスＣ⁽³⁾ ₀〜Ｃ⁽³⁾ ₂
を発生する切換パルス発生回路４４と、３つのスイッチ
回路ＳＷ１１〜ＳＷ１３とからなる。

【００４３】この実施の形態の動作の概要について、図
７の信号波形図と共に説明する。図６において、入力端
子４１より入力された第１の入力信号Ｓ_inは、後述する
図８の構成の位相分割手段４２に供給され、ここで位相
が３つ（ｍ＝３）に等分割されて互いに位相が２π／３
（ｒａｄ．）異なるチャンネル信号Ｓ⁽³⁾ ₀、Ｓ⁽³⁾ ₁及び
Ｓ⁽³⁾ ₂とされてそれぞれ並列に出力されてスイッチ回路
ＳＷ１１、ＳＷ１２及びＳＷ１３に供給される。図７
（Ａ）、（Ｂ）及び（Ｃ）は、それぞれ上記の位相分割
されたチャンネル信号Ｓ⁽³⁾ ₀、Ｓ⁽³⁾ ₁及びＳ⁽³⁾ ₂の信号
波形を示し、それぞれの周波数はｆ１（例えば、１サイ
クル）であるものとする。

【００４４】一方、入力端子４３には周波数変換におけ
るローカル周波数ｆlocalのｍ倍、すなわち３・ｆlocal
の周波数の第２の入力信号が入力され、切換パルス発生
回路４４に供給される。切換パルス発生回路１４は繰り
返し周波数がｆlocalで、かつ、一周期１／ｆlocalを３
分割したパルス幅の、互いに位相が異なる図７（Ｄ）、
（Ｅ）及び（Ｆ）に示す切換パルスＣ⁽³⁾ ₀、Ｃ⁽³⁾ ₁及び
Ｃ⁽³⁾ ₂を発生し、これを対応するスイッチ回路ＳＷ１
１、ＳＷ１２及びＳＷ１３に供給する。

【００４５】スイッチ回路ＳＷ１１、ＳＷ１２及びＳＷ
１３は、入力される切換パルスＣ⁽³⁾ ₀、Ｃ⁽³⁾ ₁及びＣ
⁽³⁾ ₂がハイレベルの期間オンとされて入力チャンネル信
号を通過させ、ローレベルの期間オフとされて入力チャ
ンネル信号の通過を阻止する。これにより、スイッチ回
路ＳＷ１１、ＳＷ１２及びＳＷ１３より共通の出力端子
４５へ、位相が２π／３（ｒａｄ．）ずつ遅れたチャン
ネル信号を合成した、図７（Ｇ）に示す如き波形の信号
Ｓ⁽³⁾ _OUTが出力される。この出力信号Ｓ⁽³⁾ _OUTは、差の
周波数（ｆlocal−ｆ１）、すなわち３・ｆ１を基本周
波数とする周波数変換信号である。

【００４６】次に、図６の位相分割手段４２の構成につ
いて更に詳細に説明する。図８は位相分割手段４２の一
例のブロック図を示す。図８に示すように、位相分割手
段４２は９０゜移相回路５１、反転増幅器５２、５５、
レベル調整回路５３及び５４、加算器５６及び５７より
なる。９０゜移相回路５８は、前記９０゜移相回路１８
と同様にヒルベルトフィルタ等の従来から知られている
回路が用いられる。

【００４７】この位相分割手段５２の動作を図９のベク
トル図と共に説明する。まず、入力端子４１より入力さ
れた前記第１の入力信号Ｓ_inは、９０゜移相回路５１に
よりそのまま第１の信号として出力端子５８₀及び反転
増幅器５２へ出力されると共に、−９０°移相されて第
２の信号としてレベル調整回路５３を介して加算器５７
及び反転増幅器５５へ出力される。ここで、第１の信号
は図９の０°のベクトルの信号で、第１のチャンネル信
号Ｓ⁽³⁾ ₀として出力される。また、上記第２の信号は図
９の−９０°のベクトルで表される信号である。

【００４８】反転増幅器５２の出力信号は、レベル調整
回路５４を介して加算器５７に供給されてレベル調整回
路５３の出力信号と加算される一方、加算器５６に供給
されて反転増幅器５３の出力信号と加算される。加算器
５７の出力信号は図９にＳ^{(3 )} ₁で示すベクトルの第２チ
ャンネルの信号として出力端子５８₁へ出力される。ま
た、加算器５６の出力信号は図９にＳ⁽³⁾ ₂で示すベクト
ルの第３チャンネルの信号として出力端子５８₂へ出力
される。

【００４９】このように、この発明の形態では図６のよ
うにスイッチ回路はＳＷ１１〜ＳＷ１３の３個で済み、
極めて簡単な構成となる。前記した本出願人の提案にな
る周波数変換回路では、４相切換の場合スイッチ回路は
３個で構成されるが、ここでのスイッチ回路は２回路の
切換であるのでスイッチ自体が複雑であるのに対し、図
６及び図１に示したスイッチ回路はすべてオン・オフの
スイッチであるため、回路をより簡略化することができ
る。

【００５０】次に、本発明により得られた周波数変換出
力信号Ｓｏｕｔについて、各場合の周波数スペクトラム
を、電子計算機によりｆlocal＝４・ｆ１、Ｓ_in＝ｆ１
の場合についてＦＦＴ（高速フーリエ変換）を行って求
めた結果を図１０に示す。なお、図２４は前記本出願人
が先に提案した周波数変換回路について同様にして４相
及び８相切換について求めた出力信号の周波数スペクト
ラムを示す。

【００５１】ここで、図１０及び図２４中、各成分の上
部のカッコ内に示した数字は周波数がｆ１の何倍である
か（ここではｆ１＝１サイクル）を表し、カッコ無しで
示した数字は基本周波数に対する相対レベルをｄＢ（デ
シベル）で示したものである。また、図１０（Ａ）、
（Ｂ）及び（Ｃ）は、それぞれ位相分割が３相（図
６）、５相（図１）及び６相の場合であり、図２４
（Ａ）、（Ｂ）は４相、８相の場合を示す。

【００５２】図１０及び図２４から分かるように、位相
分割数に関係なく、出力信号にはいずれも差の周波数
（ｆlocal−Ｓ_in）＝３・ｆ１（＝３サイクル）の成分
が基本波として含まれており、和の周波数である５・ｆ
１（＝５サイクル）成分は出現しない。

【００５３】高周波成分については、本発明では３相切
換の場合でも図１０（Ａ）に示すように、一番低い高周
波数が（２・ｆlocal＋Ｓ_in）に相当する９・ｆ１（＝
９サイクル）であり、本出願人が先に提案した周波数変
換回路の図２４（Ａ）に示した４相切換の出力信号の周
波数スペクトラム中の一番低い周波数１３・ｆ１に比べ
ても大差なく、ＬＰＦで除去するのに大きな困難はな
い。

【００５４】また、本発明では５相切換の場合、図１０
（Ｂ）に示す様に、一番低い高周波成分は１７サイクル
となり、本出願人が先に提案した周波数変換回路の図２
４（Ａ）に示した４相切換の場合に出現する１３サイク
ルよりも高い周波数となるため、本出願人が先に提案し
た周波数変換回路に比べて、より周波数特性の傾斜が緩
やかな非常に簡単な構成のＬＰＦを使用して高周波成分
を除去することができる。

【００５５】このように、以上説明した本発明では、３
相、５相に限らず、例えば図１０に周波数スペクトラム
を示した６相や、さらに他の位相分割数でも構成でき、
出力信号Ｓｏｕｔをフィルタリング前で正弦波に近くす
る必要性の度合いや、周波数変換回路の複雑さの度合い
を考慮して、任意の位相分割数を設定できるため、設計
の自由度が大きくなるという特長がある。

【００５６】次に、本発明の第３の実施の形態について
説明する。図１１は本発明になる周波数変換回路の第３
の実施の形態の構成図を示す。同図中、図１と同一構成
部分には同一符号を付し、その説明を省略する。

【００５７】ところで、図１及び図６に示した実施の形
態では、図２（Ｍ）及び図７（Ｇ）に示したように、出
力信号に波形の鋭い部分を含むので、図１０に示したよ
うな高周波数成分を含んでいる。このようなアナログ回
路で発生する高周波成分は、電源やアースを通して他の
アナログ回路にノイズとして混入し、悪影響を与えるこ
ともあり、極力発生しないことが望ましい。そこで、以
下説明する実施の形態はこの要求をも満たす構成とした
ものである。

【００５８】図１１において、位相分割手段１２の出力
側には、高い入力インピーダンスと、低い出力インピー
ダンスをもつバッファアンプ６１₀〜６１₄が設けられて
おり、また、スイッチ回路ＳＷ１〜ＳＷ５はサンプリン
グパルス発生回路６２によりスイッチング（サンプリン
グ）動作を行い、更に、ホールドコンデンサ６３とバッ
ファアンプ６５がスイッチ回路ＳＷ１〜ＳＷ５の出力側
に設けられている。

【００５９】次に、この実施の形態の動作の概要につい
て図１２の信号波形図と共に説明する。位相分割手段１
２から取り出された、図１２（Ａ）、（Ｂ）、（Ｃ）、
（Ｄ）及び（Ｅ）に示す５つのチャンネル信号Ｓ⁽⁵⁾ ₀、
Ｓ⁽⁵⁾ ₁、Ｓ⁽⁵⁾ ₂、Ｓ⁽⁵⁾ ₃及びＳ⁽⁵⁾ ₄は、それぞれバッフ
ァアンプ６１₀、６１₁、６１₂、６１₃、６１₄を通し
て、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び
ＳＷ５に供給される。

【００６０】一方、入力端子６０よりローカル周波数ｆ
localの第２の入力信号がサンプリングパルス発生回路
６２に入力される。サンプリングパルス発生回路６２は
後述の図１３に示す回路構成により、繰り返し周波数が
ｆlocalで、かつ、幅の狭い互いに位相が異なる図１２
（Ｆ）、（Ｇ）、（Ｈ）、（Ｉ）及び（Ｊ）に示すサン
プリグパルスＳＰ⁽⁵⁾ ₀、ＳＰ⁽⁵⁾ ₁、ＳＰ⁽⁵⁾ ₂、ＳＰ⁽⁵⁾ ₃
及びＳＰ⁽⁵⁾ ₄を発生し、これを対応するスイッチ回路Ｓ
Ｗ１、ＳＷ２、ＳＷ３、ＳＷ４及びＳＷ５に供給する。
なお、ローカル周波数ｆlocalは、前記第１の入力信号
の周波数の４倍の周波数４・ｆ１（例えば、４サイク
ル）である。

【００６１】スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、Ｓ
Ｗ４及びＳＷ５は、入力されるサンプリグパルスＳＰ
⁽⁵⁾ ₀、ＳＰ⁽⁵⁾ ₁、ＳＰ⁽⁵⁾ ₂、ＳＰ⁽⁵⁾ ₃及びＳＰ⁽⁵⁾ ₄がハ
イレベルの期間オンとされて入力チャンネル信号を通過
させ、ローレベルの期間オフとされて入力チャンネル信
号の通過を阻止する。これにより、スイッチ回路ＳＷ
１、ＳＷ２、ＳＷ３、ＳＷ４及びＳＷ５より出力された
信号が共通のコンデンサ６３に供給され、これによりホ
ールドされる。図１２（Ｋ）はコンデンサ６３の端子電
圧を示す。

【００６２】この端子電圧は、バッファアンプ６５を介
して出力端子６７へ位相が２π／５（ｒａｄ．）ずつ遅
れたチャンネル信号を合成した、出力信号Ｓ⁽⁵⁾ _OUTが出
力される。この出力信号Ｓ⁽⁵⁾ _OUTは、差の周波数（ｆlo
cal−Ｓ_in）、すなわち３・ｆ１を基本周波数とする周
波数変換信号で、これをＬＰＦに通すことにより、（ｆ
local−Ｓ_in）の周波数成分が得られる。

【００６３】次に、図１１のサンプリングパルス発生回
路６２の構成について更に詳細に説明する。図１３はサ
ンプリングパルス発生回路６２の要部の一例のブロック
図を示す。同図中、図５と同一構成部分には同一符号を
付し、その説明を省略する。図１３に示すように、サン
プリングパルス発生回路６２は、ｍ逓倍フェーズ・ロッ
クト・ループ（ＰＬＬ）７１、カウンタ３１、５段縦続
接続されたＤ型フリップフロップ（ＦＦ）３２〜３６、
２分周器７３とよりなる。

【００６４】上記カウンタ３１のクロック入力に、ｍ逓
倍ＰＬＬ７１より出力されたｍ・ｆlocal（ここでは、
ｍ＝５）の周波数の矩形波信号を供給し、カウント数
を”５”に設定すると、リップルキャリー出力ＲＣとし
て、図２（Ｌ）に示した信号が得られる。前記したよう
に、フリップフロップ３２、３３、３４、３５及び３６
のＱ出力からは図２（Ｆ）、（Ｇ）、（Ｈ）、（Ｉ）及
び（Ｊ）に示した信号Ｃ⁽⁵⁾ ₀、Ｃ⁽⁵⁾ ₁、Ｃ⁽⁵⁾ ₂、
Ｃ⁽⁵⁾ ₃、Ｃ⁽⁵⁾ ₄が得られる。また、２分周器７３により
２分周されることにより出力端子７５には図１２（Ｒ）
に示した信号ＳＸ２が出力される。

【００６５】上記の信号Ｃ⁽⁵⁾ ₀〜Ｃ⁽⁵⁾ ₄は、それぞれ図
１４に示す回路の入力端子８２を介して２入力ＡＮＤ回
路８４に供給される一方、遅延回路８５により所定時間
τ遅延された後インバータ８６で反転されて２入力ＡＮ
Ｄ回路８４の他方に入力端子に入力される。ここで、信
号Ｃ⁽⁵⁾ ₀〜Ｃ⁽⁵⁾ ₄のうち入力端子８２に入力されるｋ番
目の信号Ｃ⁽⁵⁾ _kを図１５（Ａ）に示すものとすると、イ
ンバータ８６の出力信号は同図（Ｂ）に示され、よっ
て、ＡＮＤ回路８４から出力端子８８へは図１５（Ｃ）
に示す如く上記遅延時間に等しいパルス幅τのサンプリ
ングパルスＳＰ_kが出力される。

【００６６】この第３の実施の形態は５相分割の例であ
るが、同様にして３以上の任意の位相分割による構成が
可能である。このようにして得られた出力信号Ｓ_OUT中
の高周波成分を、前記第１及び第２の実施の形態による
出力信号中の高周波成分と、本出願人が先に提案した周
波数変換回路の出力信号中の高周波数成分とをまとめる
と表１に示すようになる。ただし、表１中、Ａは本出願
人が先に提案した周波数変換回路、Ｂは前記第１及び第
２の実施の形態、Ｃは第３の実施形態の出力信号中の高
周波成分を、変換された基本周波数（ｆlocal−Ｓ_in）
に対するレベル（ｄＢ）で示し、またＳ_inは１サイク
ル、ｆlocalは４サイクルとする。

【００６７】

【表１】 表１より分かるように、図１１の構成が２−３ｄＢ高周
波成分が少ない。

【００６８】図１６は図１１の変形例を示す。同図中、
図１及び図１１と同一構成部分には同一符号を付し、そ
の説明を省略する。図１１の例では非常に細いパルスで
スイッチングを行うため、スイッチ回路や切換パルス回
路について高速で動作する必要があり、高価な素子を使
わなければならない。さらに、変換する周波数が非常に
高い場合には事実上構成するのが困難になる。

【００６９】そこで、図１６の例では、切換パルスの幅
を広くして高速なスイッチングを避けている。図１６で
は、切換パルスは図１のＣ⁽⁵⁾ ₀、Ｃ⁽⁵⁾ ₁、Ｃ⁽⁵⁾ ₂、Ｃ
⁽⁵⁾ ₃、Ｃ⁽⁵⁾ ₄が用いられる。スイッチ回路ＳＷ１〜ＳＷ
５により、（１／ｆlocal）の１／ｍ（ここではｍ＝
５）の期間において、一つの移相信号のこの期間の平均
値がホールドコンデンサ９１₀〜９１₄に蓄積され、次の
前記期間のタイミングにおいて、スイッチ回路ＳＷ６〜
ＳＷ１０により、前記蓄積結果がバッファアンプ９２₀
〜９２₄を介して出力のバッファアンプ９４に供給さ
れ、出力端子９５へ出力される。

【００７０】次に、本発明の第４の実施の形態について
説明する。図１７は本発明の第４の実施の形態の構成図
を示す。位相分割手段１０１は、第１の入力信号を位相
分割して、位相が互いにπ／５ずつ異なる５つのチャン
ネル信号Ｓ⁽⁵⁾ ₁₀〜Ｓ⁽⁵⁾ ₁₄を発生する。この５つのチャ
ンネル信号Ｓ⁽⁵⁾ ₁₀〜Ｓ⁽⁵⁾ ₁₄をベクトルで表すと、図１
８に実線で示すようになる。

【００７１】一方、２逓倍器１０２でローカル周波数ｆ
localを２逓倍した信号は、サンプリングパルス発生回
路１０３に供給され、これより図１２（Ｌ）〜（Ｐ）に
示すサンプリングパルスＳＰ⁽⁵⁾ ₁₀〜ＳＰ⁽⁵⁾ ₁₄を発生さ
せる。このサンプリングパルスＳＰ⁽⁵⁾ ₁₀〜ＳＰ
⁽⁵⁾ ₁₄は、スイッチ回路ＳＷ１〜ＳＷ５に供給されて、
そのハイレベル期間スイッチ回路ＳＷ１〜ＳＷ５をオン
とし、ホールドコンデンサ１０５に上記のチャンネル信
号Ｓ⁽⁵⁾ ₁₀〜Ｓ⁽⁵⁾ ₁₄をホールドさせる。

【００７２】ホールドコンデンサ１０５の端子電圧はバ
ッファアンプ１０６を介してスイッチ回路１０８に供給
される一方、インバータ１０７で位相反転されてスイッ
チ回路１０８に供給される。このスイッチ回路１０８
は、２逓倍器１０２の出力信号をフリップフロップ（Ｆ
Ｆ）１０４で１／２分周して得た図１２（Ｑ）に示す如
き繰り返し周波数ｆ localの方形波で、バッファアンプ
１０６の出力信号と、インバータ１０７よりのその位相
反転信号とを１／２ｆ localごとに交互に出力する。

【００７３】ここで、バッファアンプ１０６の出力信号
をベクトルで表すと、図１８に実線で示す５つのチャン
ネル信号Ｓ⁽⁵⁾ ₁₀〜Ｓ⁽⁵⁾ ₁₄と同様となり、一方、インバ
ータ１０７よりの信号をベクトルで表すと、図１８に破
線で示すようになり、よって、スイッチ回路１０８から
出力端子１０９へは、３６０°を１０分割したときと同
じ周波数変換信号が、５つのチャンネル信号から得られ
る。

【００７４】次に、本発明の第５の実施の形態について
説明する。図１９は本発明の第５の実施の形態の構成図
を示す。同図中、図１１及び図１７と同一構成部分には
同一符号を付し、その説明を省略する。図１９におい
て、第１の入力信号を移相したチャンネル信号は図１１
と同じものを用いる。但し、切換順序とサンプリング速
度が異なっている。サンプリングパルスは、図１７と同
じサンプリングパルスＳＰ⁽⁵⁾ ₁₀〜ＳＰ⁽⁵⁾ ₁₄を用いる。

【００７５】ここで、いま、信号Ｓ⁽⁵⁾ ₀をサンプリング
したとすると、次には、反転すればＳ⁽⁵⁾ ₀とＳ⁽⁵⁾ ₁の中
間の位相となる位相、すなわち、Ｓ⁽⁵⁾ ₃をサンプリング
する。次にはＳ⁽⁵⁾ ₁をサンプリングし、その次には反転
すればＳ⁽⁵⁾ ₂とＳ⁽⁵⁾ ₁の中間の位相となるところのＳ
⁽⁵⁾ ₄をサンプリングする。この様な順にサンプリングを
行い、サンプリング結果について、１サンプリング毎に
出力を反転するか否かを切り換えると、図２０のベクト
ル図から分かるように、入力信号を２π／１０（ｒａ
ｄ．）ずつ移相した信号を順にサンプリングしていった
のと同様の結果が得られる。この実施の形態も図１７と
同様に５個の移相されたチャンネル信号を用いて１０分
割と同様の効果があるという利点がある。

【００７６】以上５分割の場合を例としたが、ｍが奇数
の任意の場合を考えると、反転するとＳ^(m) ₀とＳ^(m) ₁の
中間の位相となるのは、Ｓの下付数字が｛（ｍ−１）／
２＋１｝の位相の信号であり、この信号から出発して位
相が２π／ｍラジアンずつ遅れる系列をＢ、Ｓ^(m) ₀から
出発して位相が２π／ｍラジアンずつ遅れる系列をＡと
すると、Ａの一番目、Ｂの一番目、Ａの２番目、Ｂの２
番目、・・・という様にＡ系列とＢ系列を交互に順にサ
ンプリングすればよい。

【００７７】以上は（ｆlocal−Ｓ_in）の周波数を得た
い場合であるが（ｆlocal＋Ｓ_in）を得たいときには、
各系列で位相が２π／ｍ（ｒａｄ．）ずつ進むようにチ
ャンネル信号を並べればよい。

【００７８】ｍが偶数の場合には、２πをｍ等分した位
相をもつｍ個のチャンネル信号は、２つずつが互いに位
相が正転反転の関係の組となっているため、上記奇数の
場合とは様相が異なる。図１９に類似の切り換え方法を
ｍが偶数のときに行うには、８相の場合を例にとると、
図２１より次のようになる。

【００７９】いま、信号Ｓ⁽⁸⁾ ₀をサンプリングしたとす
ると、次に反転するとＳ⁽⁸⁾ ₁になる信号、即ちＳ⁽⁸⁾ ₅を
サンプリングする。次にはＳ⁽⁸⁾ ₂をサンプリングし、次
には反転するとＳ⁽⁸⁾ ₃となるところのＳ⁽⁸⁾ ₇をサンプリ
ングする。このような順にサンプリングを行い、各サン
プリング毎に出力を反転するか否かを交互に切り換える
ことにより、８相を位相の順にサンプリングしていった
のと同等になる。

【００８０】ｍが偶数の場合を一般的に言えば、（ｆlo
cal−Ｓ_in）の周波数を得るには、Ｓ^(m) ₀から出発して
（２π／ｍ）×２ラジアンずつ位相が遅れるチャンネル
信号列Ａと、Ｓの下付数字が｛（ｍ／２）＋１｝である
様なチャンネル信号から出発して（２π／ｍ）×２ラジ
アンずつ位相が遅れるチャンネル信号列Ｂを交互に順に
サンプリングすればよい。（ｆlocal＋Ｓ_in）の周波数
を得るには、各系列で位相が（２π／ｍ）×２ラジアン
ずつ進むような順にチャンネル信号を並べればよい。

【００８１】ｍが偶数のときには、ｍ相の位相のうちか
ら、互いに逆相の関係にある２つの位相の組のうちの一
方を選んだｍ／２個の位相を選び、選ばれていない方の
位相の順番のときにはその逆相の位相を持つチャンネル
信号をサンプリングし、その結果を反転するようにする
ことにより、ｍ相のチャンネル信号を位相が遅れる／ま
たは進む順に切り換えたのと同等となる。そのような方
法はすべて本願の変形例となる。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
任意の位相分割数を設定できるため、従来に比べて設計
の自由度を高めることができ、特に位相分割数が”３”
のときには従来に比べて簡単な構成の回路によりＤＳＢ
のバランスの崩れの影響の無い、集積回路化に適した構
成の周波数変換回路を実現できる。

【００８３】また、本発明によれば、出力信号として鋭
い変化部分を極力有しない波形を得ることができるた
め、出力信号中の高周波成分の少ない波形が得られ、出
力信号から所望の和又は差の周波数の信号を濾波するた
めのフィルタとして周波数特性の傾斜部分の緩やかな簡
単で安価な構成のフィルタを使用でき、また、電源やア
ース等を通して他のアナログ回路に混入するノイズを抑
圧することができる。

【００８４】更に、本発明によれば、位相分割手段によ
り分割されたチャンネル信号の数ｍの２倍の位相分割数
により得られる周波数変換信号と等価な出力信号が得ら
れるため、簡単な回路構成により、より高周波数成分の
少ない波形が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のブロック図である。

【図２】図１の動作説明用信号波形図である。

【図３】図１中の位相分割手段の一例のブロック図であ
る。

【図４】図３の動作説明用ベクトル図である。

【図５】図１中の切換パルス発生回路の一例のブロック
図である。

【図６】本発明の第２の実施形態のブロック図である。

【図７】図６の動作説明用信号波形図である。

【図８】図６中の位相分割手段の一例のブロック図であ
る。

【図９】図８の動作説明用ベクトル図である。

【図１０】図１及び図６等の実施形態の周波数スペクト
ラムを示す図である。

【図１１】本発明の第３の実施形態の構成図である。

【図１２】図１１等の動作説明用信号波形図である。

【図１３】図１１中のサンプリングパルス発生回路の要
部の一例のブロック図である。

【図１４】図１１中のサンプリングパルス発生回路の他
の要部の一例の回路図である。

【図１５】図１４の動作説明用信号波形図である。

【図１６】図１１の実施の形態の変形例を示す構成図で
ある。

【図１７】本発明の第４の実施形態の構成図である。

【図１８】図１７の動作説明用ベクトル図である。

【図１９】本発明の第５の実施形態の構成図である。

【図２０】図１９の動作説明用ベクトル図である。

【図２１】図１９に類似の実施形態の動作説明用ベクト
ル図である。

【図２２】従来の一例のブロック図である。

【図２３】図２２の動作説明用信号波形図である。

【図２４】本出願人が先に提案した周波数変換回路の周
波数スペクトラムの各例を示す図である。

【符号の説明】

１１、４１ 第１の入力信号入力端子 １２、４２ 位相分割手段 １３、４３、６０ 第２の入力信号入力端子 １４、４４ 切換パルス発生回路 １５、４５ 出力端子 １８、５１ ９０°移相回路 １９、２２、５２、５５ 反転増幅器 ２０、２４、２５、５３、５４ レベル調整回路 ２１、２３、２６、２７、５６、５７ 加算器 ３１ カウンタ ３２〜３６ Ｄ型フリップフロップ ６２、１０３ サンプリングパルス発生回路 ６３、９１₀ 〜９１₄ 、１０５ ホールドコンデンサ
（ホールド回路） ７１ ｍ逓倍ＰＬＬ ７３ ２分周器 ８５ 遅延回路 １０２ ２逓倍器 １０４ フリップフロップ １０７ インバータ １０８ 切換スイッチ回路 ＳＷ１〜ＳＷ１３ スイッチ回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ２^ｎ（ただし、ｎは自然数）以外の３以
   上の自然数をｍとするとき、第１の入力信号を位相分割
   して、互いに２π／ｍ（ｒａｄ．）ずつ位相の異なるｍ
   個のチャンネル信号を出力する位相分割手段と、 第２の入力信号から複数の切換パルスを発生する切換パ
   ルス発生回路と、 前記ｍ個のチャンネル信号を前記切換パルス発生回路よ
   りの切換パルスにより切換出力する複数のスイッチ回路
   とを有し、前記複数のスイッチ回路を前記複数の切換パ
   ルスにより、一定期間毎に順次２π／ｍ（ｒａｄ．）ず
   つ位相が一定方向に推移するように切換制御し、該複数
   のスイッチ回路の出力信号を合成して前記第１の入力信
   号と切換パルスの周波数差又は周波数和の信号を出力す
   ることを特徴とする周波数変換回路。
2. 【請求項２】 前記位相分割手段は、前記第１の入力信
   号をそのまま第１のチャンネル信号として出力すると共
   に該第１の入力信号と９０°位相の異なる第３の信号を
   出力する９０°移相回路と、前記第１のチャンネル信号
   を位相反転する第１の反転回路と、前記第３の信号を位
   相反転する第２の反転回路と、前記第１の反転回路の出
   力信号と前記第３の信号とを所望のレベル比で加算合成
   して第２のチャンネル信号を出力する第１の加算手段
   と、前記第２の反転回路の出力信号と前記第１の反転回
   路の出力信号とを所望のレベル比で加算合成して第３の
   チャンネル信号を出力する第２の加算手段とを少なくと
   も有することを特徴とする請求項１記載の周波数変換回
   路。
3. 【請求項３】 第１の入力信号を位相分割して、互いに
   位相の異なる複数のチャンネル信号を出力する位相分割
   手段と、 第２の入力信号から複数のサンプリングパルスを発生す
   るサンプリングパルス発生回路と、 前記複数のチャンネル信号のうち一定周期で選択した一
   つのチャンネル信号を前記サンプリングパルス発生回路
   よりの選択した一つのサンプリングパルスによりサンプ
   リングするサンプリング手段と、 前記サンプリング手段によるあるサンプリング時点から
   次のサンプリング時点までの期間、前記サンプリング手
   段の出力信号を保持するホールド回路とを有し、前記サ
   ンプリング手段によりサンプリングされる信号は、一定
   期間毎に順次位相が２π／ｍ（ｒａｄ．）（ただし、ｍ
   は２^ｎ（ｎは自然数）以外の３以上の自然数）ずつ一定
   方向に推移するように選択され、前記ホールド回路より
   前記第１の入力信号とサンプリングパルスとの周波数差
   又は周波数和の信号を出力することを特徴とする周波数
   変換回路。
4. 【請求項４】 前記位相分割手段は、前記第１の入力信
   号を位相シフトして２π／ｍ（ｒａｄ．）ずつ位相の異
   なるｍ個のチャンネル信号を出力することを特徴とする
   請求項３記載の周波数変換回路。
5. 【請求項５】 第１の入力信号を位相シフトして、π／
   ｎ（ｒａｄ．）（ただし、ｎは２以上の自然数）ずつ位
   相の異なるｎ個のチャンネル信号を出力する位相分割手
   段と、 第２の入力信号からｎ個のサンプリングパルスを発生す
   るサンプリングパルス発生回路と、 前記位相分割手段より出力されたｎ個のチャンネル信号
   のうち、前記サンプリングパルス発生回路よりのサンプ
   リングパルスにより一定周期で、順次π／ｎ（ｒａ
   ｄ．）ずつ位相が一定方向に推移するように選択した一
   つのチャンネル信号をサンプリングするサンプリング手
   段と、 前記サンプリング手段によるあるサンプリング時点から
   次のサンプリング時点までの期間、前記サンプリング手
   段の出力信号を保持するホールド回路と、 前記ホールド回路の出力信号を位相反転する位相反転回
   路と、 前記ホールド回路の出力信号と前記位相反転回路の出力
   信号とをそれぞれ前記サンプリング周期毎に交互に選択
   出力する選択手段とを有することを特徴とする周波数変
   換回路。
6. 【請求項６】 第１の入力信号を位相シフトして、２π
   ／ｍ（ｒａｄ．）（ただし、ｍは３以上の自然数）ずつ
   位相の異なるｍ個のチャンネル信号を出力する位相分割
   手段と、 第２の入力信号からｍ個のサンプリングパルスを発生す
   るサンプリングパルス発生回路と、 前記位相分割手段より出力されたｍ個のチャンネル信号
   のうち、基準位相をスタートとして順次（２π／ｍ）×
   ２（ｒａｄ．）ずつ位相が一定方向に推移する第１の移
   相系列と、前記基準位相に対してｍが偶数のときは
   ｛（ｍ／２）＋１｝×（２π／ｍ）（ｒａｄ．）、ｍが
   奇数のときは｛（（ｍ−１）／２）＋１｝×（２π／
   ｍ）（ｒａｄ．）位相の異なる前記チャンネル信号をス
   タートとし、ｍが偶数のときは（２π／ｍ）×２（ｒａ
   ｄ．）ずつ、ｍが奇数のときは（２π／ｍ）（ｒａ
   ｄ．）ずつ位相が一定方向に推移する第２の移相系列と
   を、前記サンプリングパルス発生回路よりのサンプリン
   グパルスにより一定周期で、交互にサンプリングするサ
   ンプリング手段と、 前記サンプリング手段によるあるサンプリング時点から
   次のサンプリング時点までの期間、前記サンプリング手
   段の出力信号を保持するホールド回路と、 前記ホールド回路の出力信号を位相反転する位相反転回
   路と、 前記ホールド回路の出力信号と前記位相反転回路の出力
   信号とをそれぞれ前記サンプリング周期毎に交互に選択
   出力する選択手段とを有することを特徴とする周波数変
   換回路。