JP2560885B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP2560885B2 JP2560885B2 JP2084262A JP8426290A JP2560885B2 JP 2560885 B2 JP2560885 B2 JP 2560885B2 JP 2084262 A JP2084262 A JP 2084262A JP 8426290 A JP8426290 A JP 8426290A JP 2560885 B2 JP2560885 B2 JP 2560885B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- output
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は信号処理回路に関し、特にディジタル型直交
変調回路を用いた周波数変換回路に関する。
変調回路を用いた周波数変換回路に関する。
第３図に従来の周波数変換回路を示す。同図におい
て、入力信号は２つに分岐され、それぞれ乗算回路21,2
2に入力される。そして、この乗算回路21,22において局
部発振回路23からの局部発振信号と乗算され、かつその
出力信号をそれぞれ低域通過フィルタ24,25でろ波する
ことにより、実数成分R,虚数成分Ｉを出力している。
て、入力信号は２つに分岐され、それぞれ乗算回路21,2
2に入力される。そして、この乗算回路21,22において局
部発振回路23からの局部発振信号と乗算され、かつその
出力信号をそれぞれ低域通過フィルタ24,25でろ波する
ことにより、実数成分R,虚数成分Ｉを出力している。
ここで、入力信号を、 A sin（ω1 t＋φ） …（１） とし、局部発振周波数をω２とすると、実数成分Ｒは、
入力信号に局部発振信号cosω2 tを乗算回路21において
乗算して、 Ｒ＝A sin（ω1 t＋φ）×cosω2 t ＝A/2×〔sin（ω1 t＋ω2 t＋φ） ＋sin（ω1 t−ω2 t＋φ）〕 …（２） となる。
入力信号に局部発振信号cosω2 tを乗算回路21において
乗算して、 Ｒ＝A sin（ω1 t＋φ）×cosω2 t ＝A/2×〔sin（ω1 t＋ω2 t＋φ） ＋sin（ω1 t−ω2 t＋φ）〕 …（２） となる。
ここで、低域波通過フィルタ24により、（ω１−
ω２）の周波数成分のみを取り出すと、（３）式とな
る。
ω２）の周波数成分のみを取り出すと、（３）式とな
る。
Ｒ＝A/2×sin〔（ω１−ω２）ｔ＋φ〕 …（３） 一方、虚数成分Ｉは、入力信号に局部発振信号sinω2
tを乗算回路22において乗算して、 Ｉ＝A sin（ω1 t×φ）×sinω2 t ＝A/2×〔cos（ω1 t＋ω2 t＋φ） ＋cos（ω1 t−ω2 t＋φ）〕 …（４） となる。
tを乗算回路22において乗算して、 Ｉ＝A sin（ω1 t×φ）×sinω2 t ＝A/2×〔cos（ω1 t＋ω2 t＋φ） ＋cos（ω1 t−ω2 t＋φ）〕 …（４） となる。
ここで、低域通過フィルタ25により、（ω１−ω２）
の周波数成分のみを取り出すと、（５）式になる。
の周波数成分のみを取り出すと、（５）式になる。
Ｉ＝A/2×cos〔（ω１−ω２）ｔ＋φ〕 …（３） （３）及び（５）式の結果から、 入力信号A sin（ω1t＋φ）は位相成分φを残したま
ま周波数ω１−ω２に変換される。
ま周波数ω１−ω２に変換される。
従来の周波数変換回路では、入力信号と局部発振信号
との乗算を行う乗算回路21,22と低域通過フィルタ24,25
が必要とされるため、回路が複雑で大型化するという問
題がある。また、局部発振回路23は、前記（２）及び
（４）式を算出するために、正確に90゜位相の異なる局
発信号、すなわちcosω2 t,sinω2 tを発振させる必要
があるため、回路構成が複雑になるという問題がある。
との乗算を行う乗算回路21,22と低域通過フィルタ24,25
が必要とされるため、回路が複雑で大型化するという問
題がある。また、局部発振回路23は、前記（２）及び
（４）式を算出するために、正確に90゜位相の異なる局
発信号、すなわちcosω2 t,sinω2 tを発振させる必要
があるため、回路構成が複雑になるという問題がある。
本発明の目的は、回路構成の簡略化を図った周波数変
換回路を提供することにある。
換回路を提供することにある。
本発明の周波数変換回路は、２分された入力信号をそ
れぞれA/D変換する２つのA/D変換回路と、これらA/D変
換回路から出力される信号をそれぞれ交互に符号反転さ
せる２つの符号反転回路と、これら２つの符号反転回路
の前記符号反転動作をクロック信号に基づいて制御する
符号反転制御回路と、前記２つの符号反転回路から出力
される信号をそれぞれ低域ろ波する２つの低域通過フィ
ルタと、前記２つのA/D変換回路を前記クロック信号に
より交互に動作させるクロック切替回路とを備えてい
る。
れぞれA/D変換する２つのA/D変換回路と、これらA/D変
換回路から出力される信号をそれぞれ交互に符号反転さ
せる２つの符号反転回路と、これら２つの符号反転回路
の前記符号反転動作をクロック信号に基づいて制御する
符号反転制御回路と、前記２つの符号反転回路から出力
される信号をそれぞれ低域ろ波する２つの低域通過フィ
ルタと、前記２つのA/D変換回路を前記クロック信号に
より交互に動作させるクロック切替回路とを備えてい
る。
本発明によれば、２つの符号反転回路を所要のタイミ
ングで交互に符号反転処理し、かつそのタイミングでA/
D変換回路を交互に動作することで、該タイミングに対
応する周波数で、しかも互いに直交状態とされた２つの
信号を出力することが可能となる。
ングで交互に符号反転処理し、かつそのタイミングでA/
D変換回路を交互に動作することで、該タイミングに対
応する周波数で、しかも互いに直交状態とされた２つの
信号を出力することが可能となる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック構成図である。
図において、A/D変換回路1,2はそれぞれ入力信号をアナ
ログ信号からディジタル信号に変換する回路であり、そ
の変換動作はクロック信号C1またはC2のタイミングに同
期して行われる。これらクロック信号C1,C2は元となる
クロック信号C0をクロック切替回路８によって交互に切
り替えることで得ることができる。
図において、A/D変換回路1,2はそれぞれ入力信号をアナ
ログ信号からディジタル信号に変換する回路であり、そ
の変換動作はクロック信号C1またはC2のタイミングに同
期して行われる。これらクロック信号C1,C2は元となる
クロック信号C0をクロック切替回路８によって交互に切
り替えることで得ることができる。
符号反転回路3,4は前記A/D変換回路1,2から出力され
る信号を符号反転制御回路７の制御信号によって正転出
力（信号をそのまま出力）,0出力（信号に関係なく０を
出力），符号反転出力（信号を符号反転して出力）に変
換して出力する。符号反転制御回路７を制御するための
信号は前記クロック信号C0のタイミングと同期して発生
され、この符号反転制御回路７からは＋1,0,−１のいず
れかを出力する。
る信号を符号反転制御回路７の制御信号によって正転出
力（信号をそのまま出力）,0出力（信号に関係なく０を
出力），符号反転出力（信号を符号反転して出力）に変
換して出力する。符号反転制御回路７を制御するための
信号は前記クロック信号C0のタイミングと同期して発生
され、この符号反転制御回路７からは＋1,0,−１のいず
れかを出力する。
低域通過フィルタ5,6は前記符号反転回路3,4の出力信
号のうち、低周波域の信号を通過させる。これら低域通
過フィルタ5,6の処理タイミングはクロック信号C0のタ
イミングと同期して行われる。
号のうち、低周波域の信号を通過させる。これら低域通
過フィルタ5,6の処理タイミングはクロック信号C0のタ
イミングと同期して行われる。
次に動作を説明する。
第２図は本発明の直交変調回路の各部の波形の説明図
である。同図（ｆ），（ｇ）に示すクロック信号C1,C2
により、A/D変換回路1,2はそれぞれ同図（ａ）の入力信
号をA/D変換し、同図（ｂ），（ｃ）の信号を出力す
る。そして、符号反転回路3,4では、この出力される信
号を符号反転し、同図（ｄ），（ｅ）の信号を出力す
る。この信号は低域通過フィルタ5,6により、周波数変
換された直交信号として出力される。
である。同図（ｆ），（ｇ）に示すクロック信号C1,C2
により、A/D変換回路1,2はそれぞれ同図（ａ）の入力信
号をA/D変換し、同図（ｂ），（ｃ）の信号を出力す
る。そして、符号反転回路3,4では、この出力される信
号を符号反転し、同図（ｄ），（ｅ）の信号を出力す
る。この信号は低域通過フィルタ5,6により、周波数変
換された直交信号として出力される。
ここで、前記符号反転回路3,4では、符号反転制御回
路７からの出力によって符号反転を行うが、符号反転制
御回路７の動作タイミングをとるクロック信号C0は局部
発振周波数の４倍に設定している。即ち、第１表に示す
ように、クロック信号C0のタイミングを局部発振周波数
ｆの４倍とすることにより、符号反転回路3,4に出力す
る信号は＋1,0,−１の３通りとなる。また、絶対値は１
であるから、符号反転のみとし、１回置きに０を出力す
ればよい。このようなタイミングで制御信号を出力する
ことにより、各符号反転回路3,4からは、第２図
（ｄ），（ｅ）のように、実数成分と虚数成分が直交状
態で出力されることになる。
路７からの出力によって符号反転を行うが、符号反転制
御回路７の動作タイミングをとるクロック信号C0は局部
発振周波数の４倍に設定している。即ち、第１表に示す
ように、クロック信号C0のタイミングを局部発振周波数
ｆの４倍とすることにより、符号反転回路3,4に出力す
る信号は＋1,0,−１の３通りとなる。また、絶対値は１
であるから、符号反転のみとし、１回置きに０を出力す
ればよい。このようなタイミングで制御信号を出力する
ことにより、各符号反転回路3,4からは、第２図
（ｄ），（ｅ）のように、実数成分と虚数成分が直交状
態で出力されることになる。
また、クロック信号C1,C2の周波数は局部発振周波数
の２倍でよい。この理由はA/D変換のタイミングは符号
反転回路の正転、または反転出力時のみで良く、０出力
のときはA/D変換をする必要がないためである。
の２倍でよい。この理由はA/D変換のタイミングは符号
反転回路の正転、または反転出力時のみで良く、０出力
のときはA/D変換をする必要がないためである。
ここで、クロック信号或いは局部発振周波数を変化さ
せて、各回路を駆動するタイミング周波数を変えれば、
低域通過フィルタも含め、同一回路構成で周波数選定の
自在な周波数変換回路を構成することができる。
せて、各回路を駆動するタイミング周波数を変えれば、
低域通過フィルタも含め、同一回路構成で周波数選定の
自在な周波数変換回路を構成することができる。
また、１つのA/D変換回路をクロック信号Ｃにより制
御しても本発明と同一の効果を得ることができる。な
お、前記実施例のように、２つのA/D変換回路3,4を使用
する場合には、各A/D変換回路には低速動作型のA/D変換
回路を使用することができる。
御しても本発明と同一の効果を得ることができる。な
お、前記実施例のように、２つのA/D変換回路3,4を使用
する場合には、各A/D変換回路には低速動作型のA/D変換
回路を使用することができる。
以上説明したように本発明は、A/D変換された入力信
号を２つの符号反転回路において所要のタイミングでし
かも交互に符号反転処理し、かつそのタイミングでA/D
変換回路を交互に動作することで周波数変換が実現で
き、しかも乗算回路や特殊な局部発振回路が不要である
ため、回路構成の簡略化を実現することができる効果が
ある。
号を２つの符号反転回路において所要のタイミングでし
かも交互に符号反転処理し、かつそのタイミングでA/D
変換回路を交互に動作することで周波数変換が実現で
き、しかも乗算回路や特殊な局部発振回路が不要である
ため、回路構成の簡略化を実現することができる効果が
ある。
第１図は本発明の一実施例のブロック構成図、第２図
（ａ）乃至（ｇ）は第１図の動作を説明するための各部
の波形図、第３図は従来の周波数変換回路のブロック構
成図である。 1,2……A/D変換回路、3,4……符号反転回路、5,6……低
域通過フィルタ、７……符号反転制御回路、８……クロ
ック切替回路、21,22……乗算回路、23……局部発振回
路、24,25……低域通過フィルタ、C0,C1,C2……クロッ
ク信号。
（ａ）乃至（ｇ）は第１図の動作を説明するための各部
の波形図、第３図は従来の周波数変換回路のブロック構
成図である。 1,2……A/D変換回路、3,4……符号反転回路、5,6……低
域通過フィルタ、７……符号反転制御回路、８……クロ
ック切替回路、21,22……乗算回路、23……局部発振回
路、24,25……低域通過フィルタ、C0,C1,C2……クロッ
ク信号。
Claims (1)
- 【請求項１】２分された入力信号をそれぞれA/D変換す
る２つのA/D変換回路と、これらA/D変換回路から出力さ
れる信号をそれぞれ交互に符号反転させる２つの符号反
転回路と、これら２つの符号反転回路の前記符号反転動
作をクロック信号に基づいて制御する符号反転制御回路
と、前記２つの符号反転回路から出力される信号をそれ
ぞれ低減ろ波する２つの低域通過フィルタと、前記２つ
のA/D変換回路を前記クロック信号により交互に動作さ
せるクロック切替回路とを備えることを特徴とする周波
数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084262A JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2084262A JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283906A JPH03283906A (ja) | 1991-12-13 |
| JP2560885B2 true JP2560885B2 (ja) | 1996-12-04 |
Family
ID=13825539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2084262A Expired - Lifetime JP2560885B2 (ja) | 1990-03-30 | 1990-03-30 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2560885B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435103A (ja) * | 1990-05-25 | 1992-02-05 | Matsushita Electric Ind Co Ltd | ディジタル信号の複素化方法、リアル化方法およびその装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239705A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 周波数変換回路 |
-
1990
- 1990-03-30 JP JP2084262A patent/JP2560885B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239705A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 周波数変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283906A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2560885B2 (ja) | 周波数変換回路 | |
| JPH0620197B2 (ja) | 速度可変型クロック再生回路 | |
| JP3007359B2 (ja) | Ｉ，ｑ波形の発生用回路装置 | |
| JP2730346B2 (ja) | 分周回路 | |
| JPH0936664A (ja) | 周波数変換回路 | |
| JP3047423B2 (ja) | 周波数変換回路 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JPH0129341B2 (ja) | ||
| JPH0340527B2 (ja) | ||
| JPH071850B2 (ja) | デイジタル処理ｆｍ変調装置 | |
| JPH05308226A (ja) | 周波数変換回路 | |
| JP2507002B2 (ja) | 直角二相変調器 | |
| JP2936572B2 (ja) | ディジタルｐｓｋ復調回路 | |
| JPH08149170A (ja) | 変調装置 | |
| JP3230787B2 (ja) | ディジタル化直交位相変調回路 | |
| JP3369383B2 (ja) | 変調装置 | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| JPH05283937A (ja) | デジタル発振回路 | |
| JP3400200B2 (ja) | 変調装置 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JPH09298568A (ja) | 変調装置 | |
| JPS5857848A (ja) | デイジタル多層ｐｓｋ変調方式 | |
| JPH0669969A (ja) | ４相位相変調器 | |
| JP2924655B2 (ja) | 周波数変換回路 | |
| JPH0234539B2 (ja) | Deijitarushorigatachotsukohenchosochi |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |