JPH0669969A - ４相位相変調器 - Google Patents
４相位相変調器Info
- Publication number
- JPH0669969A JPH0669969A JP13742192A JP13742192A JPH0669969A JP H0669969 A JPH0669969 A JP H0669969A JP 13742192 A JP13742192 A JP 13742192A JP 13742192 A JP13742192 A JP 13742192A JP H0669969 A JPH0669969 A JP H0669969A
- Authority
- JP
- Japan
- Prior art keywords
- nts
- data selector
- data
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】４相位相変調をデジタル信号処理で構成し、Ｉ
Ｃ化による小形化を実現する。 【構成】ふたつの入力ベースバンド信号にデジタルフィ
ルタ１，２によりロールオフフィルタをかけ、このふた
つの計算結果からサンプルクロックを設定した第１のデ
ータセレクタ３により一方のデータを選ぶ。この値と、
ビット反転器４によって極性が反転された値とを、分周
器５によって２分周されたサンプルクロックを設定した
第２のデータセレクタ６により、他方のデータを選ぶ。
これによりＱＰＳＫ変調波がデジタル信号で得られ、こ
れをＤ／Ａ変換器７でアナログ信号に変換し、ローパス
フィルタ８により高調波をカットすることにより、変調
波のアナログ値が得られる。
Ｃ化による小形化を実現する。 【構成】ふたつの入力ベースバンド信号にデジタルフィ
ルタ１，２によりロールオフフィルタをかけ、このふた
つの計算結果からサンプルクロックを設定した第１のデ
ータセレクタ３により一方のデータを選ぶ。この値と、
ビット反転器４によって極性が反転された値とを、分周
器５によって２分周されたサンプルクロックを設定した
第２のデータセレクタ６により、他方のデータを選ぶ。
これによりＱＰＳＫ変調波がデジタル信号で得られ、こ
れをＤ／Ａ変換器７でアナログ信号に変換し、ローパス
フィルタ８により高調波をカットすることにより、変調
波のアナログ値が得られる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル通信に使用され
る４相位相変調器に関する。
る４相位相変調器に関する。
【０００２】
【従来の技術】従来の４相位相変調器は図２に示すよう
に、Ｐｃｈ，Ｑｃｈ信号を入力し、それぞれのロールオ
フフィルタ９，１０により符号間干渉を除去した後にア
ナログ乗算器１１，１２に入力される。一方９０°位相
器１３で互いに移相されたキャリア信号がアナログ乗算
器１１，１２に入力され乗算される。このＰｃｈ，Ｑｃ
ｈ変調信号が加算器１４で合成されＱＰＳＫ信号として
出力されていた。
に、Ｐｃｈ，Ｑｃｈ信号を入力し、それぞれのロールオ
フフィルタ９，１０により符号間干渉を除去した後にア
ナログ乗算器１１，１２に入力される。一方９０°位相
器１３で互いに移相されたキャリア信号がアナログ乗算
器１１，１２に入力され乗算される。このＰｃｈ，Ｑｃ
ｈ変調信号が加算器１４で合成されＱＰＳＫ信号として
出力されていた。
【０００３】
【発明が解決しようとする課題】上述した従来の４相位
相変調器は、変調操作をアナログ信号で行うもので、こ
のため電源電圧や温度の変動や個々のデバイスの電気的
特性の相違によるアナログ乗算器の不平衡性から、ふた
つのアナログ乗算器出力の振幅誤差及び位相誤差による
直交性のズレが生じ易く、再調整が必要であるという欠
点があった。
相変調器は、変調操作をアナログ信号で行うもので、こ
のため電源電圧や温度の変動や個々のデバイスの電気的
特性の相違によるアナログ乗算器の不平衡性から、ふた
つのアナログ乗算器出力の振幅誤差及び位相誤差による
直交性のズレが生じ易く、再調整が必要であるという欠
点があった。
【０００４】
【課題を解決するための手段】本発明の４相位相変調器
は、入力されるＰチャネル，Ｑチャネルそれぞれの２進
符号にロールオフフィルタをかけるデジタルフィルタ
１，２と、このデジタルフィルタの出力からサンプルク
ロックによってひとつのデータを選ぶ第１のデータセレ
クタ３と、この出力そのままの値かまたはビット反転器
４によって極性が反転された値を分周器５によって２分
周されたサンプルクロックによって他の１つのデータを
選ぶ第２のデータセレクタ６と、この出力をアナログ信
号に変換するＤ／Ａ変換器７と、高調波成分を除去する
ローパスフィルタ８とを有する。
は、入力されるＰチャネル，Ｑチャネルそれぞれの２進
符号にロールオフフィルタをかけるデジタルフィルタ
１，２と、このデジタルフィルタの出力からサンプルク
ロックによってひとつのデータを選ぶ第１のデータセレ
クタ３と、この出力そのままの値かまたはビット反転器
４によって極性が反転された値を分周器５によって２分
周されたサンプルクロックによって他の１つのデータを
選ぶ第２のデータセレクタ６と、この出力をアナログ信
号に変換するＤ／Ａ変換器７と、高調波成分を除去する
ローパスフィルタ８とを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。図１
の実施例はロールオフフィルタ用のデジタルフィルタ
１，２、第１のデータセレクタ３、ビット反転器４、分
周器５、第２のデータセレクタ６、Ｄ／Ａ変換器７、ロ
ーパスフィルタ８から構成される。
る。図１は本発明の一実施例のブロック図である。図１
の実施例はロールオフフィルタ用のデジタルフィルタ
１，２、第１のデータセレクタ３、ビット反転器４、分
周器５、第２のデータセレクタ６、Ｄ／Ａ変換器７、ロ
ーパスフィルタ８から構成される。
【０００６】次に本実施例の動作を説明する。入力２進
符号ＰｃｈとＱｃｈとは符号間干渉をおさえるためにデ
ジタルフィルタ１，２によってロールオフフィルタリン
グをかける。このふたつの出力信号をそれぞれＰ［ｎＴ
ｓ］，Ｑ［ｎＴｓ］とする。ここで、ｎは整数値で有
り、Ｔｓはサンプルクロックの周期を表す。
符号ＰｃｈとＱｃｈとは符号間干渉をおさえるためにデ
ジタルフィルタ１，２によってロールオフフィルタリン
グをかける。このふたつの出力信号をそれぞれＰ［ｎＴ
ｓ］，Ｑ［ｎＴｓ］とする。ここで、ｎは整数値で有
り、Ｔｓはサンプルクロックの周期を表す。
【０００７】また、キャリアを４倍サンプリングのＰＣ
Ｍ信号としたとき（キャリアの周波数がサンプルクロッ
クｆｓの四分の一の周波数、つまりｆｓ／４、周期は４
Ｔｓ）、キャリアの一周期の波形値は図３のようにな
る。ここで、ふたつのキャリアをＡ［ｎＴｓ］とＡ
-1［ｎＴｓ］と表し、乗算器１１の出力をＭＵＰ［ｎＴ
ｓ］、乗算器１２の出力をＭＵＱ［ｎＴｓ］とすると、
（１），（２）式で表される。
Ｍ信号としたとき（キャリアの周波数がサンプルクロッ
クｆｓの四分の一の周波数、つまりｆｓ／４、周期は４
Ｔｓ）、キャリアの一周期の波形値は図３のようにな
る。ここで、ふたつのキャリアをＡ［ｎＴｓ］とＡ
-1［ｎＴｓ］と表し、乗算器１１の出力をＭＵＰ［ｎＴ
ｓ］、乗算器１２の出力をＭＵＱ［ｎＴｓ］とすると、
（１），（２）式で表される。
【０００８】 ＭＵＰ［ｎＴｓ］＝Ａ［ｎＴｓ］×Ｐ［ｎＴｓ］ …（１） ＭＵＱ［ｎＴｓ］＝Ａ-1［ｎＴｓ］×Ｑ［ｎＴｓ］ …（２） Ａ［ｎＴｓ］＝ｍｏｄ｛（ｍｏｄ（ｎ／４）−１）／２｝ ＝（０、１、０、−１、０、１、０、−１、…） Ａ-1［ｎＴｓ］＝ｍｏｄ｛（ｍｏｄ（（ｎ＋１）／４）−１）／２｝ ＝（１、０、−１、０、１、０、−１、０、…） なおｍｏｄ（ａ／ｂ）はａをｂで割った余りを示す。
【０００９】これらのふたつを合成した加算結果をＳ０
［ｎＴｓ］とすると、（３）式で表される。
［ｎＴｓ］とすると、（３）式で表される。
【００１０】 Ｓ０［ｎＴｓ］＝ＭＵＰ［ｎＴｓ］＋ＭＵＱ［ｎＴｓ］ …（３） この様子を図４に示す。
【００１１】以上の計算は図１のデータセレクタとビッ
ト反転器により行うことができる。また、ふたつのデジ
タルフィルタの計算結果をサンプルクロックによって一
方を選ぶ第１のデータセレクタ３に入力する。この出力
Ｓ１［ｎＴｓ］は（４）式で表される。
ト反転器により行うことができる。また、ふたつのデジ
タルフィルタの計算結果をサンプルクロックによって一
方を選ぶ第１のデータセレクタ３に入力する。この出力
Ｓ１［ｎＴｓ］は（４）式で表される。
【００１２】 Ｓ１［ｎＴｓ］＝Ｂ［ｎＴｓ］×Ｐ［ｎＴｓ］＋Ｂ-1［ｎＴｓ］×Ｑ［ｎＴｓ ］ …（４） ここでＢ［ｎＴｓ］＝ｍｏｄ（（ｎ＋１）／２）＝
（０、１、０、１、０、１、０、…）であり、偶数クロ
ックサイクルは１、奇数クロックサイクルは０を表す。
（０、１、０、１、０、１、０、…）であり、偶数クロ
ックサイクルは１、奇数クロックサイクルは０を表す。
【００１３】Ｂ-1［ｎＴｓ］＝ｍｏｄ（ｎ／２）＝
（１、０、１、０、１、０、１、…）であり、偶数クロ
ックサイクルは０、奇数クロックサイクルは１を表す。
（１、０、１、０、１、０、１、…）であり、偶数クロ
ックサイクルは０、奇数クロックサイクルは１を表す。
【００１４】つぎに、ビット反転器４に入力すると、
（５）式となる。
（５）式となる。
【００１５】 Ｓ２［ｎＴｓ］＝−Ｓ１［ｎＴｓ］ …（５） （４），（５）式の結果を分周器５で２分周されたサン
プルクロックによって一方を選ぶ第２のデータセレクタ
６に入力する。この出力Ｓ［ｎＴｓ］は（６）式で表さ
れる。
プルクロックによって一方を選ぶ第２のデータセレクタ
６に入力する。この出力Ｓ［ｎＴｓ］は（６）式で表さ
れる。
【００１６】 Ｓ［ｎＴｓ］＝ｄｉｖ（Ｃ［ｎＴｓ］／２）×Ｓ１［ｎＴｓ］＋ｄｉｖ（Ｃ− １［ｎＴｓ］／２）×Ｓ２［ｎＴｓ］ …（６） ここでＣ［ｎＴｓ］＝ｍｏｄ（（ｎ＋１）／４）＝
（２、３、０、１、２、３、０、１、…） Ｃ- 1［ｎＴｓ］＝ｍｏｄ（（ｎ＋３）／４）＝（０、
１、２、３、０、１、２、３、…） またｄｉｖ（ａ／ｂ）はａをｂで割った商であり、 ｄｉｖ（Ｃ［ｎＴｓ］／２）＝（１、１、０、０、１、
１、０、…） （２分周されたクロックの奇数クロックサイクルを１に
する）。
（２、３、０、１、２、３、０、１、…） Ｃ- 1［ｎＴｓ］＝ｍｏｄ（（ｎ＋３）／４）＝（０、
１、２、３、０、１、２、３、…） またｄｉｖ（ａ／ｂ）はａをｂで割った商であり、 ｄｉｖ（Ｃ［ｎＴｓ］／２）＝（１、１、０、０、１、
１、０、…） （２分周されたクロックの奇数クロックサイクルを１に
する）。
【００１７】ｄｉｖ（Ｃ−１［ｎＴｓ］／２）＝（０、
０、１、１、０、０、１…） （２分周されたクロックの偶数クロックサイクルを１に
する）。
０、１、１、０、０、１…） （２分周されたクロックの偶数クロックサイクルを１に
する）。
【００１８】Ｓ［ｎＴｓ］は（５）式から（７）式で表
される。
される。
【００１９】 Ｓ［ｎＴｓ］＝｛ｄｉｖ（Ｃ［ｎＴｓ］／２）−ｄｉｖ（Ｃ−１［ｎＴｓ］／ ２｝×Ｓ１［ｎＴｓ］ ＝Ｄ［ｎＴｓ］×Ｓ１［ｎＴｓ］ …（７） ここで、Ｄ［ｎＴｓ］＝ｄｉｖ（Ｃ［ｎＴｓ］／２）−ｄｉｖ（Ｃ−１［ｎＴ ｓ］／２） ＝（１、１、−１、−１、１、１、−１、−１、…） …（８） （７）式はさらに（９）式となる。
【００２０】 Ｓ［ｎＴｓ］＝Ｂ［ｎＴｓ］×Ｄ［ｎＴｓ］×Ｐ［ｎＴｓ］＋Ｂ−１［ｎＴｓ ］×Ｄ［ｎＴｓ］×Ｑ［ｎＴｓ］ …（９） となり、（２）式，（４）式，（８）式から Ｂ［ｎＴｓ］×Ｄ［ｎＴｓ］＝（０、−１、０、１、
０、−１、０、１、…）＝Ａ［ｎＴｓ］ Ｂ-1［ｎＴｓ］×Ｄ［ｎＴｓ］＝（１、０、−１、０、
１、０、−１、０、…）＝Ａ-1［ｎＴｓ］ が成り立つので、（１０）式が成立する。
０、−１、０、１、…）＝Ａ［ｎＴｓ］ Ｂ-1［ｎＴｓ］×Ｄ［ｎＴｓ］＝（１、０、−１、０、
１、０、−１、０、…）＝Ａ-1［ｎＴｓ］ が成り立つので、（１０）式が成立する。
【００２１】 Ｓ［ｎＴｓ］＝Ｓ０［ｎＴｓ］ …（１０） すなわち、ふたつのデータセレクタとひとつのビット反
転器によって、ＱＰＳＫ変調器を構成することができ
る。
転器によって、ＱＰＳＫ変調器を構成することができ
る。
【００２２】上述で得られた信号は、ＱＰＳＫ変調波の
ＰＣＭ信号に等しいので、これをＤ／Ａ変換器７でアナ
ログ信号に変換できる。図５に示したものは、アナログ
信号のスペクトラムであり、ＬＰＦ８によって高調波を
除去する。
ＰＣＭ信号に等しいので、これをＤ／Ａ変換器７でアナ
ログ信号に変換できる。図５に示したものは、アナログ
信号のスペクトラムであり、ＬＰＦ８によって高調波を
除去する。
【００２３】
【発明の効果】以上説明したように、本発明はＱＰＳＫ
変調器をデジタル信号で処理し、特に、キャリアを４倍
サンプリングのＰＣＭ信号で表すことによって、変調の
計算をデータセレクタとビット反転器で構成することが
出来る。したがって従来のアナログ信号による変調器に
おける直交性のズレを軽減させる効果がある。また、デ
ジタル信号で処理できるので、ＩＣ化による小型化がは
かれる。
変調器をデジタル信号で処理し、特に、キャリアを４倍
サンプリングのＰＣＭ信号で表すことによって、変調の
計算をデータセレクタとビット反転器で構成することが
出来る。したがって従来のアナログ信号による変調器に
おける直交性のズレを軽減させる効果がある。また、デ
ジタル信号で処理できるので、ＩＣ化による小型化がは
かれる。
【図１】本発明の一実施例のブロック図である。
【図２】従来の４相位相変調器のブロック図である。
【図３】本実施例の動作説明図である。
【図４】本実施例の入出力信号の説明図である。
【図５】本実施例のローパスフィルタの特性説明図であ
る。
る。
１，２ デジタルフィルタ（ロールオフフィルタ） ３ 第１のデータセレクタ ４ ビット反転器 ５ 分周器 ６ 第２のデータセレクタ ７ Ｄ／Ａ変換器 ８ ローパスフィルタ ９，１０ ロールオフフィルタ １１，１２ アナログ乗算器 １３ ９０度位相器 １４ 加算器
Claims (2)
- 【請求項１】 入力されるＰチャネル，Ｑチャネルそれ
ぞれの２進符号にロールオフフィルタをかけるデジタル
フィルタ１，２と、このデジタルフィルタの出力からサ
ンプルクロックによってひとつのデータを選ぶ第１のデ
ータセレクタ３と、この出力そのままの値かまたはビッ
ト反転器４によって極性が反転された値を分周器５によ
って２分周されたサンプルクロックによって他の１つの
データを選ぶ第２のデータセレクタ６と、この出力をア
ナログ信号に変換するＤ／Ａ変換器７と、高調波成分を
除去するローパスフィルタ８とを有することを特徴とす
る４相位相変調器。 - 【請求項２】 互いに９０度位相がずれたキャリア信号
の周波数をサンプリングクロック周波数の１／４とした
ことを特徴とする請求項１記載の４相位相変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13742192A JPH0669969A (ja) | 1992-05-29 | 1992-05-29 | ４相位相変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13742192A JPH0669969A (ja) | 1992-05-29 | 1992-05-29 | ４相位相変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669969A true JPH0669969A (ja) | 1994-03-11 |
Family
ID=15198242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13742192A Withdrawn JPH0669969A (ja) | 1992-05-29 | 1992-05-29 | ４相位相変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669969A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0693844A2 (en) | 1994-07-20 | 1996-01-24 | Nippon Telegraph And Telephone Corporation | Digital quadrature modulator |
| US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
| KR20010031763A (ko) * | 1997-11-03 | 2001-04-16 | 헤롤드 월커 | 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 |
-
1992
- 1992-05-29 JP JP13742192A patent/JPH0669969A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0693844A2 (en) | 1994-07-20 | 1996-01-24 | Nippon Telegraph And Telephone Corporation | Digital quadrature modulator |
| US5534828A (en) * | 1994-07-20 | 1996-07-09 | Nippon Telegraph And Telephone Corporation | Digitized quadrature modulator |
| US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
| US5987071A (en) * | 1996-07-02 | 1999-11-16 | Fujitsu Limited | Digital modulator and digital demodulator |
| US6507625B2 (en) | 1996-07-02 | 2003-01-14 | Fujitsu Limited | Digital modulator and digital demodulator |
| KR20010031763A (ko) * | 1997-11-03 | 2001-04-16 | 헤롤드 월커 | 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| EP0461721B1 (en) | Transmitter comprising an electronic arrangement for generating a modulated carrier signal | |
| JPH1023096A (ja) | ディジタル変調器および復調器 | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| CA1281080C (en) | Digital zero-if selectivity section | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JPH06315039A (ja) | π／４シフトＤＱＰＳＫ変調器 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| US6624691B1 (en) | Demodulator for processing digital signal | |
| JPH0669969A (ja) | ４相位相変調器 | |
| US5198779A (en) | Digital oscillator | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| US6184756B1 (en) | Modulator | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JP3441255B2 (ja) | 信号発生装置およびこれを用いた送信装置 | |
| JPH05344168A (ja) | ４相位相変調器 | |
| JP3259100B2 (ja) | 変調器 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JP2936572B2 (ja) | ディジタルｐｓｋ復調回路 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JPH0851461A (ja) | 伝送速度可変型直交変調装置 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JPH0335640A (ja) | 直交変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |