JP3147000B2

JP3147000B2 - 疑似ｇｍｓｋ変調装置

Info

Publication number: JP3147000B2
Application number: JP24900296A
Authority: JP
Inventors: 仁志松井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 2001-03-19
Anticipated expiration: 2016-08-30
Also published as: JPH1075267A; US5942955A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動通信等のディ
ジタル伝送における変調方式に関し、特に低消費電力化
が重要課題とされる携帯端末等に用いて好適とされる、
電力効率の高いＧＭＳＫ方式に関する。

【０００２】

【従来の技術】図１０は、従来のＧＭＳＫ（Ｇausisian
Ｆilter Ｍanipulated ＭinimumＳhift Ｋeying）
変調装置の構成を示すブロック図である。図１０を参照
して、入力データ２０１は１ビット進むごとに、±π／
２の範囲で、その位相象限が切り替わる。入力データ２
０１は、シフトレジスタ２０４に蓄積して出力される。
そしてシフトレジスタ２０４の出力である位相象限が、
アップダウンカウンタ２０３により選択される。

【０００３】アップダウンカウンタ２０３の出力と、標
本化クロック２０２のカウンタ２０５による分周出力
と、のそれぞれにより、ＲＯＭ（読み出し専用メモリ）
２０６，２０６′のアドレスが指定され、時間的に連結
された同相信号及び直交信号が出力される。ＲＯＭ２０
６，２０６′の出力をそれぞれＤＡ変換器２０７、２０
７′によりアナログ信号に変換し、直交変調器２０８に
よりＧＭＳＫ変調された信号２０９が出力される。な
お、図１０に示したＧＭＳＫ変調装置の詳細について
は、特開平４−２３５４２号公報の記載が参照される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
た従来技術は、カウンタ、ＲＯＭ、ＤＡ変換器をレート
（データレート）の数倍以上で動作させる必要があり、
高速動作を行うことにより、消費電力が増大する、とい
う問題点を有している。

【０００５】その理由は、一般に、ＧＭＳＫ信号は、線
形変調に比べ、占有帯域幅が大きくなるため、ディジタ
ル処理による折り返し歪みを発生させないようにするに
は、データレートの数倍以上でサンプリングを行うこと
が必要とされている、ことによる。

【０００６】したがって、本発明は、上記事情に鑑みて
なされたものであって、その目的は、電力効率の高いＧ
ＭＳＫ変調信号を発生させる方式で、安定度の高いディ
ジタル回路で構成すると共にの消費電力を低減する変調
装置を提供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明の疑似ＧＭＳＫ変調装置は、データレートの
Ｎ倍（但し、Ｎは２以上の整数）のレートのクロック信
号を入力し前記データレートのクロック信号を出力する
分周器と、前記データレートのＮ倍のレートのクロック
信号でカウントしＮビットのカウント値を出力するＮ進
カウンタと、２値データ信号を入力し４の剰余で積算を
行い４値の積算信号を出力する積算器と、前記積算器の
出力信号を入力し、前記分周器の出力信号のクロックタ
イミングでシフトさせるシフトレジスタと、前記シフト
レジスタの各段の出力信号と前記Ｎ進カウンタのＮビッ
トの出力信号をアドレスとし、変調信号の同相成分およ
び直交成分を出力するＲＯＭ（読み出し専用メモリ）
と、前記ＲＯＭの同相成分および直交成分のそれぞれを
アナログ信号に変換するＤＡ変換器と、前記ＤＡ変換器
から出力される同相成分および直交成分それぞれの高調
波成分を除去する低域濾波器と、高周波正弦波を発生す
る発振器と、前記低域濾波器の同相成分出力および直交
成分出力を前記発振器の出力信号で直交変調を行う直交
変調器と、前記直交変調器の出力信号の振幅変動を除去
するためのリミッタと、を備えてなることを特徴とす
る。

【０００８】また、本発明に係る疑似ＧＭＳＫ変調装置
は、好ましくは、前記積算器がその遅延素子を、前記シ
フトレジスタを構成する遅延素子と共用する構成とした
ことを特徴とする。カウンタの最上位ビットを前記分周
器の出力として用い、前記分周器と前記Ｎ進カウンタと
を一体で構成したことを特徴とする。

【０００９】本発明の原理を以下に説明する。ディジタ
ル的にＧＭＳＫ変調信号を発生させるにはサンプリング
レートをデータレートの４倍以上にしないと、折り返し
歪みが発生するが、サンプリングレートを高くすると消
費電力が増大する。そこで、本発明においては、サンプ
リングレートを下げると共に、ＧＭＳＫにとって重要な
定振幅性が、サンプリングレートを下げたことによって
発生する折り返し歪みにより、満足されないことを回避
するために、リミッタを備えたものであり、変調装置の
消費電力はほぼサンプリングレートに比例することか
ら、本発明においては、消費電力を従来方式よりも、例
えば半分以下と大幅に削減するものである。

【００１０】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明は、その好ましい実施の形
態において、データレートのＮ倍のレートのクロック信
号（図１の１０１）を入力とし、データレートのクロッ
クを出力する分周器（図１の１０３）と、データレート
のＮ倍のレートのクロック信号でカウントするＮ進カウ
ンタ（図１の１０４）と、２値データ信号（図１の１０
２）を入力とし４の剰余で積算を行い４値の積算信号を
出力する積算器（図１の１０５）と、この積算器の出力
信号を入力し、分周器（図１の１０３）の出力信号のク
ロックタイミングでシフトさせるシフトレジスタ（図１
の１０６）と、このシフトレジスタの各段の出力信号と
Ｎ進カウンタの出力信号をアドレスとして変調信号の同
相成分および直交成分を出力するＲＯＭ（図１の１０
７）と、ＲＯＭの同相成分および直交成分のそれぞれを
アナログ信号に変換するＤＡ変換器（図１の１０８）
と、このＤＡ変換器から出力される同相成分および直交
成分それぞれの高調波成分を除去するローパスフィルタ
（図１の１０９）と、高周波正弦波を発生する発振器
（図１の１１０）と、ローパスフィルタ（図１の１０
９）の同相成分出力および直交成分出力を、発振器の出
力信号で直交変調を行う直交変調器（図１の１１１）
と、前記直交変調器の出力信号の振幅変動を除去するた
めのリミッタ（図１の１１２）と、を備えて構成され
る。

【００１１】本発明の実施の形態に係る変調装置は、疑
似的にＧＭＳＫ変調信号を発生させる装置として構成さ
れている。

【００１２】ディジタル的にＧＭＳＫ信号を発生させる
には、サンプリングレートをデータレートの数倍以上に
しないと、折り返し歪みが発生する。しかしながら、サ
ンプリングレートを高くすると消費電力が大きくなる。

【００１３】そこで、本発明の実施の形態においては、
サンプリングレートはデータレートの２倍程度として、
それによって発生した歪みのうちの振幅歪みは直交変調
後にリミッタ（図１の１１２）で取り除く。これによ
り、ほぼＧＭＳＫと同じ変調信号が得られる。

【００１４】このように、本発明の実施の形態において
は、ＧＭＳＫ発生のためのサンプリングレートを下げ、
かつ、サンプリングレートを下げたことによって発生す
る振幅歪みをリミッタで取り除いている。このため、よ
り低消費電力の変調装置の構成が可能になる。

【００１５】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に詳細に説明する。

【００１６】図１は、本発明の第１の実施例の構成を示
す図である。図１を参照して、本実施例においては、サ
ンプリングレートをデータレートの２倍とするため、ク
ロック信号１０１のデータレートはレートの２倍とす
る。これにより、分周器１０３の分周数は「２」、Ｎ進
カウンタ１０４は２進カウンタとして構成され、出力は
「０」と「１」の繰り返しとなる。

【００１７】２値データ信号１０２として、「＋１」と
「−１」の値を用いる。

【００１８】２値データ信号１０２は、積算器１０５に
て積算される。これは、ＧＭＳＫのような周波数変調信
号では、変調信号の位相成分が、データ信号１０２を積
分した値に比例するためである。

【００１９】積算された積算器１０５の信号は、シフト
レジスタ１０６に入力される。このシフトレジスタ１０
６は、ＧＭＳＫに必要なガウスフィルタ処理を行うため
に用いられる。

【００２０】ガウスフィルタとしては、図５に示すよう
なトランスバーサル型フィルタで構成できるが、本実施
例では、図５のレジスタ（３段の遅延素子(Ｄ型フリッ
プフロップ)）６０２を、シフトレジスタ１０６で、乗
算器６０３と加算器６０４を、ＲＯＭ１０７で置き換え
ることにより、ガウスフィルタを実現している。

【００２１】シフトレジスタ１０６の出力信号とＮ進カ
ウンタ１０４の出力信号とは、ＲＯＭ（読み出し専用メ
モリ）１０７へアドレス信号として入力される。

【００２２】ＲＯＭ１０７では、アドレス信号を入力信
号としてＧＭＳＫの同相成分および直交成分が２次元の
データ出力として出力される。

【００２３】ＲＯＭ１０７の２次元出力信号は、ＤＡ変
換器１０８で各次元独立にディジタル信号からアナログ
信号へ変換される。

【００２４】そしてＤＡ変換器１０８の出力信号には高
調波成分が含まれているので、ローパルフィルタ（ＬＰ
Ｆ）１０９を用いて高調波成分を取り除く。

【００２５】ローパスフィルタ（ＬＰＦ）１０９の出力
信号は、直交変調器１１１に入力されて直交変調され、
無線周波数へ変換される。無線周波数へ変換するための
搬送波は発振器１１０から供給される。

【００２６】直交変換された信号は、本来、図７（ｂ）
に示すように、振幅成分が一定値を保たなければならな
いが、サンプリングレートがデータレートの２倍程度で
は、周波数帯域幅に比べ、サンプリング周波数が高くな
いので歪みが発生し、図７（ａ）に示すように、振幅成
分に変動が伴う。

【００２７】そこで、本実施例においては、振幅成分を
一定値に取り除くためにリミッタ１１２にて振幅を一定
値としている。

【００２８】本実施例の動作及び構成の詳細について以
下に説明する。

【００２９】ＧＭＳＫ変調を実現するための基本的な構
成は、図８（ａ）に示すようなものとなる。データ信号
９０１は、ガウスフィルタ９０２にて帯域制限され、帯
域制限された後に、電圧制御発振器（ＶＣＯ）９０３で
周波数変調され、ＧＭＳＫ信号として出力される。

【００３０】図８（ａ）に示した方式は、その構成は簡
単であるが、精度の高いＶＣＯの実現が困難であるた
め、携帯端末のような小型かつ高い周波数を用いた装置
には実現が困難とされている。

【００３１】図８（ｂ）は、図８（ａ）に示したＶＣＯ
９０３を、積分器９０７と位相変調器９０８とで構成し
たものを示している。

【００３２】図８（ｃ）は、さらに、ガウスフィルタ９
０６および積分器９０７が線形演算となることを用い
て、順序を入れ替えた構成を示している。

【００３３】図８（ｃ）における積分器９１１が、図１
の積算器１０５に対応し、図８（ｃ）におけるガウスフ
ィルタ９１２および位相変調器９１３の合成した演算
を、本実施例では、図１のシフトレジスタ１０６および
ＲＯＭ１０７で実現している。

【００３４】引き続いて図１に示した本実施例の基本的
な構成について以下に説明する。

【００３５】図２に、データ信号１０２を積算する積算
器１０５の構成を示す。入力信号３０１は、１データ前
の積算結果（遅延素子３０４の出力）と加算器３０３に
て加算され、新たな積算結果３０５として出力される。

【００３６】ここで、加算器３０３は「４」の剰余をと
る（Ｍｏｄｕｌｏ４）。すなわち、図６に示すよう
に、入力として「＋１」または「−１」の２値をとり、
出力信号は「０」、「１」、「２」、「３」のいずれか
を取る。

【００３７】本来は、図６（ｃ）の期待値のように、
「４」、「５」、…とすべての整数が出力される方が、
後段のＲＯＭ１０７のテーブル値の生成が簡単になる
が、積算器１０５の出力信号のビット数が大きくなり、
時にはオーバーフローするために、ハードウェアの増大
へとつながること、及び、位相は０〜２πの範囲でのみ
変化するので、積算値の「０」と「４」に対応するそれ
ぞれの位相は、ともに同じ「０」に、また「１」や
「５」は「π／２」に、さらに「２」や「６」は「π」
に、そして「３」や「７」は「−π／２」となるので、
加算器３０３が「４」の剰余をとる構成としても、問題
なく動作する。そして、図２の加算器（積算器）は、
「４」の剰余を用いた方がハードウェア規模の削減の上
で有利となる。

【００３８】積算器１０５から出力される２ビットの信
号は、シフトレジスタ１０６へ入力される。

【００３９】シフトレジスタ１０６はガウスフィルタで
実現する上で必要な遅延素子群の役目を果たしている。
前述したように、ガウスフィルタの構成の一例は、図５
に示すようなトランスバーサル型のフィルタとなる。図
５における、遅延素子６０２がシフトレジスタ１０６に
対応する。

【００４０】また、図５における乗算器６０３や加算器
６０４の演算は、図１におけるＲＯＭ１０７でテーブル
を引く（アドレス信号を入力してＲＯＭのデータを読み
出す）ことに対応する。

【００４１】前述したように、ＲＯＭ１０７の入力は、
シフトレジスタ１０６とＮ進カウンタ１０４の出力とさ
れる。この場合、Ｎ進カウンタ１０４の出力信号はデー
タレートの２倍で変化するので、ＲＯＭ１０７の入力信
号（アドレス入力）もデータレートの２倍で変化する。
すなわち、ダブルサンプリング動作となる。

【００４２】ＲＯＭ１０７では、前述のガウスフィルタ
処理と位相変調処理されたもののと等価（同等）の信号
が出力される。

【００４３】ＲＯＭ１０７のアドレス信号とデータ信号
の関係は次のようになる。

【００４４】アドレス信号を（ｘ_n，ｘ_n-1，ｘ_n-2，ｘ
_n-3）、データ信号を（ｘ_n，ｙ_n）とすると、次式
（１）〜（３）となる。

【００４５】 θ_n＝ｈ₀ｘ_n＋ｈ₁ｘ_n-1＋ｈ₂ｘ_n-2＋ｈ₃ｘ_n-3 …(1) ｘ_n＝ｃｏｓ（θ_n） …(2) ｙ_n＝ｓｉｎ（θ_n） …(3)

【００４６】データ信号は２次元信号となる。ここで、
ｈ₀，ｈ₁，ｈ₂，ｈ₃はガウスフィルタのインパルス応答
値である。

【００４７】このように、アドレス信号（ｘ_n，ｘ_n-1，
ｘ_n-2，ｘ_n-3）を与えると、データ信号（ｘ_n，ｙ_n）
が、１対１対応で決定するので、複雑な演算を行わなく
ても、ＲＯＭ１０７にてテーブルルックアップにより引
き出すことができる。

【００４８】ＲＯＭ１０７の出力信号は、ＤＡ変換器１
０８で２次元のアナログ信号へ変換される。

【００４９】アナログ変換された信号には、折り返し成
分（ａｌｉａｓｉｎｇ；エイリアス成分）が含まれてい
るのでＬＰＦ１０９でこの成分を除去する。

【００５０】ＬＰＦ１０９の出力信号は、高周波信号へ
変換するために、発振器１１０で搬送波を発生させ、直
交変調器１１１を用いて周波数変換を行う。

【００５１】前述したように、ＧＭＳＫ信号は、本来一
定振幅の信号となるが、直交変調器１１１の出力信号は
図７（ａ）に示すように振幅成分に変動が生じている。
これは、サンプリングレートがデータレートの２倍であ
るために発生する。

【００５２】ＧＭＳＫは、線形変調方式に比べ、周波数
帯域幅が広くなるために、サンプリングレートがレート
の２倍程度では、折り返し歪み成分をＬＰＦ１０９で十
分に取れないためである。

【００５３】そこで、この振幅変動を取り除くためにリ
ミッタ１１２にて振幅を一定値にする。すなわち、リミ
ッタ１１２を通すことにより、振幅成分は、図７（ａ）
から図７（ｂ）に示すように変化する。

【００５４】リミッタ１１２は、その入出力の関係が非
線形であるため、非線形歪みが発生するが、サンプリン
グレートをデータレートの２倍程度にしておけば、この
非線形歪みは、無視できるぐらいの量とされる。

【００５５】本発明の一実施例の構成の具体例について
以下に説明する。積算器１０５は、図２に示す演算回路
で構成され、加算器３０３および遅延素子３０４のビッ
ト数は４値表現となるためそれぞれ２ビットとされる。

【００５６】シフトレジスタ１０６は、ビット数２の遅
延素子が３段縦続形態に接続された構成とされる。

【００５７】ＲＯＭ１０７は、シフトレジスタ１０６か
ら、２ビット×４本が、Ｎ進カウンタ１０４から、２本
の合計１０本がアドレス信号として供給される。

【００５８】出力は２次元信号のそれぞれが８ビット出
力として、１６ビット出力となる。すなわち、１Ｋ×１
６ビット構成のＲＯＭにて、図１に示したＲＯＭ１０７
を構成することができる。

【００５９】ＬＰＦ１０９は、遅延歪みの少ないベッセ
ルフィルタを用いて構成されている。

【００６０】データ信号１０２は「＋１」か「−１」の
２値をとるものとし、図２の加算器３０３では、「４」
の剰余をとるので「−１」は「３」として加算器３０３
へ入力される。

【００６１】例えば４の剰余の計算例として次式（４）
のようになる。

【００６２】２−１＝２＋３＝１（ｍｏｄ４） …(4)

【００６３】この様子を図６に示す。通常の加算では図
６（ｃ）の期待値のようになるが、本実施例では、加算
器３０３にて、４の剰余を取るので、図６（ｂ）の出力
のようになる。

【００６４】これをハードウェアで実現すると、加算器
３０３は入力がそれぞれ２ビット、出力が２ビットとな
り、入力端子３０１からは「＋１」のときは、２進数で
“０１”が、また「−１」のときは２進数で“１１”が
入力される。

【００６５】前述したように、ＲＯＭ１０７では、ガウ
スフィルタの演算と位相変調の演算に相当する処理が行
われる。ガウスフィルタの演算の例として、図５に示し
たトランスバーサル型フィルタで説明する。

【００６６】図５における、入力端子６０１及び各段の
遅延素子６０２からそれぞれ出力される信号が、シフト
レジスタ１０６から出力される信号と等価となる。これ
らの値と、乗算器６０３で掛ける係数を、それぞれ（ｘ
_n，ｘ_n-1，ｘ_n-2，ｘ_n-3）、（ｈ₀，ｈ₁，ｈ₂，ｈ₃）と
すると、トランスバーサル型ディジタルフィルタの出力
信号６０５は、次式（５）で与えられる。

【００６７】 θ_n＝ｈ₀ｘ_n＋ｈ₁ｘ_n-1＋ｈ₂ｘ_n-2＋ｈ₃ｘ_n-3 …(5)

【００６８】もう一方の位相変調は、次式（６）、
（７）で与えられる。

【００６９】ｘ_n＝ｃｏｓ（θ_n） …(6) ｙ_n＝ｓｉｎ（θ_n） …(7)

【００７０】これらの演算を予め行ておき、ＲＯＭ１０
７にテーブルとして値を入れておくことにより、アドレ
ス信号（ｘ_n，ｘ_n-1，ｘ_n-2，ｘ_n-3）をＲＯＭ１０７に
入力することにより、データ信号（ｘ_n，ｙ_n）を取り出
すことができる。

【００７１】アドレス信号（ｘ_n，ｘ_n-1，ｘ_n-2，
ｘ_n-3）は、本来、図６（ｃ）の期待値に示すように数
値が連続的に変化している必要があるが、積算器１０５
にて、「４」の剰余をとっているため、「３」→「０」
や、「０」→「３」のように、不連続に変化することに
なる。

【００７２】このため、ＲＯＭ１０７に格納するデータ
の作成に際し、不連続な変化に対しては、図６（ｃ）の
期待値のような数値に、一度変換してデータを作成する
必要がある。図６（ｃ）の期待値から出力への値の変換
は、１対１対応であることから、４の剰余を取ることに
より不具合が発生することはない。

【００７３】なお、本実施例では、クロックレートがデ
ータレートの２倍であるため、上記のデータ信号とは別
に、データレートとは半データレートずれたタイミング
の次式（７）のような信号も必要となる。

【００７４】

【００７５】もう一方の位相変調は次式（９）、（１
０）で与えられる。

【００７６】ｘ_n+1/2＝ｃｏｓ（θ_n+1/2） …(9) ｙ_n+1/2＝ｓｉｎ（θ_n+1/2） …(10)

【００７７】図９に、ガウスフィルタにおけるインパル
ス応答（ｈ₀，ｈ₁，ｈ₂，ｈ₃）と（ｈ₀′，ｈ₁′，
ｈ₂′，ｈ₃′）の関係を示す。

【００７８】図１において、シフトレジスタ１０６から
ＲＯＭ１０７に供給されるアドレス信号は同じである
が、ＲＯＭ１０７からの出力信号が異なる。これは、図
１に示すように、ＲＯＭ１０７のアドレスとして、Ｎ進
カウンタ１０４の出力信号を与えることにより実現され
ている。すなわち、Ｎ進カウンタ１０４の出力が「０」
の時には、ＲＯＭ１０７から出力信号（ｘ_n，ｙ_n）を出
力し、Ｎ進カウンタ１０４の出力が「１」の時は、ＲＯ
Ｍ１０７から出力信号（ｘ_n+1/2，ｙ_n+1/2）を出力す
る。

【００７９】これにより、ＲＯＭ１０７からはデータレ
ートの２倍のレートにてデータが出力される。

【００８０】また、ＬＰＦ１０９の特性はベッセルフィ
ルタで実現している。これは、ＲＯＭ１０７から出力さ
れる信号はガウスフィルタ特性に近い周波数特性を持っ
ているので、この特性の形をあまり変えないベッセルフ
ィルタで構成したものである。これにより、リミッタ１
１２で振幅制限してもこれによる非線形歪みの影響を少
なくできる。

【００８１】次に、本発明の第２の実施例について説明
する。

【００８２】本実施例においては、図１に示した前記実
施例における積算器１０５とシフトレジスタ１０６を、
図３に示すように、一体化して構成したものである。こ
れにより、遅延素子（図中Ｄで示す）の数を１つ減らす
ことができる。

【００８３】また、図４に示すようにカウンタ５０２の
ＭＳＢ（最上位ビット）を分周器の出力信号として用い
ることにより、図１の分周器１０３とＮ進カウンタ１０
４を一体化することも可能とされ、これによりハードウ
ェア規模の縮減および消費電力の低減を図ることができ
る。

【００８４】以上本発明を上記実施例に即して説明した
が、本発明は上記実施例の構成にのみ限定されるもので
なく、本発明の原理に準ずる各種形態及び変形を含むこ
とは勿論である。

【００８５】

【発明の効果】以上説明したように、本発明によれば、
ＧＭＳＫ変調におけるサンプリングレートをデータレー
トの２倍程度で実現できるようになり、これにより、消
費電力を削減する、という効果を奏する。その理由は以
下の通りである。

【００８６】すなわちＧＭＳＫ変調波は、他の線形変調
に比べ、周波数帯域幅が拡がるため、サンプリングレー
トをデータレートよりも、かなり高くする必要がある
が、サンプリングレートを高くすると、回路素子の消費
電力が大きくなる。特にＤＡ変換器の消費電力が大きく
なり、携帯端末のように消費電力の低減が重要な要素と
なる分野では、問題となる。本発明においては、サンプ
リングレートを落とし、これによって発生する歪みをリ
ミッタで取り除く構成としたことにより、ＧＭＳＫとほ
ぼ同じ特性を持つ変調信号を生成することができるよう
にしたものであり、消費電力の削減を達成している。こ
のため、本発明は、携帯端末のような消費電力低減が重
要な要素となる装置に適用した場合に、有効とされ、そ
の実用的価値は極めて高い。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例における積算器の構成を示す
図である。

【図３】本発明の別の実施例において、積算器とシフト
レジスタを組み合わせた構成を示す図である。

【図４】本発明の別の実施例において、分周器とＮ進カ
ウンタを組み合わせた構成を示す図である。

【図５】ガウスフィルタのハードウェア構成を示す図で
ある。

【図６】積算器の入力と出力の関係を説明するための図
である。

【図７】リミッタの入力信号と出力信号を２次元的に模
式的に示す図である。

【図８】ＧＭＳＫ変調方式の一般的な構成例を説明する
ための図である。

【図９】ガウスフィルタのインパルス応答を示す図であ
る。

【図１０】従来技術の構成の一例を示す図である。

【符号の説明】

１０１クロック信号１０２データ信号１０３分周器１０４Ｎ進カウンタ１０５積算器１０６シフトレジスタ１０７ＲＯＭ１０８ＤＡ変換器１０９ＬＰＦ１１０発振器１１１直交変調器１１２リミッタ１１３出力信号２０１入力データ２０２クロック２０３アップダウンカウンタ２０４シフトレジスタ２０５カウンタ２０６ＲＯＭ２０７ＤＡ変換器２０８直交変換器２０９変調出力３０１データ入力３０２クロック入力３０３加算器３０４遅延素子３０５積算結果４０１データ入力４０２クロック入力４０３加算器４０４遅延素子４０５シフトレジスタ出力５０１クロック入力５０２カウンタ５０３分周出力５０５カウンタＭＳＢ出力５０６カウンタＬＳＢ出力６０１信号入力６０２遅延素子６０３乗算器６０４加算器６０５信号出力９０１データ入力９０２ガウスフィルタ９０３ＶＣＯ９０４変調出力９０５データ入力９０６ガウスフィルタ９０７積分器９０８位相変調器９０９変調出力９１０データ入力９１１積分器９１２ガウスフィルタ９１３位相変調器９１４変調出力

Claims

(57)【特許請求の範囲】

【請求項１】データレートのＮ倍（但し、Ｎは２以上の
整数）のレートのクロック信号を入力し前記データレー
トのクロック信号を出力する分周器と、前記データレートのＮ倍のレートのクロック信号でカウ
ントしＮビットのカウント値を出力するＮ進カウンタ
と、２値データ信号を入力し４の剰余で積算を行い４値の積
算信号を出力する積算器と、前記積算器の出力信号を入力し、前記分周器の出力信号
のクロックタイミングでシフトさせるシフトレジスタ
と、前記シフトレジスタの各段の出力信号と前記Ｎ進カウン
タのＮビットの出力信号をアドレスとし、変調信号の同
相成分および直交成分を出力するＲＯＭ（読み出し専用
メモリ）と、前記ＲＯＭの同相成分および直交成分のそれぞれをアナ
ログ信号に変換するＤＡ変換器と、前記ＤＡ変換器から出力される同相成分および直交成分
それぞれの高調波成分を除去する低域濾波器と、高周波正弦波を発生する発振器と、前記低域濾波器の同
相成分出力および直交成分出力を前記発振器の出力信号
で直交変調を行う直交変調器と、前記直交変調器の出力信号の振幅変動を除去するための
リミッタと、を備えてなることを特徴とする疑似ＧＭＳＫ変調装置。
【請求項２】前記積算器がその遅延素子を、前記シフト
レジスタを構成する遅延素子と共用する構成としたこと
を特徴とする請求項１記載の疑似ＧＭＳＫ変調装置。
【請求項３】カウンタの最上位ビットを前記分周器の出
力として用い、前記分周器と前記Ｎ進カウンタとを一体
で構成したことを特徴とする請求項１記載の疑似ＧＭＳ
Ｋ変調装置。