JPH06104943A - 四相位相変調装置 - Google Patents
四相位相変調装置Info
- Publication number
- JPH06104943A JPH06104943A JP25155192A JP25155192A JPH06104943A JP H06104943 A JPH06104943 A JP H06104943A JP 25155192 A JP25155192 A JP 25155192A JP 25155192 A JP25155192 A JP 25155192A JP H06104943 A JPH06104943 A JP H06104943A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data selector
- phase
- roll
- filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 四相位相変調装置において、位相変調をデジ
タル信号で処理し、直交性のずれを軽減させＩＣ化によ
り装置の小型化をはかる。 【構成】 ２進符号入力を４つのフィルタで４種類の信
号に分類抽出し、サンプリングクロックに同期したデー
タセレクタで順次それらを出力する。
タル信号で処理し、直交性のずれを軽減させＩＣ化によ
り装置の小型化をはかる。 【構成】 ２進符号入力を４つのフィルタで４種類の信
号に分類抽出し、サンプリングクロックに同期したデー
タセレクタで順次それらを出力する。
Description
【０００１】
【産業上の利用分野】本発明は通信装置に利用する。特
に、位相偏移変調器のデジタル化および小型化技術に関
する。
に、位相偏移変調器のデジタル化および小型化技術に関
する。
【０００２】
【従来の技術】従来例を図７を参照して説明する。図７
は従来例のブロック構成図である。第一のデジタルフィ
ルタ１および３により二つの２進符号信号（Ｐｃｈ、Ｑ
ｃｈ）にそれぞれロールオフフィルタをかける。この２
進符号信号と、互いにπ／２位相のずれた搬送波をアナ
ログ乗算器２０および２１によって掛け合わせ、この二
つの信号を合成器１３により合成することで変調操作を
行っている。
は従来例のブロック構成図である。第一のデジタルフィ
ルタ１および３により二つの２進符号信号（Ｐｃｈ、Ｑ
ｃｈ）にそれぞれロールオフフィルタをかける。この２
進符号信号と、互いにπ／２位相のずれた搬送波をアナ
ログ乗算器２０および２１によって掛け合わせ、この二
つの信号を合成器１３により合成することで変調操作を
行っている。
【０００３】
【発明が解決しようとする課題】このような方式では、
変調操作をアナログ信号で行うので電源電圧や温度の変
動あるいは個々のデバイスの電気的特性の相違によるア
ナログ乗算器の不平衡性から、二つのアナログ変調器の
出力の振幅誤差および位相誤差による直交性のずれが生
じ易く、このための調整が必要であるという問題があっ
た。
変調操作をアナログ信号で行うので電源電圧や温度の変
動あるいは個々のデバイスの電気的特性の相違によるア
ナログ乗算器の不平衡性から、二つのアナログ変調器の
出力の振幅誤差および位相誤差による直交性のずれが生
じ易く、このための調整が必要であるという問題があっ
た。
【０００４】本発明は、このような背景に行われたもの
であり、位相変調をデジタル信号で処理し、直交性のず
れを軽減させＩＣ化により装置の小型化がはかれる四相
位相変調装置を提供することを目的とする。
であり、位相変調をデジタル信号で処理し、直交性のず
れを軽減させＩＣ化により装置の小型化がはかれる四相
位相変調装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、二つの２進符
号信号を変調信号として、搬送波周波数を変調すること
により四相位相変調された出力信号を得る四相位相変調
器である。
号信号を変調信号として、搬送波周波数を変調すること
により四相位相変調された出力信号を得る四相位相変調
器である。
【０００６】ここで、本発明の特徴とするところは、こ
の二つの２進符号信号にロールオフフィルタをかける第
一のデジタルフィルタおよびロールオフフィルタをかけ
−１倍する第二のデジタルフィルタと、この各フィルタ
の出力から前記搬送波周波数に同期したサンプルクロッ
クによって一つを選ぶデータセレクタと、このデータセ
レクタの出力をアナログ信号に変換するＤＡ変換器と、
このアナログ出力信号の高調波成分を抑圧する低域濾波
器を備えたところにある。
の二つの２進符号信号にロールオフフィルタをかける第
一のデジタルフィルタおよびロールオフフィルタをかけ
−１倍する第二のデジタルフィルタと、この各フィルタ
の出力から前記搬送波周波数に同期したサンプルクロッ
クによって一つを選ぶデータセレクタと、このデータセ
レクタの出力をアナログ信号に変換するＤＡ変換器と、
このアナログ出力信号の高調波成分を抑圧する低域濾波
器を備えたところにある。
【０００７】
【作用】搬送波をその周波数の４倍のサンプリング速度
でサンプリングするＰＣＭ符号により表し２進符号信号
を乗算すれば四相位相変調波のＰＣＭ信号が得られる。
このＰＣＭ信号は、２進符号信号から生成される４種類
の信号のいずれかで表現できる。
でサンプリングするＰＣＭ符号により表し２進符号信号
を乗算すれば四相位相変調波のＰＣＭ信号が得られる。
このＰＣＭ信号は、２進符号信号から生成される４種類
の信号のいずれかで表現できる。
【０００８】したがって、あらかじめ４種類の信号を２
進符号信号から生成しておいて、サンプリングクロック
に同期したデータセレクタで選択して順次送出すれば、
四相位相変調波のＰＣＭ信号が得られる。これによる変
調操作はデジタルなので直交特性のずれもなく、また装
置の小型化も図れる。
進符号信号から生成しておいて、サンプリングクロック
に同期したデータセレクタで選択して順次送出すれば、
四相位相変調波のＰＣＭ信号が得られる。これによる変
調操作はデジタルなので直交特性のずれもなく、また装
置の小型化も図れる。
【０００９】
【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置のブロック構成図である。
る。図１は本発明実施例装置のブロック構成図である。
【００１０】本発明は、二つの２進符号信号を変調信号
として、搬送波周波数を変調することにより四相位相変
調された出力信号を得る四相位相変調器である。
として、搬送波周波数を変調することにより四相位相変
調された出力信号を得る四相位相変調器である。
【００１１】ここで、本発明の特徴とするところは、こ
の二つの２進符号信号にロールオフフィルタをかける第
一のデジタルフィルタ１、３およびロールオフフィルタ
をかけ−１倍する第二のデジタルフィルタ２、４と、こ
の各フィルタの出力から前記搬送波周波数に同期したサ
ンプルクロックによって一つを選ぶデータセレクタ５
と、このデータセレクタ５の出力をアナログ信号に変換
するＤＡ変換器６と、このアナログ出力信号の高調波成
分を抑圧する低域濾波器７を備えたところにある。
の二つの２進符号信号にロールオフフィルタをかける第
一のデジタルフィルタ１、３およびロールオフフィルタ
をかけ−１倍する第二のデジタルフィルタ２、４と、こ
の各フィルタの出力から前記搬送波周波数に同期したサ
ンプルクロックによって一つを選ぶデータセレクタ５
と、このデータセレクタ５の出力をアナログ信号に変換
するＤＡ変換器６と、このアナログ出力信号の高調波成
分を抑圧する低域濾波器７を備えたところにある。
【００１２】次に、本発明実施例の動作を図１ないし図
６を参照して説明する。図２は動作を説明する概念図で
ある。図３は搬送波を４倍サンプリングＰＣＭ信号で表
した図である。図４はＰＣＭ変調部の動作を示す図であ
る。図５はデータセレクタを示す図である。図６は四相
位相変調出力に含まれる高調波を示す図である。
６を参照して説明する。図２は動作を説明する概念図で
ある。図３は搬送波を４倍サンプリングＰＣＭ信号で表
した図である。図４はＰＣＭ変調部の動作を示す図であ
る。図５はデータセレクタを示す図である。図６は四相
位相変調出力に含まれる高調波を示す図である。
【００１３】図２に動作を説明するための概念図をしめ
した。これは従来例装置における搬送波入力に換えて４
倍サンプリングＰＣＭ信号を入力した場合を概念的に示
した図である。入力される２進符号信号ＰｃｈおよびＱ
ｃｈは符号間干渉を抑えるために第一のデジタルフィル
タ１および３によってロールオフフィルタがかけられ
る。
した。これは従来例装置における搬送波入力に換えて４
倍サンプリングＰＣＭ信号を入力した場合を概念的に示
した図である。入力される２進符号信号ＰｃｈおよびＱ
ｃｈは符号間干渉を抑えるために第一のデジタルフィル
タ１および３によってロールオフフィルタがかけられ
る。
【００１４】このように搬送波を４倍サンプリングＰＣ
Ｍ信号で表すと、その波形は図３に示すようになる。搬
送波の周波数はサンプルクロックｆS の４分の１の周波
数、すなわち周波数はｆS ／４で周期はサンプルクロッ
クの周期をＴS とすれば４ＴS である。図３（ａ）と図
３（ｂ）とではπ／２分位相がずれている。
Ｍ信号で表すと、その波形は図３に示すようになる。搬
送波の周波数はサンプルクロックｆS の４分の１の周波
数、すなわち周波数はｆS ／４で周期はサンプルクロッ
クの周期をＴS とすれば４ＴS である。図３（ａ）と図
３（ｂ）とではπ／２分位相がずれている。
【００１５】この二つの４倍サンプリングＰＣＭ信号で
表された搬送波をそれぞれＡ〔ｎＴS 〕およびＡ-1〔ｎ
ＴS 〕とし、乗算器１０の出力をＭＵＰ〔ｎＴS 〕、乗
算器１１の出力をＭＵＱ〔ｎＴS 〕とすれば、それぞれ ＭＵＰ〔ｎＴS 〕＝Ａ〔ｎＴS 〕×Ｐ〔ｎＴS 〕 …（１） ＭＵＱ〔ｎＴS 〕＝Ａ-1〔ｎＴS 〕×Ｑ〔ｎＴS 〕…（２） Ａ〔ｎＴS 〕＝ｍｏｄ〔（ｍｏｄ（ｎ／４）−１）／２〕 ＝（０、１、０、−１、０、１、０、−１、…） Ａ-1〔ｎＴS 〕＝ｍｏｄ〔（ｍｏｄ（（ｎ＋１）／４）−１）／２〕 ＝（１、０、−１、０、１、０、−１、０、…） （ただし、ｍｏｄ（ａ／ｂ）：ａをｂで割った余り）と
なり、これらを二つ合成すると、その出力Ｓ0 〔ｎ
ＴS 〕は、 Ｓ0 〔ｎＴS 〕＝ＭＵＰ〔ｎＴS 〕＋ＭＵＱ〔ｎＴS 〕 …（３） となる。したがって図４に示すように二つの２進符号信
号ＰｃｈおよびＱｃｈのＰＣＭ変調部８からの出力は、 Ｑ1 、Ｐ2 、−Ｑ3 、−Ｐ4 、Ｑ5 、… となる。
表された搬送波をそれぞれＡ〔ｎＴS 〕およびＡ-1〔ｎ
ＴS 〕とし、乗算器１０の出力をＭＵＰ〔ｎＴS 〕、乗
算器１１の出力をＭＵＱ〔ｎＴS 〕とすれば、それぞれ ＭＵＰ〔ｎＴS 〕＝Ａ〔ｎＴS 〕×Ｐ〔ｎＴS 〕 …（１） ＭＵＱ〔ｎＴS 〕＝Ａ-1〔ｎＴS 〕×Ｑ〔ｎＴS 〕…（２） Ａ〔ｎＴS 〕＝ｍｏｄ〔（ｍｏｄ（ｎ／４）−１）／２〕 ＝（０、１、０、−１、０、１、０、−１、…） Ａ-1〔ｎＴS 〕＝ｍｏｄ〔（ｍｏｄ（（ｎ＋１）／４）−１）／２〕 ＝（１、０、−１、０、１、０、−１、０、…） （ただし、ｍｏｄ（ａ／ｂ）：ａをｂで割った余り）と
なり、これらを二つ合成すると、その出力Ｓ0 〔ｎ
ＴS 〕は、 Ｓ0 〔ｎＴS 〕＝ＭＵＰ〔ｎＴS 〕＋ＭＵＱ〔ｎＴS 〕 …（３） となる。したがって図４に示すように二つの２進符号信
号ＰｃｈおよびＱｃｈのＰＣＭ変調部８からの出力は、 Ｑ1 、Ｐ2 、−Ｑ3 、−Ｐ4 、Ｑ5 、… となる。
【００１６】この出力は、四相位相変調波のＰＣＭ信号
であるから、これをＤＡ変換器６でアナログ信号に変換
できる。このアナログ信号には図５に示すように、高調
波が含まれているので低域濾波器７によって高調波を除
去する。
であるから、これをＤＡ変換器６でアナログ信号に変換
できる。このアナログ信号には図５に示すように、高調
波が含まれているので低域濾波器７によって高調波を除
去する。
【００１７】この動作原理を用いて本発明実施例装置の
動作を説明する。入力される２進符号信号Ｐｃｈおよび
Ｑｃｈは符号間干渉を抑えるために第一のデジタルフィ
ルタ１および３によってロールオフフィルタがかけられ
る。
動作を説明する。入力される２進符号信号Ｐｃｈおよび
Ｑｃｈは符号間干渉を抑えるために第一のデジタルフィ
ルタ１および３によってロールオフフィルタがかけられ
る。
【００１８】また、第二のデジタルフィルタ２および４
によって２進符号信号ＰｃｈおよびＱｃｈの分岐入力に
ロールオフフィルタをかけ、さらに−１倍する。このよ
うにあらかじめロールオフフィルタの値を正と負で計算
して得られた信号をそれぞれＰ〔ｎＴS 〕、Ｑ〔ｎ
ＴS 〕、−Ｐ〔ｎＴS 〕、−Ｑ〔ｎＴS 〕とする。ここ
で、ｎは整数値であり、ＴS はサンプルクロックの周期
を表す。
によって２進符号信号ＰｃｈおよびＱｃｈの分岐入力に
ロールオフフィルタをかけ、さらに−１倍する。このよ
うにあらかじめロールオフフィルタの値を正と負で計算
して得られた信号をそれぞれＰ〔ｎＴS 〕、Ｑ〔ｎ
ＴS 〕、−Ｐ〔ｎＴS 〕、−Ｑ〔ｎＴS 〕とする。ここ
で、ｎは整数値であり、ＴS はサンプルクロックの周期
を表す。
【００１９】このＰ〔ｎＴS 〕、Ｑ〔ｎＴS 〕、−Ｐ
〔ｎＴS 〕、−Ｑ〔ｎＴS 〕の一つを図６に示したデー
タセレクタ５によりサンプルクロックに同期して選択す
る。すなわち、１クロック目をＱ〔ｎＴS 〕、２クロッ
ク目にＰ〔ｎＴS 〕、３クロック目に−Ｑ〔ｎＴS 〕、
４クロック目に−Ｐ〔ｎＴS 〕を選びこれを繰り返すこ
とにより、式（３）が表現できる。
〔ｎＴS 〕、−Ｑ〔ｎＴS 〕の一つを図６に示したデー
タセレクタ５によりサンプルクロックに同期して選択す
る。すなわち、１クロック目をＱ〔ｎＴS 〕、２クロッ
ク目にＰ〔ｎＴS 〕、３クロック目に−Ｑ〔ｎＴS 〕、
４クロック目に−Ｐ〔ｎＴS 〕を選びこれを繰り返すこ
とにより、式（３）が表現できる。
【００２０】これにより得られた信号は、四相位相変調
波のＰＣＭ信号に等しいので、これをＤＡ変換器６でア
ナログ信号に変換する。このとき図５に示すような高調
波が含まれているので、低域濾波器７によりこの高調波
を除去する。
波のＰＣＭ信号に等しいので、これをＤＡ変換器６でア
ナログ信号に変換する。このとき図５に示すような高調
波が含まれているので、低域濾波器７によりこの高調波
を除去する。
【００２１】
【発明の効果】以上説明したように、本発明によれば位
相変調をデジタル信号で処理し、直交性のずれを軽減さ
せＩＣ化により装置の小型化がはかれる。
相変調をデジタル信号で処理し、直交性のずれを軽減さ
せＩＣ化により装置の小型化がはかれる。
【図１】本発明実施例装置のブロック構成図。
【図２】本発明実施例の動作を説明する概念図。
【図３】搬送波を４倍サンプリングＰＣＭ信号で表した
図。
図。
【図４】ＰＣＭ変調部の動作を示す図である。
【図５】高調波を示す図である。
【図６】データセレクタを示す図。
【図７】従来例のブロック構成図。
１、３ 第一のデジタルフィルタ ２、４ 第二のデジタルフィルタ ５ データセレクタ ６ ＤＡ変換器 ７ 低域濾波器 ８ ＰＣＭ変調部 １２ π／２移相器 １３ 合成器 ２０、２１アナログ乗算器
Claims (1)
- 【請求項１】 二つの２進符号信号（Ｐｃｈ、Ｑｃｈ）
を変調信号として、搬送波周波数を変調することにより
四相位相変調された出力信号を得る四相位相変調器にお
いて、 この二つの２進符号信号にロールオフフィルタをかける
第一のデジタルフィルタ（１、３）およびロールオフフ
ィルタをかけ−１倍する第二のデジタルフィルタ（２、
４）と、 この各フィルタの出力から前記搬送波周波数に同期した
サンプルクロックによって一つを選ぶデータセレクタ
（５）と、 このデータセレクタの出力をアナログ信号に変換するＤ
Ａ変換器（７）と、 このアナログ出力信号の高調波成分を抑圧する低域濾波
器（８）を備えたことを特徴とする四相位相変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155192A JPH06104943A (ja) | 1992-09-21 | 1992-09-21 | 四相位相変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25155192A JPH06104943A (ja) | 1992-09-21 | 1992-09-21 | 四相位相変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104943A true JPH06104943A (ja) | 1994-04-15 |
Family
ID=17224512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25155192A Pending JPH06104943A (ja) | 1992-09-21 | 1992-09-21 | 四相位相変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104943A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0760567A2 (de) * | 1995-08-30 | 1997-03-05 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
| US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
| KR20010031763A (ko) * | 1997-11-03 | 2001-04-16 | 헤롤드 월커 | 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 |
| US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
-
1992
- 1992-09-21 JP JP25155192A patent/JPH06104943A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0760567A2 (de) * | 1995-08-30 | 1997-03-05 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
| EP0760567A3 (de) * | 1995-08-30 | 2000-09-06 | Siemens Aktiengesellschaft | Digitaler QAM-modulator |
| US5781076A (en) * | 1996-07-02 | 1998-07-14 | Fujitsu Limited | Digital quadrature amplitude modulators |
| US5987071A (en) * | 1996-07-02 | 1999-11-16 | Fujitsu Limited | Digital modulator and digital demodulator |
| US6507625B2 (en) | 1996-07-02 | 2003-01-14 | Fujitsu Limited | Digital modulator and digital demodulator |
| KR20010031763A (ko) * | 1997-11-03 | 2001-04-16 | 헤롤드 월커 | 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 |
| US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461721B1 (en) | Transmitter comprising an electronic arrangement for generating a modulated carrier signal | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US6441694B1 (en) | Method and apparatus for generating digitally modulated signals | |
| EP0194903B1 (en) | Digital quadrature amplitude modulator | |
| JPH1023096A (ja) | ディジタル変調器および復調器 | |
| US6025758A (en) | Method and apparatus for performing digital data signal modulation | |
| US4812786A (en) | Method and system for providing precise multi-function modulation | |
| US5027372A (en) | Differential phase shift keying modulator | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JPH0620197B2 (ja) | 速度可変型クロック再生回路 | |
| JPS59207768A (ja) | デイジタル式直交振幅変調方法 | |
| JPH06104943A (ja) | 四相位相変調装置 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JPH084277B2 (ja) | デジタル通信システム | |
| JPH0669969A (ja) | ４相位相変調器 | |
| JPH06291790A (ja) | π／４シフトＱＰＳＫ変調器 | |
| MXPA00008266A (es) | Circuitos de compensacion de seno(x)/x. | |
| CN115776429B (zh) | 406MHz示位标中频调相信号生成方法和系统 | |
| KR0154087B1 (ko) | Cpm 신호 생성 장치 | |
| KR100269746B1 (ko) | 디지탈 필터 | |
| JP4310860B2 (ja) | 直交周波数分割多重変調方法及び直交周波数分割多重変調装置 | |
| JP3192803B2 (ja) | ディジタル変調器 | |
| JPH0851461A (ja) | 伝送速度可変型直交変調装置 | |
| JPH06120990A (ja) | 直交変調回路 |