KR20010031763A - 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 - Google Patents

억압반송파를 갖는 단측파대를 이용한 디지탈 변조 Download PDF

Info

Publication number
KR20010031763A
KR20010031763A KR1020007004828A KR20007004828A KR20010031763A KR 20010031763 A KR20010031763 A KR 20010031763A KR 1020007004828 A KR1020007004828 A KR 1020007004828A KR 20007004828 A KR20007004828 A KR 20007004828A KR 20010031763 A KR20010031763 A KR 20010031763A
Authority
KR
South Korea
Prior art keywords
signal
frequency
time
digital
bit
Prior art date
Application number
KR1020007004828A
Other languages
English (en)
Inventor
헤롤드 월커
Original Assignee
헤롤드 월커
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤롤드 월커 filed Critical 헤롤드 월커
Publication of KR20010031763A publication Critical patent/KR20010031763A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/08—Code representation by pulse width
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2021—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained
    • H04L27/2025—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change per symbol period is not constrained in which the phase changes in a piecewise linear manner within each symbol period

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

바이페이즈 부호화된 신호를 전송하는 방법에 관한 것으로서, 각 데이타 비트가 일시적 데이타 비트 길이(12), 일시적 비트 센터(T3)와, 논리상태 '1' 혹은 '0'을 나타내는 일시적 상태라는 특징을 갖는 다수개의 입력 데이타 비트 중 하나를 수신하는 단계와, 논리상태를 나타내는 일시적 상태라는 특징을 갖는 부호화된 기저대역 신호를 발생시키는 단계로 이루어지며, 이 부호화된 기저대역 신호의 일시적 상태는 하나의 입력 데이타 비트의 일시적 상태가 일시적 비트 센터(T3)의 이전(T1 혹은 6) 혹은 이후(T2 혹은 7) 시점에서 변하는지에 여부에 따라서 변하게 된다. 이와 같은 부호화방법을 사용하는 단측파대는 디지탈 합성에 의해 독립적으로 발생되며, 단측파대를 검출하기 위해 반송파를 재삽입할 필요는 없다.

Description

억압반송파를 갖는 단측파대를 이용한 디지탈 변조{Digital modulation employing single sideband with suppressed carrier}
반송파가 없는 단측파대 전송은 널리 알려져 있는 방법으로서, ″Applied Microwaves and Wireless Magazine″ (1997 년 7/8월호)에서 요약된 바 있는 가변하는 대역폭 효율을 가진다. 현재 대부분의 방법에서는 통상 변조기에서 억압된 다음, 수신기에서 복원되어 재삽입되는 반송파를 변조한다.
단측파대 디지탈 변조가 가능하기는 하지만 현재 많이 사용되지는 않는다. 그 첫번째 방법으로는 가변위상편이키잉(Variable Phase Shift Keying; VPSK) 방식이 있으며, 이는 미국 특허 4,742,532호와 5,185,765호에 개시되어 있다. 이 방법에서는 15.3 bits/sec/Hz의 높은 대역폭 효율을 얻기 위하여 데이타 부호화방법과 단측파대 전송을 이용하고 있다. 단측파대 억압 반송파신호를 재생성하고, 이를 수신기에서 복호화하기 위하여 반송파를 사용한다. 기저대역에서 신호를 적절히 부호화하게 되면, 기저대역을 차지하는 매우 좁은 주파수대역을 얻을 수 있으며, 다시 매우 좁은 RF 대역폭으로 단측파대 억압반송파(SSB-SC)를 전송할 수 있다는 것은 공지의 사실이다. 50 bits/sec/Hz 의 높은 대역폭 효율은 실험실에서 하드웨어로 구현할 경우 26~27 bits/sec/Hz 로 증명된 바 있다. 상기 VPSK 방법과 비교하여 극소편이키잉(Very Minimum Shift Keying;VMSK)이라는 방법이 ″Broadcasting″(IEEE Transactions, 1997년 1월)에 개시된 바 있다.
기저대역 부호화, 반송파 및 원하지 않는 측대역을 제거하기 위한 필터링을 수반하는 단측파대 디지탈 변조는 불필요하게 복잡하다.
일반적으로 높은 대역폭 효율을 얻는 방법들은 대역폭 압축으로 인하여 에너지(power)가 감소되는 것으로 여겨진다. 카슨의 규칙(Carson's Rule)과 섀넌의 리미트(Shannon's Limit)는 신호 대 잡음비와 대역폭 효율 사이에 비례관계가 있음을 알려주는 공학용 법칙이다. 따라서 대역폭 효율에 상관없이 동일한 신호 대 잡음비를 유지할 수 있는 설계 및 방법이 필요할 뿐 아니라 대역폭 압축의 결과, 에너지를 감소시키지 않는 설계 및 방법이 필요하다.
본 발명은 반송파 주파수를 발생시키지 않거나 이용하지 않는 디지탈 단측파대 전송을 위한 장치 및 방법에 관한 것이다.
도 1은 하나의 비트 구간을 위한 애퍼처 코드를 나타낸 도면,
도 2a는 기저대역 혹은 반송파 위에 위치한 단측파대에서 나타난 도 1의 애퍼처 코딩된 신호의 주파수 스펙트럼을 보여주는 그래프,
도 2b는 협대역 필터링 이후 나타난 도 1의 애퍼처 코딩된 신호의 주파수 스펙트럼을 보여주는 그래프,
도 3a 내지 도 3e는 종래 기술에 의한 기저대역 신호의 부호화 및 복호화방법을 보여주는 도면,
도 4는 직접 디지탈 합성기(direct digital synthesizer) 혹은 수치제어 발진기에 의해 발생되는 재삽입 반송파 fc와 함께 단측파대 신호를 설명하는 도면,
도 5는 반송파 복원을 위해 링깅 코일(ringing coil) 방법을 사용하는 검출기 회로의 블록도,
도 6은 본 발명에 적용할 수 있는 RF 변조기의 블럭도,
도 7은 직접 디지탈 합성기에서 두개의 주파수를 발생시키기 위한 다른 방법을 사용하는 논리회로의 블럭도,
도 8은 ″아이 패턴(Eye Pattern)″을 갖는 쿼드러쳐(quadrature) 혹은 유사 검출기로부터 출력되는 신호의 타이밍도,
도 9는 슬립 코딩(slip coding)으로 일컬어지는 비트 구간에 대한 종래의 VPSK 부호화방법을 보여주는 도면,
도 10은 도 16에 설명된 바와 같은 장치를 사용하여 3개의 주파수로 변환될 수 있는 3개의 시간차 부호를 발생시키기 위하여 애퍼처 코드를 2로 나누기 위한 장치의 블럭 회로도,
도 11은 본 발명의 제2 실시예와 함께 사용할 수 있는 복호화기의 블럭 회로도,
도 12는 본 발명에서 사용할 수 있는 맨체스터 코드를 위한 복호화기의 블럭 회로도,
도 13은 피크 검출기와 R/S 플립플롭을 사용하는 교번 검출방법을 설명하는 도면,
도 14는 도 8 및 도 15a 내지 도 15g에 도시된 타이밍도에 대하여 본 발명의 2개 및 3개의 시간 신호 방법론과 같이 사용할 수 있는 검출기의 페이저도,
도 15a 내지 도 15h는 '1'에서 '0'으로 혹은 '0'에서 '-1'로 가는 위상 변동의 수를 보여주는 삼상(three phase) 부호화를 사용하는 3개의 비트 패턴을 위한 타이밍도,
도 16은 도 15a 내지 도 15h의 3개 주파수를 사용하는 직접 디지탈 합성기를 프로그래밍하는데 사용되는 부호화기 회로의 블럭 회로도, 및
도 17은 도 14의 페이저도에 따라 사용할 수 있는 검출기의 블럭 회로도이다.
이하 본 발명과 여러가지 실시예들은 상세한 설명에서 상술될 것이며, 발명은 설명된 바와 같이 그리고 청구범위에 한정되지 않고 이해되어야 할 것이다.
본 발명은 디지탈 기저대역 신호의 부호화방법에 관한 것으로서, 비트 센터(bit center)를 갖는 데이타 비트 구간(data bit interval)을 적어도 두개의 시간 간격(time aperture)으로 분할하는 단계를 포함한다. 각각의 시간 간격은 다시 하나 이상의 시간 세그먼트(time segment)로 나누어진다. 이하의 실시예에서는 단지 두개의 시간 간격으로 나누어지고 데이타 비트 구간은 13개의 세그먼트로 나누어진다. 13개 세그먼트 중 처음 6개는 제1 시간간격에 위치하고, 나머지 7개는 제2 시간간격에 위치한다. 데이타 비트 구간의 센터는 정확히 6번째와 7번째 세그먼트 사이에 위치한다. 제1 시간간격에 위치한 복수개의 시간 세그먼트 중 제1 서브세트(subset)가 선택된다. 복수개의 시간 세그먼트 중 제 1 서브세트는 비트 센터 앞에서 종료된다. 나머지 시간 세그먼트 중에서 제2 시간간격에 위치한 복수개의 시간 세그먼트 중 제2 서브세트가 선택된다. 복수개의 시간 세그먼트 중 제 1 서브세트는 비트 센터 뒤에서 종료된다. 디지탈 기저대역 신호는 제1 및 제2 서브세트의 시간 세그먼트에 대응하도록 부호화된다. 이와 같은 방법은 상세한 설명상에서 애퍼처 코딩(aperture coding)으로 정의된다.
상기 방법은 데이타 비트 구간의 시작 시점에 대응하여 상기 디지탈 기저대역 신호의 극성을 변환한 다음, 제1 및 제2 서브세트의 시간 세그먼트의 시간 구간(time duration)을 근거로 하여 데이타 비트와 결합된 극성 반전을 부호화하는 단계를 더 포함한다. 특히, 제1 및 제2 서브세트의 시간 세그먼트는 디지탈 기저대역 신호와 결합하여 디지탈 '1'과 '0'을 표현하는 상대적인 주기를 가진다. 디지탈 기저대역 신호는 상승에지(rising edge)와 하강에지(falling edge)를 가진다. 일실시예에서 상기 방법은 데이타 비트 구간의 선두에지(leading edge)를 표시하기 위하여 상승에지를 클럭 타이밍으로 사용하는 단계를 포함한다. 다음, 하강에지는 디지탈 기저대역 신호가 디지탈 '1' 혹은 '0'으로 인식되는지 여부에 따라 결정되는 시점에서 발생되도록 설정된다.
제2 실시예에서, 상기 상승에지와 하강에지의 역할은 반대가 된다. 즉, 상기 방법은 데이타 비트 구간의 선두에지를 표시하기 위하여 하강에지를 클럭 타이밍으로 사용하는 단계를 포함한다. 다음, 상승에지는 디지탈 기저대역 신호가 디지탈 '1' 혹은 '0'으로 인식되는지 여부에 따라 정해지는 시점에서 발생되도록 설정된다.
상기 두가지 실시예에서, 제1 및 제2 시간 서브세트의 시구간 합은 두개의 시간간격에 있는 모든 복수개의 시간 세그먼트의 시구간 합과 같다. 그리고, 이하의 실시예에서는 처음 6.5개의 세그먼트는 제1 시간간격에 위치하고, 나머지 6.5개는 제2 시간간격에 위치한다.
다른 실시예에서는 디지탈 기저대역 신호가 '1' 혹은 '0'로 인식되는지에 따른 디지탈 기저대역 신호들간의 위상차 혹은 시간차 대신, 제1 및 제2 서브세트의 시간 세그먼트가 주파수 쉬프트 수단 혹은 직접 디지탈 합성기에 의해 발생되는 제1 및 제2 주파수로 변환된다. 상기 직접 디지탈 합성기는 대략 0.1 보다 작은 변조 지수(modulation index)를 생성한다. 이러한 주파수 변환에 의해 변조신호의 특성이 주파수변조신호에서 통상 얻어지는 반송파를 포함한 두개의 측대역을 갖는 신호에서 좁은 바이페이즈(biphase) 단측파대만을 갖는 신호로 바뀌어진다.
다른 실시예에서는 데이타 비트 구간을 2로 나눔으로써 제3 서브세트의 시간 세그먼트에 상응하는 제3 주파수가 얻어진다. 이는 디지탈 기저대역 신호에 대한 천이가 세개의 시간에서 일어날 수 있도록, 디지탈 기저대역 신호의 데이타 비트 구간에 있는 세그먼트 수를 두배한 것에 해당한다. 예를 들어, 상기의 실시예에서는 데이타 비트 구간이 '1' 혹은 '0'을 나타내는 6번째와 7번째 세그먼트에서의 천이를 갖는 13개의 시간 세그먼트로 나누어지는 반면, 다른 실시예에서는 데이타 비트 구간이 '1' 혹은 '0'을 나타내는 12번째와 14번째 세그먼트에서의 천이와 이전 비트의 반복적인 값을 나타내는 13번째 세그먼트에서의 천이를 갖는 26개의 시간 세그먼트로 나누어진다. 다시, 이러한 시간 혹은 위상 천이의 경우 서로 다른 3개의 주파수로 변환하여 나타낼 수 있다. 각각의 시간 세그먼트는 그 길이가 일정하게 유지시켜 데이타 비트 구간의 길이는 두배가 되고 데이타 비트율은 반이 되도록 한다.
또한, 본 발명은 디지탈 데이타 전송방법에 관한 것으로서, 디지탈 기저대역신호를 애퍼쳐 코딩하는 단계를 포함한다. 이 애퍼처 코딩단계는 비트 센터를 갖는 데이타 비트 구간을 복수개의 시간 세그먼트로 분할하는 단계를 포함한다. 상기 복수개의 시간 세그먼트 중에서 제1 서브세트가 선택되어되고, 각각의 제1 서브세트는 비트 센터 앞에서 종료한다. 상기 복수개의 시간 세그먼트 중에서 제2 서브세트가 선택되어지고, 이들은 상기 복수개의 시간 세그먼트 중에서 제1 서브세트의 시간 세그먼트에 포함되지 않은 나머지 시간 세그먼트로 이루어진다. 각각의 제2 서브세트는 비트 센터 뒤에서 종료한다. 전송되는 신호는 상기 애퍼처 코딩된 디지탈 데이타를 이용하여 위상 혹은 주파수 변조된 다음, 위상 혹은 주파수 쉬프트 변조신호로서 전송된다. 전송은 유선(wires) 혹은 파이버(fiber)를 통해 기저대역에서 이루어지거나, 반송파 주파수를 변조하기 위해 애퍼처 코딩된 디지탈 데이타가 사용되는 무선 주파수(RF) 대역에서 이루어질 수 있다.
상기 방법은 로우 레벨의 진폭 변조를 사용하여 데이타 이외에 부가정보를 변조되어 전송되는 신호에 중첩시키는 단계를 더 포함한다.
상기 전송되는 애퍼처 코딩된 디지탈 데이타는 억압반송파를 갖는 단측파대 신호이다. 측파대는 억압 반송파와 동일한 주파수에 위치하지만, 반송파로부터 양 혹은 음의 방향으로 데이타 레이트 이하의 값만큼 차이가 난다. 여기서 억압 반송파는 데이타 레이트의 배수일 수 있다.
상기 방법은 단측파대를 매우 좁은 대역통과필터를 통과시키는 단계를 더 포함한다. 이 대역통과필터에서는 단지 상기 측파대의 센터 주파수에서 제1 소정의 편차를 가감한 신호만을 통과시킴으로써 매우 높은 대역폭 효율과 우수한 신호 대 잡음비를 얻을 수 있다.
상기 방법은 각각 위상 혹은 주파수 쉬프트에 따라서, 반송파 혹은 다른 기준신호를 사용하지 않는 주파수 검출 혹은 판별회로을 이용하여 상기 위상 혹은 주파수 변조되어 전송된 신호를 수신하고 복호화하는 단계를 더 포함한다.
다른 실시예에서 상기 방법은 협대역폭 수정필터(narrow bandwidth crystal filter)와 샘플 앤드 홀드(sample and hold) 혹은 상관기 회로망을 이용하여 위상 혹은 주파수 변조되어 전송된 신호를 수신하고 복호화하는 단계를 더 포함한다.
또 다른 실시예에서 상기 방법은 전송된 신호를 미분하고 맨체스터 복호화(Manchester decoding)함으로써 위상 혹은 주파수 변조되어 전송된 신호를 수신하고 복호화하는 단계를 더 포함한다.
또 다른 실시예에서 상기 방법은 전송된 신호의 피크(peak)를 애퍼처 코딩된 디지탈 데이타로 검출함으로써 위상 혹은 주파수 변조되어 전송된 신호를 수신하고 복호화하는 단계를 더 포함한다.
위상 혹은 주파수 변조되어 전송되는 신호는 코히어런트(coherent) 반송파 주파수 없이 전송됨으로써 릴레이 혹은 위성으로 전송할 때 전송이 도플러 주파수 옵셋에 영향을 받지 않게 된다.
또한, 본 발명은 소스신호를 애퍼처 코딩하기 위한 부호화기, 애퍼처 코딩된 소스신호를 전송하기 위한 송신기, 상기 애퍼처 코딩된 소스신호를 검출 및 수신하기 위한 수신기, 및 애퍼처 코딩된 소스신호를 복호화하기 위한 복호화기를 포함하는 장치로 정의된다. 전형적으로 애퍼처 코딩기와 송신기는 하나의 위치에서 하나의 유니트로 되어 있고, 다른 유니트에 있는 하나 이상의 위치에 하나 이상의 수신기와 복호화기가 존재한다. 상기 애퍼처 코딩은 비트 센터를 갖는 데이타 비트를 복수개의 시간 세그먼트로 분할하는 단계와, 상기 복수개의 시간 세그먼트로부터 제1 서브세트의 시간 세그먼트를 선택하는 단계를 포함한다. 제1 서브세트에서 각각의 시간 세그먼트는 비트 센터 근처에서 종료한다. 제2 서브세트의 시간 세그먼트는 나머지 복수개의 시간 세그먼트 중에서 선택되고, 제1 서브세트의 시간 세그먼트 다음에서 시작한다. 제1 및 제2 서브세트의 시간 세그먼트의 길이는 소스신호가 디지탈 '1'인지 '0'인지에 따라 정해진다.
부호화된 디지탈 기저대역 신호는 두가지 극성을 가진다. 상기 부호화된 디지탈 기저대역 신호는 입력 데이타 비트의 시작 시점에 응답하여 상기 부호화된 디지탈 기저대역 신호의 극성을 바꾸는 단계, 바뀌어진 극성을 제1 서브세트의 시간 세그먼트 구간동안 유지시키는 단계, 및 제2 서브세트의 시간 세그먼트 구간동안 디지탈 기저대역 신호의 극성을 반전시키는 단계를 거친다.
지금까지 본 발명에 대하여 간단히 요약하였으며, 여러가지 실시예들은 동일한 구성요소에 대해서는 동일한 참조번호를 부가한 첨부 도면들을 참조하여 설명될 것이다.
바이페이즈(biphase) 부호화된 디지탈 신호를 전송하는 방법은 데이타 비트 구간(data bit interval)에 대하여 시간 간격(time aperture)을 정의하는 단계와 이 시간 간격을 복수개의 세그먼트(segment)로 나누는 단계를 포함한다. 제1 세그먼트는 비트는 디지탈 '1'인지 '0'인지에 따라서 상기 시간 간격에 있는 복수개의 세그먼트로부터 선택된다. 제2 세그먼트는 상기 시간 간격에 있는 복수개의 시간 세그먼트로부터 선택되며, 이는 데이타 비트 구간에서 나머지 시간 간격을 차지한다. 상기 데이타 비트 구간 중 제1 및 제2 세그먼트에 상응하는 위상 쉬프트 혹은 주파수 쉬프트 성분을 가지면서 부호화된 신호가 전송된다. 좁은 스펙트럼으로 인하여 저주파수 성분은 거의 포함되지 않는다. 스펙트럼은 0 Hz에서 데이타 레이트와 같은 값만큼 떨어져 있으며, 다른 실시예에서는 1/2 데이타 레이트 만큼 떨어져 있다. 전송된 대역폭은 bits/second/Hz 로 표시되는 대역폭 효율 측면에서 볼때 지금까지 사용된 방법들보다 훨씬 좁거나 높다. 본 발명은 무선, 마이크로웨이브 및 위성 응용에 광범위하게 사용될 수 있다.
특히, 본 발명에 의한 부호화방법은 다수개의 입력 데이타 비트로부터 얻어지는 디지탈 기저대역 신호를 발생시킨다. 각각의 입력 데이타 비트는 일시적 데이타 비트 길이, 일시적 비트 센타 및 논리 '1' 혹은 '0'을 나타내는 일시적 상태라는 특징을 갖는다. 상기 부호화방법은 다수개의 입력 데이타 비트 중 하나를 수신하는 단계, 및 논리상태를 나타내는 일시적 상태라는 특징을 갖는 부호화된 디지탈 기저대역신호를 발생시키는 단계를 포함한다. 여기서, 상기 부호화된 디지탈 기저대역 신호의 일시적 상태는 하나의 입력 데이타 비트의 일시적 상태가 상기 일시적 비트 센터 이전 혹은 이후 시점에서 변하는지 여부에 따라 바뀌어진다.
이러한 부호화방법에 의한 단측파대는 디지탈 합성에 의해 독립적으로 발생되고, 검출기 회로로 검출하기 위하여 유선 혹은 무선 주파수 채널을 통해 전송되며, 검출시 반송파를 재삽입할 필요는 없다. 단측파대의 특성은 직접 디지탈 합성에 의해 재생될 수 있다. 부호화된 기저대역 신호를 복원하기 위하여 반송파를 재구성한 다음 검출기에 삽입하는 통상의 수단에 의해서도 신호를 검출할 수 있으나, 이는 불필요한 일이다. 반송파 없이 검출하기 위하여 측대역 자체에 충분한 정보가 존재한다.
위상 변조가 이하의 실시예에서 설명되는 경우, 시간, 주파수 및 위상은 서로 교체가능하다. 즉,
T = ΔΦ/(2πΔf)
로 나타내어지며, 여기서 T는 시간 주기, ΔΦ는 위상차, Δf는 신호에서 주파수차를 각각 나타낸다.
본 발명은 데이타를 바이페이즈(biphase) 포맷으로 부호화하며, 이 바이페이즈 포맷은 반송파에서 비트레이트 만큼 위 혹은 아래에 위치한 스펙트럼 혹은 기저대역에서 0 Hz 위에 위치한 스펙트럼을 가진다. 일반적으로 ″애퍼처 코딩'이라고 하는 이러한 종류의 부호화방법은 도 1에 도시된 본 발명에서 상세히 보여진다. 기저대역에서 사용되는 경우 본 발명의 부호화방법은 1 비트 길이의 부호폭을 가진다. 비트 구간(12)에서 첫번째 1/2 간격(10)은 일정한 시간 길이 즉, 비트가 13개의 세그먼트로 분할되는 경우 전체 비트폭 중 6/13을 가진다. 길이(14)에 해당하는 시점(13개의 세그먼트 중 6번째 세그먼트)을 검출하였을 때, 복호화회로는 자동적으로 이 비트를 디지탈 '1'로 지정한다. 만약 시간 길이가 비트 구간 중 7/13 을 차지하도록 늘려지는 경우, 즉 길이(16)가 되는 경우에는 디지탈 '0'로 복호화될 것이다. 제로 크로싱은 '1'인 경우 왼쪽의 비트 간격(10)에서 일어나고, '0'인 경우 오른쪽 비트 간격(18)에서 일어난다.
비트폭(12)을 반드시 13개 부분으로 나눌 필요는 없다. 어떠한 간격 쌍으로도 대체할 수 있으며, 예를 들면 폭(12) 중에서 11/23인 제1 간격과 12/23인 제2 간격이 사용될 수 있다. 더 작은 간격도 복호화를 위해 사용될 수 있다. 예를 들면, 비트 구간(12)은 첫번째 1/2 및 두번째 1/2 간격 대신에, 특히 6/13 혹은 7/13 간격 주기에 맞추기 위한 제로 크로싱을 갖는 13개의 작은 간격으로 나뉘어질 수 있다.
실제로 이러한 파형은 센터에 위상 왜곡을 갖는 데이타 클럭 파형으로서, 비트 레이트에 홀수배 고조파를 더한 것과 같은 기본 주파수와, 데이타 패턴에 따라 가변하는 저주파수 진폭 A0을 갖는 퓨리에 시리즈(Fourier series)로 정의할 수 있다.
기저대역에서 도 1과 같은 애퍼처 코드를 발생시키기 위한 부호화기 회로는 도 10에서 블럭도로 도시되어 있다. 비트 레이트의 13배로 동작하는 발진기(20)는 두개의 디바이더 카운터(divide-by-13 counter;22,24)를 클럭하기 위해 사용된다. 카운터(22)는 입력단자(26)상으로 들어오는 데이타가 각각의 비트 구간의 끝에서 자동적으로 리셋되도록 설정되는 플립플롭(28)을 클럭하기 위한 클럭킹 신호(DATA CLOCK)를 제공한다. 그 결과, 출력단자(30) 상에는 매우 좁은 스파이크 혹은 하나의 슈트 출력(shot output)이 발생한다. 자동 리셋은 클럭신호가 플립플롭(28)을 통과하는데 필요한 지연시간 만큼 지연되고, 그 결과 출력단자(30) 상에 매우 좁은 스파이크 혹은 하나의 슈트를 발생시키며, 이는 각각의 양의 입력 클럭전압 천이 이후의 리셋(RESET) 신호가 된다. 리셋(RESET)은 카운터(24)를 리셋시키며, 제1 실시예에서는 JK 플립플롭(32)을 클리어시킨다.
카운터(24)는 두개의 출력(34,36)을 가진다. 제1 출력(34)은 6 카운트를 제공하고, 제2 출력(36)은 7 카운트를 제공한다. 입력단자(38)상의 데이타(DATA IN)는 낸드게이트(40)에서는 카운터(24)의 출력(34)에서 제공되는 6 카운트 신호에, 낸드게이트(42)에서는 카운터(24)의 출력(36)에서 제공되는 7 카운트 신호에 부가된다. 데이타(DATA IN)는 낸드게이트(42)로 연결되고, 인버터(44)에서 반전된 다음 낸드게이트(40)로 연결된다. 낸드게이트(40)와 낸드게이트(42)의 출력은 오아게이트(46)의 입력에 연결된다. 오아게이트(46)의 출력은 플립플롭(32)의 클럭입력에 연결된다. 데이타(DATA IN)가 '1'인 경우, JK 플립플롭(32)은 6 카운트 이후 게이트(42,46)를 통해 셋되어지고, 데이타(DATA IN)가 '0'인 경우, JK 플립플롭(32)은 7 카운트 이후 게이트(42,46)를 통해 셋되어진다. 부호화된 데이타는 타이밍 라인(49,51)에 나타난 바와 같이 플립플롭(32)의 출력(48,50)상에서 상보형태로 얻어질 수 있다.
출력(48,50)상에서 이러한 방법으로 부호화된 정보는 RF 반송파를 변조하는데 사용되거나, 유선을 통해 전송하기 위한 기저대역 신호로 사용될 수 있다. 후자의 경우, 클럭은 신호의 상승에지에서 복원되고 데이타는 하강에지에서 복원된다. RF 변조신호로서 전송신호는 두개의 측파대 즉, 상측파대 및 하측파대를 갖는 반송파로 이루어지며, 이중 하나의 측파대만 전송될 필요가 있다. 상기 측파대는 도 2a와 같이 나타내어진다.
기저대역에서 사용되는 경우, 신호는 위상 변조신호로부터 잡음과 같은 AM 성분을 제거하기 위해 제한될 수 있다. 따라서, 위상 변조된 데이타 신호 상에 제어용 혹은 다른 용도로 로우레벨이면서 저주파수인 AM 신호를 중첩시킬 수 있다. 샘플링 레이트가 AM 변조에 의해 유입될 수 있는 거의 모든 위상 변동을 제거하기 위하여, 일반적으로 위상 변조된 신호의 데이타 레이트는 AM 신호의 데이타 레이트보다 훨씬 높다.
도 2a 및 도 2b에 도시된 주파수 스펙트럼은 데이타 레이트(fb)에 있는 중앙의 스파이크 주파수(52)와 비교적 낮은 레벨의 주파수 혹은 위상 잡음 형태로 나타나는 퓨리에 진폭적(Fourier amplitude products)으로 이루어진다. 만약 데이타 레이트가 변조된 반송파의 약수인 경우, 하나의 주파수 스파이크를 검출하여 이를 나눈 다음, 이를 다시 반송파/데이타 레이트 배수로 곱함으로써 하나의 측파대 주파수로부터 반송파를 복원할 수 있다.
반송파를 복원하기 위한 다른 방법은 B. Stryzak과 H.R. Walker에 의한 ″Improved Data Transmission Using Single Sideband with FM Suppressed Carrier″(Microwave and RF Magazine, Wireless Design Supplement, Nov. 1994)에 개시된 VPSK 변조를 위해 사용되는 방법과 함께 도 1에서 전술한 애퍼처 코딩방법을 사용하는 것이다. 이와 같은 실시예에서는, 6,7 (13) 부호가 도 1에서 설명된 바와 같이 사용된다고 가정할 경우, 비트 레이트의 13배로 링깅하는 코일을 사용한다. 이 코일은 제로 크로싱으로부터 얻어지는 하나의 슈트 멀티바이브레이터 스파이크에 의해 링깅하도록 한다. RF 주파수는 데이타 레이트와 링깅 주파수의 배수이어야만 한다. 이하, 링깅 코일 방법을 사용하는 회로에 대하여 도 5와 결부시켜 설명하기로 한다.
본 실시예에서 주어지는 시간 주기는 시간 주기들의 쌍으로 이루어질 수 있다. 시간은 주파수(즉, f=1/t)로 변환될 수 있기 때문에, 두개의 시간 주기를 갖는 대신 두개의 대응하는 RF 주파수에서 동일한 시간 길이를 갖는 두개의 펄스가 사용될 수 있다. 코히어런트 반송파와 혼합되는 경우, 애퍼처 코딩된 파형의 기본 퓨리에 주파수는 복호화가능한 제로 크로싱을 갖는 차이 주파수로 나타난다. 이후, 차이 주파수는 파형을 제곱한 다음 간격 시간을 결정함으로써 '1'들과 '0'들로 복호화될 수 있다. 따라서, 이하에서는 시간 및 주파수가 상호교체될 수 있다는 사실이 이해될 수 있다.
본 발명과 같이 두개의 주파수를 사용하는 것은 이들이 결국 위상 혹은 주파수 변조신호를 발생시키는 점에서 종래 기술의 가우시안 최소천이키잉(Gaussian Minimum Shift Keying, GMSK)에서 사용되는 두개의 주파수에 비교될 수 있다. GMSK의 경우, 주파수는 데이타 레이트의 ±1/4 이고, 이에 따른 GMSK 스펙트럼은 도 2a 및 도 2b에 도시된 바와 같은 파형과 유사한 센타 주파수 스파이크를 발생시키며, 여기서 비트는 피크 레벨의 0.24 배에 있는 두개의 측파대를 가진다. FM/PM 조건에서 변조 지수는 0.5 이다. 변조 지수(M)는 Δf/fm로 정의된다. GMSK는 데이타 입력 및 변조기 출력을 필터링하거나 디지탈 합성기에 의해 만들어질 수 있다. GMSK는 억압 반송파를 가지지 않는 양측파대 방법으로서, GMSK 를 발생시키기 위한 다른 방법으로는 FM, PM 혹은 주파수편이키잉(Frequency Shift Keying;FSK)이 있으며, 변조 지수 0.5 는 GMSK 동작을 위해서는 필수조건이다.
이와는 대조적으로 본 발명에서 사용되는 주파수 편이 혹은 편차는 GMSK 에서 사용되는 것보다 훨씬 적은 것이다. 실제로는 변조지수 0.5 대신에 대략 0.04와 대략 0.1 사이의 변조지수가 사용되고 있다. GMSK 가 FM 을 통해 얻어지는 경우, 측파대는 베셀적(Bessel products)인 반면, FSK 를 사용하는 경우 퓨리에적(Fourier products)을 발생시킨다는 사실에 주의해야 한다. 이러한 사실은 반송파와 측파대 사이의 에너지를 갖는 정보의 왜곡과 관련되어 있다. 이는 세심한 연구없이는 비자명한 사실이다. 디지탈 합성기와 변조지수 0.5를 사용하면, 기대한 바와 같이 반송파 주파수 ±변조주파수(fm)에서 측파대가 나타난다. 그러나, 변조지수가 더 감소되면 베셀적은 나타나지 않고 나머지 신호는 fc+fm인 중앙주파수와 이 중앙주파수보다 약 -40dB 아래의 레벨에 있는 퓨리에적으로 이루어진다는 사실에 주목해야 한다. 도 2b에 도시된 중앙의 스파이크에 적은 값의 주파수 혹은 위상 편차를 가감한 신호만을 남겨 둔채 이들 퓨리에 진폭적을 제거하기 위해서 상기 합성신호를 필터링할 수 있다.
이러한 과정의 의미와 중요성은 직관적으로 자명한 것이 아니다. 중요한 사실은 신호가 더 이상 두개의 측파대를 갖는 반송파가 아니라 단측대만을 가진다는 것으로서, 기존에 있던 반송파를 가지지 않게 되는 것이다. 이러한 단측파대 신호는 전송되어 전술한 팬텀 반송파(phantom carrier)을 사용하는 통상의 수단에 의해 검출될 수 있다. 신호가 단일 주파수 라인인 것처럼 보이는 사실은 대역폭이 2(fm+Δf)와 같다고 하는 카슨의 법칙(Carson's Rule)에 위배되는 것으로 보일 수 있으나, 실제 카슨의 법칙을 위반하는 것은 아니다. 왜냐 하면, 팬텀 반송파를 삽입하는 것은 카슨의 법칙에서 요구되는 전 나이퀴스트 대역폭(full Nyquist bandwidth), 즉 fc±fm로 신호를 복원하기 때문이다. 전변조 혹은 나이퀴스트 잡음 대역폭이 존재하기는 하지만 전송되지는 않는다.
매우 좁은 대역폭이 전송되기 때문에 수신기에서 잡음 대역폭은 카슨의 법칙과 나이퀴스트 대역폭에 의해 요구되는 것보다 훨씬 작아진다는 사실에 주목해야 한다. 이는 수학적 분석에 있어서 매우 중요한 것으로서, 이러한 관계는 종래의 단측파대 전송을 설명해 주는 도 3a 내지 도 3e의 비교 주파수 스펙트럼에서도 알 수 있다. 도 3a는 애퍼처 코드로 발생되는 기저대역 신호를 나타내며, 제로 주파수에서 1.0 비트레이트 떨어진 지점을 중심으로 하여 정보가 존재한다. 도 3a의 신호는 반송파를 변조하는데 사용되고, 그 결과 두개의 측파대가 반송파 주파수(fc)의 양측에 생성되는 도 3b의 스펙트럼을 발생시킨다. 다음, 신호는 도 3c에 도시된 바와 같이 억압반송파를 갖는 단측파대 신호로서 fc에 데이타 레이트를 더한 주파수로 전송된다. 검출기에서 코히어런트 반송파(fc)가 재삽입되고, 그 결과 도 3d 및 도 3e에 도시된 바와 같이 원래의 기저대역 신호를 복원하게 된다.
도 3a 내지 도 3e에 도시된 방법은 불필요하게 복잡하지는 않다. 애퍼처 코딩의 두개의 시간 주기를 대체한 두개의 주파수와 함께 전술한 직접 디지탈 합성기를 사용할 경우, 발생된 신호는 도 3c에 나타나 있다. 이때, 반송파는 사용되지도 필요하지도 않으나, 검출시에는 팬텀 반송파를 재삽입하여 도 3d와 도 3e와 같은 결과를 얻게 된다.
도 4는 비트폭(56)을 설정하는 재삽입 반송파(fc)와 함께 직접 디지탈 합성기 혹은 수치제어 발진기에 의해 발생되는 단측파대 신호를 도식적으로 보여주는 것이다. 그 결과 비트 주파수(beat frequency) 혹은 차이 주파수 즉, f1+f2혹은 f1-f2는 도 4에 도시된 바와 같이 비트폭 센터(54)에서 왼쪽 혹은 오른쪽에 음방향의 제로 크로싱을 가지게 된다. 시간 대신 주파수를 사용함으로써 도 1과 같은 애퍼처 코딩 패턴이 재구성될 수 있다.
도 5는 반송파 복원을 위해 링깅 코일을 사용하는 검출회로의 블럭도로서, 먼저 두개의 주파수 입력 데이타가 입력단자(62)를 통해 검출기(60)로 공급된다. 중간주파수로 동작하는 발진기(58)는 코히어런트 검출기(60)와 같이 사용되어 도 4에 도시된 바와 같은 파형을 검출한다. 검출된 파형은 양방향 원슈트회로(bidirectional one shot circuit;66)에 연결되는 리미팅 증폭기(64)에서 제곱(square)된다. 여기서, 양방향 원슈트회로(66)는 데이타 레이트의 코드 배인 간격과 같은 주파수에서 링깅하기 위하여 원슈트회로(66)로부터 에너지를 공급받는 링깅코일(68)에 연결된다. 간격 수는 제로 크로싱이 발생하는 6,7 (13) 부호화에 있는 간격의 세그먼트 수로 정의된다. 도 5에 있어서, 복호화기(70)는 링깅코일(68)에 연결되는 입력단을 구비하며, 내부에 디바이더 카운터(divide-by-N counter)를 가진다. 복호화기(70)에 있는 디바이더 카운터는 발진기(58)를 정확한 반송파 주파수로 로킹시키는 자동주파수제어(AFC) 전압(72)을 발생시키는 위상 비교기 역할을 한다. AFC 클럭 발진기(58)를 위해 출력되는 기준전압은, 링깅코일(68)의 출력과 동일한 주파수를 얻기 위하여 분주된다. 복호화기(70)에 있는 위상비교기는 라인(72)로 AFC 전압을 발생시키고, 이 AFC 전압은 검출된 신호와 정합하기 위해 발진기(58)의 주파수를 바꾸는데 사용한다. 검출기(70)는 '0' 혹은 '1'을 나타내는 처음과 끝의 크로싱을 검출할 수 있으며, 디지탈 데이타는 출력단(74)으로 출력된다.
링깅코일(68)로부터 출력되는 데이타 입력신호는 도 5에 도시된 바와 같이 라인(76)을 통해 검출기(70)로 인가되며, 애퍼처 코딩에 기초한 디지탈 데이타를 나타내는 두개의 주파수 신호를 갖는 기본 퓨리에 시퀀스이다. 적절한 복호화기(70)는 도 11의 블럭도에 나타나 있으며, 이 복호화기는 애퍼처 코딩을 위해 기저대역 혹은 RF 대역에서 사용될 수 있다. 기저대역에서는 두개의 주파수신호가 인버터(82)에 연결된다. 기저대역 신호를 얻기 위하여 단자(76)에 신호를 입력하고 혼합기(78)를 통과시킴으로써 이와 동일한 회로가 RF 대역에서도 사용될 수 있다. 이 경우에는 발진기가 입력되는 신호에 코히어런트되도록 전술한 반송파 복원회로가 사용되어야만 한다.
RF 애퍼처 코딩의 경우, 데이타는 혼합기(78)에서 발진기(80)의 비트 혹은 반송파 주파수와 혼합된다. 발진기(80)는 실제의 데이타 레이트로부터 수백만개 당 몇개로 이루어지는 클럭주파수를 출력한다. 비트 주파수 출력은 인버터(82)를 통해 플립플롭(84)의 클럭입력에 연결되고, 인버터(86)를 통해 반전된 다음 플립플롭(88)의 클럭입력에 연결된다. 신호는 인버터(86)에서 반전되어 입력데이타의 음의 스윙에서 스파이크를 발생시킨다. 인버터(82)에 인가되는 입력 기저대역신호는 증폭 및 제곱되고, 플립플롭(84)의 스파이크로 하여금 디바이더(83)와 카운터(90)를 리셋시키도록 한다. 플립플롭(84)의 Q 출력은 6 카운트 출력(92)과 7 카운트 출력(94)을 갖는 카운터(90)에 연결된다. 6 카운트 출력(92)은 앤드게이트(96)의 일측 입력단에 연결되고, 7 카운트 출력(94)은 앤드게이트(98)의 일측 입력단에 연결된다. 앤드게이트(96,98)의 각 타측 입력단은 앤드게이트(96,98)의 타이밍 혹은 인에이블신호 역할을 하는 플립플롭(88)의 Q 출력에 연결된다. 앤드게이트(96,98)은 각각 카운터(90)의 6 혹은 7 카운트 출력에 의해 활성화된 다음, 입력데이타의 음의 스윙에 존재하는 수신스파이크를 RS 플립플롭(104)으로 보내 RS 플립플롭(104)의 출력을 데이타 클럭의 중간 지점 앞에서 하이 혹은 로우로 설정한다. 앤드게이트(96)의 출력(100)은 플립플롭(104)의 반전된 클리어 입력단에 연결되고, 앤드게이트(98)의 출력(102)는 플립플롭(104)의 반전된 리셋 입력단에 연결된다. 플립플롭(104)는 샘플 앤드 홀드 회로로 사용되어 검출된 주파수가 '1'인지 '0'인지를 알려준다. 만약 RS 플립플롭(104)의 출력이 하이(6 카운트 펄스에 의해 설정)이면 D 플립플롭(108)의 D 입력이 하이가 되고 '1'이 클럭에 따라 출력되는 한편, D 입력(106)에서 신호가 로우이면 '0'이 클럭에 따라 출력될 것이다. 출력(106)은 비트 발진기(80)에 의해 구동되는 디바이더회로(divide-by-N circuit;83)의 출력(110)에 의해 클럭되는 플립플롭(108)의 D 입력에 연결된다. 플립플롭(108)의 Q 출력(74)은 복호화된 디지탈 데이타 신호이다. 수신유니트를 위한 데이타 클럭은 인버터(107)를 통해 포인트(109)에서 얻을 수 있다. 도 13에 도시된 바와 같이 미분을 사용하지 않는 피크 검출법 또한 사용될 수 있다.
혼합기(78)는 기저대역에서는 생략되지만 RF 대역에서는 필요로 한다. 발진기(80)는 큰 디바이더 회로(divide-by-N circuit)를 필요로 한다. 디바이더 회로(divide-by-N circuit)는 도 1의 양방향성 스파이크에 의해 리셋된다. 이 리셋팅에 의해 자동적으로 클럭을 신호에 매칭시킴으로써 자동주파수제어가 필요없게 된다. 그러나, 플립플롭(88)의 Q 출력에 부착된 링깅코일은 도 5에서와 같이 AFC 전압을 발생시키기 위해 사용될 수 있다.
사실상 재삽입 반송파는 필요하지 않으며, 협대역 수정발진기를 위상판별 구성요소로 사용하는 쿼드러쳐 주파수 혹은 위상검출기로 신호를 검출할 수 있도록 중앙의 단측파대 주파수 스파이크에 충분한 정보가 있다. 따라서, 송신기 혹은 수신기에서 반송파를 사용하지 않고도 도 3c의 신호가 도 3e의 신호로 되는 것이 가능하다. 반송파를 사용하지 않고도 도 3c의 신호가 도 3e의 신호로 될 수 있는 검출기는 공지되어 있으며, 본 발명과 결합하여 사용되는 것은 도 17의 블록도에 도시되어 있다. XOR 게이트(228)는 하이로 묶여진 일측 입력과 입력되는 부호화신호에 용량성 결합된 타측 입력(236)을 구비한다. XOR 게이트(228)의 출력은 저항에 의해 입력(236)으로 피드백되는 한편, XOR 게이트(230)의 일측 입력(246)과 XOR 게이트(232)의 일측 입력(242)에 연결된다. XOR 게이트(230)의 입력(238)은 하이로 묶여 있으며, XOR 게이트(230)의 출력(240)은 LC 동조된 수정발진기(234) 및 XOR 게이트(232)의 타측입력(244)에 순차로 연결된다. XOR 게이트(232)의 RC 결합된 출력(248)은 도 8에 도시된 파형(146)가 같이 나타내어진다.
이하, 도 4에 도시된 신호가 어떻게 발생되는지에 대하여 살펴보기로 한다. 도 6은 반송파를 사용하지 않고서 단측파대 출력신호를 발생시키기 위한 본 발명에 적용가능한 RF 변조기 혹은 부호화기를 나타낸 것이다. 고주파수 발진기(112)는 단측파대 주파수를 합성하기 위하여 합성기(114,116)에서 사용되는 클럭신호를 발생시킨다. 합성기(116)는 부호화기(118)의 라인(122)에 연결되며, 입력 데이타의 클럭 레이트를 결정한다. 도 6에 도시된 부호화기(118)는 입력데이타를 라인(120)으로 수신하고, 미국특허 4,742,532호와 5,185,765호에 개시된 바와 같이 애퍼처 코드 혹은 슬립 코드로 변환한다. 부호화기(118)의 출력(124)은 어떤 주파수를 합성할 것인지를 결정하기 위하여 합성기(114)를 프로그래밍하는 출력들을 갖는 롬(ROM)을 어드레싱한다. 합성된 중간주파수는 라인(128)에서 단측파대 신호로 출력되며, 이때 반송파는 존재하지 않는다. 합성기(116)는 제어입력(117)인 로드클럭을 구비하여 롬(126)으로부터 새로운 코드를 로드하는데 사용함으로써 직접 디지탈 합성기(116)가 롬 출력에 따라 새로운 주파수 혹은 위상을 출력할 수 있도록 한다.
간략화된 회로는 도 7의 블럭도로 도시되어 있으며, 여기서는 도 6에 도시된 것과 다른 부호화기 회로 및 방법이 사용된다. 어떤 디지탈 합성기는 두개의 주파수 모드로 토클될 수 있다. 합성기가 콘트롤링 마이크로프로세서 혹은 롬 시퀀스를 사용하여 미리 프로그래밍된다면 도 7의 회로가 사용될 수 있다. 데이타 소스에 대한 데이타 클럭은 디바이더(132)를 통해 발진기(130)에서 발생되어 라인(134)으로 출력된다. 라인(142)상의 데이타는 XOR 게이트(136)로 인가되고 합성기(138)가 데이타 비트가 '1'인지 '0'인지에 따라서 주파수 f1혹은 f2에서 토글되도록 한다. XOR 게이트(136)는 클럭 극성과 데이타 극성의 비교결과에 따라서 비트구간의 중간지점에서 극성반전을 일으킨다. 만약 데이타와 클럭 극성이 같으면 출력(144)은 로우가 되고 데이타와 클럭 극성이 다르면 출력(144)은 하이가 된다. 합성기(138)를 토글함으로써 비트구간의 중간에서 f1에서 f2로 혹은 f2에서 f1으로의 변동이 일어난다. 합성기(114)를 포함하는 회로는 토글모드에서 동작하도록 변형될 수 있다.
쿼드러쳐 검출기 혹은 이와 유사한 검출기로부터 검출된 신호는 도 8에 도시된 바와 같이 아이 패턴(Eye Pattern)을 갖는다. 이는 반복하는 CC 16진(hexadesimal) 시퀀스(1100110011 등)를 위한 패턴이다. 디지탈 '1'은 우선 비트 주기(10)에서 발생되는 주파수 f1와 나머지 반의 비트주기(18)에서 종료되는 주파수 f2로 표시된다. 디지탈 '0'는 도 8에 도시된 바와 같이 첫번째 반의 비트주기(10)에서는 주파수 f2를, 나머지 반의 비트주기(18)에서는 주파수 f1을 갖는다. '1'에서 '0으로, 혹은 '0'에서 '1'로 변동되면, 상승 혹은 하강부분이 전체 비트구간과 동일한 두배의 길이 혹은 구간을 갖게 된다. 반복되거나 연속적인 '1'들 혹은 '0'들은 비트 구간의 반이라는 짧은 길이를 갖는다. 상승 및 하강부분에 대한 시간적분은 도 8에 도시된 바와 같이 삼각파형(146)으로 검출된다. 이러한 아이패턴을 복호화하기 위해서, 삼각파형(146)을 미분하여 맨체스터 코드와 동일한 사각파형(148)을 얻는다. 이후 사각파형(148)은 '1'들과 '0'들을 얻기 위해 복호화된다. 비록 검출결과는 맨체스터 코드 형태로 나타나지만 적용된 스펙트럼은 기저대역에서 맨체스터 코딩에 사용되는 것과는 다르다. 기저대역에서의 맨체스터 코딩에 의하면 비트레이트(fb)에서 0 Hz 쪽으로 확장될 수 있는 반면, 본 발명에 따른 스펙트럼은 비트레이트(fb)에 적은 값의 주파수 편차를 가감한 값이 된다.
본 발명에 적용가능한 맨체스터 코드용 복호화기가 도 12에 도시되어 있다. 맨체스터 코드는 플립플롭(152)의 D 입력(150)과 플립플롭(156)의 D 입력(154)에 인가된다. 데이타 레이트의 두배인 클럭은 플립플롭(156,160,162)의 클럭입력(158)으로 제공된다. 플립플롭(162)의 Q 출력(164)은 인버터(166)를 통해 플립플롭(152)의 클럭입력(168)에 연결된다. 플립플롭(156)의 Q 출력(170)은 플립플롭(169)의 D 입력(172)과 XOR 게이트(174)에 연결된다. XOR 게이트(174)의 다른 입력은 플립플롭(160)의 Q 출력에 연결되고, XOR 게이트(174)의 출력은(178)은 플립플롭(162)의 클리어 입력에 연결된다. 출력(164)는 도 8에 도시된 논리 반전된 맨체스터 코드(148)를 도 8에 도시된 바이너리 데이타 출력(182)으로 제공한다.
도 12에 도시된 이와 같은 회로는 실제의 클럭레이트를 얻기 위하여 디바이더(162)에서 2 분주되는 비트레이트의 두배인 클럭을 사용한다. 쿼드러쳐 검출기로부터 출력되는 맨체스터 코딩된 데이타는 D 플립플롭(152)의 D 입력(150)에 인가된다. 비트의 첫번째 반주기가 하이인지 로우인지에 따라서 '1' 혹은 '0'이 출력된다. 2 디바이더 카운터(162)를 위한 동기펄스를 얻기 위하여 쉬프트 레이스터를 사용한다. 레지스터에서 두개의 반주기에 있는 비트가 같은 경우 XOR 게이트(174)는 로우를 출력하는 한편, 다른 경우 하이를 출력한다. 2 디바이더 카운터(divide-by-2 counter;162)는 클럭 에지와 정렬된 데이타를 얻기 위하여 반주기에 있는 비트들이 서로 달라질 때마다 리셋되고, 그렇지 않은 경우 클럭출력(164)에서 반 사이클동안 오프된다.
도 8에 도시된 삼각파형을 검출하기 위한 다른 방법 및 장치는 도 13의 타이밍도 및 블럭도에 도시된 바와 같이 피크 검출기(184,186)과 RS 플립플롭(192)으로 이루어진다. 이러한 방법을 사용하면 미분기와 맨체스터 복호화기를 사용할 필요가 없다. 양의 피크 검출기(184)와 음의 피크 검출기(186)는 도 8의 삼각파형 입력(146)에 연결된다. 양의 피크 검출기(184)와 음의 피크 검출기(186)의 출력(188,190)은 각각 RS 플립플롭(192)의 S와 R 입력에 연결된다. 양의 피크는 출력(194)에서 '1'을 발생시키기 위하여 플립플롭(192)을 셋시키고 음의 피크는 도 13에 도시된 출력파형(196)을 발생시키기 위해 플립플롭(192)의 출력(194)을 '0'으로 리셋시킨다. 미분하여 맨체스터 코드를 검출하는 대신, 도 13에 도시된 바와 같이 피크 검출기를 사용할 수 있다. 피크는 데이타 비트의 끝에서 발생하고, 따라서 출력은 각각 1 데이타 비트만큼 지연된다.
도 8을 참조하면, 주파수 혹은 주파수의 위상각을 사용할 경우 신호는 비트 경계에서는 변동할 필요가 없고 대신 파형(146)의 피크에서 변동된다. 따라서 도 13에서와 같이 비트 극성이 삼각파형(146)의 상승 혹은 하강에 위해 결정되고, 부호화된 비트의 끝이 양 혹은 음의 피크로 표시된다. 독출 출력은 1 비트 구간만큼 지연되며, 비트구간의 중간지점에서 강제로 천이를 일으킬 필요는 없다.
본 발명의 제 2 실시예에 있어서, 본 발명에 따른 측대역 합성기와 함께 두개가 아닌 3개의 위상 혹은 주파수를 사용함으로써 기저대역 전송주파수가 주어진 데이타 레이트의 반으로 줄어들 수 있다. 도 10은 3개의 주파수로 변환될 수 있는 3개의 시간차이 부호를 발생시키기 위하여 애퍼처 코드가 발생되는 방법과 선택적으로 2분주되는 방법을 보여준다. 스위치(202)를 설정함으로써 2개의 주파수 부호를 3개의 주파수 부호로 바꿀 수 있다. 스위치(202)는 접지 혹은 플립플롭(28)의 리셋 출력(30)을 플립플롭(32)의 클리어 입력에 연결한다. 만약 스위치(202)가 리셋출력(30)에 연결되면, 도 10의 파형(51,49)을 각각 라인(50,48)에서 얻을 수 있다. 그러나, 스위치(202)가 접지에 연결되면, 리셋이 무시되어 XOR 게이트(46)가 클립플롭(32)을 클럭할 때마다 위상변화가 일어난 다음 2 분주됨으로써 도 10의 파형(49')가 라인(48)에서 얻어진다. 이 파형(49')은 2 분주 신호로서, 12, 13 혹은 14의 간격구간을 발생시키는 두개의 시간 서브세트의 합이다. 파형(49')은 각각 비트레이트의 13/25, 13/26, 13/27 배인 세개의 퓨리에 주파수를 가진다. 13/25 배인 주파수는 '1'로 할당되고, 13/26 배인 주파수는 중간값 혹은 마지막 비트값으로, 13/27 배인 주파수는 '0'으로 할당된다. 이경우 비트레이트의 0.52에서 0.48까지 혹은 비트레이트의 0.04의 주파수 확장이 있다. 나타난 전체 대역폭은 비트레이트의 1/25이거나 25 bits/sec/Hz의 대역폭 효율을 가진다.
도 1에 도시된 애퍼처 코드는 세개의 시간 포인트로서, T1과 T2 및 T1과 T2 사이의 중간부분인 비트의 중앙에 T3를 가진다. 간격 분할이 2로 나누어진 경우, 세개의 간격 포인트 6, 6.5, 7이 간격 포인트 12, 13, 14가 되어 양 및 음의 스윙을 사용할 수 있게 되고, 비트가 간격 포인트 13에서 반복되었을때 극성(1 혹은 0)과 센터로의 복귀지점을 결정하기 위하여 간격 포인트 12 혹은 14에서의 피크를 사용할 수 있게 된다. 검출된 파형은 세가지 예에 대하여 도 15a 내지 도 15h에 도시되어 있다. 세개의 위상 부호화는 도 14에 도시된 바와 같으며, 여기에는 중앙 포인트(200)과 ±θ인 두개의 위상 이탈지점이 포함되어 있다. 따라서 본 발명에 따른 3개의 주파수 부호는 이전에 특허된 ″슬립 코드″와 유사하나, 부호화 및 복호화 알고리즘은 상이하다. 이 세개의 위상 혹은 세개의 주파수를 이용하는 방법은 부호화 샘플로서 VPSK 슬립 코드를 사용하는 것으로 전술되어 있다.
3개의 코드 시퀀스는 도 15a 내지 도 15h에 도시되어 있다. 세개의 주파수 혹은 세개의 위상이 직접 디지탈 합성기로부터 얻어지면, 도 15a 내지 도 15h에는 세개의 레벨로 보여진다. 여기서, 0.52 비트레이트의 주파수는 1, 0.48 비트레이트는 0, 0.50 비트레이트는 시간주기 13/26에 해당하는 중앙주파수로 가정한다. 도 15g는 데이타 클럭이고, 도 15h는 직접 디지탈 합성기에서 출력되는 세개의 주파수 혹은 위상을 보여준다. 이는 또한 변조기가 위상 혹은 주파수 변조기인 경우 사용되는 전압레벨일 수도 있다. 상위 레벨은 '1'을 나타내고 하위 레벨은 '0'을 나타낸다. 중앙선은 마지막 비트값을 나타낸다. 도 15h의 파형은 위상 변조기 입력에서 나타나고, 대역통과필터가 사용되지 않은 경우 위상 검출기에서 검출된 출력이다.
도 15a 및 도 15b 는 교번하는 '10101...' 패턴을 나타낸 것이다. 도 15c 및 도 15d는 CC 16진 패턴, 즉 '11001100...'을 보여준다. 순차적으로 동일한 극성을 갖는 비트가 두개 이상인 경우는 도 15e 및 도 15f에 도시되어 있다. 두개의 주파수 혹은 위상방법을 위해 사용되는 것과 동일한 검출기 회로가 적용될 수 있으나, 기저대역 주파수는 반으로 줄어든다. 도 13에 도시된 피크 검출기를 사용하는 경우 복호화된 데이타 패턴은 '1100110011...' 혹은 도 8에서와 같은 CC 16진수가 될 것이다. 비트들은 '1'들과 '0'들 사이의 지연으로 반복한다. 갭이 없이 교번하는 '1'들과 '0'들 즉, '1010101'은 도 15a에 도시된 패턴으로부터 생성된다. 긴 '1'의 열은 도 15e에 도시되어 있다. RS 플립플롭은 첫번째 '1'로 셋되고, 음의 피크가 수신될 때까지 '1' 값을 유지할 것이다.
도 15c는 대역통과필터에 의해 형태를 변경한 이후의 도 15h의 신호를 보여준다. 협대역통과필터를 통과한 구형파 입력펄스는 사인파의 반과 거의 유사한 (sin x)/x 펄스로 바뀌어질 것이다. 도 15h의 사각파는 도 15c의 삼각파로 변환된다. 만약 도 15c의 신호에서 피크가 검출되면 CC 16진 패턴이 도 15d에 도시된 바와 같이 검출된다. 도 15c에 도시된 바와 같이, '1'에서 '0'으로 혹은 '0'에서 '-1'로 되기 위한 두번의 위상 변동(2θ)을 가진다. 만약 데이타 비트가 '1'이면, 위상은 하이 즉, θ가 되고, '1'이 다시 반복되면 본 발명의 부호화방법에 따라서 위상은 레스트 포인트(rest point;200)가 된다. 이후 데이타가 '0'으로 변하면 위상은 로우 즉, -θ가 된다. 반복비트가 있으면 단지 한번의 위상 변동만 행해지면 되고 두번째 반복 비트는 위상 변동을 필요로 하지 않는다. 이후 연속적인 변동은 θ°의 두번째 변동에 부가된다. '101' 혹은 '10' 혹은 '01' 비트 변동에 대해, 레이트는 두배 즉, 비트변동 당 2θ가 된다. 위상 변동 Δθ는 주파수로 등식화될 수 있다.
도 15a는 적분된 위상각 즉, (sin x)/x)2패턴을 사선으로 나타낸 것으로서, 이는 미분되거나 피크 검출되어 도 15b에 도시된 바와 같은 복호화된 출력을 얻게 된다. 피크 검출 이후 출력은 반복된 '1'들을 수반하는 '1'이 된다.
마찬가지로, 도 15c의 데이타 패턴에 있어서 점선의 윤곽으로 나타낸 적분된 위상각은 도 15d에 도시된 복호화 출력을 얻기 위하여 미분되어진다. 도 15e는 한 줄의 '1'이 부호화되는 경우 본 발명에 따른 데이타 패턴을 보여준다. 적분된 위상각은 점선의 윤곽으로 보여지고, 이는 도 15f에 도시된 복호화 출력을 얻기 위하여 미분되어진다. 모든 경우 데이타는 1 비트폭만큼 쉬프트된다.
세가지 위상 변화를 이용하는 것이 위상 변조 방법이다. 세가지 시간주기를 사용하여 적분하는 경우, 동일한 결과(즉, PM을 적분하면 FM이 얻어진다.)를 얻는다. 위상변조를 검출하면, 도 8의 삼각파형이 얻어지고, 주파수 변조를 검출하면 도 1 및 도 10에 도시된 사각파형이 얻어진다.
직접 디지탈 합성기는 제조업자와 프로그램 세팅에 따라서 위상각 혹은 주파수 (PSK 혹은 FSK) 를 공급한다. 예컨데, 도 15a 내지 도 15g의 위상각 -θ, 0 및 +θ와, 도 8의 상부 피크, 중간 피크 및 하부 피크 각각은 서로 다른 위상 혹은 주파수를 가진다.
도 16은 세가지 주파수를 사용하는 직접 디지탈 합성기를 프로그래밍할 수 있는 부호화기 회로의 블럭도이다. D 플립플롭(204,206)은 입력되는 데이타를 순차적으로 비교한다. 데이타신호는 플립플롭(206)의 D 입력에 연결된 Q 출력(210)을 갖는 플립플롭(204)의 D 입력(208)에 연결된다. 플립플롭(206)의 출력(212)은 데이타의 이전 비트이고, 플립플롭(204)의 출력은 데이타의 현재 비트이다. 이 두 출력은 배타논리합(XOR) 게이트(214)의 입력에 연결되고, XOR 게이트(214)의 출력(218)은 도 6에 도시된 직접 디지탈 합성기의 제어입력에 연결된다. 연속적인 두개의 데이타 비트가 동일한 경우, 출력반전기(216)를 갖는 XOR 게이트(214)는 하이를 출력하고, 직접 디지탈 합성기에 의해 주파수 2(FREQ 2)가 발생된다.
또한, 라인(212)상의 이전 비트와 라인(210)상의 현재 비트는 각각 앤드(AND) 게이트(220,222)의 입력에 연결된다. 그리고, 라인(212)상의 이전 비트와 라인(210)상의 현재 비트를 반전시킨 값도 각각 앤드(AND) 게이트(220,222)의 입력에 연결된다. 만약 연속적인 두개의 데이타 비트가 서로 다르게 되어 각각 서로 다른 반전입력을 갖는 두개의 앤드게이트(220,222) 중 하나가 하이가 되는 경우, 플립플롭(206)의 상태 혹은 이전 비트의 값에 따라서 주파수 1(FREQ 1) 혹은 주파수 3(FREQ 3)이 출력(224) 혹은 출력(226)에서 발생된다. 세가지 주파수 혹은 위상방법은 도 1에 도시된 두개의 주파수 알고리즘와 두개 주파수의 중간지점인 제3 주파수를 사용한다.
도 9는 슬립 코드(slip code)로 불리우는 종래의 VPSK 부호화방법을 나타낸 것이다. 본 발명에서는 손실(slippage)이 전혀 발생하지 않는다. 도 9에 있어서, 본 발명에 의한 방법을 사용하는 중간지점(228)은 카운트 7로 표시된다. 7로의 복귀지점(230)이 6 혹은 8로 변동되면 장기간의 손실을 방지할 수 있다. 이는 재삽입된 반송파 및 VPSK 부호화와 함께 사용되는 세가지 주파수로부터 생길 수 있는 패턴이다.
도 1에서 변조주파수는 비트레이트와 동일하고, 도 9에서 변조주파수는 비트레이트의 1/2과 동일하므로 신호 대 잡음비에서는 이론적으로 개선되었음을 보여준다. 이와 같이 중간지점으로 복귀하지 않는 경우 도 1의 파형을 위한 전송주파수는 팬텀 반송파(phantom carrier)와 비트레이트(fb)를 더한 것과 같아 진다. 전송주파수를 2로 나눔으로서 얻어지는 중간지점으로 복귀하는 경우 상기 전송주파수는 fb/2 가 된다. FM 부반송파와 전원라인을 통한 기저대역 전송과 같은 응용분야의 경우, 하드웨어 혹은 일반적인 이유로 인한 상부 주파수 리미트가 있다. 높은 데이타 레이트의 경우 사용가능한 반도체의 주파수 컷오프는 매우 낮을 수 있다. 이러한 제한을 극복하기 위하여 중간지점 복귀방법을 사용하면 데이타 전송레이트가 두배가 될 수 있다.
애퍼처 코딩된 파형은 팬텀 반송파 위에 위치한 데이타 클럭 레이트(fb) 를 중심으로 하므로 주파수(fc+fb)에서는 직접 디지탈 합성기가 측대역만을 생성하도록 둔다. 이는 바이페이즈(biphase) 스펙트럼과 유사하며, 좀 더 바람직한 스펙트럼은 fb/2=fm을 중심으로 하는 바이폴라(bipolar) 스펙트럼과 유사할 것이다. 이는 도 10에 도시된 바와 같이 애퍼처 코드를 2로 나누거나, 도 15a 내지 도 15g에서 그래프식으로 도시한 바와 같이 측대역만을 생성하기 위하여 직접 디지탈 합성기를 사용하거나, '1'들과 '0'들을 얻기 위하여 위상에 값 Δθ을 가감하여 센터위치로부터 쉬프트시킴으로써 실현될 수 있다. 바이폴라 변조 패턴은 도 15a 내지 도 15g에 도시된 바와 같으며, 이는 비트 구간의 중앙에 정지 위치를 갖는 도 1의 위상 쉬트프와 동일한 것이다. 도 16은 도 6의 직접 디지탈 합성기와 함께 사용되는 세가지 주파수 부호화기를 보여주며, 여기서는 어떤 시점에서든지 세개의 출력 중 하나만이 하이가 된다.
협대역 필터를 통과하였을때의 주파수 혹은 위상 변조는 도 8과 같이 도시되어지는 통상의 위상 검출기에 의해 검출된 파형을 적분한 것처럼 보인다. 도 1의 파형으로부터 나오는 구형파 입력은 사선으로부터 분명히 알 수 있듯이 도 8에서 적분된 삼각파형(146)으로 볼 수 있다. 도 15b에서 '1'들과 '0'들은 이들 사이의 갭을 분산시킨다. 협대역 필터를 통과한 이후의 적분파형(146)은 점선으로 나타나 있다.
MSK 및 MFSK 변조를 위해 사용되는 검출방법중 하나는 전송되는 각각의 주파수에 대해 별개의 수정필터를 사용하고, 수신된 주파수를 표시하기 위하여 상관기 혹은 샘플 앤드 홀드 검출기를 사용하는 것이다. 이와 같은 검출방법은 심볼간갑섭(intersymbol interference)이 심화되기는 하나 본 발명에 적용하는 것은 가능하다. 그와 같은 검출기는 T. S. Rappaport에 의한 'Wireless Communications'(Prentice Hall)과 Taub 와 Schilling에 의한 'principles of Communications Systems'(McGraw Hill)을 포함하여 여러 문헌에서 논의된 바 있다.
변조지수는 다음 관계식으로부터 주파수의 항으로 결정될 수 있다.
β= 2 Δf/fb= Δf/fm
fm은 fb/2 이거나 비트레이트의 1/2이다. 애퍼처 코드를 2분주 부호와 비교하기 위하여 일정한 위상 쉬프트를 유지하기 위해서는, 2 Δf/fb및 Δf/fm가 동일해야 한다. fb/2 가 fm이기 때문에 첫번째 방법을 2로 난무으로써 얻어지는 복귀 제로 위상(바이폴라)방법을 위한 Δf 은 도 1의 애퍼처 코딩방법의 대역폭 효율의 두배가 된다. 신호 대 잡음비를 2/1로 개선하기 위해서 데이타 레이트가 동일한 대역폭에서 두배가 되거나 필터를 더 좁게 설계할 수 있다.
이러한 방법은 특히 허용되거나 얻을 수 있는 가장 높은 데이타 레이트가 애퍼처 코딩방법으로부터 얻을 수 있는 것에 대하여 두배가 될 수 있는 데이타 변조에 적용할 수 있다. 예를 들면, 직접 디지탈 합성기는 단측파대 신호를 발생시키는 경우 20 MHz의 상위 주파수 리미트를 가질 수 있다. 도 10, 도 15a 내지 도 15h의 2 디바이더 방법을 사용함으로써 그 주파수에서 데이타 레이트가 두배가 될 수 있다.
반송파를 사용하지 않고 측대역을 직접 발생시키는 것은 세개의 시간 주기, 또한 세개의 주파수, 앞에서 여러가지 부호화/복호화 알고리즘과 함께 언급된 '슬립 코딩'라는 종래의 VPSK 부호화방법와 함께 사용될 수도 있다. 도 9의 '슬립 코딩'에 있어서, 데이타 패턴을 따라 연장되어지는 하나의 비트에 대하여 세개의 크로싱이 있을 수 있다. 현재 비트가 마지막 비트의 반복인 경우 다음 제로 크로싱은 6,7,8 부호에 대하여 마지막 비트로 부터 6/6 비트폭에서 발생할 수 있다. 마지막 비트가 '1'에서 '0'으로 혹은 '0'에서 '1'로 변하게 되면, 다음 제로 크로싱은 1/6 내지 7/6 비트폭만큼 지연된다. 변동 카운트가 증가분보다 2 적고 데이타 파이프라인에 '101'이 있으면 8/6 비트폭으로 연장된다. 복호화기는 이 여분의 연장을 인식하여 키운터를 리셋시키고 누락된 제로(0)와 항상 '1'인 다음 비트를 출력하여 위상 모호성을 제거한다. 이러한 부호화방법은 상술한 특허에 개시되어 있다. 또 다른 부호로는 예를 들면 8,9,10 혹은 10,11,12 가 가능하다.
이러한 세개의 시간 주기는 상술한 애퍼처 코딩와 동일한 방법으로 직접 디지탈 합성기 혹은 수치제어 발진기에 의해 발생될 수 있는 주파수로 변환될 수도 있다. 발생되는 신호는 반송파를 사용하지 않고 발생된 단측파대 신호로서, Stryzak 과 Walkerdp 에 의해 설명된 방법을 사용하거나, MFSK 변조를 위해 널리 사용되는 세개의 협대역 수정 필터와 상관회로망을 이용하는 기법을 사용하여 검출할 수 있다.
본 발명에 따른 직접 측대역 변조방법은 이점은 FCC 규격을 만족시키기 위하여 최소한의 필터링을 요구한다는 것이고, 가장 중요한 이점은 반송파가 필요없다는 것이다. 이는 업 링크와 다운 링크 사이에 주파수 옵셋이 존재하는 위성과 함께 사용되거나, 도플러 효과가 심각한 경우 훨씬 효과적이다. 이 방법을 위한 요건은 검출된 신호가 선형 대역통과필터 이내에 존재해야 하는 것이다.
본 발명에서 설명된 부호화 및 변조방법은 R. Best가 개발한 수식(″phase Locked Loops, McGraw Hill, 1984, pp 57-59)을 사용하여 분석할 수 있다.
애퍼처 코딩에 대하여:
Q = fb/(2 Δf)
R = fb/(2 Δf)
2 분주 부호화에 대하여:
R = fb/(4 Δf)
SNR = β2(Pin /Pout)(나이퀴스트 대역폭/잡음 대역폭) Eb/n = β2QR Eb/n
여기서, β2= [π(Δf/fm)]2= [π(Δf/fb)]2이고, Eb는 주울 단위의 비트 에너지 즉, 신호전력/bits/sec이고, n은 비트당 사용된 심볼의 수이고, Pin /Pout 는 협대역폭에 의해 나누어진 잡음대역폭 전송된 전스펙트럼에서 실제 전송된 것과 수신된 것의 비율을 나타낸 것으로서, (샘플레이트/필터 대역폭)과도 같다. Hz 당 bits/sec 단위의 대역폭 효율은 Q 이다.
(나이퀴스트 대역폭/잡음 대역폭)은 대역폭 효율과 무관하고 R로 주어지는 위상 잡음 개선 팩터이다. 본 발명(VMSK)과 종래 기술(VPSK)은 이 팩터에 매우 의존적이며, 바이페이즈 부호화방법은 이러한 이점을 가지도록 설계된다. 이 팩터 R은 일반적으로 사용되는 다른 변조방법 예컨데, '바이페이즈'방법이 아니라 NRZ 라인 코드방법인 다위상편이키잉(MPSK)과 쿼드러쳐 진폭변조(QAM)과 같은 방법에는 적용할 수 없다.
애퍼처 코딩를 사용한 경우 상기 수식의 값은 다음과 같다.
신호 대 잡음비 = 2.44 Eb/n
대역폭 효율은 심볼당 다수개의 비트(n = 심볼당 비트)를 사용하지 않고도 얻어지며, 데이타 레이트와 샘플 에이트는 동일하다. 2로 나누어지는 경우, 신호 대 잡음비는 4.9 Eb/n 로 나타낼 수 있으며, 이는 신호대 잡음비를 2배 개선한 것이다.
신호 대 잡음비는 상술한 바와 같이 대역폭 효율과는 무관하며, 이는 바이페이즈 부호화 변조방법이 아닌 경우에는 적용되지 않는다. 또한, 이 비율은 직교(orthogonal) MFSK을 제외한 다른 변조방법으로부터 통상 얻어지는 것보다 훨씬 높은 비율이다.
섀넌의 리미트(Shannon's Limit)는 이 변조방법에 대해서는 매우 높게 즉, Q = 26 bits/sec/Hz 대역폭 효율에 대하여 90 dB 로 나타나는 것으로 해석될 수 있으나, 이는 잘못된 해석이다. 본 발명에서는 심볼당 Q 비트가 아니라 심볼당 1 비트가 사용된다. 데이타 레이트는 샘플 레이트와 동일하고, 수정된 섀넌의 리미트는 실험에 의해 증명하면 0 dB가 된다.
본 발명은 여러가지의 바람직한 실시예들에 대하여 서술하고 있지만, 본 발명의 범위내에 속하는 변형물, 치환물 및 등가물들이 있으며, 본 발명의 방법과 장치를 구현하는 다른 방법들이 있다는 것을 주목해야 한다. 뿐만 아니라 다음의 청구범위들에 의해 본 발명의 범위와 진정한 정신 내에 속하는 모든 변형물, 치환물 등가물들을 포함하는 것으로 해석해야 한다.
본 발명을 설명하기 위하여 명세서에 사용된 용어와 여러가지 실시예들은 일반적으로 정의되는 의미뿐만 아니라 일반적으로 정의한 의미의 범위를 벗어나서 명세서에서 특별히 정의한 구조, 물질 혹은 과정을 포함하는 것으로 해석되어야 한다. 따라서, 명세서의 문맥에서 하나의 구성요소가 하나 이상의 의미를 포함하는 것으로 해석될 수 있는 경우 청구범위에서 이 구성요소의 사용은 명세서 및 용이 그 자체에 의해 지지되는 가능한 의미를 모두 포함하는 포괄적인 것으로 해석되어야만 한다.
그러므로, 다음의 청구범위에 사용되는 용어 혹은 구성요소의 정의는 문언적으로 서술된 구성요소들의 조합 뿐만 아니라 실질적으로 동일한 결과를 얻기 위하여 실질적으로 동일한 방법으로 실질적으로 동일한 작용을 수행하는 모든 등가적인 구조, 물질 혹은 과정을 포함하는 것으로 정의된다. 이러한 의미에서, 다음의 청구범위에 기재된 어떠한 구성요소에 대해서도 두개 이상의 등가적인 구성요소가 있을 수 있고, 청구범위에 기재된 두개 이상의 구성요소를 단일 구성요소로 대체하는 것도 가능한 것으로 고려되어야 한다.
해당 분야에 있는 당업자의 관점에서 청구범위에 기재된 요지를 미소하게 변경하는 것은 현재 공지의 사항이든 나중에 설계되는 사항이든 본 발명의 청구범위에 속하는 사항으로 고려된다. 그러므로, 현재 혹은 나중에 당업자에게 공지인 명백한 대체물은 정의되어 있는 구성요소의 범위에 속하는 것으로 정의된다.
이하의 청구범위는 상세한 설명상에 개시된 사항, 개념적으로 균등한 사항, 명백하게 대체가능한 사항, 및 본 발명의 핵심적인 기술적 사상과 본질적으로 통합되는 사항들을 포함하는 것으로 해석해야 한다.

Claims (35)

  1. 디지탈 기저대역 신호를 부호화하기 위한 방법에 있어서,
    비트 센터를 갖는 데이타 비트 구간을 다시 하나 이상의 시간 세그먼트로 분할되는 적어도 두개의 시간 간격으로 분할하는 단계;
    상기 적어도 두개의 시간 간격중 제1 시간 간격에 있는 상기 복수개의 시간 세그먼트 중에서 제1 서브세트를 선택하는 단계;
    상기 나머지 복수개의 시간 세그먼트로부터 상기 적어도 두개의 시간 간격중 제2 시간 간격에 있는 상기 복수개의 시간 세그먼트 중에서 상기 비트 센터 이후에서 종료하는 제2 서브세트를 선택하는 단계; 및
    상기 디지탈 기저대역 신호를 상기 제1 및 제2 서브세트의 시간 세그먼트에 상응하도록 부호화하는 단계를 포함하는 것을 특징으로 하는 디지탈 기저대역 신호 부호화방법.
  2. 제 1 항에 있어서, 상기 데이타 비트 구간은 시작 시간을 가지며, 상기 방법은 상기 데이타 비트 구간의 시작에 대응하는 상기 디지탈 기저대역 신호의 극성을 변환한 다음, 상기 디지탈 기저대역 신호와 결합한 극성 반전을 상기 제1 및 제2 서브세트의 시간 세그먼트의 길이를 근거로 하여 부호화하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 기저대역 신호 부호화방법.
  3. 제 1 항에 있어서, 상기 선택된 제1 및 제2 서브세트의 시간 세그먼트는 상기 디지탈 기저대역 신호와 결합하여 디지탈 '1'들과 '0'들을 나타내는 상대적인 길이를 가지는 것을 특징으로 하는 디지탈 기저대역 신호 부호화방법.
  4. 제 1 항에 있어서, 상기 디지탈 기저대역 신호는 상승에지와 하강에지를 가지며, 상기 방법은 제1 및 제2 동작모드 중에서 하나를 선택하는 단계를 더 포함하며, 상기 방법은 상기 제1 동작모드에서 상기 디지탈 기저대역 신호가 디지탈 '1'인지 '0'인지에 따라서 상기 상승에지를 상기 데이타 비트 구간의 클럭 타이밍과 선두 및 상기 하강에지의 타이밍으로 사용하고, 상기 제2 동작모드에서 상기 디지탈 기저대역 신호가 디지탈 '1'인지 '0'인지에 따라서 상기 하강에지를 상기 데이타 비트 구간의 클럭 타이밍과 선두 및 상기 상승에지의 타이밍으로 사용하는 것을 특징으로 하는 디지탈 기저대역 신호의 부호화방법.
  5. 제 2 항에 있어서, 상기 제1 및 제2 시간 서브세트의 시간 길이의 합은 상기 적어도 두개의 시간 간격에 있는 복수개의 모든 시간 세그먼트들의 시간 길이의 합과 동일한 것을 특징으로 하는 디지탈 기저대역 신호의 부호화방법.
  6. 제 2 항에 있어서, 상기 제1 및 제2 서브세트의 시간 세그먼트는 대약 0.1 보다 적은 변조지수를 생성하는 주파수 편이수단 혹은 직접 디지탈 합성기에 의해 발생되는 제1 및 제2 주파수로 변환되며, 이에 따라 변조신호의 특성이 반송파에 두개의 측파대를 더한 것에서 좁은 바이페이즈 단측파대로 변경되는 것을 특징으로 하는 디지탈 기저대역 신호의 부호화방법.
  7. 제 6 항에 있어서, 상기 데이타 비트는 상승에지와 하강에지를 가지며, 상기 방법은 제1 및 제2 동작모드 중에서 하나를 선택하는 단계를 더 포함하며, 상기 방법은 상기 제1 동작모드에서 상기 데이타 비트가 디지탈 '1'인지 '0'인지에 따라서 상기 상승에지를 상기 데이타 비트 구간의 클럭 타이밍과 선두 및 상기 하강에지의 타이밍으로 사용하고, 상기 제2 동작모드에서 상기 데이타 비트가 디지탈 '1'인지 '0'인지에 따라서 상기 하강에지를 상기 데이타 비트 구간의 클럭 타이밍과 선두 및 상기 상승에지의 타이밍으로 사용하고, 상기 제1 동작모드에서 상기 데이타 비트 구간을 2로 나눔으로써 제3 서브세트의 시간 세그먼트에 대응하는 제3 주파수가 얻어지는 것을 특징으로 하는 디지탈 기저대역 신호의 부호화방법.
  8. 디지탈 데이타 전송방법에 있어서,
    디지탈 기저대역 신호를 애퍼처 코딩하는 단계;
    전송되어지는 신호를 상기 애퍼처 코딩된 디지탈 데이타를 사용하여 위상 혹은 주파수 편이 변조하는 단계; 및
    상기 위상 혹은 주파수 변조된 신호를 전송하는 단계를 포함하며, 상기 애퍼처 코딩단계는
    비트 센터를 갖는 데이타 비트 구간을 복수개의 시간 세그먼트로 분할하는 단계;
    상기 복수개의 시간 세그먼트 중에서 상기 비트 센터 앞에서 종료하는 제1 서브세트를 선택하는 단계; 및
    상기 제1 서브세트의 시간 세그먼트에 포함되지 않는 상기 나머지 복수개의 시간 세그먼트로 이루어지는 복수개의 시간 세그먼트 중에서 상기 비트 센터 이후에서 종료하는 제2 서브세트를 선택하는 단계를 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  9. 제 8 항에 있어서, 상기 방법은 로우 레벨 진폭 변조를 사용하여 상기 변조되어 전송된 신호 상에 부가정보를 중첩시키는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  10. 제 8 항에 있어서, 상기 위상 혹은 주파수 변조된 신호를 전송하는 단계는 상기 애퍼처 코딩된 디지탈 데이타를 유선을 통하여 기저대역에서 전송하는 단계로 이루어지는 것을 특징으로 하는 디지탈 데이타 전송방법.
  11. 제 8 항에 있어서, 상기 위상 혹은 주파수 변조된 신호를 전송하는 단계는 반송파 주파수를 변조하기 위하여 상기 애퍼처 코딩된 디지탈 데이타를 사용하는 무선 주파수에서 상기 애퍼처 코딩된 디지탈 데이타를 전송하는 단계로 이루어지는 것을 특징으로 하는 디지탈 데이타 전송방법.
  12. 제 11 항에 있어서, 상기 애퍼처 코딩된 디지탈 데이타를 전송하는 단계는 억압 반송파를 갖는 단측파대 신호를 전송하는 단계로 이루어지며, 상기 측파대는 상기 억압 반송파가 동일한 주파수에 위치하고, 데이타 레이트보다 적은 값 만큼 상기 반송파로부터 양 혹은 음의 방향으로 옵셋을 가지는 것을 특징으로 하는 디지탈 데이타 전송방법.
  13. 제 11 항에 있어서, 상기 애퍼처 코딩된 디지탈 데이타를 전송하는 단계는 억압 반송파를 갖는 단측파대 신호를 전송하는 단계로 이루어지며, 상기 측파대는 상기 억압 반송파가 동일한 주파수에 위치하고, 1/2의 데이타 레이트보다 적은 값 만큼 상기 반송파로부터 양 혹은 음의 방향으로 옵셋을 가지는 것을 특징으로 하는 디지탈 데이타 전송방법.
  14. 제 12 항에 있어서, 상기 억압 반송파는 데이타 레이트의 배수인 것을 특징으로 하는 디지탈 데이타 전송방법.
  15. 제 12 항에 있어서, 상기 방법은 매우 높은 대역폭 효율과 우수한 신호 대 잡음비가 얻어지도록 상기 단측파대를 상기 단측파대의 센터 주파수 ±제1 소정의 편차만을 통과시키는 매우 좁은 대역통과필터로 통과시키는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  16. 제 8 항에 있어서, 상기 방법은 상기 위상 혹은 주파수 변조되어 전송되는 신호를 각각 위상 천이 혹은 주파수 천이에 대응하고, 반송파 혹은 다른 ㄱ준신호를 사용하지 않는 위상 검출 혹은 판별회로를 이용하여 상기 위상 혹은 주파수 변조되어 전송되는 신호를 수신 및 복호화하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  17. 제 8 항에 있어서, 상기 방법은 협대역폭 수정필터와, 샘플 앤드 홀드 혹은 상관기 회로망을 이용하여 상기 위상 혹은 주파수 변조되어 전송되는 신호를 수신 및 복호화하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  18. 제 8 항에 있어서, 상기 방법은 상기 전송된 신호를 미분하고 맨체스터 복호화함으로써 상기 위상 혹은 주파수 변조되어 전송되는 신호를 수신 및 복호화하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  19. 제 8 항에 있어서, 상기 방법은 상기 전송된 신호의 피크를 상기 애퍼처 코딩된 디지탈 데이타로 검출함으로써 상기 위상 혹은 주파수 변조되어 전송되는 신호를 수신 및 복호화하는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 전송방법.
  20. 제 8 항에 있어서, 상기 위상 혹은 주파수 변조되어 전송되는 신호를 전송하는 단계에서는 릴레이 혹은 위성으로 전송하는 경우, 전송이 도플러 주파수 옵셋의 영향을 받지 않도록 코히어런트 반송파 주파수가 사용되지 않는 것을 특징으로 하는 디지탈 데이타 전송방법.
  21. 소스신호를 수신하고, 수신된 소스신호를 애퍼처 코딩하는 부호화기;
    상기 부호화기에 연결된 송신기;
    상기 송신기와 통신하고 상기 애퍼처 코딩된 소스신호를 검출하는 수신기; 및
    상기 수신기에 연결되며, 상기 애퍼처 코딩된 소스신호를 복호화하는 복호화기를 포함하며, 상기 애퍼처 코딩은
    비트 센터를 갖는 데이타 비트 구간을 복수개의 시간 세그먼트로 분할하는 과정;
    상기 복수개의 시간 세그먼트 중에서 상기 비트 센터 근처에서 종료하는 제1 서브세트의 시간 세그먼트를 선택하는 과정; 및
    상기 나머지 복수개의 시간 세그먼트 중에서 상기 제1 서브세트의 시간 세그먼트 이후에 시작하는 제2 서브세트의 시간 세그먼트를 선택하는 과정을 포함하며,
    상기 제1 및 제2 서브세트의 시간 세그먼트의 길이는 상기 소스신호가 디지탈 '1'인지 혹은 '0'인지에 따라서 가변되는 것을 특징으로 하는 변조장치.
  22. 소스신호를 애퍼처 코딩하기 위한 부호화기 수단;
    상기 애퍼처 코딩된 소스신호를 송신하기 위한 송신기 수단;
    상기 애퍼처 코딩된 소스신호를 검출 및 수신하기 위한 수신기 수단; 및
    상기 애퍼처 코딩된 소스신호를 복호화하는 복호화기 수단을 포함하며, 상기 애퍼처 코딩은
    비트 센터를 갖는 데이타 비트 구간을 복수개의 시간 세그먼트로 분할하는 과정;
    상기 복수개의 시간 세그먼트 중에서 상기 비트 센터 근처에서 종료하는 제1 서브세트의 시간 세그먼트를 선택하는 과정; 및
    상기 나머지 복수개의 시간 세그먼트 중에서 상기 제1 서브세트의 시간 세그먼트 이후에 시작하는 제2 서브세트의 시간 세그먼트를 선택하는 과정을 포함하며,
    상기 제1 및 제2 서브세트의 시간 세그먼트의 길이는 상기 소스신호가 디지탈 '1'인지 혹은 '0'인지에 따라서 가변되는 것을 특징으로 하는 변조장치.
  23. 각 입력 데이타 비트가 일시적 데이타 비트 길이, 일시적 비트 센터와, 논리상태를 나타내는 일시적 상태를 갖는 것을 특징으로 하는 다수개의 입력 데이타 비트로부터 얻어지는 디지탈 기저대역 신호를 발생시키기 위한 부호화방법에 있어서,
    상기 다수개의 입력 데이타 비트 중 하나를 수신하는 단계; 및
    상기 하나의 입력 데이타 비트의 일시적 상태가 상기 일시적 비트 센터 이전 혹은 이후 시점에서 변하는지 여부에 따라서 변하게 되는 일시적 상태를 갖는 부호화된 디지탈 기저대역 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 부호화방법.
  24. 제 23 항에 있어서, 상기 부호화된 디지탈 기저대역 신호는 두가지 극성을 가지며, 상기 하나의 입력 데이타 비트는 시작 시점을 가지며, 상기 부호화된 디지탈 기저대역 신호를 발생시키는 단계는 상기 하나의 입력 데이타 비트의 시작 시점에 응답하여, 상기 부호화된 디지탈 기저대역 신호의 극성을 변경한 다음, 상기 하나의 입력 데이타 비트가 상태를 바꾸었을때 다시 상기 디지탈 기저대역 신호의 극성을 변경하는 단계로 이루어지는 것을 특징으로 하는 부호화방법.
  25. 제 23 항에 있어서, 상기 부호화된 디지탈 기저대역 신호는 제1 길이를 갖는 제1 시간 주기 동안은 제1 상태, 제2 길이를 갖는 제2 시간 주기 동안은 제2 상태를 가지며, 상기 부호화된 디지탈 기저대역 신호는 상기 하나의 입력 데이타 비트의 디지탈 '1'들과 '0'들에 일치하도록 상기 제1 및 제2 길이를 발생시키는 것을 특징으로 하는 부호화방법.
  26. 제 23 항에 있어서, 상기 부호화된 디지탈 기저대역 신호는 상기 디지탈 기저대역 신호의 상승에지 및 선두에지와, 하강에지 및 후미에지를 가지며, 상기 부호화된 디지탈 기저대역 신호는 상기 상승에지와 선두에지를 근거로 하여 클럭 주파수를 발생시키고, 상기 하나의 입력 데이타 비트가 디지탈 '1'인지 '0'인지에 따라 정해지는 시점에서 상기 하강에지와 후미에지를 발생시키는 것을 특징으로 하는 부호화방법.
  27. 제 23 항에 있어서, 상기 부호화된 디지탈 기저대역 신호는 상기 디지탈 기저대역 신호의 상승에지 및 선두에지와 하강에지 및 후미에지를 가지며, 상기 부호화된 디지탈 기저대역 신호는 상기 하강에지와 선두에지를 근거로 하여 클럭 주파수를 발생시키고, 상기 하나의 입력 데이타 비트가 디지탈 '1'인지 '0'인지에 따라 정해지는 시점에서 상기 상승에지와 후미에지를 발생시키는 것을 특징으로 하는 부호화방법.
  28. 제 23 항에 있어서, 상기 부호화된 디지탈 기저대역 신호를 발생시키는 단계는 대략 0.1 보다 작은 변조지수를 발생시키기 위하여 상기 부호화된 디지탈 기저대역 신호의 상태들을 두개의 주파수로 발생시키며, 상기 부호화된 디지탈 기저대역 신호의 특성은 반송파에 두개의 측대역을 합한 것에서 좁은 바이페이즈 단측대역으로만으로 변경하는 것을 특징으로 하는 부호화방법.
  29. 제 28 항에 있어서, 상기 부호화된 디지탈 기저대역 신호를 발생시키는 단계는 일시적인 길이를 갖는 부호화된 디지탈 기저대역 신호를 발생시키며, 상기 부호화된 디지탈 기저대역 신호 발생단계는
    상기 부호화된 디지탈 기저대역 신호의 일시적 길이를 연장하는 단계;
    상기 하나의 입력 데이타 비트가 디지탈 '1'인지 '0'인지에 따라 정해지는 하강에지에 상응하는 제1 및 제2 주파수를 발생하는 단계; 및
    상기 다수개의 입력 데이타 비트중 다음 순서의 입력 데이타 비트에서 상기 하나의 입력 데이타 비트의 반복적인 디지탈 상태에 상응하는 제3 주파수를 발생시키는 단계를 포함하는 것을 특징으로 하는 부호화방법.
  30. 애퍼처 코딩를 사용하여 디지탈 데이타를 부호화하는 단계;
    상기 애퍼처 코딩된 디지탈 데이타를 위상 혹은 주파수 편이 변조를 이용하여 전송하는 단계; 및
    상기 위상 혹은 주파수 편이 변조되어 전송된 애퍼처 코딩된 디지탈 데이타를 수신 및 복호화하는 단계를 포함하는 것을 특징으로 하는 디지탈 데이타 및 부가정보 전송방법.
  31. 제 30 항에 있어서, 상기 방법은 로우 레벨 진폭변조를 이용하여 상기 부가정보를 상기 부호화된 디지탈 데이타에 중첩시키는 단계를 더 포함하는 것을 특징으로 하는 디지탈 데이타 및 부가정보 전송방법.
  32. 제 30 항에 있어서, 상기 다수개의 입력 데이타 비트는 데이타 레이트를 가지며, 상기 애퍼처 코딩를 사용한 디지탈 데이타 부호화단계는
    시간상에서 비트 센터를 가지는 데이타 비트 구간을 복수개의 간격으로 분할하는 과정;
    상기 복수개의 시간간격 중에서 각각 상기 비트 센터 근처에서 종료하는 제1 서브세트의 시간간격을 선택하는 과정; 및
    상기 제1 서브세트에 포함되지 않은 나머지 복수개의 시간간격을 구성되며, 각각 상기 제1 서브세트의 시간간격 이후에 시작하는 제2 서브세트의 시간간격을 선택하는 과정을 포함하며,
    상기 애퍼처 코딩 결과 저주파수 성분을 포함하지 않고, 상기 데이타 레이트와 동일한 양만큼 0 Hz에서 떨어져 있는 좁은 퓨리에 스펙트럼을 나타내는 것을 특징으로 하는 디지탈 데이타 및 부가정보 전송방법.
  33. 제 30 항에 있어서, 상기 부호화된 디지탈 데이타는 유선으로 전송되는 것을 특징으로 하는 디지탈 데이타 및 부가정보 전송방법.
  34. 제 30 항에 있어서, 상기 부호화된 디지탈 데이타는 무선주파수에서 전송되며, 상기 애퍼처 코딩은 상기 무선주파수내에서 반송파 주파수를 변조하기 위하여 사용되는 것을 특징으로 하는 디지탈 데이타 및 부가정보 전송방법.
  35. 소스신호를 애퍼처 코딩하기 위한 수단;
    상기 애퍼처 코딩된 소스신호를 전송하기 위한 수단;
    상기 애퍼처 코딩된 소스신호를 수신 및 검출하기 위한 수단; 및
    상기 애퍼처 코딩된 소스신호를 복호화하기 위한 수단을 포함하며, 상기 애퍼처 코딩은
    시간상에서 비트 센터를 가지는 데이타 비트 구간을 복수개의 간격으로 분할하는 과정;
    상기 복수개의 시간간격 중에서 각각 상기 비트 센터 근처에서 종료하는 제1 서브세트의 시간간격을 선택하는 과정; 및
    상기 제1 서브세트에 포함되지 않은 나머지 복수개의 시간간격을 구성되며, 각각 상기 제1 서브세트의 시간간격 이후에 시작하는 제2 서브세트의 시간간격을 선택하는 과정을 포함하며,
    상기 제1 및 제2 서브세트의 시간간격은 각각 해당하는 소스신호가 디지탈 '1'인지 '0'인지에 따라 정해지는 길이를 가지는 것을 특징으로 하는 소스신호와 함께 사용하기 위한 소스신호용 변조장치.
KR1020007004828A 1997-11-03 1998-10-30 억압반송파를 갖는 단측파대를 이용한 디지탈 변조 KR20010031763A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/963,237 1997-11-03
US08/963,237 US5930303A (en) 1996-11-04 1997-11-03 Digital modulation employing single sideband with suppressed carrier
PCT/US1998/023140 WO1999023754A1 (en) 1997-11-03 1998-10-30 Digital modulation employing single sideband with suppressed carrier

Publications (1)

Publication Number Publication Date
KR20010031763A true KR20010031763A (ko) 2001-04-16

Family

ID=25506957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004828A KR20010031763A (ko) 1997-11-03 1998-10-30 억압반송파를 갖는 단측파대를 이용한 디지탈 변조

Country Status (14)

Country Link
US (1) US5930303A (ko)
EP (1) EP1027768A1 (ko)
JP (1) JP2001522186A (ko)
KR (1) KR20010031763A (ko)
CN (1) CN1285972A (ko)
AU (1) AU1293599A (ko)
BR (1) BR9816143A (ko)
CA (1) CA2308064A1 (ko)
HU (1) HUP0101472A3 (ko)
IL (1) IL135917A0 (ko)
NO (1) NO20002329L (ko)
RU (1) RU2000114241A (ko)
TR (1) TR200001208T2 (ko)
WO (1) WO1999023754A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963595A (en) * 1997-09-08 1999-10-05 Tut Systems, Inc. Method and apparatus for encoding and decoding a bit sequence for transmission over POTS wiring
US7079584B2 (en) * 1998-08-10 2006-07-18 Kamilo Feher OFDM, CDMA, spread spectrum, TDMA, cross-correlated and filtered modulation
US7548787B2 (en) 2005-08-03 2009-06-16 Kamilo Feher Medical diagnostic and communication system
US8050345B1 (en) * 1999-08-09 2011-11-01 Kamilo Feher QAM and GMSK systems
US6470055B1 (en) * 1998-08-10 2002-10-22 Kamilo Feher Spectrally efficient FQPSK, FGMSK, and FQAM for enhanced performance CDMA, TDMA, GSM, OFDN, and other systems
US6678321B1 (en) 1998-09-15 2004-01-13 Tut Systems, Inc. Method and apparatus for transmitting and receiving a symbol over pots wiring using a multi-cycle waveform
US9307407B1 (en) 1999-08-09 2016-04-05 Kamilo Feher DNA and fingerprint authentication of mobile devices
US7260369B2 (en) 2005-08-03 2007-08-21 Kamilo Feher Location finder, tracker, communication and remote control system
US9813270B2 (en) 1999-08-09 2017-11-07 Kamilo Feher Heart rate sensor and medical diagnostics wireless devices
US9373251B2 (en) 1999-08-09 2016-06-21 Kamilo Feher Base station devices and automobile wireless communication systems
WO2001054330A1 (en) * 2000-01-18 2001-07-26 Harold Walker A method and apparatus for improved cellular telephone communications
US6775323B1 (en) 2000-02-25 2004-08-10 National University Of Singapore Data coding system
US6937664B1 (en) * 2000-07-18 2005-08-30 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
US6862317B1 (en) 2000-07-25 2005-03-01 Thomson Licensing S.A. Modulation technique providing high data rate through band limited channels
US6512799B2 (en) 2001-02-06 2003-01-28 University Of South Alabama Digital communication system and method for increased bit rates
US20040109497A1 (en) * 2002-11-14 2004-06-10 Unb Technologies, Inc. Communications system including a narrow band demodulator
US20040096010A1 (en) * 2002-11-14 2004-05-20 Unb Technologies Inc. Communications system including a narrow band modulator
US20040096021A1 (en) * 2002-11-14 2004-05-20 Unb Technologies, Inc. Communications methods for narrow band demodulation
US7359449B2 (en) 2004-10-05 2008-04-15 Kamilo Feher Data communication for wired and wireless communication
US7421004B2 (en) * 2004-10-05 2008-09-02 Kamilo Feher Broadband, ultra wideband and ultra narrowband reconfigurable interoperable systems
US7336723B2 (en) * 2004-11-08 2008-02-26 Photron Research And Development Pte Ltd. Systems and methods for high-efficiency transmission of information through narrowband channels
TW200631362A (en) * 2004-11-08 2006-09-01 Photron Res & Dev Pte Ltd Systems and methods for designing a high-precision narrowband digital filter for use in a communications system with high spectral efficiency
US7269230B2 (en) * 2004-11-08 2007-09-11 Photron Research And Development Pte Ltd. Systems and methods for designing a high-precision narrowband digital filter for use in a communications system with high spectral efficiency
JP2006303663A (ja) * 2005-04-18 2006-11-02 Nec Electronics Corp 光結合型絶縁回路
US10009956B1 (en) 2017-09-02 2018-06-26 Kamilo Feher OFDM, 3G and 4G cellular multimode systems and wireless mobile networks
US7280810B2 (en) * 2005-08-03 2007-10-09 Kamilo Feher Multimode communication system
CN101673336B (zh) * 2008-09-12 2012-05-23 晨星软件研发(深圳)有限公司 译码装置及译码方法
US20100183053A1 (en) * 2009-01-20 2010-07-22 Tran Duke H System and apparatus for data transmission
US10666481B2 (en) 2017-10-27 2020-05-26 Terawave, Llc High spectral efficiency data communications system using energy-balanced modulation
US11876659B2 (en) 2017-10-27 2024-01-16 Terawave, Llc Communication system using shape-shifted sinusoidal waveforms
CN108040022B (zh) * 2017-12-25 2023-12-29 中天启明石油技术有限公司 一种用于随钻测量仪器的总线编解码装置及方法
RU2770420C1 (ru) * 2021-05-25 2022-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский автомобильно-дорожный государственный технический университет (МАДИ)" Способ кодирования цифровой информации в радиоканале

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540957A (en) * 1983-05-06 1985-09-10 Continental Electronics Mfg. Co. Amplitude modulator forms two phase-shifted pulse trains and combines them
US4866737A (en) * 1987-07-21 1989-09-12 Bruce Seifried High speed voiceband data transmission and reception
JPH0669969A (ja) * 1992-05-29 1994-03-11 Nec Corp ４相位相変調器
JPH06104943A (ja) * 1992-09-21 1994-04-15 Nec Corp 四相位相変調装置
JPH07143196A (ja) * 1993-11-19 1995-06-02 Matsushita Electric Ind Co Ltd デジタル直交変調器
US5534828A (en) * 1994-07-20 1996-07-09 Nippon Telegraph And Telephone Corporation Digitized quadrature modulator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4406009A (en) * 1979-04-30 1983-09-20 Gte Automatic Electric Incorporated Method and apparatus for converting binary information into a single-sideband 3-level correlative signal
US4497060A (en) * 1982-12-08 1985-01-29 Lockheed Electronics Co., Inc. Self-clocking binary receiver
US4507794A (en) * 1983-05-04 1985-03-26 Jones Stephen K Filtered Manchester Coded PSK transmission system
US5185765A (en) * 1986-05-08 1993-02-09 Walker Harold R High speed data communication system using phase shift key coding
US4742532A (en) * 1986-05-08 1988-05-03 Walker Harold R High speed binary data communication system
US5475705A (en) * 1993-04-29 1995-12-12 Ericsson Ge Mobile Communications Inc. Demodulator for Manchester-coded FM signals
JPH1023096A (ja) * 1996-07-02 1998-01-23 Fujitsu Ltd ディジタル変調器および復調器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540957A (en) * 1983-05-06 1985-09-10 Continental Electronics Mfg. Co. Amplitude modulator forms two phase-shifted pulse trains and combines them
US4866737A (en) * 1987-07-21 1989-09-12 Bruce Seifried High speed voiceband data transmission and reception
JPH0669969A (ja) * 1992-05-29 1994-03-11 Nec Corp ４相位相変調器
JPH06104943A (ja) * 1992-09-21 1994-04-15 Nec Corp 四相位相変調装置
JPH07143196A (ja) * 1993-11-19 1995-06-02 Matsushita Electric Ind Co Ltd デジタル直交変調器
US5534828A (en) * 1994-07-20 1996-07-09 Nippon Telegraph And Telephone Corporation Digitized quadrature modulator

Also Published As

Publication number Publication date
RU2000114241A (ru) 2002-05-27
JP2001522186A (ja) 2001-11-13
HUP0101472A2 (hu) 2001-09-28
US5930303A (en) 1999-07-27
TR200001208T2 (tr) 2000-08-21
CA2308064A1 (en) 1999-05-14
NO20002329D0 (no) 2000-05-03
IL135917A0 (en) 2001-05-20
CN1285972A (zh) 2001-02-28
BR9816143A (pt) 2002-04-09
NO20002329L (no) 2000-06-28
EP1027768A1 (en) 2000-08-16
WO1999023754A1 (en) 1999-05-14
HUP0101472A3 (en) 2002-05-28
AU1293599A (en) 1999-05-24

Similar Documents

Publication Publication Date Title
KR20010031763A (ko) 억압반송파를 갖는 단측파대를 이용한 디지탈 변조
EP0412427B1 (en) Sample-and-hold digital phase-locked loop for ASK signals
US5276712A (en) Method and apparatus for clock recovery in digital communication systems
US3845412A (en) Digital modulate/demodulate system
AU769804B2 (en) Digital signal modulation system
US6775324B1 (en) Digital signal modulation system
US6748022B1 (en) Single sideband suppressed carrier digital communications method and system
US6411661B1 (en) Digital timing recovery loop for GMSK demodulators
US4276650A (en) Method of synchronizing a quadphase receiver and clock synchronization device for carrying out the method
JP2004505506A (ja) パルス幅変調を用いたデータ伝送
US5399987A (en) Bi-phase shift keying signal demodulation circuit for RDS receiver
US5789991A (en) FSK modulating and demodulating apparatus wherein each binary data is represented by same number of cycles of modulated signal
AU2001277931C1 (en) An in-band-on-channel broadcast system for digital data
US4153814A (en) Transition coding method for synchronous binary information and encoder and decoder employing the method
EP0499479B1 (en) Clock regeneration circuit
Róka The utilization of the VMSK modulation at the signal transport by means of XDSL technologies
US20100321126A1 (en) Method of Modulating A Carrier to Transmit Power to a Device, and Modulator Adapted to do the Same
US5311559A (en) Apparatus for correcting waveform distortion
JPH0763163B2 (ja) デイジタル伝送方式
KR890000590B1 (ko) 디지탈 무선통신 장치에 있어서의 송신장치
JPS59131247A (ja) デイジタルデ−タ伝送方法および装置
JP2692440B2 (ja) Ｆｓｋデータ受信方式
JPH06350561A (ja) データ変調方式
MXPA00008799A (es) Sistema de modulacion de señales digitales

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application