SISTEMA DE MODULACIÓN DE SEÑALES DIGITALES CAMPO DE LA I NVENCIÓN La presente invención se refiere a modulación de fase de señales digitales que es particularmente adecuada para aplicaciones de espectro amplio. ANTECEDENTES DE LA INVENCIÓN Dos técnicas de modulación bien conocidas para compresión de ancho de banda de radio frecuencia (RF) (es decir, indicar eficiencia espectral) son modulación de amplitud de cuadratura (QAM) y transmisión de desplazamiento de fase de cuadratura (QPSK). Ambos métodos sufren una pérdida de energía de señal con mayores niveles de modulación o la compresión de ancho de banda que los acompañan. Además, estos métodos muy probablemente producen errores debido a la baja relación señal a ruido (SNR). Para compensar estos errores, se requiere un incremento en la energía aproximadamente igual a cuadrado del incremento en compresión de ancho de banda. Por ejemplo, una compresión de ancho de banda de diez veces requiere un incremento de 100 veces en energía. Algunas técnicas de modulación comúnmente utilizadas tales como transmisión de desplazamiento de frecuencia (FSK), transmisión de desplazamiento de frecuencia mínimo (MFSK), GMSK y modulación de amplitud de cuadratura transmiten datos codificados en línea de no retorno a cero (N RZ) que concentran ancho de banda alrededor de una portadora. La codificación de bi-fase (por ejemplo, codificación Manchester y Miller, conocidas) mantiene las bandas laterales de información lejos de la portadora . La Figura 1 , ilustra las características espectrales de las señales de bi-fase dig itales tales como Q PSK, BSPK, QAM, etc. El espectro de señales codificadas de l ínea se concentra alrededor de la banda base , mientras que para las señales de bi-fase digitales el espectro se mueve lejos del origen a un punto alrededor de la mitad de la velocidad de bits transmitidas. Para obtener ahorros significativos en el ancho de banda transmitido, sólo es necesario transm itir una banda lateral . Una señal de bi-fase varía en el tiempo y por lo tanto no tiene puntos de cruce cero que varían con el tiempo. Los códigos de bi-fase son polares y tiene poco o ningún componente de DC. Otro método de modulación, modulación de ancho de pulso , se emplea en banda base para codificación de espectro y prod uce pulsos de salida que son m ú ltiplos enteros del periodo de reloj. Con este método, los retrasos de fase al final o centro de un bit de datos distinguen entre niveles lógicos " 1 " ó "0", respectivamente. La codificación de Mil ler es un ejemplo de este tipo de modulación . Modular una portadora de radio frecuencia con este tipo de modulación no conserva el ancho de banda. La Patente de los Estados U nidos de Norteamérica Número de
Serie 4,742,532 emitida a H . R . Walker describe un método de modulación denominado transmisión de desplazamiento de fase variable (VPSK). La modulación de transmisión de desplazamiento de fase variable codifica cambios entre estados lógicos " 1 " ó "0" de señal de datos de no retorno a cero binario . La codificación produce una señal de pulso que tiene periodos que varían de múltiplos de 4/4, 5/4, y 6/4 del periodo de bit de conformidad con una serie predeterminada de reglas de codificación. De conformidad con las reglas de codificación, no se codifica ningún cambio en la polaridad de los datos como un ancho de bit de 4/4, un cambio en la polaridad de datos se codifica como un ancho de bit de 5/4, y una codificación de caso condicional para el último bit se codifica como un periodo de ancho de bit de 6/4 para indicar un reinicio requerido del sistema de codificación/ decodificación. Este método puede producir teóricamente un factor Nyquist de 7.2 bits por Horizontal - ancho de banda. La Patente de los Estados Unidos de Norteamérica Número de Serie 5, 185, 765 de H. R. Walker describe un método mejorado de modulación de transmisión de desplazamiento de fase variable. Con este método, cada bit de datos de entrada tiene un periodo de bit constituido por M periodos de reloj. Los cambios de la polaridad de bit de datos son codificados por transmisión de desplazamiento de fase con anchos de forma de onda de M/M, M+ 1 /M, y M+2/M periodos de bit, en donde M es un entero par mayor que 3. De conformidad con las reglas de codificación, no se codifica ningún cambio en la polaridad de los datos como M periodos de reloj, un cambio en la polaridad de los datos se codifica como M + 1 /M periodos de reloj y un bit de codificación final para el periodo para indicar un reinicio que ocurre como el cambio de polaridad de bit de datos M-1 se codifica como M+2/M periodos de reloj. Teóricamente, este método permite que un espectro de señal entre en un sexto del ancho de banda de la señal equivalente de no retorno a cero de banda base, produciendo eficiencias Nyquist de hasta 15.3 bits por Hz - ancho de banda para 10 niveles de modulación. Este desplazamiento de fase variable hace que el sistema de codificación/ decodificación pierda sincronización con el inicio de cada periodo de bit. Para solucionar este problema, se debe insertar un bit de reinicio en los datos para cada periodo de bit. Un método descrito de codificación/decodificación exhibe ventajas operativas comparado con los sistemas descritos por Walker. En particular, el método de codificación de abertura variable descrito proporciona el doble de la eficiencia del método descrito en la Patente de los Estados Unidos de Norteamérica Número de Serie 5,185,765 de Walker, y es más económico con respecto a los requerimientos de hardware y software. BREVE DESCRIPCIÓN DE LA INVENCIÓN Un sistema de codificación de abertura variable de conformidad con los principios de la presente invención emplea el siguiente algoritmo para codificar una corriente de bits de no retorno a cero de entrada. Si la corriente de bits exhibe un cambio de fase de un lógico 0 a un lógico 1, un bit de datos codificados asociados exhibe un cambio de ancho de bit en una dirección (por ejemplo, se incrementa) proporcional a un factor predeterminado N. Si el nivel lógico de corriente de bits permanece sin cambios, el ancho de bit de un bit codificado asociado se mantiene a un ancho de bit original predeterminado. Si la corriente de bits exhibe un cambio de fase de un lógico 1 a un lógico 0, un bit codificado asociado exh ibe un cambio de ancho de bit en una segunda dirección diferente (por ejemplo, se reduce) proporcional a un factor predeterminado N . BREVE DESCRIPCIÓN DE LOS DI B UJOS La Figura 1 , m uestra un espectro de frecuencia para señales de bi-fase y no retorno a cero. La Figura 2 , muestra una red codificadora de conformidad con los principios de la presente invención . La Figura 3, muestra tablas lógicas de codificados usadas en el codificador de la Figura 2. La Figura 4, muestra una red decodificadora de conformidad con los principios de la invención . Las Figuras 5 y 6, muestran formas de onda que ilustran los principios de la presente invención . La Figura 7, muestra un sistema transmisor que incluye un codificador de conformidad con la presente invención . La Figura 8, muestra un receptor que incluye un decodificador de conformidad con la presente invención . DESCR I PC IÓN DETA LLA DA DE LOS DI B UJOS El método de codificación de señales descrito se denomina
Codificación de Abertura Variable, o VAC. El método descrito soluciona el problema previamente mencionado de los sistemas de modulación de amplitud de cuadratura y transmisión de desplazamiento de fase de cuadratura de sufrir una pérdida de energía de señal con niveles de modulación mayores o la compresión de ancho de banda q ue los acompañan . El método de Codificación de Abertura Variable descrito emplea métodos de banda lateral sencilla para compri mi r el ancho de banda de información por un factor de 9: 1 , y se puede implementar mediante modulación de frecuencia directa en una portadora . El método de compresión de ancho de banda de Codificación de Abertura Variable descrito es muy útil para implementar u n sistema de espectro amplio de secuencia directa con el cód igo amplio que real iza un tipo de modulación BPSK en la portadora m ientras los datos se envían codificados en Codificación de Abertura Variable en la portadora. La configuración descrita exhibe una mejora significativa en la ganancia del proceso . Por definición , para cualquier sistema de espectro am plio de secuencia directa , la ganancia de proceso se define por un registro de 1 0 [ancho de banda de espectro amplio/ancho de banda de información] . La ganancia de proceso mayor significa que necesitará más energía de señales que interfieren para interrumpir el sistema de comunicación . En una implementación digital típica , se pueden aplicar los siguientes parámetros del sistema: • ancho de banda amplio : 2 MHz • velocidad de datos de ráfaga: 80 Kbps (40 Kbps en un en lace dúplex de división de tiempo tendrán que ser emitidos como ráfaga al doble de la velocidad original) . • ancho de banda de datos de ráfaga: 80 Khz a BT=1 (asumiendo filtrado mínimo) La ganancia del proceso bajo estas condiciones se pueden mostrar que es 1 3.97 db. En el sistema descrito se aplican los sig uientes parámetros: • ancho de banda am plia: 2 Mhz • ancho de banda de información : 4.44 Khz (40 Kbps a compresión de 9: 1 ) . En este caso, la ganancia de proceso se puede mostrar q ue es
26.57 db. Por lo tanto, la señal de interferencia necesita ser 20 veces más poderosa para interferir el sistema descrito en comparación con un sistema digital convencional , una diferencia de 12.6 db. Esto permite la transm isión de mayores cantidades de datos con inm unidad de interferencia con transm isiones de otras fuentes a la misma frecuencia. Esta ventaja se logra mediante las configuraciones mostradas en las Figuras 7 y 8. La ganancia de proceso mayor se logra mediante la conversión de los bits de información digital al domin io analógico. Esto no es posible sin ya sea los codificadores o el bloque modu lador de bi-fase 71 0. En el lado del receptor, después del bloque 832, un detector de desplazamiento de fase y un detector de cruce cero completan el proceso de detección . Entonces , los datos detectados son decodificados por la unidad 836. La Codificación de Abertura Variable descrito facilita el rechazo de interferencia mejorada y se puede usar en una variedad de aplicaciones a un costo y complejidad significativamente reducidos. Estas aplicaciones incluyen comunicaciones de datos y voz de línea de energía, transmisión de audio digital en banda, módems de cable, teléfonos de negocios de múltiples líneas, así como sistemas de satélite de transmisión digital que utilizan codificación BPSK, por ejemplo. El sistema de modulación descrito soportará convenientemente las aplicaciones cableadas domésticas (por ejemplo, cable dedicado, línea de energía de 4 hilos dedicada) o aplicaciones inalámbricas a frecuencias de portadora arriba de 50 Khz. Como se explicará a continuación, un sistema de conformidad con la presente invención emplea el siguiente algoritmo para codificar una corriente de bits de no retorno a cero de entrada como un función de un factor predeterminado N . Cuando N es 9 por ejemplo, si la corriente de bits exhibe un cambio de fase de un nivel lógico 0 a 1 , el ancho de bit del bit asociado en la corriente de bits codificada se incrementa 1 periodo de reloj, a 10 periodos de reloj en este ejemplo. Si el nivel lógico de corriente de datos de no retorno a cero de entrada permanece sin cambios, el ancho de bit de un bit asociado en la corriente de bits codificada permanece sin cambios de un ancho predeterminado, 9 ciclos de reloj en este ejemplo. Si la corriente de bits exhibe un cambio de fase de un nivel lógico 1 a 0, el ancho de bit del bit asociado en la corriente de bits codificada se reduce 1 periodo de reloj, a 8 periodos de reloj en este ejemplo. El incremento y reducción descritos de ancho de bit por 1 de 9 ciclos de reloj es un ejemplo. Otras variaciones de ancho de bit son posibles. Con la tecnología actual, las variaciones de ancho de bit de hasta 1 /15 del periodo de no retorno a cero se pueden producir sin degradación seria de la señal. En este caso, la compresión del ancho de banda de radio frecuencia de aproximadamente 30: 1 se puede lograr. Además, los anchos de bit se pueden ajustar de manera ajustada, es decir, reducirse o incrementarse para cambios de nivel lógico de 0 a 1 y de 1 a 0, respectivamente. El sistema descrito convenientemente no exhibe acumulación de fase ya que las excursiones de fase debidas a la transición de alto a bajo y debido a la transición de bajo a alto son las mismas. También en el sistema descrito, la decodificación de datos se realiza mediante un reloj X9 separado y no se usa para generar la Fe. El receptor detecta el cruce cero y multiplica el reloj de decodificación X9. Esto mejora la adaptabilidad del sistema ya que la radio frecuencia es totalmente independiente de los relojes de codificación/decodificación. Adicionalmente, cuando los datos no cambian (niveles lógicos repetidos 1 ó 0) el reloj X9 se utilizará para conmutar el modulador de bi-fase en el bloque 710 de la Figura 7. Esto simplifica los circuitos de decodificación. Los principios de la invención incluyen no sólo la codificación de bit, sino también el proceso de realizar la transmisión de desplazamiento de bi-fase. Cuando los bits codificados alternos se cambian de cero grados a 180 grados en el modulador de bi-fase, se reduce el piso de ruido debido a la cancelación de vectores de ruido opuestos. Las Figuras 2 y 4 se pueden realizar usando un procesador de señales digital (DSP), lógica dedicada discreta o FPGA. Sin embargo, las Figuras 7 y 8 son únicas en el sentido que se realiza un sistema de espectro amplio de secuencia directa con mayor ganancia de proceso en virtud de insertar la información digital en un dominio analógico. La Figura 5, ilustra codificación de abertura variable. En este ejemplo, el factor predeterminado N es igual a 9 porque en este ejemplo hay un promedio de 9 periodos de reloj por cada bit codificado. Como en esta modalidad las reglas de Codificación de Abertura Variable incrementan o reducen el periodo de bit por 1 /N para una transición de fase en la dirección opuesta, un promedio de periodo de bit incluirá 9 periodos de reloj en el tiempo. Nos e requiere ningún reinicio en los datos de bit codificados porque no hay desplazamiento de fase aditiva (a diferencia de la modulación VMSK) y cada borde que sube o baja de la señal codificada representa un bit de datos. La transmisión de desplazamiento de fase variable en contraste, está limitada a un bit de datos para cada N- 1 bits de datos de entrada, después de lo cual un reinicio debe volver a sincronizar la corriente de datos codificados con el reloj. Como se ve en la Figura 5, un bit es igual, en promedio, a N periodos de reloj en donde N = 9 en este ejemplo. Cuando la fase de los datos de no retorno a cero cambia de lógico 0 a lógico 1 , un periodo de bit codificado incluye un periodo de reloj adicional, o 10 periodos de reloj (10/9) . Cuando la fase de los datos de no retorno a cero cambia de lógico 1 a lógico 0, un periodo de bit codificado incluye un periodo de reloj menos, u 8 periodos de reloj (8/9). La Figura 6 ilustra una forma de onda de no retorno a cero de entrada (forma de onda superior) codificada por la codificación de abertura variable (forma de onda inferior). En este ejemplo, la corriente de datos de no retorno a cero de entrada comienza con un estado lógico y cambia a otro estado lógico en el tiempo T1 . Los datos de no retorno a cero mantienen este estado los siguientes dos bits, después cambia estados lógicos en el tiempo T3 durante los siguientes tres bits, después de lo cual los datos de no retorno a cero cambian de estado de nuevo. Los datos codificados son desplazados en fase 90 grados para convertir los datos codificados de fase a voltaje. Los datos de no retorno a cero por ellos mismos no se usan para cambiar el modulador de bi-fase. Los datos de no retorno a cero pueden tener una corriente de bits de estados lógicos de 1 ó 0. Esta corriente de bits se codifica en una corriente de bits que tiene transiciones de 0 grados y 180 grados con duración de tiempo variable. Esta variabilidad en duración de tiempo durante la cual un bit particular permanece alto o bajo, codifica una transición de 1 a 0, una transición de 0 a 1 , o ningún cambio en los niveles de no retorno a cero originales. Esta forma de onda variable en tiempo modula el modulador de bi-fase. Un desplazamiento de fase de 90 grados en la forma de onda de salida del modulador hace que pase la señal modulada de bi-fase a través de un filtro de paso de banda de fase lineal, que introduce un desplazamiento de fase. El filtrado de paso de banda de una señal de onda cuadrada produce una señal sinusoidal . Cuando comienza la codificación de datos, si los datos de no retorno a cero no cambian fase de un bit previo, la duración del bit codificado es 9 periodos de reloj. Cuando los datos de no retorno a cero cambian fase de lógico 1 a lógico 0 en el tiempo T1 , el bit codificado correspondiente (1 ) comprende 8 periodos de reloj. El siguiente bit codificado (2) comprende 9 periodos de reloj ya que los datos de no retorno a cero no cambiaron la fase. El siguiente bit codificado (3) comprende 10 periodos de reloj porque el bit de no retorno a cero correspondiente cambió fase de lógico 0 a lógico 1 en el tiempo T3. Este patrón de codificación continúa durante la duración de ja corriente de datos de no retorno a cero. La Codificación de Abertura Variable resulta del hecho de que, dependiendo de la forma de onda de no retorno a cero original que exhibe una transición de lógico 1 a 0 ó una transición de lógico 0 a 1 , la forma de onda codificada de salida intersecta el punto de "cruce cero" antes o después. Sólo hay una transición por bit, y un receptor que utiliza esta información se emplea para recuperar la información de no retorno a cero original. Los datos codificados se pasan adicionalmente a través del filtro de paso de banda (bloque 720 en la Figura 7) que imparte un desplazamiento de fase de 90 grados a la corriente de datos codificada. Este desplazamiento de fase transforma el cambio de polaridad de bit a puntos picos de voltaje. El filtro de paso bajo, o integrador, se puede reemplazar por un filtro de paso de banda adecuado. U n filtro de paso de banda se requ iere para elim inar de la banda los componentes de fourier y para proporcionar únicamente el componente de la señal de banda lateral . La salida de este filtro de paso de banda es una señal sin usoidal con un periodo variable . Este filtro de paso de banda lateral exhibe una característica de retraso de fase lineal (por ejemplo, una característica de Bessel) . La señal de banda lateral sencilla filtrada de este filtro es la J 1 Bessel de la señal cod ificada, y puede estar modulada en fase o modulada en frecuencia en una portadora de radio frecuencia para transmisión en un canal de transm isión . Cuando hay un cam bio de polaridad de bit en la forma de onda codificada , transfiere el cambio de polaridad a una inversa de fase de 0 grados o de 180 grados en la portadora Fe, mostrada en el bloque 710. Esta señal desplazada de bi-fase se combina en la salida del modulador de bi-fase para tener una señal envolvente constante que tiene inversiones de fase periódicas. Entonces , esta señal se aplica al filtro de paso de banda 720 que imparte un desplazamiento de fase de 90 grados a la forma de onda de entrada. A este respecto se debe notar que si una onda cuadrada (un bit alto y un bit bajo) pasan a través de un filtro de paso de banda , el punto de amplitud máxima o m ínima corresponderá ai centro del periodo de bit. U n receptor de la señal cod ificada de Codificación de Abertura Variable incluye un filtro de paso de banda de retraso de fase lineal de entrada para eliminar los componentes de la señal de banda. Este filtro de paso de banda es seguido por un diferenciador que invierte el desplazamiento de fase de 90 grados impartido a la señal por el filtro integrador de paso bajo en el transmisor. Esta acción inversa restablece la información en la forma de onda recibida a puntos de cambio de polaridad de bit de puntos pico de voltaje. El diferenciador es seguido por un amplificador limitante y un detector de fase de cuadratura que actúa como un detector de cruce cero para las tres señales de frecuencia sinusoidal producidas en el transmisor. Estas tres señales corresponden a las tres portadoras producidas por el proceso de Codificación de Abertura Variable que incrementa el ancho de bit, reduce el ancho de bit, o deja el ancho de bit sin cambios como se mencionó anteriormente. Como los puntos de cero cruce ocurren a diferentes frecuencias, la salida del detector será una señal de no retorno a cero con anchos de bit variables que corresponden a la señal codificada transmitida. Esta señal se aplica a un decodificador para restablecer las secuencias de bit adecuadas para repetir los datos de no retorno a cero transmitidos originales. La Figura 2, muestra un codificador de abertura variable de conformidad con los principios de la invención. Una corriente de bits de no retorno a cero de entrada que se va a codificar por Codificación de Abertura Variable se aplica a una entrada "D" de un circuito basculante 210, por ejemplo un circuito basculante comercial tipo 7474, en cascada con un segundo circuito basculante 212. Las salidas de estos circuitos basculantes están conectadas a una red lógica configurada como se muestra, incluyendo compuertas lógicas "OR" exclusiva 216 y 226 (tipo 7486), el inversor 218, compuertas "AN D" 220 y 222 , compuerta "OR" 224, contador lógico de alta velocidad 230, circuito basculante J-K 236, y el divisor de frecuencia entre nueve 20 que proporciona una salida de reloj a entradas de reloj de los circuitos asociados 21 0 , 21 2 , etc. Los circuitos basculantes 21 0 y 212 junto con la compuerta "OR" excl usiva 216 determinan si ha habido una transición de nivel lógico de 0 a 1 ó de 1 a 0 en la corriente de datos de entrada. Las compuertas 220, 222 , 224, el inversor 216 y la compuerta "OR" exclusiva 226, junto con los circuitos basculantes 21 0 y 212 establecen las relaciones de divisor de frecuencia (8, 4, 2 , 1 ) del contador de alta velocidad 230 que está medido en tiempo a una frecuencia de reloj q ue es diez veces la velocidad de reloj usada para realizar comparación bit por bit en los circuitos basculantes 21 0 y 212. Una corriente de datos codificada en VAC (Figuras 5 , 6) aparece en la salida de la unidad 236. La Figura 3, muestra la lógica del codificador empleado por la red de la Figura 2 , para producir los diferentes factores de divisor de frecuencia em pleados por la red de la Figura 2 para controlar el contador de alta velocidad 230 que realiza las variaciones de ancho de bit mostradas en las Figuras 5 y 6. La salida del contador 230 se pasa a través del circuito basculante J-K 236 de manera que la salida del circuito basculante 236 representa las transiciones de bit de la forma de onda de la corriente de bits de no retorno a cero original en la mitad de un periodo de bit de la forma de onda codificada como se muestra en las Figuras 5 y 6. La Figura 6 ilustra una corriente de datos de no retorno a cero de entrada que se va a codificar por VAC aplicada a la entrada del circuito basculante 210 y una forma de onda de datos codificados de salida correspondientes producidos en la salida del circuito basculante 236 en la Figura 2. En la Figura 6, la forma de onda de datos codificados exhibe un ancho de bit nominal de nueve ciclos de reloj. Este ancho de bit nominal permanece sin cambios cuando el nivel lógico de la forma de onda de no retorno a cero de entrada no cambia. Cuando la forma de onda de no retorno a cero de entrada cambia de nivel lógico 1 a 0 en el tiempo T1 , el ancho del bit asociado (bit 1 )en la corriente de datos codificados de salida se reduce un ciclo de reloj para producir un ancho de bit de 8 ciclos de reloj, como se muestra en la forma de onda de datos codificados en VAC de la Figura 5. Es decir, el ancho de bit se reduce 1 /9 del periodo de bit nominal. Cuando la forma de onda de no retorno a cero de entrada permanece sin cambio, por ejemplo durante el periodo que incluye el tiempo T2, el ancho del bit asociado (bit 2) permanece sin cambios del ancho de bit nominal que incluye nueve ciclos de reloj. Cuando ia forma de onda de no retorno a cero de entrada cambia de un nivel lógico 0 a 1 en el tiempo T3, el ancho de bit del bit asociado (bit 3) en la corriente de datos codificados de salida se incrementa un ciclo de reloj para producir un ancho de bit de 10 ciclos de reloj. Es decir, el ancho de bit se incrementa 10/9 del periodo de bit nominal. La Figura 4, ilustra un decodificador 400 en un receptor. La corriente de bits de ancho de bit variable recibida de un detector de cruce cero se sincroniza con el reloj del receptor mediante un circuito basculante tipo D 410. La detección del borde se lleva a cabo mediante una red que incluye el circuito basculante 410 y la compuerta lógica "OR" exclusiva 412, que rastrea transiciones de datos (borde). La señal de salida de la compuerta 412 se usa para reiniciar un contador de 7 bits 416 que está medido en tiempo a 72 veces la velocidad de datos de no retorno a cero. La salida del contador 416 se aplica a un detector 420 que indica cuando la unidad 416 ha alcanzado una cuenta de 80. Esta condición representa una cuenta única ya que representa la recepción de un nivel lógico 0 seguido por un lógico 1 . Esta señal del detector 420 reinicia el contador de 7 bits 422. La salida de ia compuerta "OR" exclusiva 412 representa bordes detectados, y se utiliza para cargar el contador 422. Después que se reinicia el contador 422 , cuenta a 32 (4x8 relojes) y reinicia de nuevo. Esta operación vuelve a sincronizar el contador con el principio del siguiente bit de datos. Una nueva constante se carga en el contador 422 de la unidad 432 en cada borde detectado. Si el borde detectado ocurre en una cuenta de 32 (como lo determina el detector 428) después de un reinicio, un valor de 88 (128-40) se carga en el contador 422 de la unidad 432. Si se detecta un borde después de 40 cuentas (como lo determina el detector 430) después de un reinicio, se carga un valor constante de 96 en el contador 422 de la unidad 432. Los valores constantes cargados 88 ó 96 se seleccionan para que la puesta a cero del contador 422 aparezca en el inicio del siguiente bit de datos codificados. U n circuito basculante R-S 440 se establece (S) o reinicia (R), dependiendo si las unidades 422, 428 y 430 detectan una cuenta de 32 ó una cuenta de 40. La salida del circuito basculante 440 es la salida de no retorno a cero del decodificador 400. El propósito de la constante es permitir que un solo contador con valores de contador programables decodifique los diferentes anchos del tren de pulsos decodificados. Sin esta arquitectura, se tendrán que utilizar contadores separados para tomar la decisión. Una implementación de espectro amplio de la presente invención se describe a continuación. Las Figuras 7 y 8 respectivamente, muestran configuraciones de receptor y transmisor de espectro amplio adecuados para su uso de conformidad con la presente invención. En el transmisor de la Figura 7, los datos codificados en VAC del codificador 200 de la Figura 2 se aplican a una entrada de un modulador de balance 710, la otra entrada de la cual recibe una portadora a una frecuencia fe. La señal modulada de la unidad 710 ese filtrada en paso bajo por el filtro 720 para extraer la información de VAC codificada y el componente fe + fb. La señal de salida del filtro se aplica a una entrada de un mezclador 722, la otra entrada recibe una señal fRF + PN de un mezclador 724. La señal PN , una señal de ruido seudoaleatorio de conformidad con la práctica de espectro amplio, es proporcionada por un generador de PN y codificador diferencial 728 como es conocido. Los codificadores diferenciales y generadores de PN son fundamentales para la generación de sistemas de espectro amplio. La señal de salida del mezclador 722 está constituida por el componente de radio frecuencia fRF y el componente de ruido seudoaleatorio PN de conformidad con la práctica de espectro amplio, y la información codificada de VAC. Esta señal que se va a transmitir a una frecuencia ftx se aplica a una antena de transmisión 734 vía la interfaz de transmisión y las redes de salida (no mostradas para simplificar el dibujo). Un generador de reloj local 740 proporciona un reloj amplio a la unidad 728 y un reloj de datos al codificador 200. En el caso de un sistema de 900 Mhz para transmisión en la banda de 902 Mhz - 928 Mhz por ejemplo, se aplican las siguientes características de señal: FTX: fRF + PN + fc+ fb para fTX = 905 Mhz, fRF = 894.25 Mhz datos N RZ: 1 .5 Mbps fe: 1 0 Mhz fb: 710 Khz, 750 Khz, 794 Khz f = f: 84 Khz En el receptor de espectro amplio 800 de la Figura 8, una señal recibida de una antena 802 es fi ltrada por paso de banda por el filtro 804 para rechazar los componentes de la señal fuera de banda. La señal filtrada es amplificada por un amplificador de ruido bajo (no mostrado para simplificar el dibujo) antes de ser dividida en dos trayectorias por un divisor de energía (no mostrado). Las señales divididas se aplican a las entradas de los mezcladores 806 y 808. Los mezcladores se proporcionan respectivamente con señales de entrada de fase de cuadratura mutuamente de una red que incluye un oscilador local 812 y un desplazador de fase 808. La frecuencia de la señal del oscilador local fRF se utiliza para convertir hacia abajo la señal recibida a banda base. Las señales de salida de cuadratura de banda base de los mezcladores 806 y 808 son filtradas respectivamente por paso alto por las unidades 816 y 818 para eliminar componentes de frecuencia de DC a aproximadamente 30 Khz antes de pasar estas señales a través teniendo 75 db de ganancia y aproximadamente 65 db de rango de control de ganancia. Los amplificadores de ganancia variable proporcionan ganancia a la señal de banda base que cuando se recibe es débil y se convierte a banda base mezclándola con el oscilador local, y después se amplifica a aproximadamente 1 voltio, por ejemplo. El control de ganancia se necesita para evitar que la señal entrante se distorsione. La señal de control se deriva de un microcontrolador (no mostrado para simplificar el dibujo) . Los capacitores de filtro conmutado en el bloque 820 puede ajustar la frecuencia de corte de paso bajo dependiendo de la velocidad de corte del código de PN . En la banda de paso del filtro de paso de banda estará el código PN básico, la frecuencia Doppler debido a la naturaleza no síncrona de los osciladores locales de transmisión y recepción, y la señal de transmisión de desplazamiento de frecuencia (FSK) debido a la señal de abertura variable en el oscilador controlado de voltaje del transmisor (VCO). Esta señal de transmisión de desplazamiento de frecuencia es filtrada para todas las señales PN y se aplica a un filtro de paso de banda de dos polos 830. La salida del filtro de paso alto 830 se aplica a una red de receptor/ demodulador de FORMATO 832 de tipo convencional, en donde la señal de entrada se convierte hacia arriba a 10.7 Mhz, se filtra en paso de banda, se limita y se detecta en cuadratura. El detector de cuadratura en la red 832 convierte los puntos de pico de voltaje de la señal recibida a cambios de polaridad de bit realizando detección de cruce cero. La salida del detector en la red 832 exhibirá diferentes anchos de pulso porque los puntos de cruce cero de las tres frecuencias del transmisor ocurren a diferentes puntos en la curva "S" del discriminador de la bobina de cuadratura asociada con el detector. Esta salida del detector se proporciona al decodificador de abertura variable 836, por ejemplo, como se muestra en la Figura 4, que restablece la forma de onda de datos de no retorno a cero original. Las señales de salida de los amplificadores de ganancia variable 820 y 822 están limitados en amplitud antes de aplicarse a los filtros 824y 826y una red demoduladora de espectro amplio 840. El demodulador de espectro amplio 840 puede ser de tipo convencional, y en este ejemplo incluye un convertidor de analógico a digital de un bit 842, un retraso de un bit 844 y el multiplicador 846 en la trayectoria de la señal "I" en fase, un convertidor de analógico a digital de un bit 852, un retraso de un bit 854 y el multiplicador 856 en la trayectoria de la señal "Q" en fase, un combinador 860, el correlacionador 864 y el filtro de paso bajo 866. El multiplicador 846 produce una salida "producto de punto" (Q»l) de la señal de la trayectoria Q y la señal de la trayectoria I retrasada del retraso 844. El multiplicador 856 también produce una señal de producto de punto de salida (l»Q). Estos productos de puntos de las señales I y Q ayudan a la de-rotación de la portadora para eliminar el desplazamiento de la frecuencia Doppler de las señales I y Q. El correlacionador responde a una referencia PN generada localmente que se puede avanzar o retardar con respecto al código PN entrante. El código amplio recibido se compara en el correlacionador 864 con un código PN de referencia. El código PN local se avanza o retarda para obtener máxima correlación con el código PN entrante utilizando circuitos conocidos. Los filtros 824, 826 en los canales Identidad Q son filtros de banda base para filtrarla señal de banda base. Los pulsos de salida del correlacionador 864 son filtrados en paso bajo por la unidad 866 para producir una señal adecuada para un control automático de frecuencia (AFC) del oscilador de reloj amplio local 812. La unidad 864 correlaciona la fase de la secuencia PN entrante de manera que el transmisor y el receptor están sincronizados. El reloj ampl io y los relojes de datos se derivan de la misma referencia de manera que una vez que se adquiere el reloj amplio también se adquiere el reloj de datos. La sincronización del transmisor y el receptor se logra de esta manera. Un generador de reloj local 870 proporciona un Reloj Amplio al correlacionador 864, y un Reloj de Datos al decodificador 836. El reloj amplio es la fase del reloj con la secuencia PN recibida y la secuencia PN local completamente sincronizada. Para lograr la sincronía, la fase del reloj PN local tiene que avanzarse o retardarse hasta que las señales se correlacionen a su máximo. La red 840 es un demodulador muy efectivo para modulaciones
FSK, MSK, PSK y QPSK. Casi todos estos esquemas de modulación se utilizan en las implementaciones actuales de espectro amplio disponibles comercialmente. Las arquitecturas de procesamiento de señales de espectro amplio del receptor y el plato giratorio que utilizan una corriente de datos comprimida con cualquier tipo de espectro amplio que no sea el descrito, se pueden usar en conjunto con codificación/ decodificación de abertura variable de conformidad con los principios de la presente invención . La frecuencia intermedia cero (I F) o los esquemas de conversión sencillo/doble se pueden utilizar en un receptor, y por ejemplo se pueden utilizar esquemas de activación directa o de activación y mezcla en los transmisores. Aunque se ha proporcionado un ejemplo de un sistema operativo con frecuencia de portadora de 900 Mhz, también se pueden usar implementaciones con frecuencias de portadora arriba de 50 Khz.