JP2728114B2 - Ｆｍ変調回路 - Google Patents

Ｆｍ変調回路

Info

Publication number
JP2728114B2
JP2728114B2 JP6158761A JP15876194A JP2728114B2 JP 2728114 B2 JP2728114 B2 JP 2728114B2 JP 6158761 A JP6158761 A JP 6158761A JP 15876194 A JP15876194 A JP 15876194A JP 2728114 B2 JP2728114 B2 JP 2728114B2
Authority
JP
Japan
Prior art keywords
input signal
signal
quadrature
discrete
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6158761A
Other languages
English (en)
Other versions
JPH0823231A (ja
Inventor
正貴 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6158761A priority Critical patent/JP2728114B2/ja
Priority to CA002153373A priority patent/CA2153373C/en
Priority to US08/500,168 priority patent/US5521559A/en
Priority to DE69500794T priority patent/DE69500794T2/de
Priority to EP95304849A priority patent/EP0692867B1/en
Publication of JPH0823231A publication Critical patent/JPH0823231A/ja
Application granted granted Critical
Publication of JP2728114B2 publication Critical patent/JP2728114B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
    • H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は直交位相変調器を用い
て、ＦＭ変調を実現するためのディジタル信号処理を用
いたＦＭ変調回路に関する。
【０００２】従来、セルラなどの携帯電話機ではＦＭ変
調方式が主流であったが、近年、ディジタル変調を用い
たディジタルセルラが急速に広まりつつある。ディジタ
ルセルラでは変調回路として直交位相変調器を用いるの
が普通であり、ディジタル方式専用のシスタムにおいて
はひたすらこれが使われている。
【０００３】ところが、北米などの一部の地域では、従
来のアナログセルラとの互換性を重視する考えから、一
つの携帯電話機にディジタル変調と従来のアナログＦＭ
変調とを混在させるデュアルモード方式を次世代セルラ
として仕様化している。これに対処するためには、ディ
ジタル用の直交変調器とアナログＦＭ用のＦＭ変調器を
両方搭載する必要がある。
【０００４】本発明は、上記のデュアルモード方式にお
いて、ディジタル変調に使われる直交位相変調器を利用
してＦＭ変調を実現する回路を提供するものである。
【０００５】
【従来の技術】従来、アナログセルラのＦＭ変調は電圧
制御発振器ＶＣＯを用いて発振器に直接変調をかける方
式が主流であった。これに対して、ディジタルセルラで
はπ／４シフトＤＱＰＳＫやＧＭＳＫ、ＱＰＳＫ、オフ
セットＱＰＳＫと言った変調方式が使われており、これ
らは全て直交位相変調器で実現される変調方式である。
ところが、北米においては、これらのディジタル変調方
式と従来のアナログセルラを共存させたデュアルモード
方式が採用された。これによって、小さな携帯電話機の
内部にＦＭ変調を行う機能と、直交位相変調を行う機能
を両方装備する必要がある。しかしながら、これらを別
々の回路で実現するのでは部品数が多く、小型低価格化
を実現するのが難しい。そこで、必然的に、どうしても
不可欠な直交位相変調器を有効に使って、ＦＭ変調を実
現する方法が求められる。
【０００６】この方法を実現するには、ＦＭ変調を行う
入力変調信号をＡ／Ｄ変換し、この値から直交位相変調
のベースバンド入力信号である同相入力信号Ｉと直交入
力信号Ｑをディジタル信号処理にて生成し、直交位相変
調器に供給しなければならない。
【０００７】以上の同相入力信号Ｉ、直交入力信号Ｑを
入力変調信号から生成する１手法として、特開平３−６
０５０２号公報、発明の名称「ディジタル式ＦＭ変調
器」に開示された方法がある。以下、この公報に開示さ
れた方法について図面を参照して説明する。
【０００８】図５に、この手法によるディジタルＦＭ変
調器を示す。このディジタルＦＭ変調器は、入力端子７
１に供給された入力変調信号を積分する積分器７０と、
その積分出力を位相変調する位相変調器４０とを有す
る。積分器７０は１サンプル遅延レジスタ７３とその出
力を入力変調信号と加算する加算器７４からなり、入力
変調信号をサンプルごとにレジスタ７３の出力に順次加
算する事によって積分機能を実現している。この積分器
出力は、周波数に比例した変調信号出力の積分結果であ
るから、位相に当たる信号になっている。この位相信号
を位相変調器４０に入力する。入力した位相信号をアド
レスとして、コサインＲＯＭ４２とサインＲＯＭ４３に
記憶された値を読み出すと、これらの値がそれぞれ、同
相入力信号Ｉと直交入力信号Ｑになる。
【０００９】コサインＲＯＭ４２とサインＲＯＭ４３の
記憶内容の例を図６に示す。図中、縦軸はＲＯＭの記憶
内容であり、横軸はアドレスである。コサインＲＯＭ４
２、サインＲＯＭ４３から出力される同相入力信号Ｉ、
直交入力信号Ｑはそれぞれ、乗算器４５、４６で、位相
が９０°異なる搬送波信号と乗算され、加算器４９で加
算される。加算結果はＤ／Ａ変換器５０でアナログ信号
に変換され、バンドパスフィルタ５１で不要波を除去し
た後、ＦＭ変調された信号５２として出力される。この
例では、ビデオレコーダの映像信号のＦＭ変調への応用
を考えているため、搬送波の周波数は低く、直交位相変
調器もディジタル信号処理で実現している。
【００１０】本発明に関連する他の先行技術として、次
のものが知られている。特開平３−１７９９５４号公報
（以下、公知技術１と略称する）には、位相の１８０度
ずれたカウンタＲＯＭを動作させ、データセレクタで選
択されない部分についてはあらかじめ演算を省略してお
くことにより、演算結果の書かれたＲＯＭのアクセス速
度を従来に比べて半減した「ディジタル化直交位相変調
器」が開示されている。公知技術１は、同相成分入力信
号および直交入力成分信号は、クロック制御回路から所
定周波数のクロックが供給される第１および第２のシフ
トレジスタにそれぞれ順次記憶され、第１および第２の
ＲＯＭに下位アドレスを与える。第１および第２のＲＯ
Ｍにはそれぞれ第１および第２のカウンタから下位アド
レスが与えられる。第１および第２のＲＯＭはそれぞれ
第１および第２のＩビット信号を出力する。こられら第
１および第２のＩビット信号はデータセレクタによって
交互に選択され、選択されたＩビット信号として出力さ
れる。この選択されたＩビット信号はディジタルアナロ
グ変換器および低域ろ波回路によってアナログ信号とな
り、このアナログ信号は変調出力信号として出力され
る。
【００１１】特開平２−２６６７０５号公報（以下、公
知技術２と略称する）には、直交位相関係を有する第１
及び第２の変調信号と、直交位相関係を有する第１及び
第２のキャリア信号とを互いに乗算し、各々の乗算出力
を加算することにより、線形特性が優れ、高次歪のない
出力が得られるようにした「ＦＭ変調器」が開示されて
いる。この公知技術２では、入力したディジタル映像信
号を互いに直交位相関係にある２つのディジタル映像信
号に変換する。また、位相変調器には、直交位相関係を
有する第１及び第２のキャリア信号が供給される。第１
の変調信号と第１のキャリア信号とが第１の乗算器に、
第２の変調信号と第２のキャリア信号とが第２の乗算器
に夫々供給される。第１および第２の乗算器の夫々の乗
算出力は加算器で加算され、第２のキャリア信号の位相
だけが変調された出力が得られる。これにより入力電圧
対出力周波数に非直線性及びＦＭ変調波に含まれる高次
歪がなくなる。
【００１２】特開平２−２２０５３７号公報（以下、公
知技術３と略称する）には、周波数特性が可変なＭＯＳ
ＦＥＴアナログフィルタを用いることにより、波形整形
の条件を変えることなく変調信号を出力可能にし、高精
度の直交変調器をモノリシック集積化した「直交変調
器」が開示されている。この公知技術３において、入力
信号はスイッチを介してディジタル信号処理回路に入力
される。このディジタル信号処理回路は位相が直交する
二系列のディジタル信号を出力する。二系列のディジタ
ル信号は夫々第１および第２のＤ／Ａ変換器でＤ／Ａ変
換され、第１および第２のＭＯＳＦＥＴアナログフィル
タを介して第１および第２の乗算器に入力する。第１お
よび第２の乗算器は、第１および第２のＭＯＳＦＥＴア
ナログフィルタの出力と位相が互いに直交する搬送波と
を乗算する。第１および第２の乗算器の乗算結果を加算
器で加算して出力する。この場合、ディジタル信号処理
回路に入力される信号のクロック信号によって、第１お
よび第２のＭＯＳＦＥＴアナログフィルタの周波数特性
が可変にされ、第１および第２のＤ／Ａ変換器の出力信
号の高調波成分が除去される。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、同相入力信号Ｉと直交入力信号Ｑを
得るために、入力変調信号を積分し、その結果をアドレ
スとして、コサインＲＯＭ、サインＲＯＭの読み出しを
行っているため、大容量のコサインＲＯＭやサインＲＯ
Ｍを必要とする。したがって、ＬＳＩ化した場合、チッ
プサイズが大きくなり、価格が高くなるという問題点が
ある。
【００１４】それ故に本発明の課題は、チップサイズが
小さく、低価格のＦＭ変調回路を提供することにある。
【００１５】尚、公知技術１も、ＲＯＭを必要とするの
で、前述した従来の方法と同様の問題点がある。公知技
術２も前述した従来の方法と同様に、大容量のコサイン
ＲＯＭやサインＲＯＭを必要とする。公知技術３は、入
力信号をディジタル処理して互いに位相が直交する二系
列のディジタル信号を出力するディジタル信号処理回路
を示しているが、その具体的な構成については何も開示
していない。
【００１６】
【課題を解決するための手段】本発明の第１の態様によ
るＦＭ変調回路は、ディジタル化された入力変調信号を
離散的同相入力信号Ｉn および離散的直交入力信号Ｑn
に変換する入力成分変換回路と、離散的同相入力信号Ｉ
n および離散的直交入力信号Ｑn をそれぞれＤ／Ａ変換
してベースバンド同相入力信号Ｉおよびベースバンド直
交入力信号Ｑを得るＤ／Ａ変換手段と、ベースバンド同
相入力信号Ｉおよびベースバンド直交入力信号Ｑで搬送
波を直交位相変調することによってＦＭ変調波を発生す
る直交位相変調器とを有するＦＭ変調回路であって、入
力成分変換回路は、入力変調信号を定数倍して、定数倍
した信号を出力する係数回路と、離散的同相入力信号Ｉ
nを１サンプル分遅延して、遅延した同相入力信号Ｉn-1
を出力する第１の遅延手段と、離散的直交入力信号Ｑn
を１サンプル分遅延して、遅延した直交入力信号Ｑn-1
を出力する第２の遅延手段と、定数倍した信号と遅延
した直交入力信号Ｑn-1 を乗算して、第１の乗算結果信
号を出力する第１の乗算手段と、定数倍した信号と遅延
した同相入力信号Ｉn-1 を乗算して、第２の乗算結果信
号を出力する第２の乗算手段と、遅延した同相入力信号
Ｉn-1 に第１の乗算結果信号を加算して、加算結果信号
を離散的同相入力信号Ｉn として出力する加算手段と、
遅延した直交入力信号Ｑn-1 から第２の乗算結果信号を
減算して、減算結果信号を離散的直交入力信号Ｑn とし
て出力する減算手段とを有することを特徴とする。
【００１７】本発明の第２の態様によるＦＭ変調回路
は、ディジタル化された入力変調信号を補正した同相入
力信号Ｉn ´および補正した直交入力信号Ｑn ´に変換
する入力成分変換回路と、補正した同相入力信号Ｉn ´
および補正した直交入力信号Ｑn ´をそれぞれＤ／Ａ変
換してベースバンド同相入力信号Ｉおよびベースバンド
直交入力信号Ｑを得るＤ／Ａ変換手段と、ベースバンド
同相入力信号Ｉおよびベースバンド直交入力信号Ｑで搬
送波を直交位相変調することによってＦＭ変調波を発生
する直交位相変調器とを有するＦＭ変調回路であって、
入力成分変換回路は、入力変調信号を定数倍して、定数
倍した信号を出力する係数回路と、補正した同相入力信
号Ｉn ´を１サンプル分遅延して、遅延した同相入力信
号Ｉn-1 を出力する第１の遅延手段と、補正した直交入
力信号Ｑn ´を１サンプル分遅延して、遅延した直交入
力信号Ｑn-1 を出力する第２の遅延手段と、定数倍した
信号と遅延した直交入力信号Ｑn-1 を乗算して、第１の
乗算結果信号を出力する第１の乗算手段と、定数倍した
信号と遅延した同相入力信号Ｉn-1 を乗算して、第２の
乗算結果信号を出力する第２の乗算手段と、遅延した同
相入力信号Ｉn-1 に第１の乗算結果信号を加算して、加
算結果信号を離散的同相入力信号Ｉn として出力する加
算手段と、遅延した直交入力信号Ｑn-1 から第２の乗算
結果信号を減算して、減算結果信号を離散的直交入力信
号Ｑn として出力する減算手段と、離散的同相入力信号
Ｉn と遅延した同相入力信号Ｉn-1 の極性の違いを検出
し、この極性の違いを検出したときに第１のゼロクロス
検出信号を出力する第１のゼロクロス検出手段と、離散
的直交入力信号Ｑn と遅延した直交入力信号Ｑn-1 の極
性の違いを検出し、この極性の違いを検出したときに第
２のゼロクロス検出信号を出力する第２のゼロクロス検
出手段と、第２のゼロクロス検出信号に応答して、離散
的同相入力信号Ｉn の値を同じ極性の基準値に設定し、
離散的同相入力信号Ｉn の代わりに補正した同相入力信
号Ｉn ´を出力する第１の振幅補正手段と、第１のゼロ
クロス検出信号に応答して、離散的直交入力信号Ｑn の
値を同じ極性の基準値に設定し、離散的直交入力信号Ｑ
n の代わりに補正した直交入力信号Ｑn ´を出力する第
２の振幅補正手段とを有することを特徴とする。
【００１８】
【作用】次に本発明の原理を説明する。一般にＦＭ変調
された信号波形（以下、単にＦＭ波と呼ぶ）ｆ（ｔ）は
下記の数式１で表すことができる。
【００１９】
【数１】
【００２０】ここで、ｔは時刻（秒）、ＡはＦＭ波の振
幅を表す定数、αは変調感度を示す定数（ラジアン／Ｖ
／秒）、ｖ（ｔ）は入力変調信号（Ｖ）、ωc は角周波
数（ラジアン／秒）、θは時刻ｔ＝０の時の位相（ラジ
アン）をそれぞれ表す。
【００２１】上記数式１より、瞬時の角周波数ω（ｔ）
は下記の数式２となる。
【００２２】
【数２】
【００２３】上記数式１で表される信号波形ｆ（ｔ）
を、下記の数式３の様に変形する。
【００２４】
【数３】
【００２５】上記数式３の右辺の第一項のＡ・ｃｏｓ
（ωc ｔ＋θ）は搬送波のコサイン成分であり、第二項
のＡ・ｓｉｎ（ωc ｔ＋θ）はコサイン成分に直交する
サイン成分である。従って、これらコサイン成分および
サイン成分の係数Ｉ（ｔ）およびＱ（ｔ）は、それぞ
れ、下記の数式４および数式５で表される。
【００２６】
【数４】
【００２７】
【数５】
【００２８】係数Ｉ（ｔ）およびＱ（ｔ）は、それぞ
れ、直交位相変調を行う場合のベースバンド信号の同相
入力信号Ｉおよび直交入力信号Ｑである。今、同相入力
信号Ｉ、直交入力信号Ｑは入力変調波ｘ（ｔ）をディジ
タル信号処理した離散的同相入力信号Ｉn および離散的
直交入力信号Ｑn をそれぞれＤ／Ａ変換して得られるも
のとする。この場合、離散的同相入力信号Ｉn および離
散的直交入力信号Ｑn の値は、下記の数式６で表され
る。
【００２９】
【数６】
【００３０】ここで、ｎはｎ＝０，１，２，……，∞を
示し、ＴはＡ／ＤまたはＤ／Ａ変換のサンプリング間隔
（秒）を示す。
【００３１】更に、入力変調信号ｖ（ｔ）を間隔ＴでＡ
／Ｄ変換した値をｖn とすると、ｖn は下記の数式７で
表される。
【００３２】
【数７】
【００３３】このディジタル化された入力変調信号ｖn
を用いると、上記数式６は更に下記の数式８および数式
９の様に分解することが出来る。
【００３４】
【数８】
【００３５】
【数９】
【００３６】ところで、北米のデュアルモードセルラ方
式でのアナログＦＭ変調の最大周波数偏移は１２ｋＨｚ
であり、ＣＤＭＡ（ＴＩＡの標準ＩＳ９５に基づくCode
Division Multiple Access 方式のデュアルモードセル
ラ方式）などで使用する変調信号のサンプレートは９．
８３０４ＭＨｚほどであるので、上記数式８および数式
９中の値αＴｖn は、 αＴｖn ≦１２ｋＨｚ×２π／９．８３０４ＭＨｚ ＝０．００７６７ラジアン という非常に小さい値になる。ゆえに、下記の数式１０
とすることが出来る。
【００３７】
【数１０】
【００３８】この数式１０を上記数式８および数式９に
代入すると、下記の数式１１と簡略化される。
【００３９】
【数１１】
【００４０】以上の考察から、直交位相変調器の離散的
同相入力信号Ｉn と離散的直交入力信号Ｑn は、１サン
プル前の値である遅延した同相入力信号Ｉn-1 、遅延し
た直交入力信号Ｑn-1 及び、サンプリング周期ＴでＡ／
Ｄ変換された入力変調信号ｖn によって、上記数式１１
の差分方程式で計算されることが分かる。本発明は、数
式１１の差分方程式を実現する回路構成を提供するもの
である。
【００４１】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図１に本発明の第１の実施例によるＦＭ変調
回路を示す。ＦＭ変調回路は、入力成分変換回路１０
と、第１および第２のＤ／Ａ変換器２１および２２と、
第１および第２のフィルタ２６および２７と、直交位相
変調器３０とを有する。
【００４２】入力成分変換回路１０は、入力変調信号ｖ
n を離散的同相入力信号Ｉn および離散的直交入力信号
Ｑn に変換する回路で、ディジタル信号処理回路で構成
されている。入力変調信号ｖn は、図示しないＡ／Ｄ変
換器によって入力変調波ｖ（ｔ）をサンプリング周期Ｔ
でＡ／Ｄ変換することによって得られる信号である。
【００４３】入力成分変換回路１０は、係数回路１１
と、第１および第２の遅延レジスタ１２および１３と、
第１および第２の乗算器１４および１５と、加算器１６
と、減算器１７とを有する。
【００４４】係数回路１１は入力変調信号ｖn をａ倍
し、定数倍した信号を出力する。但し、ａの値は上記数
式１１のαＴの値に選ぶ。その結果、係数回路１１から
出力される定数倍した信号はαＴｖn に等しい。この定
数倍した信号は第１および第２の乗算器１４および１５
に供給される。
【００４５】入力成分変換回路１０の出力である離散的
同相入力信号Ｉn および離散的直交入力信号Ｑn は、そ
れぞれ、第１および第２の遅延レジスタ１２および１３
に供給される。第１の遅延レジスタ１２は離散的同相入
力信号Ｉn を１サンプル分遅延し、遅延した同相入力信
号Ｉn-1 を出力する。第２の遅延レジスタ１３は離散的
直交入力信号Ｑn を１サンプル分遅延し、遅延した直交
入力信号Ｑn-1 を出力する。
【００４６】遅延した同相入力信号Ｉn-1 は第２の乗算
器１５と加算器１６に供給される。遅延した直交入力信
号Ｑn-1 は第１の乗算器１４と減算器１７に供給され
る。第１の乗算器１４は定数倍した信号と遅延した直交
入力信号Ｑn-1 とを乗算し、第１の乗算結果信号を出力
する。第１の乗算結果信号は加算器１６に供給される。
加算器１６は遅延した同相入力信号Ｉn-1 に第１の乗算
結果信号を加算し、加算結果信号を離散的同相入力信号
Ｉn として出力する。第２の乗算器１５は定数倍した信
号と遅延した同相入力信号Ｉn-1 とを乗算し、第２の乗
算結果信号を出力する。第２の乗算結果信号は減算器１
７に供給される。減算器１７は遅延した直交入力信号Ｑ
n-1 から第２の乗算結果信号を減算し、減算結果信号を
離散的直交入力信号Ｑn として出力する。
【００４７】入力成分変換回路１０は、上述した再帰的
な処理を繰り返すことにより、直交位相変調器３０のベ
ースバンドの離散的同相入力信号Ｉn および離散的直交
入力信号Ｑn を得る。
【００４８】離散的同相入力信号Ｉn および離散的直交
入力信号Ｑn は、それぞれ、第１および第２のＤ／Ａ変
換器２１および２２に供給される。第１のＤ／Ａ変換器
２１は離散的同相入力信号Ｉn をＤ／Ａ変換し、ベース
バンド同相入力信号Ｉを出力する。第２のＤ／Ａ変換器
２２は離散的直交入力信号Ｑn をＤ／Ａ変換し、ベース
バンド直交入力信号Ｑを出力する。ベースバンド同相入
力信号Ｉは、第１のフィルタ２６によって不要波を除去
されたのち、直交位相変調器３０に供給される。ベース
バンド直交入力信号Ｑも、第２のフィルタ２７によって
不要波を除去されたのち、直交位相変調器３０に供給さ
れる。
【００４９】直交位相変調器３０は、発振器３１と、移
相器３２と、第１および第２のダブルバランストミキサ
３３および３４と、加算回路３５とを有する。発振器３
１は基準搬送波（同相搬送波）ｃｏｓωc ｔを発生す
る。同相搬送波ｃｏｓωc ｔは移相器３２に供給され
る。移相器３２は同相搬送波ｃｏｓωc ｔの位相を９０
°遅らせ、直交搬送波ｓｉｎωc ｔを出力する。同相搬
送波ｃｏｓωc ｔおよび直交搬送波ｓｉｎωc ｔは、そ
れぞれ、第１および第２のダブルバランストミキサ３３
および３４に供給される。第１および第２のダブルバラ
ンストミキサ３３および３４には、それぞれ、ベースバ
ンド同相入力信号Ｉおよびベースバンド直交入力信号Ｑ
が供給される。第１のダブルバランストミキサ３３は、
同相搬送波ｃｏｓωc ｔとベースバンド同相入力信号Ｉ
とを掛け合わせ、被変調同相成分信号を出力する。第２
のダブルバランストミキサ３は直交搬送波ｓｉｎωc ｔ
とベースバンド直交入力信号Ｑとを掛け合わせ、被変調
直交成分信号を出力する。被変調同相成分信号および被
変調直交成分信号は加算回路３５に供給される。加算回
路３５は被変調同相成分信号に被変調直交成分信号を加
算し、ＦＭ変調波を出力する。このＦＭ変調波は、入力
変調信号ｖn で搬送波ｃｏｓωc ｔをＦＭ変調した信号
と等価である。
【００５０】図２に本発明の第２の実施例によるＦＭ変
調回路を示す。図２に示すＦＭ変調回路は、図１に示し
たＦＭ変調回路中の入力成分変換回路１０にその振幅安
定性を改善する回路を付加した入力成分変換回路１０Ａ
を備えている。図１に示した入力成分変換回路１０で
は、上記数式１１で行った近似の影響や、Ａ／Ｄ変換に
よる量子化誤差、乗算器による切り捨て誤差などの影響
で、振幅が時間と共に大きくなったり、小さくなったり
する不安定な動作が起こり得る。そこで、図２の入力成
分変換回路１０Ａではこれを防止する回路を付加してい
る。
【００５１】入力成分変換回路１０Ａは、第１および第
２のゼロクロス検出回路１８ａおよび１８ｂと、第１お
よび第２の振幅補正回路１９ａおよび１９ｂが付加され
ている点を除いて、図１に示した入力成分変換回路１０
と同様の構成を有する。
【００５２】第１および第２のゼロクロス検出回路１８
ａおよび１８ｂの各々は、第１および第２のデータ入力
端子ＸinおよびＹinと、制御信号出力端子Ｃとを有す
る。第１のゼロクロス検出回路１８ａにおいて、第１の
データ入力端子Ｘinには第１の入力データとして離散的
同相入力信号Ｉn が供給され、第２のデータ入力端子Ｙ
inには第２の入力データとして遅延した同相入力信号Ｉ
n-1 が供給される。第２のゼロクロス検出回路１８ｂに
おいて、第１のデータ入力端子Ｘinには第１の入力デー
タとして遅延した直交入力信号Ｑn-1 が供給され、第２
のデータ入力端子Ｙinには第２の入力データとして離散
的直交入力信号Ｑn が供給される。第１のゼロクロス検
出回路１８ａは、離散的同相入力信号Ｉn と遅延した同
相入力信号Ｉn-1 との極性の違いを検出する。同様に、
第２のゼロクロス検出回路１８ｂは、離散的直交入力信
号Ｑn と遅延した直交入力信号Ｑn-1 との極性の違いを
検出する。
【００５３】図３を参照して、第１のゼロクロス検出回
路１８ａ（第２のゼロクロス検出回路１８ｂ）の具体例
について説明する。周知のように、第１および第２の入
力データの各々はサインビットを有する。第１のゼロク
ロス検出回路１８ａおよび第２のゼロクロス検出回路１
８ｂの各々は排他的論理和ゲート１８−１から構成され
ている。排他的論理和ゲート１８−１は、第１の入力デ
ータのサインビットと第２の入力データのサインビット
との排他的論理和をとり、排他的論理和結果信号を制御
信号出力端子Ｃからゼロクロス検出信号として出力す
る。
【００５４】したがって、第１のゼロクロス検出回路１
８ａでは、離散的同相入力信号Ｉnと遅延した同相入力
信号Ｉn-1 の極性が同じ場合、排他的論理和ゲート１８
−１の出力は論理“０”レベルとなり、一致しない場
合、すなわち、離散的同相入力信号Ｉn がゼロクロスし
た場合、論理“１”レベルの第１のゼロクロス検出信号
を出力する。同様に、第２のゼロクロス検出回路１８ｂ
では、離散的直交入力信号Ｑn と遅延した直交入力信号
Ｑn-1 の極性が同じ場合、排他的論理和ゲート１８−１
の出力は論理“０”レベルとなり、一致しない場合、す
なわち、離散的直交入力信号Ｑn がゼロクロスした場
合、論理“１”レベルの第２のゼロクロス検出信号を出
力する。
【００５５】図２に戻って、第１および第２の振幅補正
回路１９ａおよび１９ｂの各々は、データ入力端子ｉｎ
とデータ出力端子ｏｕｔと制御信号入力端子Ｃとを持
つ。第１の振幅補正回路１９ａは、データ入力端子ｉｎ
に入力データ信号として離散的同相入力信号Ｉn を、制
御信号入力端子Ｃに第２のゼロクロス検出信号を受け、
補正した同相入力信号Ｉn ´を出力データとしてデータ
出力端子ｏｕｔより出力する。第２の振幅補正回路１９
ｂは、データ入力端子ｉｎに入力データとして離散的直
交入力信号Ｑn を、制御信号入力端子Ｃに第１のゼロク
ロス検出信号を受け、補正した直交入力信号Ｑn ´を出
力データとしてデータ出力端子ｏｕｔより出力する。
【００５６】論理“１”レベルの第２のゼロクロス検出
信号を受けたとき、すなわち、離散的直交入力信号Ｑn
がゼロクロスした場合、第１の振幅補正回路１９ａは、
入力した離散的同相入力信号Ｉn と同じ極性の同相基準
値をもつ補正した同相入力信号Ｉn ´を離散的同相入力
信号Ｉn の代わりに出力し、第１の遅延レジスタ１２に
その値が取り込まれる。論理“１”レベルの第１のゼロ
クロス検出信号を受けたとき、すなわち、離散的同相入
力信号Ｉn がゼロクロスした場合、第２の振幅補正回路
１９ｂは、入力した離散的直交入力信号Ｑn と同じ極性
の直交基準値をもつ補正した直交入力信号Ｑn ´を離散
的直交入力信号Ｑn の代わりに出力し、第２の遅延レジ
スタ１３にその値が取り込まれる。以上のようにして、
離散的同相入力信号Ｉn と離散的直交入力信号Ｑn がゼ
ロクロスする度に、それぞれ、離散的直交入力信号Ｑn
と離散的同相入力信号Ｉn の振幅が補正されるので、振
幅の不安定な変動を防止することができる。
【００５７】図４を参照して、第１の振幅補正回路１９
ａ（第２の振幅補正回路１９ｂ）の具体例について説明
する。第１の振幅補正回路１９ａおよび第２の振幅補正
回路１９ｂの各々は、第１および第２のデータセレクタ
１９−１および１９−２を有する。第１のデータセレク
タ１９−１は、選択信号としてデータ入力端子ｉｎに供
給される入力データのサインビットが供給される。ま
た、第１のデータセレクタ１９−１には正の基準値と負
の基準値とが供給されている。本実施例において、正の
基準値は＋１に等しく、負の基準値は−１に等しい。入
力データのサインビットが正を示すとき、すなわち、論
理“０”レベルのとき、第１のデータセレクタ１９−１
は正の基準値＋１を選択した基準値として選択する。入
力データのサインビットが負を示すとき、すなわち、論
理“１”レベルのとき、第１のデータセレクタ１９−１
は負の基準値−１を選択した基準値として選択する。選
択した基準値は第２のデータセレクタ１９−２の一方の
入力端子に供給され、第２のデータセレクタ１９−２の
他方の入力端子には入力データが供給される。第２のデ
ータセレクタ１９−２には、選択信号としてゼロクロス
検出信号が供給される。ゼロクロス検出信号が論理
“０”レベルとのとき、すなわち、ゼロクロスが検出さ
れていない場合、第２のデータセレクタ１９−２はデー
タ入力端子ｉｎから供給された入力データ（離散的同相
入力信号Ｉn または離散的直交入力信号Ｑn）をそのま
まデータ出力端子ｏｕｔより出力データ（補正した同相
入力信号Ｉn´または補正した直交入力信号Ｑn ´）と
して出力する。ゼロクロス検出信号が論理“１”レベル
のとき、すなわち、ゼロクロスが検出された場合、第２
のデータセレクタ１９−２は第１のデータセレクタ１９
−１から供給される選択した基準値をデータ出力端子ｏ
ｕｔより出力データとして出力する。
【００５８】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、振幅を補正す
る手段は図４に示したもの以外にも種々の方法を使用し
て良い。
【００５９】
【発明の効果】以上説明したように本発明は、コサイン
ＲＯＭやサインＲＯＭが不要な、非常に簡単な回路構成
で、アナログモードでは使われていなかった直交位相変
調器をＦＭ変調回路に有効に活用することができる。こ
れによって、従来のアナログＦＭ変調器を削減出来るの
で、ディジタル変調とアナログ変調の双方を具備しなけ
ればならないデュアルモードセルラ方式の携帯電話機に
おいて、部品点数が削減され、従って、回路の小型化、
低価格化が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるＦＭ変調回路の構
成を示すブロック図である。
【図２】本発明の第２の実施例によるＦＭ変調回路の構
成を示すブロック図である。
【図３】図２中のゼロクロス検出回路の構成を示す回路
図である。
【図４】図２中の振幅補正回路の構成を示す回路図であ
る。
【図５】従来のディジタルＦＭ変調器の構成を示すブロ
ック図である。
【図６】図５中のコサインＲＯＭおよびサインＲＯＭの
記憶内容の例を示す図である。
【符号の説明】
１０，１０Ａ 入力成分変換回路 １１ 係数回路 １２，１３ 遅延レジスタ １４，１５ 乗算器 １６ 加算器 １７ 減算器 １８ａ，１８ｂ ゼロクロス検出回路 １８−１ 排他的論理和ゲート １９ａ，１９ｂ 振幅補正回路 １９−１，１９−２ データセレクタ ２１，２２ Ｄ／Ａ変換器 ２６，２７ フィルタ ３０ 直交位相変調器

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ディジタル化された入力変調信号を離散
    的同相入力信号Ｉnおよび離散的直交入力信号Ｑn に変
    換する入力成分変換回路（１０）と、前記離散的同相入
    力信号Ｉn および離散的直交入力信号Ｑn をそれぞれＤ
    ／Ａ変換してベースバンド同相入力信号Ｉおよびベース
    バンド直交入力信号Ｑを得るＤ／Ａ変換手段（２１，２
    ２）と、前記ベースバンド同相入力信号Ｉおよびベース
    バンド直交入力信号Ｑで搬送波を直交位相変調すること
    によってＦＭ変調波を発生する直交位相変調器（３０）
    とを有するＦＭ変調回路であって、前記入力成分変換回
    路（１０）は、 前記入力変調信号を定数倍して、定数倍した信号を出力
    する係数回路（１１）と、 前記離散的同相入力信号Ｉn を１サンプル分遅延して、
    遅延した同相入力信号Ｉn-1 を出力する第１の遅延手段
    （１２）と、 前記離散的直交入力信号Ｑn を１サンプル分遅延して、
    遅延した直交入力信号Ｑn-1 を出力する第２の遅延手段
    （１３）と、 前記定数倍した信号と前記遅延した直交入力信号Ｑn-1
    を乗算して、第１の乗算結果信号を出力する第１の乗算
    手段（１４）と、 前記定数倍した信号と前記遅延した同相入力信号Ｉn-1
    を乗算して、第２の乗算結果信号を出力する第２の乗算
    手段（１５）と、 前記遅延した同相入力信号Ｉn-1 に前記第１の乗算結果
    信号を加算して、加算結果信号を前記離散的同相入力信
    号Ｉn として出力する加算手段（１６）と、 前記遅延した直交入力信号Ｑn-1 から前記第２の乗算結
    果信号を減算して、減算結果信号を前記離散的直交入力
    信号Ｑn として出力する減算手段（１７）とを有するこ
    とを特徴とするＦＭ変調回路。
  2. 【請求項２】 ディジタル化された入力変調信号を補正
    した同相入力信号Ｉn ´および補正した直交入力信号Ｑ
    n ´に変換する入力成分変換回路（１０Ａ）と、前記補
    正した同相入力信号Ｉn ´および補正した直交入力信号
    Ｑn ´をそれぞれＤ／Ａ変換してベースバンド同相入力
    信号Ｉおよびベースバンド直交入力信号Ｑを得るＤ／Ａ
    変換手段（２１，２２）と、前記ベースバンド同相入力
    信号Ｉおよびベースバンド直交入力信号Ｑで搬送波を直
    交位相変調することによってＦＭ変調波を発生する直交
    位相変調器（３０）とを有するＦＭ変調回路であって、
    前記入力成分変換回路（１０Ａ）は、 前記入力変調信号を定数倍して、定数倍した信号を出力
    する係数回路（１１）と、 前記補正した同相入力信号Ｉn ´を１サンプル分遅延し
    て、遅延した同相入力信号Ｉn-1 を出力する第１の遅延
    手段（１２）と、 前記補正した直交入力信号Ｑn ´を１サンプル分遅延し
    て、遅延した直交入力信号Ｑn-1 を出力する第２の遅延
    手段（１３）と、 前記定数倍した信号と前記遅延した直交入力信号Ｑn-1
    を乗算して、第１の乗算結果信号を出力する第１の乗算
    手段（１４）と、 前記定数倍した信号と前記遅延した同相入力信号Ｉn-1
    を乗算して、第２の乗算結果信号を出力する第２の乗算
    手段（１５）と、 前記遅延した同相入力信号Ｉn-1 に前記第１の乗算結果
    信号を加算して、加算結果信号を離散的同相入力信号Ｉ
    n として出力する加算手段（１６）と、 前記遅延した直交入力信号Ｑn-1 から前記第２の乗算結
    果信号を減算して、減算結果信号を離散的直交入力信号
    Ｑn として出力する減算手段（１７）と、 前記離散的同相入力信号Ｉn と前記遅延した同相入力信
    号Ｉn-1 の極性の違いを検出し、該極性の違いを検出し
    たときに第１のゼロクロス検出信号を出力する第１のゼ
    ロクロス検出手段（１８ａ）と、 前記離散的直交入力信号Ｑn と前記遅延した直交入力信
    号Ｑn-1 の極性の違いを検出し、該極性の違いを検出し
    たときに第２のゼロクロス検出信号を出力する第２のゼ
    ロクロス検出手段（１８ｂ）と、 前記第２のゼロクロス検出信号に応答して、前記離散的
    同相入力信号Ｉn の値を同じ極性の基準値に設定し、前
    記離散的同相入力信号Ｉn の代わりに前記補正した同相
    入力信号Ｉn ´を出力する第１の振幅補正手段（１９
    ａ）と、 前記第１のゼロクロス検出信号に応答して、前記離散的
    直交入力信号Ｑn の値を同じ極性の基準値に設定し、前
    記離散的直交入力信号Ｑn の代わりに前記補正した直交
    入力信号Ｑn ´を出力する第２の振幅補正手段（１９
    ｂ）とを有することを特徴とするＦＭ変調回路。
  3. 【請求項３】 前記第１のゼロクロス検出手段（１８
    ａ）が、前記離散的同相入力信号Ｉn のサインビットと
    前記遅延した同相入力信号Ｉn-1 のサインビットとの排
    他的論理和をとり、該排他的論理和の結果を前記第１の
    ゼロクロス検出信号として出力する第１の排他的論理和
    ゲート（１８−１）から成り、 前記第２のゼロクロス検出手段（１８ｂ）が、前記離散
    的直交入力信号Ｑn のサインビットと前記遅延した直交
    入力信号Ｑn-1 のサインビットとの排他的論理和をと
    り、該排他的論理和の結果を前記第２のゼロクロス検出
    信号として出力する第２の排他的論理和ゲートから成
    る、請求項２記載のＦＭ変調回路。
  4. 【請求項４】 前記第１の振幅補正手段（１９ａ）は、
    前記離散的同相入力信号Ｉn のサインビットに基づいて
    正の基準値と負の基準値のどちらか一方を選択して、第
    １の選択した基準値を出力する第１の基準値選択手段
    （１９−１）と、前記第２のゼロクロス検出信号が無い
    場合には、前記離散的同相入力信号Ｉnをそのまま前記
    補正した同相入力信号Ｉn ´として出力し、前記第２の
    ゼロクロス検出信号が有るときに、前記第１の選択した
    基準値を前記補正した同相入力信号Ｉn ´として出力す
    る第１のデータ選択手段（１９−２）とから成り、 前記第２の振幅補正手段（１９ｂ）は、前記離散的直交
    入力信号Ｑn のサインビットに基づいて正の基準値と負
    の基準値のどちらか一方を選択して、第２の選択した基
    準値を出力する第２の基準値選択手段（１９−１）と、
    前記第１のゼロクロス検出信号が無い場合には、前記離
    散的直交入力信号Ｑn をそのまま前記補正した直交入力
    信号Ｑn ´として出力し、前記第１のゼロクロス検出信
    号が有るときに、前記第２の選択した基準値を前記補正
    した直交入力信号Ｑn ´として出力する第２のデータ選
    択手段（１９−２）とから成る、請求項２記載のＦＭ変
    調回路。
JP6158761A 1994-07-11 1994-07-11 Ｆｍ変調回路 Expired - Fee Related JP2728114B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6158761A JP2728114B2 (ja) 1994-07-11 1994-07-11 Ｆｍ変調回路
CA002153373A CA2153373C (en) 1994-07-11 1995-07-06 Signal oscillator, fm modulation circuit using the same, and fm modulation method
US08/500,168 US5521559A (en) 1994-07-11 1995-07-11 Signal oscillator, FM modulation circuit using the same, and FM modulation method
DE69500794T DE69500794T2 (de) 1994-07-11 1995-07-11 FM-Modulationsverfahren und -schaltung
EP95304849A EP0692867B1 (en) 1994-07-11 1995-07-11 FM modulation circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6158761A JP2728114B2 (ja) 1994-07-11 1994-07-11 Ｆｍ変調回路

Publications (2)

Publication Number Publication Date
JPH0823231A JPH0823231A (ja) 1996-01-23
JP2728114B2 true JP2728114B2 (ja) 1998-03-18

Family

ID=15678769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6158761A Expired - Fee Related JP2728114B2 (ja) 1994-07-11 1994-07-11 Ｆｍ変調回路

Country Status (5)

Country Link
US (1) US5521559A (ja)
EP (1) EP0692867B1 (ja)
JP (1) JP2728114B2 (ja)
CA (1) CA2153373C (ja)
DE (1) DE69500794T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745523A (en) * 1992-10-27 1998-04-28 Ericsson Inc. Multi-mode signal processing
JP3024548B2 (ja) * 1996-04-26 2000-03-21 日本電気株式会社 位相変調方法および位相変調装置
US6137826A (en) * 1997-11-17 2000-10-24 Ericsson Inc. Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals
US6100827A (en) * 1998-09-11 2000-08-08 Ericsson Inc. Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof
KR100259051B1 (ko) * 1997-12-31 2000-06-15 윤종용 직접 씨퀀스 씨디엠에이 이동 통신시스템의 오프-셋 사진위상천이변조장치 및 방법
KR19990074228A (ko) * 1998-03-03 1999-10-05 윤종용 영교차 검출을 이용한 변조장치 및 방법
FR2791506B1 (fr) * 1999-03-23 2001-06-22 France Telecom Emetteur radiofrequence a fort degre d'integration et avec annulation d'image, eventuellement auto-calibree
US20030021357A1 (en) * 2001-07-24 2003-01-30 Victor Korol Method and apparatus of zero deflection
US6606010B1 (en) * 2002-01-30 2003-08-12 The Aerospace Corporation Quadrature vestigial sideband digital communications method
KR100457175B1 (ko) * 2002-12-14 2004-11-16 한국전자통신연구원 직교 변조 송신기
JP2005210330A (ja) * 2004-01-21 2005-08-04 Nec Compound Semiconductor Devices Ltd ２値ｆｓｋ変調波データ発生回路および方法
WO2006064425A1 (en) * 2004-12-16 2006-06-22 Koninklijke Philips Electronics N.V. Direct conversion device with compensation means for a transmission path of a wireless communication equipment
JP2007027961A (ja) * 2005-07-13 2007-02-01 Niigata Seimitsu Kk 変調回路
US10680863B2 (en) * 2015-03-31 2020-06-09 Sony Corporation Modulation apparatus
RU206452U1 (ru) * 2021-02-05 2021-09-13 Олег Владимирович Смирнов Модулятор сигналов обратного рассеяния

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220537A (ja) * 1989-02-21 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> 直交変調器
JP2542263B2 (ja) * 1989-07-29 1996-10-09 シャープ株式会社 ディジタル式ｆｍ変調器
JP2575057B2 (ja) * 1989-04-07 1997-01-22 シャープ株式会社 Ｆｍ変調器
JPH0813050B2 (ja) * 1989-12-08 1996-02-07 日本電信電話株式会社 ディジタル化直交位相変調器
JPH04238439A (ja) * 1991-01-23 1992-08-26 Sanyo Electric Co Ltd デジタル直交変調器
JPH06188751A (ja) * 1992-12-21 1994-07-08 Toshiba Corp デュアルモード無線送信機

Also Published As

Publication number Publication date
EP0692867A1 (en) 1996-01-17
EP0692867B1 (en) 1997-10-01
DE69500794D1 (de) 1997-11-06
CA2153373C (en) 1998-12-15
JPH0823231A (ja) 1996-01-23
DE69500794T2 (de) 1998-04-02
CA2153373A1 (en) 1996-01-12
US5521559A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
JP2926615B2 (ja) Ｓｓｂ信号発生器
JP2728114B2 (ja) Ｆｍ変調回路
US5926065A (en) Digital modulator having a digital filter including low-speed circuit components
JP3419484B2 (ja) 変調器、送信器
JP3317964B1 (ja) 位相検出回路および受信機
JP3169714B2 (ja) ディジタル無線変調器
US5473280A (en) Modulation/demodulation method and system for realizing quadrature modulation/demodulation technique used in digital mobile radio system with complex signal processing
KR100446540B1 (ko) 데이터 통신용 송신기
JP3414633B2 (ja) 周波数変換装置
JP2002111760A (ja) デジタルダウンコンバータ
JPH10304001A (ja) 変調器及び変調方法
US5942955A (en) Quasi-GMSK modulator
JPH09149086A (ja) デジタルｆｍ系変調回路
AU642373B2 (en) A digital quadrature phase detector for angle modulated signals
JPH06205055A (ja) ディジタル処理型直交変調器
JPH08163191A (ja) 直交変調装置及びその制御方法
JP3893197B2 (ja) デジタル変調回路
JPH08265381A (ja) 直交変調装置
JPH06103893B2 (ja) ディジタル位相変調器
JP3316232B2 (ja) Ｍｓｋ変調回路
JP2001186208A (ja) 復調回路
JPH0669969A (ja) ４相位相変調器
JPH0758796A (ja) 直交振幅変調器
JPH01256253A (ja) データ復調方式
JPH0423542A (ja) 直交形ｇｍｓｋ変調装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971112

LAPS Cancellation because of no payment of annual fees