JP2728114B2 - Fm変調回路 - Google Patents
Fm変調回路Info
- Publication number
- JP2728114B2 JP2728114B2 JP6158761A JP15876194A JP2728114B2 JP 2728114 B2 JP2728114 B2 JP 2728114B2 JP 6158761 A JP6158761 A JP 6158761A JP 15876194 A JP15876194 A JP 15876194A JP 2728114 B2 JP2728114 B2 JP 2728114B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- quadrature
- discrete
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/38—Angle modulation by converting amplitude modulation to angle modulation
- H03C3/40—Angle modulation by converting amplitude modulation to angle modulation using two signal paths the outputs of which have a predetermined phase difference and at least one output being amplitude-modulated
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【産業上の利用分野】本発明は直交位相変調器を用い
て、FM変調を実現するためのディジタル信号処理を用
いたFM変調回路に関する。
て、FM変調を実現するためのディジタル信号処理を用
いたFM変調回路に関する。
【0002】従来、セルラなどの携帯電話機ではFM変
調方式が主流であったが、近年、ディジタル変調を用い
たディジタルセルラが急速に広まりつつある。ディジタ
ルセルラでは変調回路として直交位相変調器を用いるの
が普通であり、ディジタル方式専用のシスタムにおいて
はひたすらこれが使われている。
調方式が主流であったが、近年、ディジタル変調を用い
たディジタルセルラが急速に広まりつつある。ディジタ
ルセルラでは変調回路として直交位相変調器を用いるの
が普通であり、ディジタル方式専用のシスタムにおいて
はひたすらこれが使われている。
【0003】ところが、北米などの一部の地域では、従
来のアナログセルラとの互換性を重視する考えから、一
つの携帯電話機にディジタル変調と従来のアナログFM
変調とを混在させるデュアルモード方式を次世代セルラ
として仕様化している。これに対処するためには、ディ
ジタル用の直交変調器とアナログFM用のFM変調器を
両方搭載する必要がある。
来のアナログセルラとの互換性を重視する考えから、一
つの携帯電話機にディジタル変調と従来のアナログFM
変調とを混在させるデュアルモード方式を次世代セルラ
として仕様化している。これに対処するためには、ディ
ジタル用の直交変調器とアナログFM用のFM変調器を
両方搭載する必要がある。
【0004】本発明は、上記のデュアルモード方式にお
いて、ディジタル変調に使われる直交位相変調器を利用
してFM変調を実現する回路を提供するものである。
いて、ディジタル変調に使われる直交位相変調器を利用
してFM変調を実現する回路を提供するものである。
【0005】
【従来の技術】従来、アナログセルラのFM変調は電圧
制御発振器VCOを用いて発振器に直接変調をかける方
式が主流であった。これに対して、ディジタルセルラで
はπ/4シフトDQPSKやGMSK、QPSK、オフ
セットQPSKと言った変調方式が使われており、これ
らは全て直交位相変調器で実現される変調方式である。
ところが、北米においては、これらのディジタル変調方
式と従来のアナログセルラを共存させたデュアルモード
方式が採用された。これによって、小さな携帯電話機の
内部にFM変調を行う機能と、直交位相変調を行う機能
を両方装備する必要がある。しかしながら、これらを別
々の回路で実現するのでは部品数が多く、小型低価格化
を実現するのが難しい。そこで、必然的に、どうしても
不可欠な直交位相変調器を有効に使って、FM変調を実
現する方法が求められる。
制御発振器VCOを用いて発振器に直接変調をかける方
式が主流であった。これに対して、ディジタルセルラで
はπ/4シフトDQPSKやGMSK、QPSK、オフ
セットQPSKと言った変調方式が使われており、これ
らは全て直交位相変調器で実現される変調方式である。
ところが、北米においては、これらのディジタル変調方
式と従来のアナログセルラを共存させたデュアルモード
方式が採用された。これによって、小さな携帯電話機の
内部にFM変調を行う機能と、直交位相変調を行う機能
を両方装備する必要がある。しかしながら、これらを別
々の回路で実現するのでは部品数が多く、小型低価格化
を実現するのが難しい。そこで、必然的に、どうしても
不可欠な直交位相変調器を有効に使って、FM変調を実
現する方法が求められる。
【0006】この方法を実現するには、FM変調を行う
入力変調信号をA/D変換し、この値から直交位相変調
のベースバンド入力信号である同相入力信号Iと直交入
力信号Qをディジタル信号処理にて生成し、直交位相変
調器に供給しなければならない。
入力変調信号をA/D変換し、この値から直交位相変調
のベースバンド入力信号である同相入力信号Iと直交入
力信号Qをディジタル信号処理にて生成し、直交位相変
調器に供給しなければならない。
【0007】以上の同相入力信号I、直交入力信号Qを
入力変調信号から生成する1手法として、特開平3−6
0502号公報、発明の名称「ディジタル式FM変調
器」に開示された方法がある。以下、この公報に開示さ
れた方法について図面を参照して説明する。
入力変調信号から生成する1手法として、特開平3−6
0502号公報、発明の名称「ディジタル式FM変調
器」に開示された方法がある。以下、この公報に開示さ
れた方法について図面を参照して説明する。
【0008】図5に、この手法によるディジタルFM変
調器を示す。このディジタルFM変調器は、入力端子7
1に供給された入力変調信号を積分する積分器70と、
その積分出力を位相変調する位相変調器40とを有す
る。積分器70は1サンプル遅延レジスタ73とその出
力を入力変調信号と加算する加算器74からなり、入力
変調信号をサンプルごとにレジスタ73の出力に順次加
算する事によって積分機能を実現している。この積分器
出力は、周波数に比例した変調信号出力の積分結果であ
るから、位相に当たる信号になっている。この位相信号
を位相変調器40に入力する。入力した位相信号をアド
レスとして、コサインROM42とサインROM43に
記憶された値を読み出すと、これらの値がそれぞれ、同
相入力信号Iと直交入力信号Qになる。
調器を示す。このディジタルFM変調器は、入力端子7
1に供給された入力変調信号を積分する積分器70と、
その積分出力を位相変調する位相変調器40とを有す
る。積分器70は1サンプル遅延レジスタ73とその出
力を入力変調信号と加算する加算器74からなり、入力
変調信号をサンプルごとにレジスタ73の出力に順次加
算する事によって積分機能を実現している。この積分器
出力は、周波数に比例した変調信号出力の積分結果であ
るから、位相に当たる信号になっている。この位相信号
を位相変調器40に入力する。入力した位相信号をアド
レスとして、コサインROM42とサインROM43に
記憶された値を読み出すと、これらの値がそれぞれ、同
相入力信号Iと直交入力信号Qになる。
【0009】コサインROM42とサインROM43の
記憶内容の例を図6に示す。図中、縦軸はROMの記憶
内容であり、横軸はアドレスである。コサインROM4
2、サインROM43から出力される同相入力信号I、
直交入力信号Qはそれぞれ、乗算器45、46で、位相
が90°異なる搬送波信号と乗算され、加算器49で加
算される。加算結果はD/A変換器50でアナログ信号
に変換され、バンドパスフィルタ51で不要波を除去し
た後、FM変調された信号52として出力される。この
例では、ビデオレコーダの映像信号のFM変調への応用
を考えているため、搬送波の周波数は低く、直交位相変
調器もディジタル信号処理で実現している。
記憶内容の例を図6に示す。図中、縦軸はROMの記憶
内容であり、横軸はアドレスである。コサインROM4
2、サインROM43から出力される同相入力信号I、
直交入力信号Qはそれぞれ、乗算器45、46で、位相
が90°異なる搬送波信号と乗算され、加算器49で加
算される。加算結果はD/A変換器50でアナログ信号
に変換され、バンドパスフィルタ51で不要波を除去し
た後、FM変調された信号52として出力される。この
例では、ビデオレコーダの映像信号のFM変調への応用
を考えているため、搬送波の周波数は低く、直交位相変
調器もディジタル信号処理で実現している。
【0010】本発明に関連する他の先行技術として、次
のものが知られている。特開平3−179954号公報
(以下、公知技術1と略称する)には、位相の180度
ずれたカウンタROMを動作させ、データセレクタで選
択されない部分についてはあらかじめ演算を省略してお
くことにより、演算結果の書かれたROMのアクセス速
度を従来に比べて半減した「ディジタル化直交位相変調
器」が開示されている。公知技術1は、同相成分入力信
号および直交入力成分信号は、クロック制御回路から所
定周波数のクロックが供給される第1および第2のシフ
トレジスタにそれぞれ順次記憶され、第1および第2の
ROMに下位アドレスを与える。第1および第2のRO
Mにはそれぞれ第1および第2のカウンタから下位アド
レスが与えられる。第1および第2のROMはそれぞれ
第1および第2のIビット信号を出力する。こられら第
1および第2のIビット信号はデータセレクタによって
交互に選択され、選択されたIビット信号として出力さ
れる。この選択されたIビット信号はディジタルアナロ
グ変換器および低域ろ波回路によってアナログ信号とな
り、このアナログ信号は変調出力信号として出力され
る。
のものが知られている。特開平3−179954号公報
(以下、公知技術1と略称する)には、位相の180度
ずれたカウンタROMを動作させ、データセレクタで選
択されない部分についてはあらかじめ演算を省略してお
くことにより、演算結果の書かれたROMのアクセス速
度を従来に比べて半減した「ディジタル化直交位相変調
器」が開示されている。公知技術1は、同相成分入力信
号および直交入力成分信号は、クロック制御回路から所
定周波数のクロックが供給される第1および第2のシフ
トレジスタにそれぞれ順次記憶され、第1および第2の
ROMに下位アドレスを与える。第1および第2のRO
Mにはそれぞれ第1および第2のカウンタから下位アド
レスが与えられる。第1および第2のROMはそれぞれ
第1および第2のIビット信号を出力する。こられら第
1および第2のIビット信号はデータセレクタによって
交互に選択され、選択されたIビット信号として出力さ
れる。この選択されたIビット信号はディジタルアナロ
グ変換器および低域ろ波回路によってアナログ信号とな
り、このアナログ信号は変調出力信号として出力され
る。
【0011】特開平2−266705号公報(以下、公
知技術2と略称する)には、直交位相関係を有する第1
及び第2の変調信号と、直交位相関係を有する第1及び
第2のキャリア信号とを互いに乗算し、各々の乗算出力
を加算することにより、線形特性が優れ、高次歪のない
出力が得られるようにした「FM変調器」が開示されて
いる。この公知技術2では、入力したディジタル映像信
号を互いに直交位相関係にある2つのディジタル映像信
号に変換する。また、位相変調器には、直交位相関係を
有する第1及び第2のキャリア信号が供給される。第1
の変調信号と第1のキャリア信号とが第1の乗算器に、
第2の変調信号と第2のキャリア信号とが第2の乗算器
に夫々供給される。第1および第2の乗算器の夫々の乗
算出力は加算器で加算され、第2のキャリア信号の位相
だけが変調された出力が得られる。これにより入力電圧
対出力周波数に非直線性及びFM変調波に含まれる高次
歪がなくなる。
知技術2と略称する)には、直交位相関係を有する第1
及び第2の変調信号と、直交位相関係を有する第1及び
第2のキャリア信号とを互いに乗算し、各々の乗算出力
を加算することにより、線形特性が優れ、高次歪のない
出力が得られるようにした「FM変調器」が開示されて
いる。この公知技術2では、入力したディジタル映像信
号を互いに直交位相関係にある2つのディジタル映像信
号に変換する。また、位相変調器には、直交位相関係を
有する第1及び第2のキャリア信号が供給される。第1
の変調信号と第1のキャリア信号とが第1の乗算器に、
第2の変調信号と第2のキャリア信号とが第2の乗算器
に夫々供給される。第1および第2の乗算器の夫々の乗
算出力は加算器で加算され、第2のキャリア信号の位相
だけが変調された出力が得られる。これにより入力電圧
対出力周波数に非直線性及びFM変調波に含まれる高次
歪がなくなる。
【0012】特開平2−220537号公報(以下、公
知技術3と略称する)には、周波数特性が可変なMOS
FETアナログフィルタを用いることにより、波形整形
の条件を変えることなく変調信号を出力可能にし、高精
度の直交変調器をモノリシック集積化した「直交変調
器」が開示されている。この公知技術3において、入力
信号はスイッチを介してディジタル信号処理回路に入力
される。このディジタル信号処理回路は位相が直交する
二系列のディジタル信号を出力する。二系列のディジタ
ル信号は夫々第1および第2のD/A変換器でD/A変
換され、第1および第2のMOSFETアナログフィル
タを介して第1および第2の乗算器に入力する。第1お
よび第2の乗算器は、第1および第2のMOSFETア
ナログフィルタの出力と位相が互いに直交する搬送波と
を乗算する。第1および第2の乗算器の乗算結果を加算
器で加算して出力する。この場合、ディジタル信号処理
回路に入力される信号のクロック信号によって、第1お
よび第2のMOSFETアナログフィルタの周波数特性
が可変にされ、第1および第2のD/A変換器の出力信
号の高調波成分が除去される。
知技術3と略称する)には、周波数特性が可変なMOS
FETアナログフィルタを用いることにより、波形整形
の条件を変えることなく変調信号を出力可能にし、高精
度の直交変調器をモノリシック集積化した「直交変調
器」が開示されている。この公知技術3において、入力
信号はスイッチを介してディジタル信号処理回路に入力
される。このディジタル信号処理回路は位相が直交する
二系列のディジタル信号を出力する。二系列のディジタ
ル信号は夫々第1および第2のD/A変換器でD/A変
換され、第1および第2のMOSFETアナログフィル
タを介して第1および第2の乗算器に入力する。第1お
よび第2の乗算器は、第1および第2のMOSFETア
ナログフィルタの出力と位相が互いに直交する搬送波と
を乗算する。第1および第2の乗算器の乗算結果を加算
器で加算して出力する。この場合、ディジタル信号処理
回路に入力される信号のクロック信号によって、第1お
よび第2のMOSFETアナログフィルタの周波数特性
が可変にされ、第1および第2のD/A変換器の出力信
号の高調波成分が除去される。
【0013】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、同相入力信号Iと直交入力信号Qを
得るために、入力変調信号を積分し、その結果をアドレ
スとして、コサインROM、サインROMの読み出しを
行っているため、大容量のコサインROMやサインRO
Mを必要とする。したがって、LSI化した場合、チッ
プサイズが大きくなり、価格が高くなるという問題点が
ある。
た従来の方法では、同相入力信号Iと直交入力信号Qを
得るために、入力変調信号を積分し、その結果をアドレ
スとして、コサインROM、サインROMの読み出しを
行っているため、大容量のコサインROMやサインRO
Mを必要とする。したがって、LSI化した場合、チッ
プサイズが大きくなり、価格が高くなるという問題点が
ある。
【0014】それ故に本発明の課題は、チップサイズが
小さく、低価格のFM変調回路を提供することにある。
小さく、低価格のFM変調回路を提供することにある。
【0015】尚、公知技術1も、ROMを必要とするの
で、前述した従来の方法と同様の問題点がある。公知技
術2も前述した従来の方法と同様に、大容量のコサイン
ROMやサインROMを必要とする。公知技術3は、入
力信号をディジタル処理して互いに位相が直交する二系
列のディジタル信号を出力するディジタル信号処理回路
を示しているが、その具体的な構成については何も開示
していない。
で、前述した従来の方法と同様の問題点がある。公知技
術2も前述した従来の方法と同様に、大容量のコサイン
ROMやサインROMを必要とする。公知技術3は、入
力信号をディジタル処理して互いに位相が直交する二系
列のディジタル信号を出力するディジタル信号処理回路
を示しているが、その具体的な構成については何も開示
していない。
【0016】
【課題を解決するための手段】本発明の第1の態様によ
るFM変調回路は、ディジタル化された入力変調信号を
離散的同相入力信号In および離散的直交入力信号Qn
に変換する入力成分変換回路と、離散的同相入力信号I
n および離散的直交入力信号Qn をそれぞれD/A変換
してベースバンド同相入力信号Iおよびベースバンド直
交入力信号Qを得るD/A変換手段と、ベースバンド同
相入力信号Iおよびベースバンド直交入力信号Qで搬送
波を直交位相変調することによってFM変調波を発生す
る直交位相変調器とを有するFM変調回路であって、入
力成分変換回路は、入力変調信号を定数倍して、定数倍
した信号を出力する係数回路と、離散的同相入力信号I
nを1サンプル分遅延して、遅延した同相入力信号In-1
を出力する第1の遅延手段と、離散的直交入力信号Qn
を1サンプル分遅延して、遅延した直交入力信号Qn-1
を出力する第2の遅延手段と、定数倍した信号と遅延
した直交入力信号Qn-1 を乗算して、第1の乗算結果信
号を出力する第1の乗算手段と、定数倍した信号と遅延
した同相入力信号In-1 を乗算して、第2の乗算結果信
号を出力する第2の乗算手段と、遅延した同相入力信号
In-1 に第1の乗算結果信号を加算して、加算結果信号
を離散的同相入力信号In として出力する加算手段と、
遅延した直交入力信号Qn-1 から第2の乗算結果信号を
減算して、減算結果信号を離散的直交入力信号Qn とし
て出力する減算手段とを有することを特徴とする。
るFM変調回路は、ディジタル化された入力変調信号を
離散的同相入力信号In および離散的直交入力信号Qn
に変換する入力成分変換回路と、離散的同相入力信号I
n および離散的直交入力信号Qn をそれぞれD/A変換
してベースバンド同相入力信号Iおよびベースバンド直
交入力信号Qを得るD/A変換手段と、ベースバンド同
相入力信号Iおよびベースバンド直交入力信号Qで搬送
波を直交位相変調することによってFM変調波を発生す
る直交位相変調器とを有するFM変調回路であって、入
力成分変換回路は、入力変調信号を定数倍して、定数倍
した信号を出力する係数回路と、離散的同相入力信号I
nを1サンプル分遅延して、遅延した同相入力信号In-1
を出力する第1の遅延手段と、離散的直交入力信号Qn
を1サンプル分遅延して、遅延した直交入力信号Qn-1
を出力する第2の遅延手段と、定数倍した信号と遅延
した直交入力信号Qn-1 を乗算して、第1の乗算結果信
号を出力する第1の乗算手段と、定数倍した信号と遅延
した同相入力信号In-1 を乗算して、第2の乗算結果信
号を出力する第2の乗算手段と、遅延した同相入力信号
In-1 に第1の乗算結果信号を加算して、加算結果信号
を離散的同相入力信号In として出力する加算手段と、
遅延した直交入力信号Qn-1 から第2の乗算結果信号を
減算して、減算結果信号を離散的直交入力信号Qn とし
て出力する減算手段とを有することを特徴とする。
【0017】本発明の第2の態様によるFM変調回路
は、ディジタル化された入力変調信号を補正した同相入
力信号In ´および補正した直交入力信号Qn ´に変換
する入力成分変換回路と、補正した同相入力信号In ´
および補正した直交入力信号Qn ´をそれぞれD/A変
換してベースバンド同相入力信号Iおよびベースバンド
直交入力信号Qを得るD/A変換手段と、ベースバンド
同相入力信号Iおよびベースバンド直交入力信号Qで搬
送波を直交位相変調することによってFM変調波を発生
する直交位相変調器とを有するFM変調回路であって、
入力成分変換回路は、入力変調信号を定数倍して、定数
倍した信号を出力する係数回路と、補正した同相入力信
号In ´を1サンプル分遅延して、遅延した同相入力信
号In-1 を出力する第1の遅延手段と、補正した直交入
力信号Qn ´を1サンプル分遅延して、遅延した直交入
力信号Qn-1 を出力する第2の遅延手段と、定数倍した
信号と遅延した直交入力信号Qn-1 を乗算して、第1の
乗算結果信号を出力する第1の乗算手段と、定数倍した
信号と遅延した同相入力信号In-1 を乗算して、第2の
乗算結果信号を出力する第2の乗算手段と、遅延した同
相入力信号In-1 に第1の乗算結果信号を加算して、加
算結果信号を離散的同相入力信号In として出力する加
算手段と、遅延した直交入力信号Qn-1 から第2の乗算
結果信号を減算して、減算結果信号を離散的直交入力信
号Qn として出力する減算手段と、離散的同相入力信号
In と遅延した同相入力信号In-1 の極性の違いを検出
し、この極性の違いを検出したときに第1のゼロクロス
検出信号を出力する第1のゼロクロス検出手段と、離散
的直交入力信号Qn と遅延した直交入力信号Qn-1 の極
性の違いを検出し、この極性の違いを検出したときに第
2のゼロクロス検出信号を出力する第2のゼロクロス検
出手段と、第2のゼロクロス検出信号に応答して、離散
的同相入力信号In の値を同じ極性の基準値に設定し、
離散的同相入力信号In の代わりに補正した同相入力信
号In ´を出力する第1の振幅補正手段と、第1のゼロ
クロス検出信号に応答して、離散的直交入力信号Qn の
値を同じ極性の基準値に設定し、離散的直交入力信号Q
n の代わりに補正した直交入力信号Qn ´を出力する第
2の振幅補正手段とを有することを特徴とする。
は、ディジタル化された入力変調信号を補正した同相入
力信号In ´および補正した直交入力信号Qn ´に変換
する入力成分変換回路と、補正した同相入力信号In ´
および補正した直交入力信号Qn ´をそれぞれD/A変
換してベースバンド同相入力信号Iおよびベースバンド
直交入力信号Qを得るD/A変換手段と、ベースバンド
同相入力信号Iおよびベースバンド直交入力信号Qで搬
送波を直交位相変調することによってFM変調波を発生
する直交位相変調器とを有するFM変調回路であって、
入力成分変換回路は、入力変調信号を定数倍して、定数
倍した信号を出力する係数回路と、補正した同相入力信
号In ´を1サンプル分遅延して、遅延した同相入力信
号In-1 を出力する第1の遅延手段と、補正した直交入
力信号Qn ´を1サンプル分遅延して、遅延した直交入
力信号Qn-1 を出力する第2の遅延手段と、定数倍した
信号と遅延した直交入力信号Qn-1 を乗算して、第1の
乗算結果信号を出力する第1の乗算手段と、定数倍した
信号と遅延した同相入力信号In-1 を乗算して、第2の
乗算結果信号を出力する第2の乗算手段と、遅延した同
相入力信号In-1 に第1の乗算結果信号を加算して、加
算結果信号を離散的同相入力信号In として出力する加
算手段と、遅延した直交入力信号Qn-1 から第2の乗算
結果信号を減算して、減算結果信号を離散的直交入力信
号Qn として出力する減算手段と、離散的同相入力信号
In と遅延した同相入力信号In-1 の極性の違いを検出
し、この極性の違いを検出したときに第1のゼロクロス
検出信号を出力する第1のゼロクロス検出手段と、離散
的直交入力信号Qn と遅延した直交入力信号Qn-1 の極
性の違いを検出し、この極性の違いを検出したときに第
2のゼロクロス検出信号を出力する第2のゼロクロス検
出手段と、第2のゼロクロス検出信号に応答して、離散
的同相入力信号In の値を同じ極性の基準値に設定し、
離散的同相入力信号In の代わりに補正した同相入力信
号In ´を出力する第1の振幅補正手段と、第1のゼロ
クロス検出信号に応答して、離散的直交入力信号Qn の
値を同じ極性の基準値に設定し、離散的直交入力信号Q
n の代わりに補正した直交入力信号Qn ´を出力する第
2の振幅補正手段とを有することを特徴とする。
【0018】
【作用】次に本発明の原理を説明する。一般にFM変調
された信号波形(以下、単にFM波と呼ぶ)f(t)は
下記の数式1で表すことができる。
された信号波形(以下、単にFM波と呼ぶ)f(t)は
下記の数式1で表すことができる。
【0019】
【数1】
【0020】ここで、tは時刻(秒)、AはFM波の振
幅を表す定数、αは変調感度を示す定数(ラジアン/V
/秒)、v(t)は入力変調信号(V)、ωc は角周波
数(ラジアン/秒)、θは時刻t=0の時の位相(ラジ
アン)をそれぞれ表す。
幅を表す定数、αは変調感度を示す定数(ラジアン/V
/秒)、v(t)は入力変調信号(V)、ωc は角周波
数(ラジアン/秒)、θは時刻t=0の時の位相(ラジ
アン)をそれぞれ表す。
【0021】上記数式1より、瞬時の角周波数ω(t)
は下記の数式2となる。
は下記の数式2となる。
【0022】
【数2】
【0023】上記数式1で表される信号波形f(t)
を、下記の数式3の様に変形する。
を、下記の数式3の様に変形する。
【0024】
【数3】
【0025】上記数式3の右辺の第一項のA・cos
(ωc t+θ)は搬送波のコサイン成分であり、第二項
のA・sin(ωc t+θ)はコサイン成分に直交する
サイン成分である。従って、これらコサイン成分および
サイン成分の係数I(t)およびQ(t)は、それぞ
れ、下記の数式4および数式5で表される。
(ωc t+θ)は搬送波のコサイン成分であり、第二項
のA・sin(ωc t+θ)はコサイン成分に直交する
サイン成分である。従って、これらコサイン成分および
サイン成分の係数I(t)およびQ(t)は、それぞ
れ、下記の数式4および数式5で表される。
【0026】
【数4】
【0027】
【数5】
【0028】係数I(t)およびQ(t)は、それぞ
れ、直交位相変調を行う場合のベースバンド信号の同相
入力信号Iおよび直交入力信号Qである。今、同相入力
信号I、直交入力信号Qは入力変調波x(t)をディジ
タル信号処理した離散的同相入力信号In および離散的
直交入力信号Qn をそれぞれD/A変換して得られるも
のとする。この場合、離散的同相入力信号In および離
散的直交入力信号Qn の値は、下記の数式6で表され
る。
れ、直交位相変調を行う場合のベースバンド信号の同相
入力信号Iおよび直交入力信号Qである。今、同相入力
信号I、直交入力信号Qは入力変調波x(t)をディジ
タル信号処理した離散的同相入力信号In および離散的
直交入力信号Qn をそれぞれD/A変換して得られるも
のとする。この場合、離散的同相入力信号In および離
散的直交入力信号Qn の値は、下記の数式6で表され
る。
【0029】
【数6】
【0030】ここで、nはn=0,1,2,……,∞を
示し、TはA/DまたはD/A変換のサンプリング間隔
(秒)を示す。
示し、TはA/DまたはD/A変換のサンプリング間隔
(秒)を示す。
【0031】更に、入力変調信号v(t)を間隔TでA
/D変換した値をvn とすると、vn は下記の数式7で
表される。
/D変換した値をvn とすると、vn は下記の数式7で
表される。
【0032】
【数7】
【0033】このディジタル化された入力変調信号vn
を用いると、上記数式6は更に下記の数式8および数式
9の様に分解することが出来る。
を用いると、上記数式6は更に下記の数式8および数式
9の様に分解することが出来る。
【0034】
【数8】
【0035】
【数9】
【0036】ところで、北米のデュアルモードセルラ方
式でのアナログFM変調の最大周波数偏移は12kHz
であり、CDMA(TIAの標準IS95に基づくCode
Division Multiple Access 方式のデュアルモードセル
ラ方式)などで使用する変調信号のサンプレートは9.
8304MHzほどであるので、上記数式8および数式
9中の値αTvn は、 αTvn ≦12kHz×2π/9.8304MHz =0.00767ラジアン という非常に小さい値になる。ゆえに、下記の数式10
とすることが出来る。
式でのアナログFM変調の最大周波数偏移は12kHz
であり、CDMA(TIAの標準IS95に基づくCode
Division Multiple Access 方式のデュアルモードセル
ラ方式)などで使用する変調信号のサンプレートは9.
8304MHzほどであるので、上記数式8および数式
9中の値αTvn は、 αTvn ≦12kHz×2π/9.8304MHz =0.00767ラジアン という非常に小さい値になる。ゆえに、下記の数式10
とすることが出来る。
【0037】
【数10】
【0038】この数式10を上記数式8および数式9に
代入すると、下記の数式11と簡略化される。
代入すると、下記の数式11と簡略化される。
【0039】
【数11】
【0040】以上の考察から、直交位相変調器の離散的
同相入力信号In と離散的直交入力信号Qn は、1サン
プル前の値である遅延した同相入力信号In-1 、遅延し
た直交入力信号Qn-1 及び、サンプリング周期TでA/
D変換された入力変調信号vn によって、上記数式11
の差分方程式で計算されることが分かる。本発明は、数
式11の差分方程式を実現する回路構成を提供するもの
である。
同相入力信号In と離散的直交入力信号Qn は、1サン
プル前の値である遅延した同相入力信号In-1 、遅延し
た直交入力信号Qn-1 及び、サンプリング周期TでA/
D変換された入力変調信号vn によって、上記数式11
の差分方程式で計算されることが分かる。本発明は、数
式11の差分方程式を実現する回路構成を提供するもの
である。
【0041】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図1に本発明の第1の実施例によるFM変調
回路を示す。FM変調回路は、入力成分変換回路10
と、第1および第2のD/A変換器21および22と、
第1および第2のフィルタ26および27と、直交位相
変調器30とを有する。
説明する。図1に本発明の第1の実施例によるFM変調
回路を示す。FM変調回路は、入力成分変換回路10
と、第1および第2のD/A変換器21および22と、
第1および第2のフィルタ26および27と、直交位相
変調器30とを有する。
【0042】入力成分変換回路10は、入力変調信号v
n を離散的同相入力信号In および離散的直交入力信号
Qn に変換する回路で、ディジタル信号処理回路で構成
されている。入力変調信号vn は、図示しないA/D変
換器によって入力変調波v(t)をサンプリング周期T
でA/D変換することによって得られる信号である。
n を離散的同相入力信号In および離散的直交入力信号
Qn に変換する回路で、ディジタル信号処理回路で構成
されている。入力変調信号vn は、図示しないA/D変
換器によって入力変調波v(t)をサンプリング周期T
でA/D変換することによって得られる信号である。
【0043】入力成分変換回路10は、係数回路11
と、第1および第2の遅延レジスタ12および13と、
第1および第2の乗算器14および15と、加算器16
と、減算器17とを有する。
と、第1および第2の遅延レジスタ12および13と、
第1および第2の乗算器14および15と、加算器16
と、減算器17とを有する。
【0044】係数回路11は入力変調信号vn をa倍
し、定数倍した信号を出力する。但し、aの値は上記数
式11のαTの値に選ぶ。その結果、係数回路11から
出力される定数倍した信号はαTvn に等しい。この定
数倍した信号は第1および第2の乗算器14および15
に供給される。
し、定数倍した信号を出力する。但し、aの値は上記数
式11のαTの値に選ぶ。その結果、係数回路11から
出力される定数倍した信号はαTvn に等しい。この定
数倍した信号は第1および第2の乗算器14および15
に供給される。
【0045】入力成分変換回路10の出力である離散的
同相入力信号In および離散的直交入力信号Qn は、そ
れぞれ、第1および第2の遅延レジスタ12および13
に供給される。第1の遅延レジスタ12は離散的同相入
力信号In を1サンプル分遅延し、遅延した同相入力信
号In-1 を出力する。第2の遅延レジスタ13は離散的
直交入力信号Qn を1サンプル分遅延し、遅延した直交
入力信号Qn-1 を出力する。
同相入力信号In および離散的直交入力信号Qn は、そ
れぞれ、第1および第2の遅延レジスタ12および13
に供給される。第1の遅延レジスタ12は離散的同相入
力信号In を1サンプル分遅延し、遅延した同相入力信
号In-1 を出力する。第2の遅延レジスタ13は離散的
直交入力信号Qn を1サンプル分遅延し、遅延した直交
入力信号Qn-1 を出力する。
【0046】遅延した同相入力信号In-1 は第2の乗算
器15と加算器16に供給される。遅延した直交入力信
号Qn-1 は第1の乗算器14と減算器17に供給され
る。第1の乗算器14は定数倍した信号と遅延した直交
入力信号Qn-1 とを乗算し、第1の乗算結果信号を出力
する。第1の乗算結果信号は加算器16に供給される。
加算器16は遅延した同相入力信号In-1 に第1の乗算
結果信号を加算し、加算結果信号を離散的同相入力信号
In として出力する。第2の乗算器15は定数倍した信
号と遅延した同相入力信号In-1 とを乗算し、第2の乗
算結果信号を出力する。第2の乗算結果信号は減算器1
7に供給される。減算器17は遅延した直交入力信号Q
n-1 から第2の乗算結果信号を減算し、減算結果信号を
離散的直交入力信号Qn として出力する。
器15と加算器16に供給される。遅延した直交入力信
号Qn-1 は第1の乗算器14と減算器17に供給され
る。第1の乗算器14は定数倍した信号と遅延した直交
入力信号Qn-1 とを乗算し、第1の乗算結果信号を出力
する。第1の乗算結果信号は加算器16に供給される。
加算器16は遅延した同相入力信号In-1 に第1の乗算
結果信号を加算し、加算結果信号を離散的同相入力信号
In として出力する。第2の乗算器15は定数倍した信
号と遅延した同相入力信号In-1 とを乗算し、第2の乗
算結果信号を出力する。第2の乗算結果信号は減算器1
7に供給される。減算器17は遅延した直交入力信号Q
n-1 から第2の乗算結果信号を減算し、減算結果信号を
離散的直交入力信号Qn として出力する。
【0047】入力成分変換回路10は、上述した再帰的
な処理を繰り返すことにより、直交位相変調器30のベ
ースバンドの離散的同相入力信号In および離散的直交
入力信号Qn を得る。
な処理を繰り返すことにより、直交位相変調器30のベ
ースバンドの離散的同相入力信号In および離散的直交
入力信号Qn を得る。
【0048】離散的同相入力信号In および離散的直交
入力信号Qn は、それぞれ、第1および第2のD/A変
換器21および22に供給される。第1のD/A変換器
21は離散的同相入力信号In をD/A変換し、ベース
バンド同相入力信号Iを出力する。第2のD/A変換器
22は離散的直交入力信号Qn をD/A変換し、ベース
バンド直交入力信号Qを出力する。ベースバンド同相入
力信号Iは、第1のフィルタ26によって不要波を除去
されたのち、直交位相変調器30に供給される。ベース
バンド直交入力信号Qも、第2のフィルタ27によって
不要波を除去されたのち、直交位相変調器30に供給さ
れる。
入力信号Qn は、それぞれ、第1および第2のD/A変
換器21および22に供給される。第1のD/A変換器
21は離散的同相入力信号In をD/A変換し、ベース
バンド同相入力信号Iを出力する。第2のD/A変換器
22は離散的直交入力信号Qn をD/A変換し、ベース
バンド直交入力信号Qを出力する。ベースバンド同相入
力信号Iは、第1のフィルタ26によって不要波を除去
されたのち、直交位相変調器30に供給される。ベース
バンド直交入力信号Qも、第2のフィルタ27によって
不要波を除去されたのち、直交位相変調器30に供給さ
れる。
【0049】直交位相変調器30は、発振器31と、移
相器32と、第1および第2のダブルバランストミキサ
33および34と、加算回路35とを有する。発振器3
1は基準搬送波(同相搬送波)cosωc tを発生す
る。同相搬送波cosωc tは移相器32に供給され
る。移相器32は同相搬送波cosωc tの位相を90
°遅らせ、直交搬送波sinωc tを出力する。同相搬
送波cosωc tおよび直交搬送波sinωc tは、そ
れぞれ、第1および第2のダブルバランストミキサ33
および34に供給される。第1および第2のダブルバラ
ンストミキサ33および34には、それぞれ、ベースバ
ンド同相入力信号Iおよびベースバンド直交入力信号Q
が供給される。第1のダブルバランストミキサ33は、
同相搬送波cosωc tとベースバンド同相入力信号I
とを掛け合わせ、被変調同相成分信号を出力する。第2
のダブルバランストミキサ3は直交搬送波sinωc t
とベースバンド直交入力信号Qとを掛け合わせ、被変調
直交成分信号を出力する。被変調同相成分信号および被
変調直交成分信号は加算回路35に供給される。加算回
路35は被変調同相成分信号に被変調直交成分信号を加
算し、FM変調波を出力する。このFM変調波は、入力
変調信号vn で搬送波cosωc tをFM変調した信号
と等価である。
相器32と、第1および第2のダブルバランストミキサ
33および34と、加算回路35とを有する。発振器3
1は基準搬送波(同相搬送波)cosωc tを発生す
る。同相搬送波cosωc tは移相器32に供給され
る。移相器32は同相搬送波cosωc tの位相を90
°遅らせ、直交搬送波sinωc tを出力する。同相搬
送波cosωc tおよび直交搬送波sinωc tは、そ
れぞれ、第1および第2のダブルバランストミキサ33
および34に供給される。第1および第2のダブルバラ
ンストミキサ33および34には、それぞれ、ベースバ
ンド同相入力信号Iおよびベースバンド直交入力信号Q
が供給される。第1のダブルバランストミキサ33は、
同相搬送波cosωc tとベースバンド同相入力信号I
とを掛け合わせ、被変調同相成分信号を出力する。第2
のダブルバランストミキサ3は直交搬送波sinωc t
とベースバンド直交入力信号Qとを掛け合わせ、被変調
直交成分信号を出力する。被変調同相成分信号および被
変調直交成分信号は加算回路35に供給される。加算回
路35は被変調同相成分信号に被変調直交成分信号を加
算し、FM変調波を出力する。このFM変調波は、入力
変調信号vn で搬送波cosωc tをFM変調した信号
と等価である。
【0050】図2に本発明の第2の実施例によるFM変
調回路を示す。図2に示すFM変調回路は、図1に示し
たFM変調回路中の入力成分変換回路10にその振幅安
定性を改善する回路を付加した入力成分変換回路10A
を備えている。図1に示した入力成分変換回路10で
は、上記数式11で行った近似の影響や、A/D変換に
よる量子化誤差、乗算器による切り捨て誤差などの影響
で、振幅が時間と共に大きくなったり、小さくなったり
する不安定な動作が起こり得る。そこで、図2の入力成
分変換回路10Aではこれを防止する回路を付加してい
る。
調回路を示す。図2に示すFM変調回路は、図1に示し
たFM変調回路中の入力成分変換回路10にその振幅安
定性を改善する回路を付加した入力成分変換回路10A
を備えている。図1に示した入力成分変換回路10で
は、上記数式11で行った近似の影響や、A/D変換に
よる量子化誤差、乗算器による切り捨て誤差などの影響
で、振幅が時間と共に大きくなったり、小さくなったり
する不安定な動作が起こり得る。そこで、図2の入力成
分変換回路10Aではこれを防止する回路を付加してい
る。
【0051】入力成分変換回路10Aは、第1および第
2のゼロクロス検出回路18aおよび18bと、第1お
よび第2の振幅補正回路19aおよび19bが付加され
ている点を除いて、図1に示した入力成分変換回路10
と同様の構成を有する。
2のゼロクロス検出回路18aおよび18bと、第1お
よび第2の振幅補正回路19aおよび19bが付加され
ている点を除いて、図1に示した入力成分変換回路10
と同様の構成を有する。
【0052】第1および第2のゼロクロス検出回路18
aおよび18bの各々は、第1および第2のデータ入力
端子XinおよびYinと、制御信号出力端子Cとを有す
る。第1のゼロクロス検出回路18aにおいて、第1の
データ入力端子Xinには第1の入力データとして離散的
同相入力信号In が供給され、第2のデータ入力端子Y
inには第2の入力データとして遅延した同相入力信号I
n-1 が供給される。第2のゼロクロス検出回路18bに
おいて、第1のデータ入力端子Xinには第1の入力デー
タとして遅延した直交入力信号Qn-1 が供給され、第2
のデータ入力端子Yinには第2の入力データとして離散
的直交入力信号Qn が供給される。第1のゼロクロス検
出回路18aは、離散的同相入力信号In と遅延した同
相入力信号In-1 との極性の違いを検出する。同様に、
第2のゼロクロス検出回路18bは、離散的直交入力信
号Qn と遅延した直交入力信号Qn-1 との極性の違いを
検出する。
aおよび18bの各々は、第1および第2のデータ入力
端子XinおよびYinと、制御信号出力端子Cとを有す
る。第1のゼロクロス検出回路18aにおいて、第1の
データ入力端子Xinには第1の入力データとして離散的
同相入力信号In が供給され、第2のデータ入力端子Y
inには第2の入力データとして遅延した同相入力信号I
n-1 が供給される。第2のゼロクロス検出回路18bに
おいて、第1のデータ入力端子Xinには第1の入力デー
タとして遅延した直交入力信号Qn-1 が供給され、第2
のデータ入力端子Yinには第2の入力データとして離散
的直交入力信号Qn が供給される。第1のゼロクロス検
出回路18aは、離散的同相入力信号In と遅延した同
相入力信号In-1 との極性の違いを検出する。同様に、
第2のゼロクロス検出回路18bは、離散的直交入力信
号Qn と遅延した直交入力信号Qn-1 との極性の違いを
検出する。
【0053】図3を参照して、第1のゼロクロス検出回
路18a(第2のゼロクロス検出回路18b)の具体例
について説明する。周知のように、第1および第2の入
力データの各々はサインビットを有する。第1のゼロク
ロス検出回路18aおよび第2のゼロクロス検出回路1
8bの各々は排他的論理和ゲート18−1から構成され
ている。排他的論理和ゲート18−1は、第1の入力デ
ータのサインビットと第2の入力データのサインビット
との排他的論理和をとり、排他的論理和結果信号を制御
信号出力端子Cからゼロクロス検出信号として出力す
る。
路18a(第2のゼロクロス検出回路18b)の具体例
について説明する。周知のように、第1および第2の入
力データの各々はサインビットを有する。第1のゼロク
ロス検出回路18aおよび第2のゼロクロス検出回路1
8bの各々は排他的論理和ゲート18−1から構成され
ている。排他的論理和ゲート18−1は、第1の入力デ
ータのサインビットと第2の入力データのサインビット
との排他的論理和をとり、排他的論理和結果信号を制御
信号出力端子Cからゼロクロス検出信号として出力す
る。
【0054】したがって、第1のゼロクロス検出回路1
8aでは、離散的同相入力信号Inと遅延した同相入力
信号In-1 の極性が同じ場合、排他的論理和ゲート18
−1の出力は論理“0”レベルとなり、一致しない場
合、すなわち、離散的同相入力信号In がゼロクロスし
た場合、論理“1”レベルの第1のゼロクロス検出信号
を出力する。同様に、第2のゼロクロス検出回路18b
では、離散的直交入力信号Qn と遅延した直交入力信号
Qn-1 の極性が同じ場合、排他的論理和ゲート18−1
の出力は論理“0”レベルとなり、一致しない場合、す
なわち、離散的直交入力信号Qn がゼロクロスした場
合、論理“1”レベルの第2のゼロクロス検出信号を出
力する。
8aでは、離散的同相入力信号Inと遅延した同相入力
信号In-1 の極性が同じ場合、排他的論理和ゲート18
−1の出力は論理“0”レベルとなり、一致しない場
合、すなわち、離散的同相入力信号In がゼロクロスし
た場合、論理“1”レベルの第1のゼロクロス検出信号
を出力する。同様に、第2のゼロクロス検出回路18b
では、離散的直交入力信号Qn と遅延した直交入力信号
Qn-1 の極性が同じ場合、排他的論理和ゲート18−1
の出力は論理“0”レベルとなり、一致しない場合、す
なわち、離散的直交入力信号Qn がゼロクロスした場
合、論理“1”レベルの第2のゼロクロス検出信号を出
力する。
【0055】図2に戻って、第1および第2の振幅補正
回路19aおよび19bの各々は、データ入力端子in
とデータ出力端子outと制御信号入力端子Cとを持
つ。第1の振幅補正回路19aは、データ入力端子in
に入力データ信号として離散的同相入力信号In を、制
御信号入力端子Cに第2のゼロクロス検出信号を受け、
補正した同相入力信号In ´を出力データとしてデータ
出力端子outより出力する。第2の振幅補正回路19
bは、データ入力端子inに入力データとして離散的直
交入力信号Qn を、制御信号入力端子Cに第1のゼロク
ロス検出信号を受け、補正した直交入力信号Qn ´を出
力データとしてデータ出力端子outより出力する。
回路19aおよび19bの各々は、データ入力端子in
とデータ出力端子outと制御信号入力端子Cとを持
つ。第1の振幅補正回路19aは、データ入力端子in
に入力データ信号として離散的同相入力信号In を、制
御信号入力端子Cに第2のゼロクロス検出信号を受け、
補正した同相入力信号In ´を出力データとしてデータ
出力端子outより出力する。第2の振幅補正回路19
bは、データ入力端子inに入力データとして離散的直
交入力信号Qn を、制御信号入力端子Cに第1のゼロク
ロス検出信号を受け、補正した直交入力信号Qn ´を出
力データとしてデータ出力端子outより出力する。
【0056】論理“1”レベルの第2のゼロクロス検出
信号を受けたとき、すなわち、離散的直交入力信号Qn
がゼロクロスした場合、第1の振幅補正回路19aは、
入力した離散的同相入力信号In と同じ極性の同相基準
値をもつ補正した同相入力信号In ´を離散的同相入力
信号In の代わりに出力し、第1の遅延レジスタ12に
その値が取り込まれる。論理“1”レベルの第1のゼロ
クロス検出信号を受けたとき、すなわち、離散的同相入
力信号In がゼロクロスした場合、第2の振幅補正回路
19bは、入力した離散的直交入力信号Qn と同じ極性
の直交基準値をもつ補正した直交入力信号Qn ´を離散
的直交入力信号Qn の代わりに出力し、第2の遅延レジ
スタ13にその値が取り込まれる。以上のようにして、
離散的同相入力信号In と離散的直交入力信号Qn がゼ
ロクロスする度に、それぞれ、離散的直交入力信号Qn
と離散的同相入力信号In の振幅が補正されるので、振
幅の不安定な変動を防止することができる。
信号を受けたとき、すなわち、離散的直交入力信号Qn
がゼロクロスした場合、第1の振幅補正回路19aは、
入力した離散的同相入力信号In と同じ極性の同相基準
値をもつ補正した同相入力信号In ´を離散的同相入力
信号In の代わりに出力し、第1の遅延レジスタ12に
その値が取り込まれる。論理“1”レベルの第1のゼロ
クロス検出信号を受けたとき、すなわち、離散的同相入
力信号In がゼロクロスした場合、第2の振幅補正回路
19bは、入力した離散的直交入力信号Qn と同じ極性
の直交基準値をもつ補正した直交入力信号Qn ´を離散
的直交入力信号Qn の代わりに出力し、第2の遅延レジ
スタ13にその値が取り込まれる。以上のようにして、
離散的同相入力信号In と離散的直交入力信号Qn がゼ
ロクロスする度に、それぞれ、離散的直交入力信号Qn
と離散的同相入力信号In の振幅が補正されるので、振
幅の不安定な変動を防止することができる。
【0057】図4を参照して、第1の振幅補正回路19
a(第2の振幅補正回路19b)の具体例について説明
する。第1の振幅補正回路19aおよび第2の振幅補正
回路19bの各々は、第1および第2のデータセレクタ
19−1および19−2を有する。第1のデータセレク
タ19−1は、選択信号としてデータ入力端子inに供
給される入力データのサインビットが供給される。ま
た、第1のデータセレクタ19−1には正の基準値と負
の基準値とが供給されている。本実施例において、正の
基準値は+1に等しく、負の基準値は−1に等しい。入
力データのサインビットが正を示すとき、すなわち、論
理“0”レベルのとき、第1のデータセレクタ19−1
は正の基準値+1を選択した基準値として選択する。入
力データのサインビットが負を示すとき、すなわち、論
理“1”レベルのとき、第1のデータセレクタ19−1
は負の基準値−1を選択した基準値として選択する。選
択した基準値は第2のデータセレクタ19−2の一方の
入力端子に供給され、第2のデータセレクタ19−2の
他方の入力端子には入力データが供給される。第2のデ
ータセレクタ19−2には、選択信号としてゼロクロス
検出信号が供給される。ゼロクロス検出信号が論理
“0”レベルとのとき、すなわち、ゼロクロスが検出さ
れていない場合、第2のデータセレクタ19−2はデー
タ入力端子inから供給された入力データ(離散的同相
入力信号In または離散的直交入力信号Qn)をそのま
まデータ出力端子outより出力データ(補正した同相
入力信号In´または補正した直交入力信号Qn ´)と
して出力する。ゼロクロス検出信号が論理“1”レベル
のとき、すなわち、ゼロクロスが検出された場合、第2
のデータセレクタ19−2は第1のデータセレクタ19
−1から供給される選択した基準値をデータ出力端子o
utより出力データとして出力する。
a(第2の振幅補正回路19b)の具体例について説明
する。第1の振幅補正回路19aおよび第2の振幅補正
回路19bの各々は、第1および第2のデータセレクタ
19−1および19−2を有する。第1のデータセレク
タ19−1は、選択信号としてデータ入力端子inに供
給される入力データのサインビットが供給される。ま
た、第1のデータセレクタ19−1には正の基準値と負
の基準値とが供給されている。本実施例において、正の
基準値は+1に等しく、負の基準値は−1に等しい。入
力データのサインビットが正を示すとき、すなわち、論
理“0”レベルのとき、第1のデータセレクタ19−1
は正の基準値+1を選択した基準値として選択する。入
力データのサインビットが負を示すとき、すなわち、論
理“1”レベルのとき、第1のデータセレクタ19−1
は負の基準値−1を選択した基準値として選択する。選
択した基準値は第2のデータセレクタ19−2の一方の
入力端子に供給され、第2のデータセレクタ19−2の
他方の入力端子には入力データが供給される。第2のデ
ータセレクタ19−2には、選択信号としてゼロクロス
検出信号が供給される。ゼロクロス検出信号が論理
“0”レベルとのとき、すなわち、ゼロクロスが検出さ
れていない場合、第2のデータセレクタ19−2はデー
タ入力端子inから供給された入力データ(離散的同相
入力信号In または離散的直交入力信号Qn)をそのま
まデータ出力端子outより出力データ(補正した同相
入力信号In´または補正した直交入力信号Qn ´)と
して出力する。ゼロクロス検出信号が論理“1”レベル
のとき、すなわち、ゼロクロスが検出された場合、第2
のデータセレクタ19−2は第1のデータセレクタ19
−1から供給される選択した基準値をデータ出力端子o
utより出力データとして出力する。
【0058】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、振幅を補正す
る手段は図4に示したもの以外にも種々の方法を使用し
て良い。
ず、本発明の要旨を逸脱しない範囲内で種々の変形・変
更が可能であるのは勿論である。例えば、振幅を補正す
る手段は図4に示したもの以外にも種々の方法を使用し
て良い。
【0059】
【発明の効果】以上説明したように本発明は、コサイン
ROMやサインROMが不要な、非常に簡単な回路構成
で、アナログモードでは使われていなかった直交位相変
調器をFM変調回路に有効に活用することができる。こ
れによって、従来のアナログFM変調器を削減出来るの
で、ディジタル変調とアナログ変調の双方を具備しなけ
ればならないデュアルモードセルラ方式の携帯電話機に
おいて、部品点数が削減され、従って、回路の小型化、
低価格化が実現できる。
ROMやサインROMが不要な、非常に簡単な回路構成
で、アナログモードでは使われていなかった直交位相変
調器をFM変調回路に有効に活用することができる。こ
れによって、従来のアナログFM変調器を削減出来るの
で、ディジタル変調とアナログ変調の双方を具備しなけ
ればならないデュアルモードセルラ方式の携帯電話機に
おいて、部品点数が削減され、従って、回路の小型化、
低価格化が実現できる。
【図1】本発明の第1の実施例によるFM変調回路の構
成を示すブロック図である。
成を示すブロック図である。
【図2】本発明の第2の実施例によるFM変調回路の構
成を示すブロック図である。
成を示すブロック図である。
【図3】図2中のゼロクロス検出回路の構成を示す回路
図である。
図である。
【図4】図2中の振幅補正回路の構成を示す回路図であ
る。
る。
【図5】従来のディジタルFM変調器の構成を示すブロ
ック図である。
ック図である。
【図6】図5中のコサインROMおよびサインROMの
記憶内容の例を示す図である。
記憶内容の例を示す図である。
10,10A 入力成分変換回路 11 係数回路 12,13 遅延レジスタ 14,15 乗算器 16 加算器 17 減算器 18a,18b ゼロクロス検出回路 18−1 排他的論理和ゲート 19a,19b 振幅補正回路 19−1,19−2 データセレクタ 21,22 D/A変換器 26,27 フィルタ 30 直交位相変調器
Claims (4)
- 【請求項1】 ディジタル化された入力変調信号を離散
的同相入力信号Inおよび離散的直交入力信号Qn に変
換する入力成分変換回路(10)と、前記離散的同相入
力信号In および離散的直交入力信号Qn をそれぞれD
/A変換してベースバンド同相入力信号Iおよびベース
バンド直交入力信号Qを得るD/A変換手段(21,2
2)と、前記ベースバンド同相入力信号Iおよびベース
バンド直交入力信号Qで搬送波を直交位相変調すること
によってFM変調波を発生する直交位相変調器(30)
とを有するFM変調回路であって、前記入力成分変換回
路(10)は、 前記入力変調信号を定数倍して、定数倍した信号を出力
する係数回路(11)と、 前記離散的同相入力信号In を1サンプル分遅延して、
遅延した同相入力信号In-1 を出力する第1の遅延手段
(12)と、 前記離散的直交入力信号Qn を1サンプル分遅延して、
遅延した直交入力信号Qn-1 を出力する第2の遅延手段
(13)と、 前記定数倍した信号と前記遅延した直交入力信号Qn-1
を乗算して、第1の乗算結果信号を出力する第1の乗算
手段(14)と、 前記定数倍した信号と前記遅延した同相入力信号In-1
を乗算して、第2の乗算結果信号を出力する第2の乗算
手段(15)と、 前記遅延した同相入力信号In-1 に前記第1の乗算結果
信号を加算して、加算結果信号を前記離散的同相入力信
号In として出力する加算手段(16)と、 前記遅延した直交入力信号Qn-1 から前記第2の乗算結
果信号を減算して、減算結果信号を前記離散的直交入力
信号Qn として出力する減算手段(17)とを有するこ
とを特徴とするFM変調回路。 - 【請求項2】 ディジタル化された入力変調信号を補正
した同相入力信号In ´および補正した直交入力信号Q
n ´に変換する入力成分変換回路(10A)と、前記補
正した同相入力信号In ´および補正した直交入力信号
Qn ´をそれぞれD/A変換してベースバンド同相入力
信号Iおよびベースバンド直交入力信号Qを得るD/A
変換手段(21,22)と、前記ベースバンド同相入力
信号Iおよびベースバンド直交入力信号Qで搬送波を直
交位相変調することによってFM変調波を発生する直交
位相変調器(30)とを有するFM変調回路であって、
前記入力成分変換回路(10A)は、 前記入力変調信号を定数倍して、定数倍した信号を出力
する係数回路(11)と、 前記補正した同相入力信号In ´を1サンプル分遅延し
て、遅延した同相入力信号In-1 を出力する第1の遅延
手段(12)と、 前記補正した直交入力信号Qn ´を1サンプル分遅延し
て、遅延した直交入力信号Qn-1 を出力する第2の遅延
手段(13)と、 前記定数倍した信号と前記遅延した直交入力信号Qn-1
を乗算して、第1の乗算結果信号を出力する第1の乗算
手段(14)と、 前記定数倍した信号と前記遅延した同相入力信号In-1
を乗算して、第2の乗算結果信号を出力する第2の乗算
手段(15)と、 前記遅延した同相入力信号In-1 に前記第1の乗算結果
信号を加算して、加算結果信号を離散的同相入力信号I
n として出力する加算手段(16)と、 前記遅延した直交入力信号Qn-1 から前記第2の乗算結
果信号を減算して、減算結果信号を離散的直交入力信号
Qn として出力する減算手段(17)と、 前記離散的同相入力信号In と前記遅延した同相入力信
号In-1 の極性の違いを検出し、該極性の違いを検出し
たときに第1のゼロクロス検出信号を出力する第1のゼ
ロクロス検出手段(18a)と、 前記離散的直交入力信号Qn と前記遅延した直交入力信
号Qn-1 の極性の違いを検出し、該極性の違いを検出し
たときに第2のゼロクロス検出信号を出力する第2のゼ
ロクロス検出手段(18b)と、 前記第2のゼロクロス検出信号に応答して、前記離散的
同相入力信号In の値を同じ極性の基準値に設定し、前
記離散的同相入力信号In の代わりに前記補正した同相
入力信号In ´を出力する第1の振幅補正手段(19
a)と、 前記第1のゼロクロス検出信号に応答して、前記離散的
直交入力信号Qn の値を同じ極性の基準値に設定し、前
記離散的直交入力信号Qn の代わりに前記補正した直交
入力信号Qn ´を出力する第2の振幅補正手段(19
b)とを有することを特徴とするFM変調回路。 - 【請求項3】 前記第1のゼロクロス検出手段(18
a)が、前記離散的同相入力信号In のサインビットと
前記遅延した同相入力信号In-1 のサインビットとの排
他的論理和をとり、該排他的論理和の結果を前記第1の
ゼロクロス検出信号として出力する第1の排他的論理和
ゲート(18−1)から成り、 前記第2のゼロクロス検出手段(18b)が、前記離散
的直交入力信号Qn のサインビットと前記遅延した直交
入力信号Qn-1 のサインビットとの排他的論理和をと
り、該排他的論理和の結果を前記第2のゼロクロス検出
信号として出力する第2の排他的論理和ゲートから成
る、請求項2記載のFM変調回路。 - 【請求項4】 前記第1の振幅補正手段(19a)は、
前記離散的同相入力信号In のサインビットに基づいて
正の基準値と負の基準値のどちらか一方を選択して、第
1の選択した基準値を出力する第1の基準値選択手段
(19−1)と、前記第2のゼロクロス検出信号が無い
場合には、前記離散的同相入力信号Inをそのまま前記
補正した同相入力信号In ´として出力し、前記第2の
ゼロクロス検出信号が有るときに、前記第1の選択した
基準値を前記補正した同相入力信号In ´として出力す
る第1のデータ選択手段(19−2)とから成り、 前記第2の振幅補正手段(19b)は、前記離散的直交
入力信号Qn のサインビットに基づいて正の基準値と負
の基準値のどちらか一方を選択して、第2の選択した基
準値を出力する第2の基準値選択手段(19−1)と、
前記第1のゼロクロス検出信号が無い場合には、前記離
散的直交入力信号Qn をそのまま前記補正した直交入力
信号Qn ´として出力し、前記第1のゼロクロス検出信
号が有るときに、前記第2の選択した基準値を前記補正
した直交入力信号Qn ´として出力する第2のデータ選
択手段(19−2)とから成る、請求項2記載のFM変
調回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6158761A JP2728114B2 (ja) | 1994-07-11 | 1994-07-11 | Fm変調回路 |
CA002153373A CA2153373C (en) | 1994-07-11 | 1995-07-06 | Signal oscillator, fm modulation circuit using the same, and fm modulation method |
US08/500,168 US5521559A (en) | 1994-07-11 | 1995-07-11 | Signal oscillator, FM modulation circuit using the same, and FM modulation method |
DE69500794T DE69500794T2 (de) | 1994-07-11 | 1995-07-11 | FM-Modulationsverfahren und -schaltung |
EP95304849A EP0692867B1 (en) | 1994-07-11 | 1995-07-11 | FM modulation circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6158761A JP2728114B2 (ja) | 1994-07-11 | 1994-07-11 | Fm変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0823231A JPH0823231A (ja) | 1996-01-23 |
JP2728114B2 true JP2728114B2 (ja) | 1998-03-18 |
Family
ID=15678769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6158761A Expired - Fee Related JP2728114B2 (ja) | 1994-07-11 | 1994-07-11 | Fm変調回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5521559A (ja) |
EP (1) | EP0692867B1 (ja) |
JP (1) | JP2728114B2 (ja) |
CA (1) | CA2153373C (ja) |
DE (1) | DE69500794T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745523A (en) * | 1992-10-27 | 1998-04-28 | Ericsson Inc. | Multi-mode signal processing |
JP3024548B2 (ja) * | 1996-04-26 | 2000-03-21 | 日本電気株式会社 | 位相変調方法および位相変調装置 |
US6137826A (en) * | 1997-11-17 | 2000-10-24 | Ericsson Inc. | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals |
US6100827A (en) * | 1998-09-11 | 2000-08-08 | Ericsson Inc. | Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof |
KR100259051B1 (ko) * | 1997-12-31 | 2000-06-15 | 윤종용 | 직접 씨퀀스 씨디엠에이 이동 통신시스템의 오프-셋 사진위상천이변조장치 및 방법 |
KR19990074228A (ko) * | 1998-03-03 | 1999-10-05 | 윤종용 | 영교차 검출을 이용한 변조장치 및 방법 |
FR2791506B1 (fr) * | 1999-03-23 | 2001-06-22 | France Telecom | Emetteur radiofrequence a fort degre d'integration et avec annulation d'image, eventuellement auto-calibree |
US20030021357A1 (en) * | 2001-07-24 | 2003-01-30 | Victor Korol | Method and apparatus of zero deflection |
US6606010B1 (en) * | 2002-01-30 | 2003-08-12 | The Aerospace Corporation | Quadrature vestigial sideband digital communications method |
KR100457175B1 (ko) * | 2002-12-14 | 2004-11-16 | 한국전자통신연구원 | 직교 변조 송신기 |
JP2005210330A (ja) * | 2004-01-21 | 2005-08-04 | Nec Compound Semiconductor Devices Ltd | 2値fsk変調波データ発生回路および方法 |
WO2006064425A1 (en) * | 2004-12-16 | 2006-06-22 | Koninklijke Philips Electronics N.V. | Direct conversion device with compensation means for a transmission path of a wireless communication equipment |
JP2007027961A (ja) * | 2005-07-13 | 2007-02-01 | Niigata Seimitsu Kk | 変調回路 |
US10680863B2 (en) * | 2015-03-31 | 2020-06-09 | Sony Corporation | Modulation apparatus |
RU206452U1 (ru) * | 2021-02-05 | 2021-09-13 | Олег Владимирович Смирнов | Модулятор сигналов обратного рассеяния |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02220537A (ja) * | 1989-02-21 | 1990-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 直交変調器 |
JP2542263B2 (ja) * | 1989-07-29 | 1996-10-09 | シャープ株式会社 | ディジタル式fm変調器 |
JP2575057B2 (ja) * | 1989-04-07 | 1997-01-22 | シャープ株式会社 | Fm変調器 |
JPH0813050B2 (ja) * | 1989-12-08 | 1996-02-07 | 日本電信電話株式会社 | ディジタル化直交位相変調器 |
JPH04238439A (ja) * | 1991-01-23 | 1992-08-26 | Sanyo Electric Co Ltd | デジタル直交変調器 |
JPH06188751A (ja) * | 1992-12-21 | 1994-07-08 | Toshiba Corp | デュアルモード無線送信機 |
-
1994
- 1994-07-11 JP JP6158761A patent/JP2728114B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-06 CA CA002153373A patent/CA2153373C/en not_active Expired - Fee Related
- 1995-07-11 EP EP95304849A patent/EP0692867B1/en not_active Expired - Lifetime
- 1995-07-11 DE DE69500794T patent/DE69500794T2/de not_active Expired - Fee Related
- 1995-07-11 US US08/500,168 patent/US5521559A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0692867A1 (en) | 1996-01-17 |
EP0692867B1 (en) | 1997-10-01 |
DE69500794D1 (de) | 1997-11-06 |
CA2153373C (en) | 1998-12-15 |
JPH0823231A (ja) | 1996-01-23 |
DE69500794T2 (de) | 1998-04-02 |
CA2153373A1 (en) | 1996-01-12 |
US5521559A (en) | 1996-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2926615B2 (ja) | Ssb信号発生器 | |
JP2728114B2 (ja) | Fm変調回路 | |
US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
JP3419484B2 (ja) | 変調器、送信器 | |
JP3317964B1 (ja) | 位相検出回路および受信機 | |
JP3169714B2 (ja) | ディジタル無線変調器 | |
US5473280A (en) | Modulation/demodulation method and system for realizing quadrature modulation/demodulation technique used in digital mobile radio system with complex signal processing | |
KR100446540B1 (ko) | 데이터 통신용 송신기 | |
JP3414633B2 (ja) | 周波数変換装置 | |
JP2002111760A (ja) | デジタルダウンコンバータ | |
JPH10304001A (ja) | 変調器及び変調方法 | |
US5942955A (en) | Quasi-GMSK modulator | |
JPH09149086A (ja) | デジタルfm系変調回路 | |
AU642373B2 (en) | A digital quadrature phase detector for angle modulated signals | |
JPH06205055A (ja) | ディジタル処理型直交変調器 | |
JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
JP3893197B2 (ja) | デジタル変調回路 | |
JPH08265381A (ja) | 直交変調装置 | |
JPH06103893B2 (ja) | ディジタル位相変調器 | |
JP3316232B2 (ja) | Msk変調回路 | |
JP2001186208A (ja) | 復調回路 | |
JPH0669969A (ja) | 4相位相変調器 | |
JPH0758796A (ja) | 直交振幅変調器 | |
JPH01256253A (ja) | データ復調方式 | |
JPH0423542A (ja) | 直交形gmsk変調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971112 |
|
LAPS | Cancellation because of no payment of annual fees |