JPH06205055A - ディジタル処理型直交変調器 - Google Patents
ディジタル処理型直交変調器Info
- Publication number
- JPH06205055A JPH06205055A JP4348694A JP34869492A JPH06205055A JP H06205055 A JPH06205055 A JP H06205055A JP 4348694 A JP4348694 A JP 4348694A JP 34869492 A JP34869492 A JP 34869492A JP H06205055 A JPH06205055 A JP H06205055A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- multiplier
- sin
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 信号処理速度を上げることなくタイミング位
相ずれを防止でき、大容量伝送を行う通信方式に適する
ディジタル処理型直交変調器を提供する。 【構成】 位相回転回路は、位相角設定信号に応じて、
同一タイミングで入力されるＩチャネルおよびＱチャネ
ルのベースバンド信号を位相平面上で所定の角度だけ回
転させる。位相回転回路からの一方の信号は、乗算器２
ｉでcos ＲＯＭから出力されたcos 関数と乗算され、他
方の信号は、乗算器２ｑでsin ＲＯＭから出力されたsi
n 関数と乗算される。各乗算器の出力は、加算器で加算
され、さらに、Ｄ−Ａ変換器でＤ−Ａ変換された後帯域
通過フィルタで波形整形されて最終的な出力信号とな
る。
相ずれを防止でき、大容量伝送を行う通信方式に適する
ディジタル処理型直交変調器を提供する。 【構成】 位相回転回路は、位相角設定信号に応じて、
同一タイミングで入力されるＩチャネルおよびＱチャネ
ルのベースバンド信号を位相平面上で所定の角度だけ回
転させる。位相回転回路からの一方の信号は、乗算器２
ｉでcos ＲＯＭから出力されたcos 関数と乗算され、他
方の信号は、乗算器２ｑでsin ＲＯＭから出力されたsi
n 関数と乗算される。各乗算器の出力は、加算器で加算
され、さらに、Ｄ−Ａ変換器でＤ−Ａ変換された後帯域
通過フィルタで波形整形されて最終的な出力信号とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号処理に
よって直交変調を行うディジタル処理型直交変調器に関
する。
よって直交変調を行うディジタル処理型直交変調器に関
する。
【０００２】
【従来の技術】図５は従来のディジタル処理型直交変調
器の構成を示すブロック図である。図において、７，８
はそれぞれ互いに直交するキャリア信号であるsin 関
数，cos関数の振幅情報を格納したsin ＲＯＭ，cos Ｒ
ＯＭである。そして、入力端子Ａに入力したＩチャネル
の入力信号は、乗算器２ｉでcos ＲＯＭ８から出力され
たcos 関数と乗算され、入力端子Ｂに入力したＱチャネ
ルの入力信号は、乗算器２ｑでsin ＲＯＭ７から出力さ
れたsin 関数と乗算される。乗算器２ｉの出力と乗算器
２ｑの出力とは、加算器３で加算され、さらに、Ｄ−Ａ
変換器４でＤ−Ａ変換された後帯域通過フィルタ５で波
形整形されて最終的な出力信号となる。
器の構成を示すブロック図である。図において、７，８
はそれぞれ互いに直交するキャリア信号であるsin 関
数，cos関数の振幅情報を格納したsin ＲＯＭ，cos Ｒ
ＯＭである。そして、入力端子Ａに入力したＩチャネル
の入力信号は、乗算器２ｉでcos ＲＯＭ８から出力され
たcos 関数と乗算され、入力端子Ｂに入力したＱチャネ
ルの入力信号は、乗算器２ｑでsin ＲＯＭ７から出力さ
れたsin 関数と乗算される。乗算器２ｉの出力と乗算器
２ｑの出力とは、加算器３で加算され、さらに、Ｄ−Ａ
変換器４でＤ−Ａ変換された後帯域通過フィルタ５で波
形整形されて最終的な出力信号となる。
【０００３】ここで、キャリア信号の１周期当たりのサ
ンプル数をｍｓ（整数：ｍｓ≧４）とすると、ＲＯＭ容
量を削減するために一般に、 sin(2nπ/ms+φ) ＝sin [2π(n+k・ms)/ms+ φ] ・・・（１） cos(2nπ/ms+φ) ＝cos [2π(n+k・ms)/ms+ φ] ・・・（２） という関係を満たすように、キャリア信号の振幅情報が
設定される。なお、ｎ＝整数、ｋ＝自然数である。すな
わち、ある周期における第ｎサンプル目の位相を他の周
期における第ｎサンプル目の位相と等しくして、ＲＯＭ
に格納される振幅情報を１周期分の振幅情報で済ませて
いる。
ンプル数をｍｓ（整数：ｍｓ≧４）とすると、ＲＯＭ容
量を削減するために一般に、 sin(2nπ/ms+φ) ＝sin [2π(n+k・ms)/ms+ φ] ・・・（１） cos(2nπ/ms+φ) ＝cos [2π(n+k・ms)/ms+ φ] ・・・（２） という関係を満たすように、キャリア信号の振幅情報が
設定される。なお、ｎ＝整数、ｋ＝自然数である。すな
わち、ある周期における第ｎサンプル目の位相を他の周
期における第ｎサンプル目の位相と等しくして、ＲＯＭ
に格納される振幅情報を１周期分の振幅情報で済ませて
いる。
【０００４】また、ベースバンド信号（入力端子Ａ，Ｂ
への入力信号）の周期をＴとすると、キャリア周波数が
ｘ／（２Ｔ）とされると（ｘ：整数）、ベースバンド信
号帯域の近傍にキャリア周波数が設定される。そのため
に、ベースバンド信号に同期したクロックが逓倍器９で
ｍｓ・（ｘ／２）逓倍され、逓倍されたクロックがｍｓ
進カウンタ６に入力される。そして、ｍｓ進カウンタ６
の計数値が、sin ＲＯＭ７およびcos ＲＯＭ８にアドレ
ス入力として供給される。sin ＲＯＭ７，cosＲＯＭ８
は、そのアドレスに格納されているsin 関数，cos 関数
の振幅値を出力する。
への入力信号）の周期をＴとすると、キャリア周波数が
ｘ／（２Ｔ）とされると（ｘ：整数）、ベースバンド信
号帯域の近傍にキャリア周波数が設定される。そのため
に、ベースバンド信号に同期したクロックが逓倍器９で
ｍｓ・（ｘ／２）逓倍され、逓倍されたクロックがｍｓ
進カウンタ６に入力される。そして、ｍｓ進カウンタ６
の計数値が、sin ＲＯＭ７およびcos ＲＯＭ８にアドレ
ス入力として供給される。sin ＲＯＭ７，cosＲＯＭ８
は、そのアドレスに格納されているsin 関数，cos 関数
の振幅値を出力する。
【０００５】図６は、図５における各部の信号波形の一
例を示したものである。この場合には、ｍｓ＝８であっ
て、キャリア信号の初期位相φは０である（図６
（ａ），（ｂ）参照）。よって、各乗算器２ｉ，２ｑか
ら図６（ｃ）に示すような出力がなされる。変調波は、
これらの出力を合成したものである。ここで、図６
（ｃ）からわかるように、各乗算器２ｉ，２ｑの出力に
は、Ｔ／ｍｓの時間だけ振幅が０の期間が現れる。直交
変調の場合、振幅０の期間がＩ，Ｑチャネルに交互に現
れる。
例を示したものである。この場合には、ｍｓ＝８であっ
て、キャリア信号の初期位相φは０である（図６
（ａ），（ｂ）参照）。よって、各乗算器２ｉ，２ｑか
ら図６（ｃ）に示すような出力がなされる。変調波は、
これらの出力を合成したものである。ここで、図６
（ｃ）からわかるように、各乗算器２ｉ，２ｑの出力に
は、Ｔ／ｍｓの時間だけ振幅が０の期間が現れる。直交
変調の場合、振幅０の期間がＩ，Ｑチャネルに交互に現
れる。
【０００６】このため、キャリア信号の位相が２ｎπ
（ｎ：整数）である時点とベースバンド信号におけるデ
ータの切替点（図６中，点）とが一致し、データが
切替わる時点の片方のチャネルの入力信号情報が失われ
る。そして、切替点（図６中）からＴ／ｍｓの時間経
過後に切替後のデータが現れる（図６中）。よって、
変調波においてはその点がデータ切替点と見なされる。
従って、図６（ｄ）に示すように、復調器側の検波され
た信号において、Ｉ，Ｑチャネル間でデータの変化点が
Ｔ／ｍｓだけずれるので、タイミング位相のずれが生ず
る。
（ｎ：整数）である時点とベースバンド信号におけるデ
ータの切替点（図６中，点）とが一致し、データが
切替わる時点の片方のチャネルの入力信号情報が失われ
る。そして、切替点（図６中）からＴ／ｍｓの時間経
過後に切替後のデータが現れる（図６中）。よって、
変調波においてはその点がデータ切替点と見なされる。
従って、図６（ｄ）に示すように、復調器側の検波され
た信号において、Ｉ，Ｑチャネル間でデータの変化点が
Ｔ／ｍｓだけずれるので、タイミング位相のずれが生ず
る。
【０００７】図６は、キャリア信号の初期位相が０の場
合を示しているが、その他初期位相がｎ・（π／２）で
あれば、データ切替点といずれかのチャネルのキャリア
信号が０となる時点とが重なり、同様のタイミング位相
ずれを生ずる。タイミング位相ずれが生じた場合には、
復調器側において、キャリアの位相誤差および周波数誤
差の検出が困難になる。また、ベースバンドにおける信
号点の補正についても、位相面の回転の他にタイミング
の補正が必要になり制御回路が複雑になる。
合を示しているが、その他初期位相がｎ・（π／２）で
あれば、データ切替点といずれかのチャネルのキャリア
信号が０となる時点とが重なり、同様のタイミング位相
ずれを生ずる。タイミング位相ずれが生じた場合には、
復調器側において、キャリアの位相誤差および周波数誤
差の検出が困難になる。また、ベースバンドにおける信
号点の補正についても、位相面の回転の他にタイミング
の補正が必要になり制御回路が複雑になる。
【０００８】
【発明が解決しようとする課題】従来のディジタル処理
型直交変調器は、以上に述べたように、キャリア信号の
初期位相がｎ・（π／２）になるとタイミング位相ずれ
が生じてしまう。この問題を解決するために、キャリア
信号発生のためのサンプル数を多くしたり、キャリア周
波数をベースバンド信号帯域に比べて高く設定すること
が行われている。
型直交変調器は、以上に述べたように、キャリア信号の
初期位相がｎ・（π／２）になるとタイミング位相ずれ
が生じてしまう。この問題を解決するために、キャリア
信号発生のためのサンプル数を多くしたり、キャリア周
波数をベースバンド信号帯域に比べて高く設定すること
が行われている。
【０００９】しかし、大容量伝送を行う通信方式にあっ
ては、デバイスの動作限界等によって信号処理速度を上
げることができない。そのために、サンプル数を多くし
たりキャリア周波数を高く設定することは困難であり、
タイミング位相ずれを回避することは難しいという課題
があった。
ては、デバイスの動作限界等によって信号処理速度を上
げることができない。そのために、サンプル数を多くし
たりキャリア周波数を高く設定することは困難であり、
タイミング位相ずれを回避することは難しいという課題
があった。
【００１０】よって、本発明は、信号処理速度を上げる
ことなくタイミング位相ずれを防止でき、大容量伝送を
行う通信方式に適するディジタル処理型直交変調器を提
供することを目的とする。
ことなくタイミング位相ずれを防止でき、大容量伝送を
行う通信方式に適するディジタル処理型直交変調器を提
供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係るディジタル
処理型直交変調器は、同一タイミングで入力されるＩチ
ャネルおよびＱチャネルのベースバンド信号を位相平面
上で所定の角度だけ回転させて変調手段に供給する位相
回転手段を備えたものである。
処理型直交変調器は、同一タイミングで入力されるＩチ
ャネルおよびＱチャネルのベースバンド信号を位相平面
上で所定の角度だけ回転させて変調手段に供給する位相
回転手段を備えたものである。
【００１２】
【作用】本発明における位相回転手段は、入力信号Ｉ，
Ｑに対して位相角θの回転を与える。すなわち、以下の
式による変換を行う。 Ｉ’＝Ｉ・cos θ＋Ｑ・sin θ ・・・（３） Ｑ’＝Ｑ・cos θ−Ｉ・sin θ ・・・（４） この処理によって、位相回転手段は、変調手段に入力さ
れるベースバンド信号とキャリア信号との関係が図６に
示す関係となることを防止する。なお、（３），（４）
式の変換において、信号間の直交性は常に保たれてい
る。また、例えば、ｍｓ＝８，φ＝４／πのときにθを
＋π／４とすると、データ切替点においてＱチャネルの
情報が失われることになる。よって、キャリア位相が変
化しても常にチャネル間のタイミング位相ずれを防止す
るために、θは2nπ/ms+φ以外の値とされる。
Ｑに対して位相角θの回転を与える。すなわち、以下の
式による変換を行う。 Ｉ’＝Ｉ・cos θ＋Ｑ・sin θ ・・・（３） Ｑ’＝Ｑ・cos θ−Ｉ・sin θ ・・・（４） この処理によって、位相回転手段は、変調手段に入力さ
れるベースバンド信号とキャリア信号との関係が図６に
示す関係となることを防止する。なお、（３），（４）
式の変換において、信号間の直交性は常に保たれてい
る。また、例えば、ｍｓ＝８，φ＝４／πのときにθを
＋π／４とすると、データ切替点においてＱチャネルの
情報が失われることになる。よって、キャリア位相が変
化しても常にチャネル間のタイミング位相ずれを防止す
るために、θは2nπ/ms+φ以外の値とされる。
【００１３】
【実施例】図１は、本発明の一実施例によるディジタル
処理型直交変調器の構成を示すブロック図である。図に
おいて、１はＩチャネルの入力信号とＱチャネルの入力
信号の位相を位相角設定信号に従って変える位相回転回
路である。その他の構成要素は、図５に示した対応する
各要素と同じである。また、図２は位相回転回路１の構
成の一例を示すブロック図である。
処理型直交変調器の構成を示すブロック図である。図に
おいて、１はＩチャネルの入力信号とＱチャネルの入力
信号の位相を位相角設定信号に従って変える位相回転回
路である。その他の構成要素は、図５に示した対応する
各要素と同じである。また、図２は位相回転回路１の構
成の一例を示すブロック図である。
【００１４】以下、図１および図２を参照して動作につ
いて説明する。ｍｓ進カウンタ６には、従来の場合と同
様に、入力信号に同期したクロックと位相が同じで周波
数がｍｓ・（ｘ／２）逓倍されたクロックが入力する。
ｍｓ進カウンタ６は、そのクロックを計数し、順次、０
〜（ｍｓ−１）の計数値を出力する。なお、sin ＲＯＭ
７およびcos ＲＯＭ８は、（計数値）×（π／４）に対
応した各振幅値を出力するとする。
いて説明する。ｍｓ進カウンタ６には、従来の場合と同
様に、入力信号に同期したクロックと位相が同じで周波
数がｍｓ・（ｘ／２）逓倍されたクロックが入力する。
ｍｓ進カウンタ６は、そのクロックを計数し、順次、０
〜（ｍｓ−１）の計数値を出力する。なお、sin ＲＯＭ
７およびcos ＲＯＭ８は、（計数値）×（π／４）に対
応した各振幅値を出力するとする。
【００１５】ここで、位相回転回路１において、sin Ｒ
ＯＭ１４は位相角設定信号で指定された位相角θのsin
値を出力し、cos ＲＯＭ１５は位相角θのcos 値を出力
する。上述のように、位相角θは、2nπ/ms+φ以外の値
である。そして、乗算器１１ａは、Ｉチャネルの入力信
号とsin ＲＯＭ１４からのsin θを入力し、Ｉ・sinθ
の演算を行う。乗算器１１ｂは、Ｉチャネルの入力信号
とcos ＲＯＭ１５からのcos θを入力し、Ｉ・cos θの
演算を行う。また、乗算器１１ｃは、Ｑチャネルの入力
信号とsin ＲＯＭ１４からのsin θを入力し、Ｑ・sin
θの演算を行い、乗算器１１ｄは、Ｑチャネルの入力信
号とcos ＲＯＭ１５からのcos θを入力し、Ｑ・cos θ
の演算を行う。
ＯＭ１４は位相角設定信号で指定された位相角θのsin
値を出力し、cos ＲＯＭ１５は位相角θのcos 値を出力
する。上述のように、位相角θは、2nπ/ms+φ以外の値
である。そして、乗算器１１ａは、Ｉチャネルの入力信
号とsin ＲＯＭ１４からのsin θを入力し、Ｉ・sinθ
の演算を行う。乗算器１１ｂは、Ｉチャネルの入力信号
とcos ＲＯＭ１５からのcos θを入力し、Ｉ・cos θの
演算を行う。また、乗算器１１ｃは、Ｑチャネルの入力
信号とsin ＲＯＭ１４からのsin θを入力し、Ｑ・sin
θの演算を行い、乗算器１１ｄは、Ｑチャネルの入力信
号とcos ＲＯＭ１５からのcos θを入力し、Ｑ・cos θ
の演算を行う。
【００１６】そして、加算器１２は、乗算器１１ｂ，１
１ｃの出力を入力し、上記（３）式による演算値を出力
する。また、減算器１３は、乗算器１１ｄの出力から乗
算器１１ａの出力を減算し、上記（４）式による演算値
を出力する。よって、出力端子Ｄから（３）式による
Ｉ’が出力され、出力端子Ｅから（４）式によるＱ’が
出力される。すなわち、位相回転回路１から、図３に示
すような位相角が回転した（例えば、θ＝π／８）信号
が出力される。
１ｃの出力を入力し、上記（３）式による演算値を出力
する。また、減算器１３は、乗算器１１ｄの出力から乗
算器１１ａの出力を減算し、上記（４）式による演算値
を出力する。よって、出力端子Ｄから（３）式による
Ｉ’が出力され、出力端子Ｅから（４）式によるＱ’が
出力される。すなわち、位相回転回路１から、図３に示
すような位相角が回転した（例えば、θ＝π／８）信号
が出力される。
【００１７】位相回転回路１からの位相角が回転された
信号Ｉ’は、乗算器２ｉでcos ＲＯＭ８から出力された
cos 関数と乗算され、信号Ｑ’は、乗算器２ｑでsin Ｒ
ＯＭ７から出力されたsin 関数と乗算される。乗算器２
ｉの出力と乗算器２ｑの出力とは、加算器３で加算さ
れ、さらに、Ｄ−Ａ変換器４でＤ−Ａ変換された後帯域
通過フィルタ５で波形整形されて最終的な出力信号とな
る。
信号Ｉ’は、乗算器２ｉでcos ＲＯＭ８から出力された
cos 関数と乗算され、信号Ｑ’は、乗算器２ｑでsin Ｒ
ＯＭ７から出力されたsin 関数と乗算される。乗算器２
ｉの出力と乗算器２ｑの出力とは、加算器３で加算さ
れ、さらに、Ｄ−Ａ変換器４でＤ−Ａ変換された後帯域
通過フィルタ５で波形整形されて最終的な出力信号とな
る。
【００１８】図４は、本発明の他の実施例によるディジ
タル処理型直交変調器の構成を示すブロック図である。
図において、１０はキャリア信号の各位相についてベー
スバンド信号とキャリア信号との乗算値、すなわち、変
調波の各瞬時値を個別に計算しておき、それらの値を時
間順に合成して変調波を得る並列処理型変調器である。
タル処理型直交変調器の構成を示すブロック図である。
図において、１０はキャリア信号の各位相についてベー
スバンド信号とキャリア信号との乗算値、すなわち、変
調波の各瞬時値を個別に計算しておき、それらの値を時
間順に合成して変調波を得る並列処理型変調器である。
【００１９】ｍｓ＝８，φ＝０とすると、変調波は時系
列的に以下のように表される。
列的に以下のように表される。
【００２０】
【数１】
【００２１】従って、セレクタ１０２ａがＩチャネルの
信号とその補数値とのいずれかを選択し、セレクタ１０
２ｂがＱチャネルの信号とその補数値とのいずれかを選
択し、セレクタ１０６がセレクタ１０２ａの出力、係数
器１０５ａの出力、係数器１０５ｂの出力、およびセレ
クタ１０２ｂの出力を適宜時間順に選択すれば、セレク
タ１０６から（11）式〜（18）式で示される変調波のデ
ィジタル値が順次出力されることになる。なお、図４に
おいて、１０１ａ，１０１ｂは補数器、１０３は乗算
器、１０４は減算器である。
信号とその補数値とのいずれかを選択し、セレクタ１０
２ｂがＱチャネルの信号とその補数値とのいずれかを選
択し、セレクタ１０６がセレクタ１０２ａの出力、係数
器１０５ａの出力、係数器１０５ｂの出力、およびセレ
クタ１０２ｂの出力を適宜時間順に選択すれば、セレク
タ１０６から（11）式〜（18）式で示される変調波のデ
ィジタル値が順次出力されることになる。なお、図４に
おいて、１０１ａ，１０１ｂは補数器、１０３は乗算
器、１０４は減算器である。
【００２２】このような構成において、並列処理型変調
器１０における入力信号に対するキャリア信号の位相は
一定に保たれる。よって、位相回転回路１における位相
回転量は、常に一定でよい。従って、位相回転回路１を
ＲＯＭで構成することができるので、このような構成に
よれば、回路規模を小さくすることができる。
器１０における入力信号に対するキャリア信号の位相は
一定に保たれる。よって、位相回転回路１における位相
回転量は、常に一定でよい。従って、位相回転回路１を
ＲＯＭで構成することができるので、このような構成に
よれば、回路規模を小さくすることができる。
【００２３】
【発明の効果】以上説明したように、本発明に係るディ
ジタル処理型直交変調器は、キャリア信号について位相
回転を行って、キャリア信号の位相とベースバンド信号
の位相との関係を、片チャネルの情報が失われないよう
な関係としてから直交変調を行う構成であるから、回路
規模を増加させることなくかつ、信号処理速度を上げる
ことなくタイミング位相ずれを防止でき、大容量伝送を
行う通信方式にも対応可能であるという効果がある。
ジタル処理型直交変調器は、キャリア信号について位相
回転を行って、キャリア信号の位相とベースバンド信号
の位相との関係を、片チャネルの情報が失われないよう
な関係としてから直交変調を行う構成であるから、回路
規模を増加させることなくかつ、信号処理速度を上げる
ことなくタイミング位相ずれを防止でき、大容量伝送を
行う通信方式にも対応可能であるという効果がある。
【図１】本発明の一実施例によるディジタル処理型直交
変調器の構成を示すブロック図である。
変調器の構成を示すブロック図である。
【図２】位相回転回路の構成の一例を示すブロック図で
ある。
ある。
【図３】入力信号と位相回転回路の出力信号との一例を
示す説明図である。
示す説明図である。
【図４】本発明の他の実施例によるディジタル処理型直
交変調器の構成を示すブロック図である。
交変調器の構成を示すブロック図である。
【図５】従来のディジタル処理型直交変調器の構成を示
すブロック図である。
すブロック図である。
【図６】従来のデータ信号とキャリア信号の位相関係を
示すタイミング図である。
示すタイミング図である。
１ 位相回転回路 ２ｉ，２ｑ 乗算器 ３ 加算器 ４ Ｄ−Ａ変換器 ５ バンドパスフィルタ ６ ｍｓ進カウンタ ７ sin ＲＯＭ ８ cos ＲＯＭ ９ 逓倍器 １０ 並列処理型変調器
Claims (1)
- 【請求項１】 ＩチャネルおよびＱチャネルのベースバ
ンド信号でキャリア信号をディジタル信号処理によって
直交変調する変調手段を備えたディジタル処理型直交変
調器において、 同一タイミングで入力されるＩチャネルおよびＱチャネ
ルのベースバンド信号を位相平面上で所定の角度だけ回
転させて前記変調手段に供給する位相回転手段を備えた
ことを特徴とするディジタル処理型直交変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348694A JPH06205055A (ja) | 1992-12-28 | 1992-12-28 | ディジタル処理型直交変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348694A JPH06205055A (ja) | 1992-12-28 | 1992-12-28 | ディジタル処理型直交変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06205055A true JPH06205055A (ja) | 1994-07-22 |
Family
ID=18398732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348694A Pending JPH06205055A (ja) | 1992-12-28 | 1992-12-28 | ディジタル処理型直交変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06205055A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH114267A (ja) * | 1997-06-13 | 1999-01-06 | Kenwood Corp | 絶対位相化回路 |
| US6504879B1 (en) | 1998-07-17 | 2003-01-07 | Fujitsu Limited | Digital modulation apparatus |
| US6678342B1 (en) | 1997-06-30 | 2004-01-13 | Kabushiki Kaisha Kenwood | Absolute-phasing synchronization capturing circuit |
| US7397841B2 (en) | 2003-01-15 | 2008-07-08 | Sony Corporation | Wide band communication reception apparatus and method |
| JP2009135999A (ja) * | 2009-03-18 | 2009-06-18 | Victor Co Of Japan Ltd | 直交周波数多重分割装置および直交周波数多重分割方法 |
-
1992
- 1992-12-28 JP JP4348694A patent/JPH06205055A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH114267A (ja) * | 1997-06-13 | 1999-01-06 | Kenwood Corp | 絶対位相化回路 |
| US6246281B1 (en) | 1997-06-13 | 2001-06-12 | Kabushiki Kaisha Kenwood | Absolute phasing circuit |
| US6678342B1 (en) | 1997-06-30 | 2004-01-13 | Kabushiki Kaisha Kenwood | Absolute-phasing synchronization capturing circuit |
| US6504879B1 (en) | 1998-07-17 | 2003-01-07 | Fujitsu Limited | Digital modulation apparatus |
| US7397841B2 (en) | 2003-01-15 | 2008-07-08 | Sony Corporation | Wide band communication reception apparatus and method |
| US7983321B2 (en) | 2003-01-15 | 2011-07-19 | Sony Corporation | Communication apparatus and communication method |
| JP2009135999A (ja) * | 2009-03-18 | 2009-06-18 | Victor Co Of Japan Ltd | 直交周波数多重分割装置および直交周波数多重分割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
| JPH04238439A (ja) | デジタル直交変調器 | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
| US6922451B1 (en) | Frequency shifting circuit and method | |
| JPH06205055A (ja) | ディジタル処理型直交変調器 | |
| US6862321B2 (en) | Method and apparatus for generating transmission signal by processing which includes digital quadrature modulation | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP3575992B2 (ja) | ディジタル変調装置 | |
| JP2730346B2 (ja) | 分周回路 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JP3259100B2 (ja) | 変調器 | |
| JP3206773B2 (ja) | ディジタル信号処理型直交変調器 | |
| JPH06132993A (ja) | ディジタル処理型直交変調器 | |
| JP3642471B2 (ja) | 伝送信号の生成方法、及び伝送信号の生成装置 | |
| KR100308657B1 (ko) | 위상쉬프티드8피에스케이디지탈변조신호발생장치및방법 | |
| JP2835218B2 (ja) | ディジタル直交形変調器 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| JPS5838018B2 (ja) | 位相連続ｆｓｋ信号変調回路 | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| JPH04252634A (ja) | デジタル変調器 | |
| JPH08163191A (ja) | 直交変調装置及びその制御方法 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JPH1117756A (ja) | デジタル２次元信号の位相回転器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071019 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091019 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20121019 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |