JP2835218B2 - ディジタル直交形変調器 - Google Patents
ディジタル直交形変調器Info
- Publication number
- JP2835218B2 JP2835218B2 JP3245870A JP24587091A JP2835218B2 JP 2835218 B2 JP2835218 B2 JP 2835218B2 JP 3245870 A JP3245870 A JP 3245870A JP 24587091 A JP24587091 A JP 24587091A JP 2835218 B2 JP2835218 B2 JP 2835218B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- analog
- digital
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばディジタル伝送
方式が導入された移動通信で利用されるディジタル直交
形変調器に関する。
方式が導入された移動通信で利用されるディジタル直交
形変調器に関する。
【０００２】
【従来の技術】図５は従来のディジタル直交形変調器の
基本構成を示すブロック図である。この直交形変調器
は、被変調波の複素包絡線の実部と虚部の波形をディジ
タル信号処理によって発生させる波形生成部１と、搬送
波をもとに被変調波の同相成分と直交成分を発生させそ
れらを合成する直交変調部２とで構成される。
基本構成を示すブロック図である。この直交形変調器
は、被変調波の複素包絡線の実部と虚部の波形をディジ
タル信号処理によって発生させる波形生成部１と、搬送
波をもとに被変調波の同相成分と直交成分を発生させそ
れらを合成する直交変調部２とで構成される。
【０００３】前記波形生成部１は、標準化クロック信号
ＣＫをカウントして分周するカウンタ１１、ＮＲＺ（ノ
ン・リターン・ツー・ゼロ）符号の入力データ信号Ｔｘ
Ｄをデータ入力Ｄとし前記カウンタ１１により分周され
たデータ送信クロック信号ＴｘＣをクロック入力Ｃとす
るシフトレジスタ１２、このシフトレジスタ１２の出力
データ信号Ｋを入力とするガウス形ディジタル低域通過
フィルタ（ＬＰＦ：ローパスフィルタ）１３、この低域
通過フィルタ１３の出力データ信号Ｌを一方の入力とし
他方の入力信号と加算する加算回路１４、この加算回路
１４の出力データ信号ｐを当該加算回路１４の他方の入
力に帰還させる利得制御回路１５、前記加算回路１４の
出力データ信号ｐを入力とし位相データをＳＩＮ波形デ
ータに変換する位相・ＳＩＮ波形変換回路１６Ａ、この
変換回路１６Ａより出力されるディジタル化された波形
データ信号Ｗをアナログ信号に変換するディジタル・ア
ナログ変換回路１７Ａ、この変換回路１７Ａから出力さ
れるアナログ信号を入力とするアナログ低域通過フィル
タ１８Ａ、前記加算回路１４の出力データ信号ｐを入力
とし位相データをＣＯＳ波形データに変換する位相・Ｃ
ＯＳ波形変換回路１６Ｂ、この変換回路１６Ｂより出力
されるディジタル化された波形データ信号Ｗ′をアナロ
グ信号に変換するディジタル・アナログ変換回路１７
Ｂ、この変換回路１７Ｂから出力されるアナログ信号を
入力とするアナログ低域通過フィルタ１８Ｂで構成され
る。
ＣＫをカウントして分周するカウンタ１１、ＮＲＺ（ノ
ン・リターン・ツー・ゼロ）符号の入力データ信号Ｔｘ
Ｄをデータ入力Ｄとし前記カウンタ１１により分周され
たデータ送信クロック信号ＴｘＣをクロック入力Ｃとす
るシフトレジスタ１２、このシフトレジスタ１２の出力
データ信号Ｋを入力とするガウス形ディジタル低域通過
フィルタ（ＬＰＦ：ローパスフィルタ）１３、この低域
通過フィルタ１３の出力データ信号Ｌを一方の入力とし
他方の入力信号と加算する加算回路１４、この加算回路
１４の出力データ信号ｐを当該加算回路１４の他方の入
力に帰還させる利得制御回路１５、前記加算回路１４の
出力データ信号ｐを入力とし位相データをＳＩＮ波形デ
ータに変換する位相・ＳＩＮ波形変換回路１６Ａ、この
変換回路１６Ａより出力されるディジタル化された波形
データ信号Ｗをアナログ信号に変換するディジタル・ア
ナログ変換回路１７Ａ、この変換回路１７Ａから出力さ
れるアナログ信号を入力とするアナログ低域通過フィル
タ１８Ａ、前記加算回路１４の出力データ信号ｐを入力
とし位相データをＣＯＳ波形データに変換する位相・Ｃ
ＯＳ波形変換回路１６Ｂ、この変換回路１６Ｂより出力
されるディジタル化された波形データ信号Ｗ′をアナロ
グ信号に変換するディジタル・アナログ変換回路１７
Ｂ、この変換回路１７Ｂから出力されるアナログ信号を
入力とするアナログ低域通過フィルタ１８Ｂで構成され
る。
【０００４】因みに、前記ガウス形ディジタル低域通過
フィルタ１３は、前後数ビットの符号間干渉を考慮した
フィルタ応答波形をＲＯＭ（リード・オンリ・メモリ）
に記憶しておき、入力符号系列に応じて出力するもので
ある。
フィルタ１３は、前後数ビットの符号間干渉を考慮した
フィルタ応答波形をＲＯＭ（リード・オンリ・メモリ）
に記憶しておき、入力符号系列に応じて出力するもので
ある。
【０００５】同様に、位相・ＳＩＮ波形変換回路１６Ａ
及び位相・ＣＯＳ波形変換回路１６ＢもＳＩＮ波形デー
タまたはＣＯＳ波形データをＲＯＭに記憶しておき、入
力された数ビットの位相データに応じて出力するもので
ある。
及び位相・ＣＯＳ波形変換回路１６ＢもＳＩＮ波形デー
タまたはＣＯＳ波形データをＲＯＭに記憶しておき、入
力された数ビットの位相データに応じて出力するもので
ある。
【０００６】前記直交変調部２は、搬送波信号ｆｃを発
振出力する搬送波発振器２１、この発振器２１から出力
される搬送波信号ｆｃの位相をπ／２だけずらす移相器
２２、この移相器２２によって位相がπ／２だけずれた
搬送波信号ｆｃと前記アナログ低域通過フィルタ１８Ａ
の出力信号Ａ（＝ＳＩＮφ（ｔ））とを合成する第１の
ミキサ２３、前記発振器２１から出力される搬送波信号
ｆｃと前記アナログ低域通過フィルタ１８Ｂの出力信号
Ｂ（＝ＣＯＳφ（ｔ））とを合成する第２のミキサ２
４、これら第１，第２のミキサ２３，２４の各出力信号
を重畳する重畳回路２５で構成される。（参考文献：
「電子通信学会論文誌」１９８２年９月号Vol.J65-B N
o.9、発行元「社団法人電子通信学会」の１１４８頁〜
１１５５頁参照）
振出力する搬送波発振器２１、この発振器２１から出力
される搬送波信号ｆｃの位相をπ／２だけずらす移相器
２２、この移相器２２によって位相がπ／２だけずれた
搬送波信号ｆｃと前記アナログ低域通過フィルタ１８Ａ
の出力信号Ａ（＝ＳＩＮφ（ｔ））とを合成する第１の
ミキサ２３、前記発振器２１から出力される搬送波信号
ｆｃと前記アナログ低域通過フィルタ１８Ｂの出力信号
Ｂ（＝ＣＯＳφ（ｔ））とを合成する第２のミキサ２
４、これら第１，第２のミキサ２３，２４の各出力信号
を重畳する重畳回路２５で構成される。（参考文献：
「電子通信学会論文誌」１９８２年９月号Vol.J65-B N
o.9、発行元「社団法人電子通信学会」の１１４８頁〜
１１５５頁参照）
【０００７】前記波形生成部１における入力信号Ｔｘ
Ｄ，ＴｘＣと出力信号Ａ（＝ＳＩＮφ（ｔ）），Ｂ（＝
ＣＯＳφ（ｔ））の１例を図６に示す。図示するよう
に、ＮＲＺ符号の入力データ信号ＴｘＤがデータ“０”
または“１”で連続するときは出力信号Ａ，Ｂの周波数
がデータ送信クロック信号ＴｘＣの周波数の１／４とな
っている。この例ではデータ“１”の時に角度が正の方
向に進み、データ“０”の時に角度が負の方向に進んで
いる。また、データ変化時（０→１、１→０）には出力
Ａ，Ｂが滑らかに変化する。ところで従来、前記直交変
調部２は具体的には図７に示す回路で設計されていた。
なお、この具体的回路において、各点での信号波形を図
８及び図９に示す。
Ｄ，ＴｘＣと出力信号Ａ（＝ＳＩＮφ（ｔ）），Ｂ（＝
ＣＯＳφ（ｔ））の１例を図６に示す。図示するよう
に、ＮＲＺ符号の入力データ信号ＴｘＤがデータ“０”
または“１”で連続するときは出力信号Ａ，Ｂの周波数
がデータ送信クロック信号ＴｘＣの周波数の１／４とな
っている。この例ではデータ“１”の時に角度が正の方
向に進み、データ“０”の時に角度が負の方向に進んで
いる。また、データ変化時（０→１、１→０）には出力
Ａ，Ｂが滑らかに変化する。ところで従来、前記直交変
調部２は具体的には図７に示す回路で設計されていた。
なお、この具体的回路において、各点での信号波形を図
８及び図９に示す。
【０００８】すなわち、この回路は搬送波信号ｆｃの４
倍の信号をトリガとする第１及び第２のＤ型フリップフ
ロップ３１，３２を設け、その第１のフリップフロップ
３１のＤ入力に第２のフリップフロップ３２の反転出力
〈Ｑ〉を接続し、第２のフリップフロップ３２のＤ入力
に第１のフリップフロップ３２の正転出力Ｑを接続して
いる。また、第１のフリップフロップ３１の正転出力Ｑ
をアナログスイッチ３３の切替端子に接続し、反転出力
〈Ｑ〉をアナログスイッチ３４の切替端子に接続してい
る。さらに、第２のフリップフロップ３２の正転出力Ｑ
をアナログスイッチ３５の切替端子に接続し、反転出力
〈Ｑ〉をアナログスイッチ３６の切替端子に接続してい
る。
倍の信号をトリガとする第１及び第２のＤ型フリップフ
ロップ３１，３２を設け、その第１のフリップフロップ
３１のＤ入力に第２のフリップフロップ３２の反転出力
〈Ｑ〉を接続し、第２のフリップフロップ３２のＤ入力
に第１のフリップフロップ３２の正転出力Ｑを接続して
いる。また、第１のフリップフロップ３１の正転出力Ｑ
をアナログスイッチ３３の切替端子に接続し、反転出力
〈Ｑ〉をアナログスイッチ３４の切替端子に接続してい
る。さらに、第２のフリップフロップ３２の正転出力Ｑ
をアナログスイッチ３５の切替端子に接続し、反転出力
〈Ｑ〉をアナログスイッチ３６の切替端子に接続してい
る。
【０００９】また、前記アナログスイッチ３３と３４の
出力端子間に可変抵抗器３７を接続し、前記アナログス
イッチ３５と３６との出力端子間に可変抵抗器３８を接
続している。さらに、前記可変抵抗器３７と可変抵抗器
３８の各可変接点間を別の可変抵抗器３９で接続し、こ
の可変抵抗器３９の可変接点にアナログ低域通過フィル
タ４０を接続している。
出力端子間に可変抵抗器３７を接続し、前記アナログス
イッチ３５と３６との出力端子間に可変抵抗器３８を接
続している。さらに、前記可変抵抗器３７と可変抵抗器
３８の各可変接点間を別の可変抵抗器３９で接続し、こ
の可変抵抗器３９の可変接点にアナログ低域通過フィル
タ４０を接続している。
【００１０】ここに、アナログスイッチ３３，３４と可
変抵抗器３７とで前記第２のミキサ２４を構成し、アナ
ログスイッチ３５，３６と可変抵抗器３８とで前記第１
のミキサ２３を構成している。また、可変抵抗器３９及
びアナログ低域通過フィルタ４０とで重畳回路２５を構
成している。
変抵抗器３７とで前記第２のミキサ２４を構成し、アナ
ログスイッチ３５，３６と可変抵抗器３８とで前記第１
のミキサ２３を構成している。また、可変抵抗器３９及
びアナログ低域通過フィルタ４０とで重畳回路２５を構
成している。
【００１１】このような回路であれば、図８に示すよう
に第１，第２のフリップフロップ３１，３２により搬送
波信号ｆｃの４倍の周波数をもつ信号からＳＩＮ２πｆ
ｃの正相及び逆相とＣＯＳ２πｆｃの正相及び逆相の４
種類の２値化された信号ｆc1，〈ｆc1〉，ｆc2，〈ｆc
2〉が生成されて、それぞれアナログスイッチ３３，３
４，３５，３６に供給されることになる。
に第１，第２のフリップフロップ３１，３２により搬送
波信号ｆｃの４倍の周波数をもつ信号からＳＩＮ２πｆ
ｃの正相及び逆相とＣＯＳ２πｆｃの正相及び逆相の４
種類の２値化された信号ｆc1，〈ｆc1〉，ｆc2，〈ｆc
2〉が生成されて、それぞれアナログスイッチ３３，３
４，３５，３６に供給されることになる。
【００１２】一方、前記アナログスイッチ３３には前記
出力信号ＣＯＳφ（ｔ）が入力されており、前記アナロ
グスイッチ３４には前記出力信号ＣＯＳφ（ｔ）の逆相
信号〈ＣＯＳφ（ｔ）〉が入力されている。また、前記
アナログスイッチ３５には前記出力信号ＳＩＮφ（ｔ）
が入力されており、前記アナログスイッチ３６には前記
出力信号ＳＩＮφ（ｔ）の逆相信号〈ＳＩＮφ（ｔ）〉
が入力されている。
出力信号ＣＯＳφ（ｔ）が入力されており、前記アナロ
グスイッチ３４には前記出力信号ＣＯＳφ（ｔ）の逆相
信号〈ＣＯＳφ（ｔ）〉が入力されている。また、前記
アナログスイッチ３５には前記出力信号ＳＩＮφ（ｔ）
が入力されており、前記アナログスイッチ３６には前記
出力信号ＳＩＮφ（ｔ）の逆相信号〈ＳＩＮφ（ｔ）〉
が入力されている。
【００１３】従って、可変抵抗器３７の可変接点には図
９（ａ）に示す波形の信号Ｓ１が生成され、可変抵抗器
３８の可変接点には図９（ｂ）に示す波形の信号Ｓ２が
生成される。さらに、可変抵抗器３９の可変接点には前
記信号Ｓ１と前記信号Ｓ２とを重畳した信号が生成さ
れ、この信号がアナログ低域通過フィルタ４０を通過し
て図９（ｃ）に示す変調出力信号Ｓ３となる。ここで、
前記各信号Ｓ１〜Ｓ３をそれぞれ数式で表わすと次の
（１）〜（３）の各式で表わされる。なお、θ＝２πｆ
ｃとする。 Ｓ１＝ＣＯＳφ（ｔ）×ＣＯＳθ …（１） Ｓ２＝ＳＩＮφ（ｔ）×ＳＩＮθ …（２） Ｓ３＝ＣＯＳφ（ｔ）×ＣＯＳθ＋ＳＩＮφ（ｔ）×ＳＩＮθ ＝ＣＯＳ（θ−φ（ｔ）） …（３） すなわち、上記（３）式から明らかなように変調出力信
号Ｓ３は定振幅性を有している。
９（ａ）に示す波形の信号Ｓ１が生成され、可変抵抗器
３８の可変接点には図９（ｂ）に示す波形の信号Ｓ２が
生成される。さらに、可変抵抗器３９の可変接点には前
記信号Ｓ１と前記信号Ｓ２とを重畳した信号が生成さ
れ、この信号がアナログ低域通過フィルタ４０を通過し
て図９（ｃ）に示す変調出力信号Ｓ３となる。ここで、
前記各信号Ｓ１〜Ｓ３をそれぞれ数式で表わすと次の
（１）〜（３）の各式で表わされる。なお、θ＝２πｆ
ｃとする。 Ｓ１＝ＣＯＳφ（ｔ）×ＣＯＳθ …（１） Ｓ２＝ＳＩＮφ（ｔ）×ＳＩＮθ …（２） Ｓ３＝ＣＯＳφ（ｔ）×ＣＯＳθ＋ＳＩＮφ（ｔ）×ＳＩＮθ ＝ＣＯＳ（θ−φ（ｔ）） …（３） すなわち、上記（３）式から明らかなように変調出力信
号Ｓ３は定振幅性を有している。
【００１４】
【発明が解決しようとする課題】このように、従来のデ
ィジタル直交形変調器においては、定振幅性、狭帯域性
等の面で優れた変調出力が得られる反面、直交変調部２
を具体的に設計する場合に多くのアナログスイッチや可
変抵抗器等が必要となり構成が複雑になる上、小型化が
困難であった。また、可変抵抗器の煩雑な調整作業が要
求され面倒であった。
ィジタル直交形変調器においては、定振幅性、狭帯域性
等の面で優れた変調出力が得られる反面、直交変調部２
を具体的に設計する場合に多くのアナログスイッチや可
変抵抗器等が必要となり構成が複雑になる上、小型化が
困難であった。また、可変抵抗器の煩雑な調整作業が要
求され面倒であった。
【００１５】そこで本発明は、アナログスイッチや可変
抵抗器を用いることなく簡単な構成で定振幅性及び狭帯
域性等の面で優れた変調出力を得ることができ、小型化
が可能でかつ面倒な調整作業も不要となるディジタル直
交形変調器を提供しようとするものである。
抵抗器を用いることなく簡単な構成で定振幅性及び狭帯
域性等の面で優れた変調出力を得ることができ、小型化
が可能でかつ面倒な調整作業も不要となるディジタル直
交形変調器を提供しようとするものである。
【００１６】
【課題を解決するための手段】本発明は、搬送波信号を
２のべき乗した信号を分周してディジタル化するカウン
タと、入力データ信号からディジタル化された被変調信
号を生成する被変調信号生成手段と、この生成手段によ
り生成された被変調信号のディジタル値とカウンタの出
力値とを加算する信号加算手段と、予め正弦波データを
記憶し、信号加算手段の出力値を入力することにより搬
送波の２のべき乗の数だけ等間隔に位相のずれた波形デ
ータを順番にディジタル出力する位相・波形変換手段
と、この変換手段より出力されるディジタル信号をアナ
ログ信号に変換するディジタル・アナログ変換手段とを
設け、ディジタル・アナログ変換手段の出力から周波数
変調された変調信号を得るようにしたものである。
２のべき乗した信号を分周してディジタル化するカウン
タと、入力データ信号からディジタル化された被変調信
号を生成する被変調信号生成手段と、この生成手段によ
り生成された被変調信号のディジタル値とカウンタの出
力値とを加算する信号加算手段と、予め正弦波データを
記憶し、信号加算手段の出力値を入力することにより搬
送波の２のべき乗の数だけ等間隔に位相のずれた波形デ
ータを順番にディジタル出力する位相・波形変換手段
と、この変換手段より出力されるディジタル信号をアナ
ログ信号に変換するディジタル・アナログ変換手段とを
設け、ディジタル・アナログ変換手段の出力から周波数
変調された変調信号を得るようにしたものである。
【００１７】このような構成の本発明においては、カウ
ンタにより、搬送波信号を２のべき乗した信号が分周さ
れてディジタル化される。また被変調信号生成手段によ
り、入力データ信号からディジタル化された被変調信号
が生成される。さらに信号加算手段により、変調信号生
成手段により生成された被変調信号のディジタル値とカ
ウンタの出力値とが加算される。そして、この加算手段
の出力値が位相・波形変換手段に入力される。この位相
・波形変換手段には予め正弦波データが記憶されてお
り、上記加算手段の出力値を入力することにより、搬送
波の２のべき乗の数だけ等間隔に位相のずれた波形デー
タがＳＩＮφ，ＳＩＮ［φ＋（１／２x）π］，ＳＩＮ
［φ＋（２／２x ）π］，ＳＩＮ［φ＋（３／２x ）
π］，…，ＳＩＮ［φ＋（（２x −１）／２x ）π］と
いうように順番にディジタル出力される。そして、この
ディジタル出力がアナログ信号に変換されて、周波数変
調された変調信号として出力される。
ンタにより、搬送波信号を２のべき乗した信号が分周さ
れてディジタル化される。また被変調信号生成手段によ
り、入力データ信号からディジタル化された被変調信号
が生成される。さらに信号加算手段により、変調信号生
成手段により生成された被変調信号のディジタル値とカ
ウンタの出力値とが加算される。そして、この加算手段
の出力値が位相・波形変換手段に入力される。この位相
・波形変換手段には予め正弦波データが記憶されてお
り、上記加算手段の出力値を入力することにより、搬送
波の２のべき乗の数だけ等間隔に位相のずれた波形デー
タがＳＩＮφ，ＳＩＮ［φ＋（１／２x）π］，ＳＩＮ
［φ＋（２／２x ）π］，ＳＩＮ［φ＋（３／２x ）
π］，…，ＳＩＮ［φ＋（（２x −１）／２x ）π］と
いうように順番にディジタル出力される。そして、この
ディジタル出力がアナログ信号に変換されて、周波数変
調された変調信号として出力される。
【００１８】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
ら説明する。
【００１９】図１は全体構成を示すブロック図で、５０
は入力データ信号からディジタル化された被変調信号を
生成する被変調信号生成回路である。この生成回路５０
は、標準化クロック信号ＣＫをカウントして分周するカ
ウンタ５１、ＮＲＺ符号の入力データ信号ＴｘＤをデー
タ入力Ｄとし前記カウンタ５１により分周されたデータ
送信クロック信号ＴｘＣをクロック入力Ｃとするシフト
レジスタ５２、このシフトレジスタ１２の出力データ信
号Ｋを入力とするガウス形ディジタル低域通過フィルタ
５３、この低域通過フィルタ５３の出力データ信号Ｌを
一方の入力とし他方の入力信号と加算する加算回路５
４、この加算回路５４の出力データ信号ｐを当該加算回
路５４の他方の入力に帰還させる利得制御回路５５で構
成される。
は入力データ信号からディジタル化された被変調信号を
生成する被変調信号生成回路である。この生成回路５０
は、標準化クロック信号ＣＫをカウントして分周するカ
ウンタ５１、ＮＲＺ符号の入力データ信号ＴｘＤをデー
タ入力Ｄとし前記カウンタ５１により分周されたデータ
送信クロック信号ＴｘＣをクロック入力Ｃとするシフト
レジスタ５２、このシフトレジスタ１２の出力データ信
号Ｋを入力とするガウス形ディジタル低域通過フィルタ
５３、この低域通過フィルタ５３の出力データ信号Ｌを
一方の入力とし他方の入力信号と加算する加算回路５
４、この加算回路５４の出力データ信号ｐを当該加算回
路５４の他方の入力に帰還させる利得制御回路５５で構
成される。
【００２０】また、５６は搬送波信号ｆｃの２のｘ乗べ
きの信号をカウントして分周するカウンタ、５７は上記
カウンタ５６から出力されるｘビットの信号ｃを前記被
変調信号生成回路５０における加算回路５４から出力さ
れる信号ｐの上位ｘビットに加算する加算回路、５８は
上記加算回路５７の出力信号ｐ′を入力とし位相データ
をＳＩＮ波形データに変換する位相・ＳＩＮ波形変換回
路、５９は上記変換回路５８の出力信号Ｗを入力とし、
ディジタルデータをアナログ信号に変換するディジタル
・アナログ変換回路、６０は上記変換回路５９から出力
されるアナログ信号を入力とするアナログ帯域フィルタ
（ＢＰＦ：バンドパスフィルタ）である。
きの信号をカウントして分周するカウンタ、５７は上記
カウンタ５６から出力されるｘビットの信号ｃを前記被
変調信号生成回路５０における加算回路５４から出力さ
れる信号ｐの上位ｘビットに加算する加算回路、５８は
上記加算回路５７の出力信号ｐ′を入力とし位相データ
をＳＩＮ波形データに変換する位相・ＳＩＮ波形変換回
路、５９は上記変換回路５８の出力信号Ｗを入力とし、
ディジタルデータをアナログ信号に変換するディジタル
・アナログ変換回路、６０は上記変換回路５９から出力
されるアナログ信号を入力とするアナログ帯域フィルタ
（ＢＰＦ：バンドパスフィルタ）である。
【００２１】因みに、前記ガウス形ディジタル低域通過
フィルタ５３は、前後数ビットの符号間干渉を考慮した
フィルタ応答波形をＲＯＭに記憶しておき、入力符号系
列に応じて出力するものである。同様に、位相・ＳＩＮ
波形変換回路５８もＳＩＮ波形データをＲＯＭに記憶し
ておき、入力された数ビットの位相データに応じて出力
するものである。
フィルタ５３は、前後数ビットの符号間干渉を考慮した
フィルタ応答波形をＲＯＭに記憶しておき、入力符号系
列に応じて出力するものである。同様に、位相・ＳＩＮ
波形変換回路５８もＳＩＮ波形データをＲＯＭに記憶し
ておき、入力された数ビットの位相データに応じて出力
するものである。
【００２２】図２は前記位相・ＳＩＮ波形変換回路５８
の周辺回路を具体的に示した図である。ただし説明の便
宜上ｘ＝２としており、かつ前記被変調信号生成回路５
０における加算回路５４から出力される信号ｐを９ビッ
ト（ｐ０〜ｐ８）、位相・ＳＩＮ波形変換回路５８の出
力信号Ｗを８ビット（Ｄ０〜Ｄ７）としている。
の周辺回路を具体的に示した図である。ただし説明の便
宜上ｘ＝２としており、かつ前記被変調信号生成回路５
０における加算回路５４から出力される信号ｐを９ビッ
ト（ｐ０〜ｐ８）、位相・ＳＩＮ波形変換回路５８の出
力信号Ｗを８ビット（Ｄ０〜Ｄ７）としている。
【００２３】この場合、搬送波信号ｆｃの４倍の信号が
カウンタ５６に入力され、該カウンタ５６の出力（Ｃ
１，Ｃ０）は（０，０）、（０，１）、（１，０）、
（１，１）、（０，０）の順で繰り返される。また加算
回路５７では上記カウンタ５６の出力（Ｃ１，Ｃ０）と
加算回路５４からの９ビットの出力信号ｐ０〜ｐ８の上
位２ビットｐ７，ｐ８とが加算される。そして、上記加
算回路５７の出力である２ビットが位相・ＳＩＮ波形変
換回路５８の入力端子Ａ７，Ａ８に入力され、他の入力
端子Ａ０〜Ａ６には加算回路５４から出力される信号の
上位２ビット以下の下位ビットの信号が入力される。
カウンタ５６に入力され、該カウンタ５６の出力（Ｃ
１，Ｃ０）は（０，０）、（０，１）、（１，０）、
（１，１）、（０，０）の順で繰り返される。また加算
回路５７では上記カウンタ５６の出力（Ｃ１，Ｃ０）と
加算回路５４からの９ビットの出力信号ｐ０〜ｐ８の上
位２ビットｐ７，ｐ８とが加算される。そして、上記加
算回路５７の出力である２ビットが位相・ＳＩＮ波形変
換回路５８の入力端子Ａ７，Ａ８に入力され、他の入力
端子Ａ０〜Ａ６には加算回路５４から出力される信号の
上位２ビット以下の下位ビットの信号が入力される。
【００２４】上記位相・ＳＩＮ波形変換回路５８には、
図４（ａ）に示すＳＩＮ波形データがＲＯＭに記憶され
ている。従って、前記カウンタ５６の出力（Ｃ１，Ｃ
０）が（０，０）、（０，１）、（１，０）、（１，
１）、（０，０）の順で変化すると、位相データＡ０〜
Ａ８は図４（ａ）、同図（ｂ）、同図（ｃ）、同図
（ｄ）、同図（ａ）の順でＳＩＮ波形データに変換され
てディジタル出力Ｄ０〜Ｄ７が得られる。
図４（ａ）に示すＳＩＮ波形データがＲＯＭに記憶され
ている。従って、前記カウンタ５６の出力（Ｃ１，Ｃ
０）が（０，０）、（０，１）、（１，０）、（１，
１）、（０，０）の順で変化すると、位相データＡ０〜
Ａ８は図４（ａ）、同図（ｂ）、同図（ｃ）、同図
（ｄ）、同図（ａ）の順でＳＩＮ波形データに変換され
てディジタル出力Ｄ０〜Ｄ７が得られる。
【００２５】こうして、上記位相・ＳＩＮ波形変換回路
５８より出力されるディジタル出力Ｄ０〜Ｄ７はディジ
タル・アナログ変換回路５９に入力されてアナログ信号
に変換される。
５８より出力されるディジタル出力Ｄ０〜Ｄ７はディジ
タル・アナログ変換回路５９に入力されてアナログ信号
に変換される。
【００２６】この結果、加算回路５４からの９ビットの
出力信号ｐ０〜ｐ８が“０H ”の場合、搬送波信号ｆｃ
の１周期の時間内にディジタル・アナログ変換回路５９
からは図３（ａ）に示すアナログ信号が発生する。そし
て、このアナログ信号が帯域フィルタ６０を通過するこ
とにより、図３（ｂ）に示すように中心周波数がｆｃの
ＦＭ変調された正弦波信号が得られる。
出力信号ｐ０〜ｐ８が“０H ”の場合、搬送波信号ｆｃ
の１周期の時間内にディジタル・アナログ変換回路５９
からは図３（ａ）に示すアナログ信号が発生する。そし
て、このアナログ信号が帯域フィルタ６０を通過するこ
とにより、図３（ｂ）に示すように中心周波数がｆｃの
ＦＭ変調された正弦波信号が得られる。
【００２７】ところで、図４（ａ）、（ｂ）、（ｃ）及
び（ｄ）に示す各ＳＩＮ波形データＹ１，Ｙ２，Ｙ３，
Ｙ４を数式で表わすと、次の（４）〜（７）の式で表わ
される。 Ｙ１＝ＳＩＮφ（ｔ） …（４） Ｙ２＝ＳＩＮ（φ（ｔ）＋π／２） …（５） Ｙ３＝ＳＩＮ（φ（ｔ）＋π） …（６） Ｙ４＝ＳＩＮ（φ（ｔ）＋３π／２） …（７）
び（ｄ）に示す各ＳＩＮ波形データＹ１，Ｙ２，Ｙ３，
Ｙ４を数式で表わすと、次の（４）〜（７）の式で表わ
される。 Ｙ１＝ＳＩＮφ（ｔ） …（４） Ｙ２＝ＳＩＮ（φ（ｔ）＋π／２） …（５） Ｙ３＝ＳＩＮ（φ（ｔ）＋π） …（６） Ｙ４＝ＳＩＮ（φ（ｔ）＋３π／２） …（７）
【００２８】一方、図７に示す従来例では搬送波信号ｆ
ｃを２値化して信号ｆc1，〈ｆc1〉，ｆc2，〈ｆc2〉を
生成し、それぞれをアナログスイッチ３３，３４，３
５，３６に供給しているため、各タイミングでの加算出
力Ｓ３をＺ１，Ｚ２，Ｚ３，Ｚ４とすると次の（８）〜
（１１）式が成立する。 Ｚ１＝ＣＯＳφ（ｔ）＋ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋π／４） （０＜θ＜π／２） …（８） Ｚ２＝−ＣＯＳφ（ｔ）＋ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋３π／４） （π／２＜θ＜π） …（９） Ｚ３＝−ＣＯＳφ（ｔ）−ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋５π／４） （π＜θ＜３π／２） …（10） Ｚ４＝ＣＯＳφ（ｔ）−ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋７π／４） （３π／２＜θ＜２π） …（11） ここで、上記（８）〜（１１）式をそれぞれ１／（ルー
ト２）倍し、かつ角度π／４を差引くと、次の（１２）
〜（１５）式に変換される。 Ｚ１＝ＳＩＮφ（ｔ） （０＜θ＜π／２） …（12） Ｚ２＝ＳＩＮ（φ（ｔ）＋π／２） （π／２＜θ＜π） …（13） Ｚ３＝ＳＩＮ（φ（ｔ）＋π） （π＜θ＜３π／２） …（14） Ｚ４＝ＳＩＮ（φ（ｔ）＋３π／２） （３π／２＜θ＜２π）…（15） すなわち、この（１２）〜（１５）式は本実施例の出力
である前記（４）〜（７）式と一致する。
ｃを２値化して信号ｆc1，〈ｆc1〉，ｆc2，〈ｆc2〉を
生成し、それぞれをアナログスイッチ３３，３４，３
５，３６に供給しているため、各タイミングでの加算出
力Ｓ３をＺ１，Ｚ２，Ｚ３，Ｚ４とすると次の（８）〜
（１１）式が成立する。 Ｚ１＝ＣＯＳφ（ｔ）＋ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋π／４） （０＜θ＜π／２） …（８） Ｚ２＝−ＣＯＳφ（ｔ）＋ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋３π／４） （π／２＜θ＜π） …（９） Ｚ３＝−ＣＯＳφ（ｔ）−ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋５π／４） （π＜θ＜３π／２） …（10） Ｚ４＝ＣＯＳφ（ｔ）−ＳＩＮφ（ｔ） ＝（ルート２）ＳＩＮ（φ（ｔ）＋７π／４） （３π／２＜θ＜２π） …（11） ここで、上記（８）〜（１１）式をそれぞれ１／（ルー
ト２）倍し、かつ角度π／４を差引くと、次の（１２）
〜（１５）式に変換される。 Ｚ１＝ＳＩＮφ（ｔ） （０＜θ＜π／２） …（12） Ｚ２＝ＳＩＮ（φ（ｔ）＋π／２） （π／２＜θ＜π） …（13） Ｚ３＝ＳＩＮ（φ（ｔ）＋π） （π＜θ＜３π／２） …（14） Ｚ４＝ＳＩＮ（φ（ｔ）＋３π／２） （３π／２＜θ＜２π）…（15） すなわち、この（１２）〜（１５）式は本実施例の出力
である前記（４）〜（７）式と一致する。
【００２９】従って、出力Ｚ１→Ｚ２→Ｚ３→Ｚ４→Ｚ
１の移り変わりによる従来の出力信号と、出力Ｙ１→Ｙ
２→Ｙ３→Ｙ４→Ｙ１の移り変わりによる本実施例の出
力信号とは、振幅及び位相は異なるが、出力される信号
の周波数は同じである。従って、出力信号のＦＭ変調度
は従来と変わりない結果が得られることになる。
１の移り変わりによる従来の出力信号と、出力Ｙ１→Ｙ
２→Ｙ３→Ｙ４→Ｙ１の移り変わりによる本実施例の出
力信号とは、振幅及び位相は異なるが、出力される信号
の周波数は同じである。従って、出力信号のＦＭ変調度
は従来と変わりない結果が得られることになる。
【００３０】このように本実施例においては、従来の最
終出力信号の前段である図９（ａ）及び同図（ｂ）まで
の信号をディジタル信号化し、そのディジタル信号をア
ナログ変換して最終出力信号を得るようにしている。従
って、位相・波形データ変換からディジタル・アナログ
変換までを従来は２系統で行う必要があったが、本実施
例では１系統のみによって実現できる。その結果、アナ
ログスイッチや可変抵抗器等の部品を使用することなく
簡単な構成で、定振幅性及び狭帯域性等の面で優れた変
調出力を得ることができ、装置の小型化及び低価格化を
はかり得る。また、可変抵抗器を調整する作業も不要に
なるので、誰もが容易に使用できる利点もある。
終出力信号の前段である図９（ａ）及び同図（ｂ）まで
の信号をディジタル信号化し、そのディジタル信号をア
ナログ変換して最終出力信号を得るようにしている。従
って、位相・波形データ変換からディジタル・アナログ
変換までを従来は２系統で行う必要があったが、本実施
例では１系統のみによって実現できる。その結果、アナ
ログスイッチや可変抵抗器等の部品を使用することなく
簡単な構成で、定振幅性及び狭帯域性等の面で優れた変
調出力を得ることができ、装置の小型化及び低価格化を
はかり得る。また、可変抵抗器を調整する作業も不要に
なるので、誰もが容易に使用できる利点もある。
【００３１】なお、本発明は搬送波信号が標準クロック
信号の２のべき乗である場合には図２に示す構成要素で
対応できるが、搬送波信号と標準クロック信号が非同期
の場合には同期化回路等を追加する必要がある。また、
ＧＭＳＫ直交変調の場合、所望の周波数偏位になるよう
にガウス形ディジタル低域通過フィルタのデータを変え
ることにより本発明を利用できる。この他、本発明の要
旨を逸脱しない範囲で種々変形実施可能であるのは勿論
である。
信号の２のべき乗である場合には図２に示す構成要素で
対応できるが、搬送波信号と標準クロック信号が非同期
の場合には同期化回路等を追加する必要がある。また、
ＧＭＳＫ直交変調の場合、所望の周波数偏位になるよう
にガウス形ディジタル低域通過フィルタのデータを変え
ることにより本発明を利用できる。この他、本発明の要
旨を逸脱しない範囲で種々変形実施可能であるのは勿論
である。
【００３２】
【発明の効果】以上詳述したように本発明によれば、ア
ナログスイッチや可変抵抗器を用いることなく簡単な構
成で定振幅性及び狭帯域性等の面で優れた変調出力を得
ることができ、小型化が可能でかつ面倒な調整作業も不
要となるディジタル直交形変調器を提供できる。
ナログスイッチや可変抵抗器を用いることなく簡単な構
成で定振幅性及び狭帯域性等の面で優れた変調出力を得
ることができ、小型化が可能でかつ面倒な調整作業も不
要となるディジタル直交形変調器を提供できる。
【図１】 本発明の一実施例の構成を示すブロック図。
【図２】 同実施例における要部回路図。
【図３】 同実施例における帯域フィルタの入出力信号
波形図。
波形図。
【図４】 同実施例における位相・波形データ変換回路
の作用を示す図。
の作用を示す図。
【図５】 従来例の構成を示すブロック図。
【図６】 従来例における波形生成部の入出力信号波形
図。
図。
【図７】 従来例における要部回路図。
【図８】 図７に示す回路前段の要部信号波形図。
【図９】 図７に示す回路後段の要部信号波形図。
５０…被変調信号生成回路（被変調信号生成手段）、５
６…カウンタ、５７…加算回路（信号加算手段）、５８
…位相・ＳＩＮ波形変換回路（位相・波形変換手段）、
５９…ディジタル・アナログ変換回路（ディジタル・ア
ナログ変換手段）、６０…帯域フィルタ。
６…カウンタ、５７…加算回路（信号加算手段）、５８
…位相・ＳＩＮ波形変換回路（位相・波形変換手段）、
５９…ディジタル・アナログ変換回路（ディジタル・ア
ナログ変換手段）、６０…帯域フィルタ。
Claims (1)
- 【請求項１】 搬送波信号を２のべき乗した信号を分周
してディジタル化するカウンタと、入力データ信号から
ディジタル化された被変調信号を生成する被変調信号生
成手段と、この生成手段により生成された被変調信号の
ディジタル値と前記カウンタの出力値とを加算する信号
加算手段と、予め正弦波データを記憶し前記信号加算手
段の出力値を入力することにより搬送波の２のべき乗の
数だけ等間隔に位相のずれた波形データを順番にディジ
タル出力する位相・波形変換手段と、この変換手段より
出力されるディジタル信号をアナログ信号に変換するデ
ィジタル・アナログ変換手段とを具備し、前記ディジタ
ル・アナログ変換手段の出力から周波数変調された変調
信号を得ることを特徴とするディジタル直交形変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245870A JP2835218B2 (ja) | 1991-09-25 | 1991-09-25 | ディジタル直交形変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3245870A JP2835218B2 (ja) | 1991-09-25 | 1991-09-25 | ディジタル直交形変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583306A JPH0583306A (ja) | 1993-04-02 |
| JP2835218B2 true JP2835218B2 (ja) | 1998-12-14 |
Family
ID=17140039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3245870A Expired - Fee Related JP2835218B2 (ja) | 1991-09-25 | 1991-09-25 | ディジタル直交形変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2835218B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI339049B (en) * | 2006-03-09 | 2011-03-11 | Princeton Technology Corp | Gfsk/fsk modulation circuit and related method implemented in a digital manner |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748849A (en) * | 1980-09-08 | 1982-03-20 | Nec Corp | Digital phase modulator |
-
1991
- 1991-09-25 JP JP3245870A patent/JP2835218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583306A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419484B2 (ja) | 変調器、送信器 | |
| JPH05508282A (ja) | デジタル変調回路 | |
| JPH05292135A (ja) | デジタル変調器 | |
| JPH05252212A (ja) | ディジタル無線変調器 | |
| JPH04238439A (ja) | デジタル直交変調器 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JPH05236033A (ja) | デジタルデータの直列ビットに応答して変調基底帯域アナログ信号を発生するためのシステム | |
| US5528631A (en) | π/4 shifted DQPSK modulator | |
| US5942955A (en) | Quasi-GMSK modulator | |
| JP2835218B2 (ja) | ディジタル直交形変調器 | |
| US3378637A (en) | System for generating single sideband phase modulated telegraphic signals | |
| JP2006222754A (ja) | Ｆｓｋ信号発生回路 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JP2542263B2 (ja) | ディジタル式ｆｍ変調器 | |
| JPH06205055A (ja) | ディジタル処理型直交変調器 | |
| JPH06152675A (ja) | ディジタル変調器 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JP2568345B2 (ja) | ディジタル変調器 | |
| JP3091385B2 (ja) | 位相変調回路 | |
| JP4267786B2 (ja) | 周波数偏移変調信号用の直接変換受信機 | |
| EP1213889A1 (en) | Waveform generator for use in quadrature modulation (I/Q) | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| KR100487354B1 (ko) | 디지털 엠에스케이 변조방법과 그 장치 및 이를 이용한 변조 시스템 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |