JP2596350B2 - Ｆｓｋ変調器 - Google Patents
Ｆｓｋ変調器Info
- Publication number
- JP2596350B2 JP2596350B2 JP30749093A JP30749093A JP2596350B2 JP 2596350 B2 JP2596350 B2 JP 2596350B2 JP 30749093 A JP30749093 A JP 30749093A JP 30749093 A JP30749093 A JP 30749093A JP 2596350 B2 JP2596350 B2 JP 2596350B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform data
- input
- frequency
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＦＳＫ変調器に係り、特
にディジタル通信に使用する高速データ伝送用のＦＳＫ
変調器に関する。
にディジタル通信に使用する高速データ伝送用のＦＳＫ
変調器に関する。
【０００２】
【従来の技術】従来よりＦＳＫ変調器は種々提案されて
いるが（例えば特開昭６１−２３４１５２号公報、特開
昭６０−１３４６５２号公報他）、最も一般的なものの
ひとつとして図４に示すように位相同期ループ回路（Ｐ
ＬＬ回路）を用いたものが知られている。
いるが（例えば特開昭６１−２３４１５２号公報、特開
昭６０−１３４６５２号公報他）、最も一般的なものの
ひとつとして図４に示すように位相同期ループ回路（Ｐ
ＬＬ回路）を用いたものが知られている。
【０００３】同図において、ＦＳＫ変調器は基準クロッ
クと後述する可変分周器１４の出力信号とをそれぞれ位
相比較する位相比較器１１と、位相比較器１１の出力位
相誤差信号の低周波数成分を濾波する低域フィルタ（Ｌ
ＰＦ）１２と、低域フィルタ１２の出力信号が制御電圧
として印加される電圧制御発振器（ＶＣＯ）１３と、Ｖ
ＣＯ１３の出力信号を分周する、分周比可変の可変分周
器１４とにより一巡の閉ループを構成するＰＬＬ回路１
５により構成されている。
クと後述する可変分周器１４の出力信号とをそれぞれ位
相比較する位相比較器１１と、位相比較器１１の出力位
相誤差信号の低周波数成分を濾波する低域フィルタ（Ｌ
ＰＦ）１２と、低域フィルタ１２の出力信号が制御電圧
として印加される電圧制御発振器（ＶＣＯ）１３と、Ｖ
ＣＯ１３の出力信号を分周する、分周比可変の可変分周
器１４とにより一巡の閉ループを構成するＰＬＬ回路１
５により構成されている。
【０００４】このＰＬＬ回路１５は伝送すべき入力デー
タにより可変分周器１４の分周比が可変される構成とさ
れている。位相比較器１１はこの可変分周器１４よりの
入力データに応じて周波数の異なる信号と、周波数が一
定の基準クロックとを位相比較して、それらの位相差に
応じた位相誤差信号を出力するため、ここでは入力デー
タに応じてレベルが変化する位相誤差信号を出力する。
ＶＣＯ１３は上記の位相誤差信号がＬＰＦ１２を介して
制御電圧として印加され、これによりその出力発振周波
数が可変制御される。
タにより可変分周器１４の分周比が可変される構成とさ
れている。位相比較器１１はこの可変分周器１４よりの
入力データに応じて周波数の異なる信号と、周波数が一
定の基準クロックとを位相比較して、それらの位相差に
応じた位相誤差信号を出力するため、ここでは入力デー
タに応じてレベルが変化する位相誤差信号を出力する。
ＶＣＯ１３は上記の位相誤差信号がＬＰＦ１２を介して
制御電圧として印加され、これによりその出力発振周波
数が可変制御される。
【０００５】従って、ＶＣＯ１３からは入力データが”
１”のときは第１の周波数で、入力データが”０”のと
きは第２の周波数である信号、すなわち入力データで周
波数偏移変調（ＦＳＫ：Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）されたＦＳＫ変調波が出力される。
このＦＳＫ変調波は可変分周器１４に入力される一方、
外部へ出力される。
１”のときは第１の周波数で、入力データが”０”のと
きは第２の周波数である信号、すなわち入力データで周
波数偏移変調（ＦＳＫ：Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆ
ｔ Ｋｅｙｉｎｇ）されたＦＳＫ変調波が出力される。
このＦＳＫ変調波は可変分周器１４に入力される一方、
外部へ出力される。
【０００６】
【発明が解決しようとする課題】しかるに、上記の従来
のＦＳＫ変調器は、ＰＬＬ回路１５を構成するためにア
ナログ信号を扱うＶＣＯ１３などの発振回路を必要とす
るため、大規模集積回路（ＬＳＩ）等への集積化が困難
であるという問題がある。
のＦＳＫ変調器は、ＰＬＬ回路１５を構成するためにア
ナログ信号を扱うＶＣＯ１３などの発振回路を必要とす
るため、大規模集積回路（ＬＳＩ）等への集積化が困難
であるという問題がある。
【０００７】本発明は上記の点に鑑みなされたもので、
集積化可能なＦＳＫ変調器を提供することを目的とす
る。
集積化可能なＦＳＫ変調器を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するため、入力データに応じて第１の周波数又は第２
の周波数に変調されたＦＳＫ変調波を出力するＦＳＫ変
調器において、第１及び第２の周波数の周波数差の半分
の周波数をそれぞれもつ余弦波の第１の波形データと正
弦波の第２の波形データを少なくとも発生する偏移周波
数データ発生部と、偏移周波数データ発生部の出力波形
データが入力されると共に、前記入力データが入力さ
れ、入力データにより直交変調されたディジタルデータ
をシリアルに出力するディジタル直交変調部と、ディジ
タル直交変調部からのディジタルデータをアナログ信号
に変換してＦＳＫ変調波を出力するＤ／Ａ変換部とより
なる構成としたものである。
成するため、入力データに応じて第１の周波数又は第２
の周波数に変調されたＦＳＫ変調波を出力するＦＳＫ変
調器において、第１及び第２の周波数の周波数差の半分
の周波数をそれぞれもつ余弦波の第１の波形データと正
弦波の第２の波形データを少なくとも発生する偏移周波
数データ発生部と、偏移周波数データ発生部の出力波形
データが入力されると共に、前記入力データが入力さ
れ、入力データにより直交変調されたディジタルデータ
をシリアルに出力するディジタル直交変調部と、ディジ
タル直交変調部からのディジタルデータをアナログ信号
に変換してＦＳＫ変調波を出力するＤ／Ａ変換部とより
なる構成としたものである。
【０００９】
【作用】本発明では、上記のように偏移周波数データ発
生部、ディジタル直交変調部及びＤ／Ａ変換部よりな
り、偏移周波数データ発生部及びＤ／Ａ変換部はそれぞ
れディジタル回路により構成される。また、上記のディ
ジタル直交変調部は、第１及び第２の波形データと同相
の波形の第３及び第４の波形データと第１及び第２の波
形データと逆相の波形の第５及び第６の波形データをそ
れぞれ生成する乗算部と、乗算部から並列に入力される
第３乃至第６の波形データを、入力データの値に応じて
第３、第４、第５及び第６の波形データ順又はその逆順
で前記第１及び第２の周波数の周波数和の２倍の周波数
で切換出力するパラレル／シリアル変換部とよりなる構
成とされる。
生部、ディジタル直交変調部及びＤ／Ａ変換部よりな
り、偏移周波数データ発生部及びＤ／Ａ変換部はそれぞ
れディジタル回路により構成される。また、上記のディ
ジタル直交変調部は、第１及び第２の波形データと同相
の波形の第３及び第４の波形データと第１及び第２の波
形データと逆相の波形の第５及び第６の波形データをそ
れぞれ生成する乗算部と、乗算部から並列に入力される
第３乃至第６の波形データを、入力データの値に応じて
第３、第４、第５及び第６の波形データ順又はその逆順
で前記第１及び第２の周波数の周波数和の２倍の周波数
で切換出力するパラレル／シリアル変換部とよりなる構
成とされる。
【００１０】あるいは、偏移周波数データ発生部が、第
１及び第２の波形データと、第１及び第２の波形データ
の各波形とそれぞれ逆相の波形の二つの波形データの計
４つの波形データをそれぞれ生成出力する構成の場合
は、ディジタル直交変調部は、前記入力データに応じて
４つの波形データのシリアルデータへの変換順序を逆転
させるパラレル／シリアル変換部により構成したもので
あるため、やはりディジタル回路により構成することが
できる。従って、本発明の構成回路部はいずれもディジ
タル回路により構成することができる。
１及び第２の波形データと、第１及び第２の波形データ
の各波形とそれぞれ逆相の波形の二つの波形データの計
４つの波形データをそれぞれ生成出力する構成の場合
は、ディジタル直交変調部は、前記入力データに応じて
４つの波形データのシリアルデータへの変換順序を逆転
させるパラレル／シリアル変換部により構成したもので
あるため、やはりディジタル回路により構成することが
できる。従って、本発明の構成回路部はいずれもディジ
タル回路により構成することができる。
【００１１】
【実施例】次に、本発明の実施例について説明する。図
１は本発明の一実施例のブロック図を示す。本実施例の
ＦＳＫ変調器は入力データに応じて第１の周波数ｆ1 あ
るいは第２の周波数ｆ2 に変調されたＦＳＫ変調波を出
力する変調器で、偏移周波数データ発生部１と、計４つ
の乗算部２〜５と、パラレル／シリアル変換部（Ｐ／Ｓ
変換部）６と、Ｄ／Ａ変換部８とよりなる。乗算部２〜
５とＰ／Ｓ変換部６とは、ディジタル直交変調部７を構
成している。
１は本発明の一実施例のブロック図を示す。本実施例の
ＦＳＫ変調器は入力データに応じて第１の周波数ｆ1 あ
るいは第２の周波数ｆ2 に変調されたＦＳＫ変調波を出
力する変調器で、偏移周波数データ発生部１と、計４つ
の乗算部２〜５と、パラレル／シリアル変換部（Ｐ／Ｓ
変換部）６と、Ｄ／Ａ変換部８とよりなる。乗算部２〜
５とＰ／Ｓ変換部６とは、ディジタル直交変調部７を構
成している。
【００１２】偏移周波数データ発生部１は、次式に示す
二つの波形データＩ及びＱを偏移周波数データとして生
成出力する。
二つの波形データＩ及びＱを偏移周波数データとして生
成出力する。
【００１３】 Ｉ＝ｃｏｓωd ｔ （１） Ｑ＝ｓｉｎωd ｔ （２） ただし、上式中、ωd は ωd ＝（ω2 −ω1 ）／２ （３） であり、また、ω2 ＝２πｆ2 、ω1 ＝２πｆ1 であ
る。すなわち、偏移周波数データ発生部１は、出力する
二つの周波数ｆ1 及びｆ2 の周波数差の半分の周波数を
もつ余弦波に関する第１の波形データＩを実数成分の偏
移周波数データとして出力し、また、上記周波数をもつ
正弦波に関する第２の波形データＱを虚数成分の偏移周
波数データとして出力する。
る。すなわち、偏移周波数データ発生部１は、出力する
二つの周波数ｆ1 及びｆ2 の周波数差の半分の周波数を
もつ余弦波に関する第１の波形データＩを実数成分の偏
移周波数データとして出力し、また、上記周波数をもつ
正弦波に関する第２の波形データＱを虚数成分の偏移周
波数データとして出力する。
【００１４】乗算部２及び３はそれぞれ入力データに係
数”１”を乗算する乗算部、乗算部４及び５はそれぞれ
入力データに係数”−１”を乗算する乗算部である。Ｐ
／Ｓ変換部６は乗算部２〜５の出力データがそれぞれ並
列に入力され、乗算部２〜５からの計４つの出力データ
を入力データに応じて所定の順序で４ｆc （ただし、ｆ
c ＝ωc ／２π）で切換出力する。ただし、ωc は次式
で表される角周波数である。
数”１”を乗算する乗算部、乗算部４及び５はそれぞれ
入力データに係数”−１”を乗算する乗算部である。Ｐ
／Ｓ変換部６は乗算部２〜５の出力データがそれぞれ並
列に入力され、乗算部２〜５からの計４つの出力データ
を入力データに応じて所定の順序で４ｆc （ただし、ｆ
c ＝ωc ／２π）で切換出力する。ただし、ωc は次式
で表される角周波数である。
【００１５】 ωc ＝（ω1 ＋ω2 ）／２ （４） このＰ／Ｓ変換部６は例えば図２に示す如く、データセ
レクタ６１とアップダウンカウンタ６２とより構成され
ている。アップダウンカウンタ６２は入力データが計数
方向制御端子に入力されるとともに、繰り返し周波数４
ｆｃのクロックを計数する２ビットのカウンタで、その
計数出力をデータセレクタ６１にセレクト信号として出
力する。データセレクタ６１は入力された４つのデータ
のうちセレクト信号に応じて一のデータを選択出力す
る。
レクタ６１とアップダウンカウンタ６２とより構成され
ている。アップダウンカウンタ６２は入力データが計数
方向制御端子に入力されるとともに、繰り返し周波数４
ｆｃのクロックを計数する２ビットのカウンタで、その
計数出力をデータセレクタ６１にセレクト信号として出
力する。データセレクタ６１は入力された４つのデータ
のうちセレクト信号に応じて一のデータを選択出力す
る。
【００１６】上記の乗算部２〜５とＰ／Ｓ変換部６はデ
ィジタル直交変調部７を構成しており、入力データに応
じて直交変調されたディジタルデータを出力する。Ｄ／
Ａ変換部８はこのディジタルデータをアナログ信号に変
換する。
ィジタル直交変調部７を構成しており、入力データに応
じて直交変調されたディジタルデータを出力する。Ｄ／
Ａ変換部８はこのディジタルデータをアナログ信号に変
換する。
【００１７】次に、本実施例の動作について説明する。
図１において、偏移周波数データ発生部１より出力され
た波形データ（偏移周波数データ）ＩとＱのうち、波形
データＩは乗算部２、４にそれぞれ入力されて係数”
１”、”−１”と乗算され、波形データＱは乗算部３、
５にそれぞれ入力されて係数”１”、”−１”と乗算さ
れる。これにより、乗算部２、３、４及び５よりそれぞ
れ取り出された波形データＩ、Ｑ、−Ｉ及び−ＱはＰ／
Ｓ変換部６に並列に入力され、ここで入力データに応じ
て二通りのシリアルデータの一方とされて出力される。
図１において、偏移周波数データ発生部１より出力され
た波形データ（偏移周波数データ）ＩとＱのうち、波形
データＩは乗算部２、４にそれぞれ入力されて係数”
１”、”−１”と乗算され、波形データＱは乗算部３、
５にそれぞれ入力されて係数”１”、”−１”と乗算さ
れる。これにより、乗算部２、３、４及び５よりそれぞ
れ取り出された波形データＩ、Ｑ、−Ｉ及び−ＱはＰ／
Ｓ変換部６に並列に入力され、ここで入力データに応じ
て二通りのシリアルデータの一方とされて出力される。
【００１８】すなわち、上記の波形データＩ、Ｑ、−Ｉ
及び−ＱはＰ／Ｓ変換部６の図２に示すデータセレクタ
６１に並列に入力される。このデータセレクタ６１には
アップダウンカウンタ６２より周期１／（４ｆc ）で値
が変化する２ビットの計数出力信号がセレクト信号とし
て入力され、またこの計数出力信号の値の変化方向は入
力データに応じて逆転する。
及び−ＱはＰ／Ｓ変換部６の図２に示すデータセレクタ
６１に並列に入力される。このデータセレクタ６１には
アップダウンカウンタ６２より周期１／（４ｆc ）で値
が変化する２ビットの計数出力信号がセレクト信号とし
て入力され、またこの計数出力信号の値の変化方向は入
力データに応じて逆転する。
【００１９】このため、入力データが”１”のときは例
えばアップダウンカウンタ６２は加算動作を行って、順
次値が増加する計数出力信号（すなわち、１０進数で”
０”，”１”，”２”，”３”，”０”，”
１”，．．．）を出力し、これによりデータセレクタ６
１は Ｉ，Ｑ，−Ｉ，−Ｑ，Ｉ，Ｑ，−Ｉ，−Ｑ，・・・ の順序で周期１／（４ｆc ）、すなわち２（ω1 ＋ω
2 ）の角周波数で波形データを切換出力する。このとき
のデータセレクタ６１のシリアル出力データ列は次式で
表される。
えばアップダウンカウンタ６２は加算動作を行って、順
次値が増加する計数出力信号（すなわち、１０進数で”
０”，”１”，”２”，”３”，”０”，”
１”，．．．）を出力し、これによりデータセレクタ６
１は Ｉ，Ｑ，−Ｉ，−Ｑ，Ｉ，Ｑ，−Ｉ，−Ｑ，・・・ の順序で周期１／（４ｆc ）、すなわち２（ω1 ＋ω
2 ）の角周波数で波形データを切換出力する。このとき
のデータセレクタ６１のシリアル出力データ列は次式で
表される。
【００２０】 Ｉ・ｃｏｓωc ｔ＋Ｑ・ｓｉｎωc ｔ ＝ｃｏｓ（ωc −ωd ）ｔ ＝ｃｏｓω1 ｔ （５） 一方、入力データが”０”のときはアップダウンカウン
タ６２は減算動作を行って、上記の場合と反対に順次値
が減少する計数出力信号を出力し、これによりデータセ
レクタ６１は Ｉ，−Ｑ，−Ｉ，Ｑ，Ｉ，−Ｑ，−Ｉ，Ｑ，・・・ の順序、すなわち上記とは逆順で周期１／（４ｆc ）で
波形データを切換出力する。このときのデータセレクタ
６１のシリアル出力データ列は次式で表される。
タ６２は減算動作を行って、上記の場合と反対に順次値
が減少する計数出力信号を出力し、これによりデータセ
レクタ６１は Ｉ，−Ｑ，−Ｉ，Ｑ，Ｉ，−Ｑ，−Ｉ，Ｑ，・・・ の順序、すなわち上記とは逆順で周期１／（４ｆc ）で
波形データを切換出力する。このときのデータセレクタ
６１のシリアル出力データ列は次式で表される。
【００２１】 Ｉ・ｃｏｓωc ｔ−Ｑ・ｓｉｎωc ｔ ＝ｃｏｓ（ωc ＋ωd ）ｔ ＝ｃｏｓω2 ｔ （６） このようにして、Ｐ／Ｓ変換部６より入力データでディ
ジタル直交変調されたシリアル出力データ列が取り出さ
れる。このシリアル出力データは図１のＤ／Ａ変換部８
に供給され、ここでディジタルーアナログ変換されてア
ナログ信号のＦＳＫ変調波として出力される。ここで
は、入力データが”１”のとき周波数ｆ1で、入力デー
タが”０”のとき周波数ｆ2 とされたＦＳＫ変調波が出
力される。
ジタル直交変調されたシリアル出力データ列が取り出さ
れる。このシリアル出力データは図１のＤ／Ａ変換部８
に供給され、ここでディジタルーアナログ変換されてア
ナログ信号のＦＳＫ変調波として出力される。ここで
は、入力データが”１”のとき周波数ｆ1で、入力デー
タが”０”のとき周波数ｆ2 とされたＦＳＫ変調波が出
力される。
【００２２】このように、本実施例によれば、図１及び
図２に示す各構成部がそれぞれディジタル回路により構
成されているため、ＬＳＩ化が容易にできる。
図２に示す各構成部がそれぞれディジタル回路により構
成されているため、ＬＳＩ化が容易にできる。
【００２３】図３は本発明の他の実施例のブロック図を
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明を省略する。図３に示す実施例は、偏移周
波数データ発生部９が、前記した４種類の波形データ
（偏移周波数データ）Ｉ、Ｑ、−Ｉ及び−Ｑをそれぞれ
生成して並列に出力する構成としたものである。従っ
て、本実施例では偏移周波数データ発生部９よりそれぞ
れ出力された上記の４種類の波形データ（偏移周波数デ
ータ）Ｉ、Ｑ、−Ｉ及び−Ｑは、Ｐ／Ｓ変換部６に直接
入力される。本実施例ではＰ／Ｓ変換部６がディジタル
直交変調部を構成し、図１の実施例と同様の動作を行
う。従って、本実施例も図１の実施例と同様にすべてデ
ィジタル回路で構成することができるため、ＬＳＩ化が
容易であるという特長を有する。
示す。同図中、図１と同一構成部分には同一符号を付
し、その説明を省略する。図３に示す実施例は、偏移周
波数データ発生部９が、前記した４種類の波形データ
（偏移周波数データ）Ｉ、Ｑ、−Ｉ及び−Ｑをそれぞれ
生成して並列に出力する構成としたものである。従っ
て、本実施例では偏移周波数データ発生部９よりそれぞ
れ出力された上記の４種類の波形データ（偏移周波数デ
ータ）Ｉ、Ｑ、−Ｉ及び−Ｑは、Ｐ／Ｓ変換部６に直接
入力される。本実施例ではＰ／Ｓ変換部６がディジタル
直交変調部を構成し、図１の実施例と同様の動作を行
う。従って、本実施例も図１の実施例と同様にすべてデ
ィジタル回路で構成することができるため、ＬＳＩ化が
容易であるという特長を有する。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
すべてディジタル回路の偏移周波数データ発生部、ディ
ジタル直交変調部及びＤ／Ａ変換部によりＦＳＫ変調部
を構成することができるため、ＬＳＩ化ができ、これに
より小型化、低価格化を実現することができると共に信
頼性を向上することができる。
すべてディジタル回路の偏移周波数データ発生部、ディ
ジタル直交変調部及びＤ／Ａ変換部によりＦＳＫ変調部
を構成することができるため、ＬＳＩ化ができ、これに
より小型化、低価格化を実現することができると共に信
頼性を向上することができる。
【図１】本発明の一実施例のブロック図である。
【図２】図１のＰ／Ｓ変換部のブロック図である。
【図３】本発明の他の実施例のブロック図である。
【図４】従来の一例のブロック図である。
１、９ 偏移周波数データ発生部 ２、３、４、５ 乗算部 ６ パラレル／シリアル変換部（Ｐ／Ｓ変換部） ７ ディジタル直交変調部 ８ Ｄ／Ａ変換部
Claims (4)
- 【請求項１】 入力データに応じて第１の周波数又は第
２の周波数に変調されたＦＳＫ変調波を出力するＦＳＫ
変調器において、 前記第１及び第２の周波数の周波数差の半分の周波数を
それぞれもつ余弦波の第１の波形データと正弦波の第２
の波形データを少なくとも発生する偏移周波数データ発
生部と、 該偏移周波数データ発生部の出力波形データが入力され
ると共に、前記入力データが入力され、該入力データに
より直交変調されたディジタルデータをシリアルに出力
するディジタル直交変調部と、 該ディジタル直交変調部からのディジタルデータをアナ
ログ信号に変換して前記ＦＳＫ変調波を出力するＤ／Ａ
変換部とを有することを特徴とするＦＳＫ変調器。 - 【請求項２】 前記ディジタル直交変調部は、前記第１
の波形データ及び第２の波形データが入力されて、該第
１及び第２の波形データと同相の波形の第３及び第４の
波形データと該第１及び第２の波形データと逆相の波形
の第５及び第６の波形データをそれぞれ生成する乗算部
と、該乗算部からの第３乃至第６の波形データが並列に
入力されると共に前記入力データが入力され、該入力デ
ータの値に応じて該第３、第４、第５及び第６の波形デ
ータ順又はその逆順で前記第１及び第２の周波数の周波
数和の２倍の周波数で切換出力するパラレル／シリアル
変換部とよりなることを特徴とする請求項１記載のＦＳ
Ｋ変調器。 - 【請求項３】 前記パラレル／シリアル変換部は、並列
に入力された前記第３乃至第６の波形データのうち一つ
の波形データのみを選択して出力するデータセレクタ
と、前記入力データが計数方向制御端子に入力されると
共に計数出力により該データセレクタの４入力波形デー
タのうちの一の波形データを選択指示するアップダウン
カウンタとよりなり、該入力データの値に応じて該デー
タセレクタよりシリアルに出力される波形データの順番
を逆転することを特徴とする請求項２記載のＦＳＫ変調
器。 - 【請求項４】 前記偏移周波数データ発生部は、前記第
１及び第２の波形データと、該第１及び第２の波形デー
タの各波形とそれぞれ逆相の波形の二つの波形データの
計４つの波形データをそれぞれ生成出力し、前記ディジ
タル直交変調部は、前記入力データに応じて該４つの波
形データのシリアルデータへの変換順序を逆転させるパ
ラレル／シリアル変換部により構成したことを特徴とす
る請求項１記載のＦＳＫ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30749093A JP2596350B2 (ja) | 1993-11-12 | 1993-11-12 | Ｆｓｋ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30749093A JP2596350B2 (ja) | 1993-11-12 | 1993-11-12 | Ｆｓｋ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143189A JPH07143189A (ja) | 1995-06-02 |
| JP2596350B2 true JP2596350B2 (ja) | 1997-04-02 |
Family
ID=17969721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30749093A Expired - Fee Related JP2596350B2 (ja) | 1993-11-12 | 1993-11-12 | Ｆｓｋ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596350B2 (ja) |
-
1993
- 1993-11-12 JP JP30749093A patent/JP2596350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07143189A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| US4524326A (en) | Digitally-driven sine/cosine generator and modulator | |
| WO1990012451A1 (fr) | Modulateur de frequence | |
| US8655934B2 (en) | Broadband low noise complex regenerative frequency dividers | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| JPH0750845B2 (ja) | 乗算装置 | |
| JP3434627B2 (ja) | クロック発生回路 | |
| JP3147000B2 (ja) | 疑似ｇｍｓｋ変調装置 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| JPH10304000A (ja) | 直交振幅変調装置 | |
| JPH0219663B2 (ja) | ||
| JPH06104943A (ja) | 四相位相変調装置 | |
| JPH0435922B2 (ja) | ||
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| JPH0669969A (ja) | ４相位相変調器 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JP3230787B2 (ja) | ディジタル化直交位相変調回路 | |
| JP2715211B2 (ja) | 位相ロック・ループ用の部分積分重畳型基準周波数発生方法、およびその基準周波数発生回路 | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| JPH0289440A (ja) | ディジタル４相ｐｓｋ変調器 | |
| JPH07193605A (ja) | 多値変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |