JPS63185105A - 高周波任意信号発生回路 - Google Patents
高周波任意信号発生回路Info
- Publication number
- JPS63185105A JPS63185105A JP1684787A JP1684787A JPS63185105A JP S63185105 A JPS63185105 A JP S63185105A JP 1684787 A JP1684787 A JP 1684787A JP 1684787 A JP1684787 A JP 1684787A JP S63185105 A JPS63185105 A JP S63185105A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- memory
- sign
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 25
- 230000010363 phase shift Effects 0.000 claims abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000003786 synthesis reaction Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000009466 transformation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデジタルメモリとＤ／Ａコンバータを用いて高
周波の任意信号を発生する回路に関する。
周波の任意信号を発生する回路に関する。
（従来の技術）
従来から知られている高周波の任意信号発生回路の一つ
に、位相合成を用いた第３図に示されるような回路構成
がある。同図において、ｌａ及びｔｂは波形データを格
納するメモリ、２は１ａ及び１ｂのメモリを駆動するた
めのアドレス発生回路、３ａ及び３ｂはＤ／Ａコンバー
タ、４ａ及び４ｂはローパスフィルタ、５ａ及び５ｂは
アナログ乗算器、６は発振器、７は発振器６の出力の位
相をシフトさせる９０度移相器、８はアナログ加算器で
ある。
に、位相合成を用いた第３図に示されるような回路構成
がある。同図において、ｌａ及びｔｂは波形データを格
納するメモリ、２は１ａ及び１ｂのメモリを駆動するた
めのアドレス発生回路、３ａ及び３ｂはＤ／Ａコンバー
タ、４ａ及び４ｂはローパスフィルタ、５ａ及び５ｂは
アナログ乗算器、６は発振器、７は発振器６の出力の位
相をシフトさせる９０度移相器、８はアナログ加算器で
ある。
中心周波数ｆｏをもつ高周波信号ｔｘ （ｔ）は、どの
ような信号でも一般に次の（１）式で表すことができる
。
ような信号でも一般に次の（１）式で表すことができる
。
ｚ （ｔ）＝ Ａ （ｔ）ｃｏｓ （２ｙｒ ｆ ｏｔ
十〇（Ｌ）） ・（１）ここに、Ａ （Ｌ）は振幅情
報を示し、０（ｔ）は位相情報を示す。例えば、周波数
が中心周波数ｆｏに対して△ｆ離れた信号を発生ずるに
はθ（ｔ）＝２πΔｆｔとすれば良い。（１）式を展開
すると、ｇ（ｔ）＝Ａ（ｔ）ｃｏｓ（７（ｔ）・ｃｏｓ
（２πｒｏｔ） −Ａ（ｔ）ｓｉｎＯ（ｔ）−ｓｉｎ（
２πｒｏｔ）−（２）となり、２つの項に分離できる。
十〇（Ｌ）） ・（１）ここに、Ａ （Ｌ）は振幅情
報を示し、０（ｔ）は位相情報を示す。例えば、周波数
が中心周波数ｆｏに対して△ｆ離れた信号を発生ずるに
はθ（ｔ）＝２πΔｆｔとすれば良い。（１）式を展開
すると、ｇ（ｔ）＝Ａ（ｔ）ｃｏｓ（７（ｔ）・ｃｏｓ
（２πｒｏｔ） −Ａ（ｔ）ｓｉｎＯ（ｔ）−ｓｉｎ（
２πｒｏｔ）−（２）となり、２つの項に分離できる。
この（２）式をもとに第１図に示す回路により高周波任
意信号発生回路を構成する。
意信号発生回路を構成する。
以下この回路動作の説明をする。メモリ１ａには余弦波
成分Ａ （ｔ）ｃｏｓＯ０）の数値データが格納されて
おり、その内容に従いＤ／Ａコンバータ３ａと【１−パ
スフィルタ４ａでＡ （ｔ）ｃｏｓＯ（１）のアナログ
信号を発生する。そしてアナログ乗算器５ａにより、発
振器６の出力ｃｏｓ （２πｆｏｔ）と乗算し、（２）
式の第１項Ａ （ｔ）ｃｏｓＯ（ｔ）・ｃｏｓ（２πｆ
ｏｔ）を得る。同様にして、メモリＩｂには正弦波成分
Ａ （ｔ）ｓｉｎＯ（１）の数値データが格納されてお
り、その内容をＤ／Ａコンバータ３ｂとローパスフィル
タ４ｂでアナログ信号へ変換し、アナログ乗算器５ｂに
より、９０度移相器７の出力−ｓｉｎ （２πｆｔ）と
乗算し、（２）式の第２項一 Ａ （ｔ）ｓｉｎＯ（ｔ
）・５ｉｎ（２πｆｏｔ）を得る。そしてアナログ加算
器８で、前記の２つの乗算された信号を加算して、最終
的に中心周波数ｒｏの任怠信号ｇ （Ｌ）を出力する。
成分Ａ （ｔ）ｃｏｓＯ０）の数値データが格納されて
おり、その内容に従いＤ／Ａコンバータ３ａと【１−パ
スフィルタ４ａでＡ （ｔ）ｃｏｓＯ（１）のアナログ
信号を発生する。そしてアナログ乗算器５ａにより、発
振器６の出力ｃｏｓ （２πｆｏｔ）と乗算し、（２）
式の第１項Ａ （ｔ）ｃｏｓＯ（ｔ）・ｃｏｓ（２πｆ
ｏｔ）を得る。同様にして、メモリＩｂには正弦波成分
Ａ （ｔ）ｓｉｎＯ（１）の数値データが格納されてお
り、その内容をＤ／Ａコンバータ３ｂとローパスフィル
タ４ｂでアナログ信号へ変換し、アナログ乗算器５ｂに
より、９０度移相器７の出力−ｓｉｎ （２πｆｔ）と
乗算し、（２）式の第２項一 Ａ （ｔ）ｓｉｎＯ（ｔ
）・５ｉｎ（２πｆｏｔ）を得る。そしてアナログ加算
器８で、前記の２つの乗算された信号を加算して、最終
的に中心周波数ｒｏの任怠信号ｇ （Ｌ）を出力する。
（発明が解決しようとする問題点）
この回路構成では、位相特性並びに振幅特性の揃った２
つのローパスフィルタ、高精度のアナログ乗算器、中心
周波数ｆｏで歪のない正弦波信号を発生する局部発振器
、及び９０度移相器を必要とするため回路が複雑になる
。また９０度移相器の経年変化及び温度特性の変化によ
り位相や振幅がずれ、（２）式で示される位相合成が完
全でなくなり、出力波形が歪んでくるという欠点があっ
た。
つのローパスフィルタ、高精度のアナログ乗算器、中心
周波数ｆｏで歪のない正弦波信号を発生する局部発振器
、及び９０度移相器を必要とするため回路が複雑になる
。また９０度移相器の経年変化及び温度特性の変化によ
り位相や振幅がずれ、（２）式で示される位相合成が完
全でなくなり、出力波形が歪んでくるという欠点があっ
た。
（問題点を解決するための手段）
本発明はこれらの欠点を除去するため、位相合成を数値
データの段階すなわちデジタル信号のレベルで行った後
アナログ信号に変換することによって、回路の簡素化と
安定化を図ったもので、以下図面により詳細に説明する
。
データの段階すなわちデジタル信号のレベルで行った後
アナログ信号に変換することによって、回路の簡素化と
安定化を図ったもので、以下図面により詳細に説明する
。
（実施例）
第１図は本発明の一実施例で、ｌａ及び１ｂは波形デー
タを格納するメモリ、２はアドレス発生回路、９はクロ
ック発生器、ｌｏａ及びｌＯｂは符号反転回路、１１は
クロック移相回路、１２はデジタル加算器、１３は高速
Ｄ／Ａコンバータ、Ｉ４はフィルタである。
タを格納するメモリ、２はアドレス発生回路、９はクロ
ック発生器、ｌｏａ及びｌＯｂは符号反転回路、１１は
クロック移相回路、１２はデジタル加算器、１３は高速
Ｄ／Ａコンバータ、Ｉ４はフィルタである。
この回路の動作を第２図に示すタイミング図を用いて説
明する。なおこのタイミング図の（ａ）、（ｂ）（ｆ）
（ｇ）（ｈ）の各波形は、電気信号の大きさでなく、デ
ータバス上の数値の大きさを正弦波を発生させる場合を
示す。この場合、（１）式においてＡ（ｔ）＝１．θ（
ｔ）−２ｙｒ （ｆ ｏ／ １６）ｔとすれば良いから
、（２）式における余弦波成分および正弦波成分は次の
ようになる。
明する。なおこのタイミング図の（ａ）、（ｂ）（ｆ）
（ｇ）（ｈ）の各波形は、電気信号の大きさでなく、デ
ータバス上の数値の大きさを正弦波を発生させる場合を
示す。この場合、（１）式においてＡ（ｔ）＝１．θ（
ｔ）−２ｙｒ （ｆ ｏ／ １６）ｔとすれば良いから
、（２）式における余弦波成分および正弦波成分は次の
ようになる。
余弦波成分：
Ａ（ｔ）ｓｉｎ（７（ｔ）＝ｓｉｎ２ ｙｒ （ｆ ｏ
／１６） Ｌ −（４）こし゛により、メモリｌａには
（３）式で示される余弦波成分Ａ （ｔ）ｃｏｓ Ｏ（
ｔ）の時系列数値データ格納する。これらのデータＡ
（ｔ）ｃｏｓＯ（ｔ）及びＡ （ｔ）ｓｉｎＯ（ｔ）は
、アドレス発生回路２で上記のメモリｌａ及び１ｂを同
時に駆動することによって、第２図（ａ）及び（ｂ）で
示される時系列数値データとなる。クロック発生器９は
第２図（ｃ）に示すように中心周波数の２倍の周波数２
ｆｏのクロックを発生し、これをもとにクロック位相回
路１１により第３図（ｄ）に示すクロックＣＫ ｃｏｓ
と、９０度位相のずれた第３図（ｅ）に示すクロックＣ
Ｋ−ｓｉｎを作成する。次に符号反転回路１０ａにより
、前記クロックＣＫ ｃｏｓがＯのときはメモリ！ａの
出力データの符号を反転し、クロックＣＫｃ。
／１６） Ｌ −（４）こし゛により、メモリｌａには
（３）式で示される余弦波成分Ａ （ｔ）ｃｏｓ Ｏ（
ｔ）の時系列数値データ格納する。これらのデータＡ
（ｔ）ｃｏｓＯ（ｔ）及びＡ （ｔ）ｓｉｎＯ（ｔ）は
、アドレス発生回路２で上記のメモリｌａ及び１ｂを同
時に駆動することによって、第２図（ａ）及び（ｂ）で
示される時系列数値データとなる。クロック発生器９は
第２図（ｃ）に示すように中心周波数の２倍の周波数２
ｆｏのクロックを発生し、これをもとにクロック位相回
路１１により第３図（ｄ）に示すクロックＣＫ ｃｏｓ
と、９０度位相のずれた第３図（ｅ）に示すクロックＣ
Ｋ−ｓｉｎを作成する。次に符号反転回路１０ａにより
、前記クロックＣＫ ｃｏｓがＯのときはメモリ！ａの
出力データの符号を反転し、クロックＣＫｃ。
Ｓがｌのときはメモリｌａの出力データの符号を非反転
するごとによって、第２図（ｆ）に示すようなりロック
ＣＫ ｃｏｓで変調された数値データＡ （ｔ）ｃｏｓ
Ｏ（ｔ） −ＣＫ ｃｏｓを作る。また同様にして、符
号反転回路１０ｂによりメモリｌｂの出力データの符号
を反転・非反転することによって、第２図（ｇ）に示す
ような変調された数値データＡ （Ｌ）ｓｉｎｅ（ｔ）
・Ｇ Ｋ−ｓｉｎを作る。三れらの第２図（ｆ）と（
ｇ）で示される２つの数値データをデジタル加算器１２
により加算し・、第２図（ｈ）で示される加算数値デ・
−タＡ （ｔ）ｃｏｓθ（ｔ） ・ＣＫ ｃｏｓ十Ａ
（ｔ）ｓｉｎｅ （Ｌ） ・ＣＫ−ｓｉｎを出力する。
するごとによって、第２図（ｆ）に示すようなりロック
ＣＫ ｃｏｓで変調された数値データＡ （ｔ）ｃｏｓ
Ｏ（ｔ） −ＣＫ ｃｏｓを作る。また同様にして、符
号反転回路１０ｂによりメモリｌｂの出力データの符号
を反転・非反転することによって、第２図（ｇ）に示す
ような変調された数値データＡ （Ｌ）ｓｉｎｅ（ｔ）
・Ｇ Ｋ−ｓｉｎを作る。三れらの第２図（ｆ）と（
ｇ）で示される２つの数値データをデジタル加算器１２
により加算し・、第２図（ｈ）で示される加算数値デ・
−タＡ （ｔ）ｃｏｓθ（ｔ） ・ＣＫ ｃｏｓ十Ａ
（ｔ）ｓｉｎｅ （Ｌ） ・ＣＫ−ｓｉｎを出力する。
そして高速Ｄ／Ａコンバータ！３で加算数値データをア
ナログ化し、次段のローパスフィルタまたはバンドパス
・フィルタで構成されるフィルタ１４で、高次の周波数
成分をとり除くことによって、第２図（ｉ）で示される
ような最終的な電圧出力を得る。
ナログ化し、次段のローパスフィルタまたはバンドパス
・フィルタで構成されるフィルタ１４で、高次の周波数
成分をとり除くことによって、第２図（ｉ）で示される
ような最終的な電圧出力を得る。
この゛出力波形をみてみると、時間Ｔ内の波数が８．５
となっている。これは（ｄ）及び（ｅ）の基本クロック
の周波数ｆ０に対して、ｆ、／１６だけ周波数がシフト
していることを意味し、所望の出力信号が得られたこと
を示すものである。
となっている。これは（ｄ）及び（ｅ）の基本クロック
の周波数ｆ０に対して、ｆ、／１６だけ周波数がシフト
していることを意味し、所望の出力信号が得られたこと
を示すものである。
一般に、発生させる高周波任意信号の帯域幅は、中心周
波数に比べて十分に小さいために、メモリＩａ及び１ｂ
を駆動するアドレス信号の最小変化時間幅ＴＡＤは、第
２図（ｄ）及び（ａ）の基本クロック周期！／ｆ０より
十分に大きくすることができる。このためメモリＩａ及
びｌｂを低速で駆動できるため、長時間の任意信号を発
生することが可能となる。
波数に比べて十分に小さいために、メモリＩａ及び１ｂ
を駆動するアドレス信号の最小変化時間幅ＴＡＤは、第
２図（ｄ）及び（ａ）の基本クロック周期！／ｆ０より
十分に大きくすることができる。このためメモリＩａ及
びｌｂを低速で駆動できるため、長時間の任意信号を発
生することが可能となる。
また、メモリ１ａ及びｔｂに格納されているデータは、
アドレス信号の最小変化時間幅ＴＡＤで決定されるサン
プリング定理を満足し、かつ、フィルタ！４の通過帯域
内に入るようなデータ構成であれば、どのような高周波
任意信号でも発生ずることができる。
アドレス信号の最小変化時間幅ＴＡＤで決定されるサン
プリング定理を満足し、かつ、フィルタ！４の通過帯域
内に入るようなデータ構成であれば、どのような高周波
任意信号でも発生ずることができる。
（発明の効果）
以上説明したように、本発明は、余弦波成分と正弦波成
分のメモリ出力の数値データを符号反転により周波数変
換した後、それらの数値データをデジタル的に加算しＤ
／Ａ変換を行うために、従 。
分のメモリ出力の数値データを符号反転により周波数変
換した後、それらの数値データをデジタル的に加算しＤ
／Ａ変換を行うために、従 。
米のアナログ的に位相合成を行っていた高周波任意信号
発生回路に比べ、大幅に回路が簡素化されると共に回路
の安定性が向上する利点がある。
発生回路に比べ、大幅に回路が簡素化されると共に回路
の安定性が向上する利点がある。
第１図は本発明の一実施例の構成図、第２図は、第１図
に示す回路の動作を説明するためのタイミング図、第３
図は従来回路の構成図である。 Ｉａ、Ｉｂ・・・メモリ、２・・・アドレス発生回路、
９・・・クロック発生器、ｌＯａ、ｌＯｂ・・・符号反
転回路、２・・・クロック移相回路、１２・・・デジタ
ル加算器、１３・・・高速Ｄ／Ａコンバータ、！４・・
・フィルタ。
に示す回路の動作を説明するためのタイミング図、第３
図は従来回路の構成図である。 Ｉａ、Ｉｂ・・・メモリ、２・・・アドレス発生回路、
９・・・クロック発生器、ｌＯａ、ｌＯｂ・・・符号反
転回路、２・・・クロック移相回路、１２・・・デジタ
ル加算器、１３・・・高速Ｄ／Ａコンバータ、！４・・
・フィルタ。
Claims (1)
- 余弦波成分のデータを格納する第１メモリと、正弦波成
分のデータを格納する第２メモリと、前記第１メモリお
よび第２メモリを駆動するためのアドレス発生回路と、
中心周波数で互いに９０度位相のずれた２つのブロック
を出力するクロック移相回路と、前記クロックにより前
記第１メモリ及び第２メモリの出力データの符号を反転
させる第１及び第２の符号反転回路と、符号反転された
第１データと第２データを加算するデジタル加算器と、
該デジタル加算器の結果をアナログ信号へ変換する高速
Ｄ／Ａコンバータと、前記高速Ｄ／Ａコンバータの出力
波形の高次周波数成分を取り除くフィルタで構成される
ことを特徴とする高周波任意信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684787A JPS63185105A (ja) | 1987-01-27 | 1987-01-27 | 高周波任意信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684787A JPS63185105A (ja) | 1987-01-27 | 1987-01-27 | 高周波任意信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63185105A true JPS63185105A (ja) | 1988-07-30 |
| JPH0340527B2 JPH0340527B2 (ja) | 1991-06-19 |
Family
ID=11927601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1684787A Granted JPS63185105A (ja) | 1987-01-27 | 1987-01-27 | 高周波任意信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63185105A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990012451A1 (fr) * | 1989-04-07 | 1990-10-18 | Sharp Kabushiki Kaisha | Modulateur de frequence |
| JPH0360501A (ja) * | 1989-07-29 | 1991-03-15 | Sharp Corp | ディジタル式クロック発生装置 |
| EP0417328A1 (en) * | 1989-03-29 | 1991-03-20 | Sharp Kabushiki Kaisha | Clock generator |
| US5093845A (en) * | 1989-10-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Signal generator for generating pulse signals having particular waveforms for data transmission and method of operation |
-
1987
- 1987-01-27 JP JP1684787A patent/JPS63185105A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0417328A1 (en) * | 1989-03-29 | 1991-03-20 | Sharp Kabushiki Kaisha | Clock generator |
| WO1990012451A1 (fr) * | 1989-04-07 | 1990-10-18 | Sharp Kabushiki Kaisha | Modulateur de frequence |
| JPH0360501A (ja) * | 1989-07-29 | 1991-03-15 | Sharp Corp | ディジタル式クロック発生装置 |
| US5093845A (en) * | 1989-10-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Signal generator for generating pulse signals having particular waveforms for data transmission and method of operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340527B2 (ja) | 1991-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5930308A (ja) | 位相・振幅変換器 | |
| WO1990012451A1 (fr) | Modulateur de frequence | |
| JPS63292826A (ja) | 位相比較器 | |
| JPH06177651A (ja) | 周波数シンセサイザ | |
| JPS63185105A (ja) | 高周波任意信号発生回路 | |
| JPH11289224A (ja) | 周波数シンセサイザ | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| EP0488624A2 (en) | A digital quadrature phase detection circuit | |
| JPH04123551A (ja) | 正弦波合成回路 | |
| JPS63187729A (ja) | Ｐｌｌ回路 | |
| JPH0435922B2 (ja) | ||
| JPH0129341B2 (ja) | ||
| JPH0511914B2 (ja) | ||
| JP2715211B2 (ja) | 位相ロック・ループ用の部分積分重畳型基準周波数発生方法、およびその基準周波数発生回路 | |
| JPH0235806A (ja) | デジタル信号発生装置 | |
| SU780147A1 (ru) | Умножитель частоты | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| JPH04152736A (ja) | 直交信号発生回路 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JPH03248652A (ja) | 多値変調器 | |
| JPS63279604A (ja) | 周波数変調器 | |
| JPS5981914A (ja) | クロツク信号のデイジタル的周波数２逓倍回路 | |
| JPH06314929A (ja) | ダイレクトディジタル方式シンセサイザ | |
| JPH0247687A (ja) | 楕円偏向信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |