JPH03248652A - 多値変調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多値変調器に関し、特に主要部がデジタル回路
で構成される多値変調器に関する。

〔従来の技術〕

従来の多値変調器は、第２図のように、入力信号をシリ
アル／パラレル変換器１１でデータを２列に分けるとと
もに、両列共シリアル／パラレル変換を行い、その出力
データに応じた出力電圧をＤ／Ａ変換器１２．１３で出
力し、その出力を低域ろ波器１４．１５を通して帯域制
限を行った後、掛算器１６．１７に入力し、ここで搬送
波発振器１８から出力される搬送波と掛算し、変調を行
う。

掛算器１６．１７に入力される搬送波は、一方の経路に
π／２移相器１９によって他方に対してπ／２の位相差
をつけている。このため、各掛算器１６．１７で変調さ
れた信号は位相面上で互いに直交状態とされる。そして
、これら２つの掛算器１６．１７の出力を合成器２０で
合成することで、多値変調出力を得ている。

〔発明が解決しようとする課題〕

上述した従来の多値変調器は、直交関係にある各列にそ
れぞれＤ／Ａ変換器１２，１３．低域ろ波器１４，１５
．及び掛算器１６．１７が必要とされ、更にシリアル／
パラレル変換器１１．ＩＩ送波発振器１８．π／２移相
器１９．及び合成器２０が必要とされるために、回路構
成が複雑となり、高価になるという問題がある。

また、シリアル／パラレル変換器１１で分岐されて合成
器２０において合成される各列の信号は、合成器２０に
おいて等しいタイミングで合成される必要があるため、
２つの列における遅延時間は等しくなければならず、各
列の回路を高精度に構成する必要がある。

更に、２つの掛算器１６．１７に入力される搬送波の位
相差は正確にπ／２でなければならず、π／２移相器１
９を高精度に構成する必要がある。

これらの要求は、合成される値が多くなるほど一層の正
確さが必要とされ、回路構成が更に複雑化される原因と
なっている。

本発明の目的は、簡単な回路構成で多値変調を実現する
多値変調器を提供することにある。

〔課題を解決するための手段］ 本発明の多値変調器は、位相平面上に表される信号点間
の全ての状態遷移の時間応答の標本化波形をそれぞれ異
なるアドレスに記憶した記憶手段と、入力デジタル信号
に応じた状態遷移に対応するアドレスを出力する手段と
、このアドレスに対応する標本化波形を前記記憶手段か
ら読み出す手段と、読み出された標本化波形をアナログ
信号に変換する手段とを備えている。

具体的には、全ての状態遷移の時間応答の標本化波形を
それぞれ異なるアドレスに記憶したＲＯＭと、入力デジ
タル信号に応じた状態遷移に対応するアドレスを出力す
るアドレスカウンタと、このアドレスカウンタの出力に
基づいてＲＯＭから対応する標本化波形を読み出すＣＰ
Ｕと、ＲＯＭから読み出された標本化波形をアナログ信
号に変換するＤ／Ａ変換器とで構成される。

〔作用〕

本発明によれば、記憶手段に記憶させた全ての状態遷移
の時間応答の標本化波形を、入力デジタル信号に応じた
状態遷移に対応するアドレスを用いて読み出し、この読
み出された標本化波形をアナログ信号に変換して変調波
を得ることができる。

即ち、入力デジタル信号に応じた状態遷移に対応するア
ドレスをアドレスカウンタから出力し、ＣＰＵではこの
アドレスに対応する状態遷移の時間応答の標本化波形を
ＲＯＭから読み出し、これをＤ／Ａ変換器にてアナログ
信号に変換することで変調波を得ることが可能となる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例のフ゛ロック構成図である。

図において、１はアドレスカウンタであり、全ての状態
遷移に対応するアドレスを有しており、入力されるデジ
タル信号に応じて、これに対応する状態遷移のアドレス
を標本化周波数で出力する。

２は読出し専用メモリ（ＲＯＭ）であり、位相平面上に
表わされる信号点間のすべての状態遷移の時間応答の標
本化波形をそれぞれ個別のアドレスに記憶している。３
はＤ／Ａ変換器であり、ＲＯＭ２から出力されるデータ
をアナログに変換し、変調波として出力する。４はＣＰ
Ｕであり、前記アドレスカウンタ１．ＲＯＭ２．Ｄ／Ａ
変換器３を同期して制御する。

この構成によれば、アドレスカウンタ１は入力デジタル
信号に応じた状態遷移のアドレスを標本化周波数で出力
する。ＣＰＵ４はこのアドレスに基づき、ＲＯＭ２から
該当アドレスに記憶されている情報、すなわち入力デジ
タル信号に対応する状態遷移の時間応答の標本化波形を
読み出し、これをＤ／Ａ変換器３に入力させる。そして
、Ｄ／Ａ変換器３では、この標本化波形をアナログ化し
て変調波として出力する。

０Ｍ２０に接続されたＤ／Ａ変換に３０の出力から変調
波を得ることができる。

したがって、シリアルな入力デジタル信号をそのまま利
用して、この信号に対応する状態遷移の標本化波形を順
次読み出して変調波を出力するため、シリアル／パラレ
ル変換器は不要となり、かつ複数列に分岐させた変調経
路構成も不要となる。

また、変調を行うための掛算器や搬送波等も不要となる
。

〔発明の効果〕

以上説明したように本発明は、記憶手段に記憶させた全
ての状態遷移の時間応答の標本化波形を、入力デジタル
信号に応じた状態遷移に対応するアドレスを用いて読み
出し、この読み出された標本化波形をアナログ信号に変
換して変調波を得ているので、パラレル化した複数の列
のそれぞれに変調器を設け、かつ各変調器に異なる位相
の搬送波を供給する必要がないため、回路構成を簡略化
すると共に安価に構成することができる。また、主要な
部分をデジタル回路で構成できるので、特性の安定化を
図り、これは多値になればなるほど有効になるという効
果がある。

【図面の簡単な説明】

第１図は本発明の多値変調器の一実施例のブロック図、
第２図は従来の多値変調器の一例を示すブロック図であ
る。 １・・・アドレスカウンタ、２・・・ＲＯＭ、３・・・
Ｄ／Ａ変換器、４・・・ＣＰＵ、１１・・・シリアル／
パラレル変換器、１２．１３・・・Ｄ／Ａ変換器、１４
．１５・・・低域ろ波器、１６．１７・・・掛算器、１
８・・・搬送波発振器、１９・・・π／２移相器、２０
・・・合成器。

Claims (1)

1. 【特許請求の範囲】 １、位相平面上に表される信号点間の全ての状態遷移の
   時間応答の標本化波形をそれぞれ異なるアドレスに記憶
   した記憶手段と、入力デジタル信号に応じた状態遷移に
   対応するアドレスを出力する手段と、このアドレスに対
   応する標本化波形を前記記憶手段から読み出す手段と、
   読み出された標本化波形をアナログ信号に変換する手段
   とを備えることを特徴とする多値変調器。 ２、全ての状態遷移の時間応答の標本化波形をそれぞれ
   異なるアドレスに記憶したＲＯＭと、入力デジタル信号
   に応じた状態遷移に対応するアドレスを出力するアドレ
   スカウンタと、このアドレスカウンタの出力に基づいて
   前記ＲＯＭから対応する標本化波形を読み出すＣＰＵと
   、ＲＯＭから読み出された標本化波形をアナログ信号に
   変換するＤ／Ａ変換器とを備えることを特徴とする多値
   変調器。