JPH07231225A - 任意波形発生器 - Google Patents
任意波形発生器Info
- Publication number
- JPH07231225A JPH07231225A JP4320694A JP4320694A JPH07231225A JP H07231225 A JPH07231225 A JP H07231225A JP 4320694 A JP4320694 A JP 4320694A JP 4320694 A JP4320694 A JP 4320694A JP H07231225 A JPH07231225 A JP H07231225A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- waveform
- data
- sine wave
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【構成】 波形メモリが正弦波データを記憶し、アドレ
ス指定手段が波形メモリをアドレス指定し、波形メモリ
から出力される正弦波データを第１デジタル・アナログ
変換器が正弦波信号に変換する。第２デジタル・アナロ
グ変換器が入力されたデジタル制御値を直流比較電圧に
変換し、比較器が正弦波信号及び直流比較電圧を比較し
てパルス波を発生する。 【効果】 パルス波を発生する際にジッタを生じること
なく倍率１以外の周波数データも指定することができ
る。クロック周波数に近い周波数で、任意にデューティ
を変えたパルス波を発生することができる。出力中のパ
ルス波形のデューティを可変する際にも波形メモリ内の
デジタル波形データを書き換える必要がなく連続してパ
ルス波形を発生することができる。
ス指定手段が波形メモリをアドレス指定し、波形メモリ
から出力される正弦波データを第１デジタル・アナログ
変換器が正弦波信号に変換する。第２デジタル・アナロ
グ変換器が入力されたデジタル制御値を直流比較電圧に
変換し、比較器が正弦波信号及び直流比較電圧を比較し
てパルス波を発生する。 【効果】 パルス波を発生する際にジッタを生じること
なく倍率１以外の周波数データも指定することができ
る。クロック周波数に近い周波数で、任意にデューティ
を変えたパルス波を発生することができる。出力中のパ
ルス波形のデューティを可変する際にも波形メモリ内の
デジタル波形データを書き換える必要がなく連続してパ
ルス波形を発生することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＤＳ（Direct Digit
al Synthesis）方式の任意波形発生器に関し、特にデュ
ーティを変化させたパルス波を発生するのに好適な任意
波形発生器である。
al Synthesis）方式の任意波形発生器に関し、特にデュ
ーティを変化させたパルス波を発生するのに好適な任意
波形発生器である。
【０００２】
【従来の技術及び発明が解決しようとする課題】図３
は、従来の任意波形発生器のブロック図である。周波数
データが一方の入力に入力されるアキュムレータ１０に
は、ラッチ回路１２が接続される。ラッチ回路１２の出
力は、アキュムレータ１０の他方の入力に入力するとと
もに、波形メモリ１４をアドレス指定する。波形メモリ
１４には１周期分のデジタル波形データが記憶されてい
る。波形メモリ１４はデジタル・アナログ変換器１６に
接続され、デジタル・アナログ変換器１６にはローパス
・フィルタ１８が接続される。ローパス・フィルタ１８
には、出力端子２０が接続される。ラッチ回路１２及び
デジタル・アナログ変換器１６には、読出しクロックが
入力される。
は、従来の任意波形発生器のブロック図である。周波数
データが一方の入力に入力されるアキュムレータ１０に
は、ラッチ回路１２が接続される。ラッチ回路１２の出
力は、アキュムレータ１０の他方の入力に入力するとと
もに、波形メモリ１４をアドレス指定する。波形メモリ
１４には１周期分のデジタル波形データが記憶されてい
る。波形メモリ１４はデジタル・アナログ変換器１６に
接続され、デジタル・アナログ変換器１６にはローパス
・フィルタ１８が接続される。ローパス・フィルタ１８
には、出力端子２０が接続される。ラッチ回路１２及び
デジタル・アナログ変換器１６には、読出しクロックが
入力される。
【０００３】以下、図３の任意波形発生器の動作を説明
する。波形メモリ１４には１周期分の波形データが記憶
されている。従って、波形メモリ１４のアドレスは、波
形の位相に相当する。アキュムレータ１０及びラッチ回
路１２は、アキュムレータ１０に入力されている周波数
データを、読出しクロック毎に加算する動作を繰返し、
波形メモリ１４にアドレス値を発生（指定）する。指定
されたアドレスのデジタル波形データが、デジタル・ア
ナログ変換器１６に出力される。デジタル・アナログ変
換器１６は、読出しクロックに同期して波形メモリ１４
からのデジタル波形データをアナログ波形に変換して、
ローパス・フィルタ１８に出力する。ローパス・フィル
タ１８は、アンチエイリアシング・フィルタとして動作
する。
する。波形メモリ１４には１周期分の波形データが記憶
されている。従って、波形メモリ１４のアドレスは、波
形の位相に相当する。アキュムレータ１０及びラッチ回
路１２は、アキュムレータ１０に入力されている周波数
データを、読出しクロック毎に加算する動作を繰返し、
波形メモリ１４にアドレス値を発生（指定）する。指定
されたアドレスのデジタル波形データが、デジタル・ア
ナログ変換器１６に出力される。デジタル・アナログ変
換器１６は、読出しクロックに同期して波形メモリ１４
からのデジタル波形データをアナログ波形に変換して、
ローパス・フィルタ１８に出力する。ローパス・フィル
タ１８は、アンチエイリアシング・フィルタとして動作
する。
【０００４】例えば、以下のような５ワードのデータ
が、波形メモリ１４に記憶されているとする。 アドレス ０ １ ２ ３ ４ データ ０ １ ０ ０ ０
が、波形メモリ１４に記憶されているとする。 アドレス ０ １ ２ ３ ４ データ ０ １ ０ ０ ０
【０００５】周波数データ（倍率）が１のときを考える
と、ラッチ回路１２からのアドレス値、及び波形メモリ
１４からの出力波形データは以下のようになる。
と、ラッチ回路１２からのアドレス値、及び波形メモリ
１４からの出力波形データは以下のようになる。
【０００６】 アドレス 0.0 1.0 2.0 3.0 4.0 0.0 1.0 2.0 3.0 4.0 0.0 1.0 2.0 ... データ ０ １ ０ ０ ０ ０ １ ０ ０ ０ ０ １ ０
【０００７】データは１クロック毎に読出される。５ク
ロック毎に１回だけパルスが発生し、パルス幅は１クロ
ック期間である。
ロック毎に１回だけパルスが発生し、パルス幅は１クロ
ック期間である。
【０００８】次に周波数データが１以下、例えば０．８
のときを考えると、ラッチ回路１２からのアドレス値、
及び波形メモリ１４から出力される波形データは次のよ
うになる。
のときを考えると、ラッチ回路１２からのアドレス値、
及び波形メモリ１４から出力される波形データは次のよ
うになる。
【０００９】 アドレス 0.0 0.8 1.6 2.4 3.2 4.0 4.8 0.6 1.4 2.2 3.0 3.8 4.6 0.4 1.2 データ ０ ０ １ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ １ 2.0 2.8 3.6 4.4 0.2 1.0 1.8 2.6 3.4 4.2 0.0 0.8 1.6 ... ０ ０ ０ ０ ０ １ １ ０ ０ ０ ０ ０ １
【００１０】すなわち周波数データが１以下であると、
同じアドレスの波形データを連続して用いるので、パル
ス幅が長くなるときがある。このとき、パルス波の立上
りエッジの時間間隔にばらつき（ジッタ）を生じる。
同じアドレスの波形データを連続して用いるので、パル
ス幅が長くなるときがある。このとき、パルス波の立上
りエッジの時間間隔にばらつき（ジッタ）を生じる。
【００１１】次に周波数データが１以上、例えば１．２
のときを考えると、ラッチ回路１２からのアドレス値、
及び波形メモリ１４から出力される波形データは次のよ
うになる。
のときを考えると、ラッチ回路１２からのアドレス値、
及び波形メモリ１４から出力される波形データは次のよ
うになる。
【００１２】 アドレス 0.0 1.2 2.4 3.6 4.8 1.0 2.2 3.4 4.6 0.8 2.0 3.2 4.4 0.6 1.8 データ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ １
【００１３】すなわち波形データ「１」が記憶されてい
るアドレスが間引かれて、パルス幅が短くなるときがあ
る。このとき、立上りエッジの時間間隔にばらつき（ジ
ッタ）を生じる。
るアドレスが間引かれて、パルス幅が短くなるときがあ
る。このとき、立上りエッジの時間間隔にばらつき（ジ
ッタ）を生じる。
【００１４】さらに、任意のデューティのパルス波形を
表現するには、１波形（１周期）に複数のアドレス長の
デジタル波形データが必要であり、例えば１周期の１／
１００の時間精度でデューティを変化させたいときに
は、１００アドレス長必要である。上述の問題により周
波数データの倍率を１以上にできないので、発生できる
パルス波の周波数は、読出しクロック周波数の１／１０
０以下である。
表現するには、１波形（１周期）に複数のアドレス長の
デジタル波形データが必要であり、例えば１周期の１／
１００の時間精度でデューティを変化させたいときに
は、１００アドレス長必要である。上述の問題により周
波数データの倍率を１以上にできないので、発生できる
パルス波の周波数は、読出しクロック周波数の１／１０
０以下である。
【００１５】また、パルス波形のデューティを可変する
際には、波形メモリ１４内のデジタル波形データを書き
換えなければならず、一旦波形出力を停止しなければな
らなかった。
際には、波形メモリ１４内のデジタル波形データを書き
換えなければならず、一旦波形出力を停止しなければな
らなかった。
【００１６】よって、本発明の目的は、パルス波を発生
する際にジッタを生じることなく倍率１以外の周波数デ
ータも指定することができるＤＤＳ方式の任意波形発生
器を提供することである。
する際にジッタを生じることなく倍率１以外の周波数デ
ータも指定することができるＤＤＳ方式の任意波形発生
器を提供することである。
【００１７】本発明の別の目的は、クロック周波数に近
い周波数で、任意にデューティを変えたパルス波を発生
することのできる任意波形発生器を提供することであ
る。
い周波数で、任意にデューティを変えたパルス波を発生
することのできる任意波形発生器を提供することであ
る。
【００１８】本発明のさらに別の目的は、出力中のパル
ス波形のデューティを可変する際にも波形メモリ内のデ
ジタル波形データを書き換える必要がなく連続してパル
ス波形を発生することのできる任意波形発生器を提供す
ることである。
ス波形のデューティを可変する際にも波形メモリ内のデ
ジタル波形データを書き換える必要がなく連続してパル
ス波形を発生することのできる任意波形発生器を提供す
ることである。
【００１９】
【課題を解決するための手段及び作用】波形メモリがデ
ジタル波形データを記憶し、アドレス指定手段が波形メ
モリをアドレス指定し、波形メモリから出力されるデジ
タル波形データを第１アナログ・デジタル変換器がアナ
ログ信号に変換するＤＤＳ方式の任意波形発生器におい
て、正弦波データをデジタル波形データとして波形メモ
リに記憶させたときに、第１デジタル・アナログ変換器
から出力されるアナログ正弦波信号を直流比較電圧と比
較し、パルス波を発生する比較器と、入力されるデジタ
ル制御データに応じて上記直流比較電圧を発生する第２
デジタル・アナログ変換器とを具えることにより、パル
ス波を発生する際にジッタを生じることなく周波数デー
タの倍率が１以外でも任意のデューティのパルス波を発
生することができる。
ジタル波形データを記憶し、アドレス指定手段が波形メ
モリをアドレス指定し、波形メモリから出力されるデジ
タル波形データを第１アナログ・デジタル変換器がアナ
ログ信号に変換するＤＤＳ方式の任意波形発生器におい
て、正弦波データをデジタル波形データとして波形メモ
リに記憶させたときに、第１デジタル・アナログ変換器
から出力されるアナログ正弦波信号を直流比較電圧と比
較し、パルス波を発生する比較器と、入力されるデジタ
ル制御データに応じて上記直流比較電圧を発生する第２
デジタル・アナログ変換器とを具えることにより、パル
ス波を発生する際にジッタを生じることなく周波数デー
タの倍率が１以外でも任意のデューティのパルス波を発
生することができる。
【００２０】
【実施例】図１は、本発明による任意波形発生器のブロ
ック図である。図３の従来の任意波形発生器と同一の構
成部分には同一の参照番号が付してある。図３の任意波
形発生器と異なる点は、比較器３０、デジタル・アナロ
グ変換器３２、基準電圧源３４及び出力端子３８が設け
られた点である。一方の入力に周波数データが入力され
るアキュムレータ１０には、ラッチ回路１２が接続され
る。ラッチ回路１２の出力は、アキュムレータ１０の他
方の入力に入力するとともに、波形メモリ１４をアドレ
ス指定する。波形メモリ１４には１周期分のデジタル波
形データが記憶されている。波形メモリ１４は、デジタ
ル・アナログ変換器１６に接続され、デジタル・アナロ
グ変換器１６にはローパス・フィルタ１８が接続され
る。ローパス・フィルタ１８には、出力端子２０及び比
較器３０の非反転入力端子が接続される。比較器３０の
反転入力端子には、デジタル・アナログ変換器３２の出
力が接続される。比較器３０には、出力端子３８が接続
される。デジタル・アナログ変換器３２は、ＣＰＵ３６
からのデジタル制御データを受ける。２つのデジタル・
アナログ変換器１６及び３２には、基準電圧源３４が共
通に用いられる。ラッチ回路１２及びデジタル・アナロ
グ変換器１６には、読出しクロックが入力される。
ック図である。図３の従来の任意波形発生器と同一の構
成部分には同一の参照番号が付してある。図３の任意波
形発生器と異なる点は、比較器３０、デジタル・アナロ
グ変換器３２、基準電圧源３４及び出力端子３８が設け
られた点である。一方の入力に周波数データが入力され
るアキュムレータ１０には、ラッチ回路１２が接続され
る。ラッチ回路１２の出力は、アキュムレータ１０の他
方の入力に入力するとともに、波形メモリ１４をアドレ
ス指定する。波形メモリ１４には１周期分のデジタル波
形データが記憶されている。波形メモリ１４は、デジタ
ル・アナログ変換器１６に接続され、デジタル・アナロ
グ変換器１６にはローパス・フィルタ１８が接続され
る。ローパス・フィルタ１８には、出力端子２０及び比
較器３０の非反転入力端子が接続される。比較器３０の
反転入力端子には、デジタル・アナログ変換器３２の出
力が接続される。比較器３０には、出力端子３８が接続
される。デジタル・アナログ変換器３２は、ＣＰＵ３６
からのデジタル制御データを受ける。２つのデジタル・
アナログ変換器１６及び３２には、基準電圧源３４が共
通に用いられる。ラッチ回路１２及びデジタル・アナロ
グ変換器１６には、読出しクロックが入力される。
【００２１】以下、図１の任意波形発生器の動作を説明
する。波形メモリ１４には１周期分の波形データが記憶
されている。波形メモリ１４のアドレスは、波形の位相
に相当する。アキュムレータ１０及びラッチ回路１２
は、アキュムレータ１０に入力されている周波数データ
を読出しクロック毎に加算する動作を繰返し、波形メモ
リ１４にアドレス値を発生（指定）する。指定されたア
ドレスのデジタル波形データが、デジタル・アナログ変
換器１６に出力される。デジタル・アナログ変換器１６
は、読出しクロックに同期して波形メモリ１４からのデ
ジタル波形データをアナログ波形に変換してローパス・
フィルタ１８に出力する。ローパス・フィルタ１８は、
アンチエイリアシング・フィルタとして動作し、カット
オフ周波数は、周知のサンプリング定理に従い、読出し
クロック周波数の１／２である。また、ラッチ回路１４
が発生するアドレス値と、読出しクロックとの関係は上
述の従来技術と同一である。
する。波形メモリ１４には１周期分の波形データが記憶
されている。波形メモリ１４のアドレスは、波形の位相
に相当する。アキュムレータ１０及びラッチ回路１２
は、アキュムレータ１０に入力されている周波数データ
を読出しクロック毎に加算する動作を繰返し、波形メモ
リ１４にアドレス値を発生（指定）する。指定されたア
ドレスのデジタル波形データが、デジタル・アナログ変
換器１６に出力される。デジタル・アナログ変換器１６
は、読出しクロックに同期して波形メモリ１４からのデ
ジタル波形データをアナログ波形に変換してローパス・
フィルタ１８に出力する。ローパス・フィルタ１８は、
アンチエイリアシング・フィルタとして動作し、カット
オフ周波数は、周知のサンプリング定理に従い、読出し
クロック周波数の１／２である。また、ラッチ回路１４
が発生するアドレス値と、読出しクロックとの関係は上
述の従来技術と同一である。
【００２２】従来技術と異なるのはパルス波を発生する
際に、波形メモリ１４に記憶するデジタル波形データが
正弦波であることである。ローパス・フィルタ１８から
出力される正弦波は、アキュムレータ１０に入力される
周波数データの倍率を１以上にしてもジッタを生じな
い。ローパス・フィルタ１８から出力されるジッタのな
い正弦波は、比較器３０の非反転入力端子に加えられ
る。
際に、波形メモリ１４に記憶するデジタル波形データが
正弦波であることである。ローパス・フィルタ１８から
出力される正弦波は、アキュムレータ１０に入力される
周波数データの倍率を１以上にしてもジッタを生じな
い。ローパス・フィルタ１８から出力されるジッタのな
い正弦波は、比較器３０の非反転入力端子に加えられ
る。
【００２３】ＣＰＵ３６は、デジタル・アナログ変換器
３２にデジタル制御データを発生する。デジタル制御デ
ータはデジタル・アナログ変換器３２が発生する直流電
圧値を表す。デジタル・アナログ変換器３２のクロック
端子には、ＣＰＵ３６からのロード信号が供給される。
デジタル・アナログ変換器３２が出力した直流比較電圧
は、比較器３０の反転入力端子に加えられる。比較器３
２は、正弦波及び直流比較電圧を比較して比較結果を電
圧として出力する。
３２にデジタル制御データを発生する。デジタル制御デ
ータはデジタル・アナログ変換器３２が発生する直流電
圧値を表す。デジタル・アナログ変換器３２のクロック
端子には、ＣＰＵ３６からのロード信号が供給される。
デジタル・アナログ変換器３２が出力した直流比較電圧
は、比較器３０の反転入力端子に加えられる。比較器３
２は、正弦波及び直流比較電圧を比較して比較結果を電
圧として出力する。
【００２４】図２は、ローパス・フィルタ１８から出力
される正弦波４０、デジタル・アナログ変換器３２から
出力される直流比較電圧４２及び比較器３０から出力さ
れるパルス波４４の関係を示した図である。横軸は時
間、縦軸は振幅である。直流比較電圧４２より正弦波４
０の振幅が大きいときに比較器３０からパルス波が出力
される。
される正弦波４０、デジタル・アナログ変換器３２から
出力される直流比較電圧４２及び比較器３０から出力さ
れるパルス波４４の関係を示した図である。横軸は時
間、縦軸は振幅である。直流比較電圧４２より正弦波４
０の振幅が大きいときに比較器３０からパルス波が出力
される。
【００２５】正弦波を表すデータは、２周期に５ポイン
ト（１周期当たり２．５ポイント）あればよいので、ロ
ーパス・フィルタ１８から出力される正弦波の周波数
は、読出しクロック周波数の４０％まで高くすることが
できる。従って、直流比較電圧４２の電圧を変えること
により、読出しクロックの周期よりも短い時間でパルス
波４４のデューティを変えることができる。
ト（１周期当たり２．５ポイント）あればよいので、ロ
ーパス・フィルタ１８から出力される正弦波の周波数
は、読出しクロック周波数の４０％まで高くすることが
できる。従って、直流比較電圧４２の電圧を変えること
により、読出しクロックの周期よりも短い時間でパルス
波４４のデューティを変えることができる。
【００２６】パルス波を出力しているときにデューティ
を変える場合、波形メモリ１４のデジタル波形データを
書き換える必要はなく、デジタル・アナログ変換器３２
に入力するデジタル制御データを変えるだけでよい。
を変える場合、波形メモリ１４のデジタル波形データを
書き換える必要はなく、デジタル・アナログ変換器３２
に入力するデジタル制御データを変えるだけでよい。
【００２７】デジタル・アナログ変換器１６及び３２に
共通の基準電圧を用いれば、基準電圧の変動によるデュ
ーティの変動が生じない。
共通の基準電圧を用いれば、基準電圧の変動によるデュ
ーティの変動が生じない。
【００２８】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。
【００２９】例えば、デジタル制御データをＣＰＵ３６
ではなく、他の制御装置から受けてもよい。
ではなく、他の制御装置から受けてもよい。
【００３０】さらに、ローパス・フィルタ１８の遮断周
波数を可変にして、デジタル・アナログ変換器１６から
出力される正弦波の周波数変化に応じて変えるようにし
てもよい。
波数を可変にして、デジタル・アナログ変換器１６から
出力される正弦波の周波数変化に応じて変えるようにし
てもよい。
【００３１】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００３２】パルス波を発生する際にジッタを生じるこ
となく倍率１以外の周波数データも指定することができ
るＤＤＳ方式の任意波形発生器を提供することができ
る。
となく倍率１以外の周波数データも指定することができ
るＤＤＳ方式の任意波形発生器を提供することができ
る。
【００３３】クロック周波数に近い周波数で、任意にデ
ューティを変えたパルス波を発生することのできる任意
波形発生器を提供することができる。
ューティを変えたパルス波を発生することのできる任意
波形発生器を提供することができる。
【００３４】出力中のパルス波形のデューティを可変す
る際にも波形メモリ内のデジタル波形データを書き換え
る必要がなく連続してパルス波形を発生することのでき
る任意波形発生器を提供することができる。
る際にも波形メモリ内のデジタル波形データを書き換え
る必要がなく連続してパルス波形を発生することのでき
る任意波形発生器を提供することができる。
【図１】本発明による任意波形発生器のブロック図であ
る。
る。
【図２】図１における各ブロックから出力される波形の
関係を表す図である。
関係を表す図である。
【図３】従来の任意波形発生器のブロック図である。
１０ アキュムレータ １２ ラッチ回路 １４ 波形メモリ １６ デジタル・アナログ変換器 ３０ 比較器 ３２ デジタル・アナログ変換器
Claims (2)
- 【請求項１】 デジタル波形データが記憶されている波
形メモリと、該波形メモリをアドレス指定するアドレス
指定手段と、上記波形メモリから出力される上記デジタ
ル波形データをアナログ信号に変換する第１デジタル・
アナログ変換器とを備えた任意波形発生器において、 正弦波データが上記デジタル波形データとして上記波形
メモリに記憶されているときに上記第１デジタル・アナ
ログ変換器から出力されるアナログ正弦波信号を直流比
較電圧と比較し、パルス波を発生する比較器と、 デジタル制御データに応じて上記直流比較電圧を発生す
る第２デジタル・アナログ変換器とを具えることを特徴
とする任意波形発生器。 - 【請求項２】 請求項１記載の任意波形発生器におい
て、上記第１デジタル・アナログ変換器及び上記第２デ
ジタル・アナログ変換器に基準電圧を供給する基準電圧
源を具えることを特徴とする任意波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320694A JPH07231225A (ja) | 1994-02-17 | 1994-02-17 | 任意波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4320694A JPH07231225A (ja) | 1994-02-17 | 1994-02-17 | 任意波形発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231225A true JPH07231225A (ja) | 1995-08-29 |
Family
ID=12657455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4320694A Pending JPH07231225A (ja) | 1994-02-17 | 1994-02-17 | 任意波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231225A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313163A (ja) * | 2005-05-03 | 2006-11-16 | Ma Com Inc | 短電子パルス発生装置及びその方法 |
| JP2008286974A (ja) * | 2007-05-17 | 2008-11-27 | Canon Inc | 揺動体装置、光偏向装置、及び駆動信号生成方法 |
| JP2012105536A (ja) * | 2010-11-11 | 2012-05-31 | Dspace Digital Signal Processing & Control Engineering Gmbh | エラーシミュレーションを行うバッテリシミュレーションシステム |
| JP2012526418A (ja) * | 2009-05-08 | 2012-10-25 | フォトン・イーティーシー．・インコーポレイテッド | アナログクロックを有する低雑音撮像 |
-
1994
- 1994-02-17 JP JP4320694A patent/JPH07231225A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313163A (ja) * | 2005-05-03 | 2006-11-16 | Ma Com Inc | 短電子パルス発生装置及びその方法 |
| JP2008286974A (ja) * | 2007-05-17 | 2008-11-27 | Canon Inc | 揺動体装置、光偏向装置、及び駆動信号生成方法 |
| JP2012526418A (ja) * | 2009-05-08 | 2012-10-25 | フォトン・イーティーシー．・インコーポレイテッド | アナログクロックを有する低雑音撮像 |
| JP2012105536A (ja) * | 2010-11-11 | 2012-05-31 | Dspace Digital Signal Processing & Control Engineering Gmbh | エラーシミュレーションを行うバッテリシミュレーションシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5714954A (en) | Waveform-generating apparatus | |
| JPH06177651A (ja) | 周波数シンセサイザ | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP3637891B2 (ja) | 変調信号発生装置 | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPS6376693A (ja) | テレビジョン信号発生器 | |
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| JPH0376311A (ja) | パルス幅変調回路 | |
| JPH11312978A (ja) | データ変換装置 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JP2775733B2 (ja) | デジタル式波形信号発生装置 | |
| JPH03136178A (ja) | 任意波形発生器 | |
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| JPH05341871A (ja) | ファンクションジェネレータ | |
| KR960006299A (ko) | 위상 동기 루프 장치 | |
| JPH08340217A (ja) | 波形発生器 | |
| JPH05129837A (ja) | デイジタル方式周波数可変正弦波信号発生回路 | |
| JPH0673912U (ja) | ファンクション・ジェネレータ | |
| JPH01241224A (ja) | デジタルアナログ変換器 | |
| JPH0481010A (ja) | 遅延信号発生回路 | |
| JPS62160814A (ja) | パルス発生装置 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JPH0879058A (ja) | 位相可変回路およびこれを用いた２信号間位相可変回路 | |
| JPH04145751A (ja) | リンガー制御回路 |