JP3474126B2 - ファンクション・ジェネレータ - Google Patents
ファンクション・ジェネレータInfo
- Publication number
- JP3474126B2 JP3474126B2 JP19613999A JP19613999A JP3474126B2 JP 3474126 B2 JP3474126 B2 JP 3474126B2 JP 19613999 A JP19613999 A JP 19613999A JP 19613999 A JP19613999 A JP 19613999A JP 3474126 B2 JP3474126 B2 JP 3474126B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sine wave
- function generator
- memory
- periodic waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、周波数可変の信号
を発生するファンクション・ジェネレータに関し、特に
汎用品のＤＤＳＩＣにメモリを付加することにより任意
の周期波形を発生するようにしたものである。
を発生するファンクション・ジェネレータに関し、特に
汎用品のＤＤＳＩＣにメモリを付加することにより任意
の周期波形を発生するようにしたものである。
【０００２】
【従来の技術】従来より周波数可変の信号を発生するフ
ァンクション・ジェネレータはよく知られている。この
ファンクション・ジェネレータはその内部にアドレスジ
ェネレータ回路と波形メモリを有しており、ダイレクト
・ディジタル・シンセサイザ（ＤＤＳ）方式のものが大
半である。
ァンクション・ジェネレータはよく知られている。この
ファンクション・ジェネレータはその内部にアドレスジ
ェネレータ回路と波形メモリを有しており、ダイレクト
・ディジタル・シンセサイザ（ＤＤＳ）方式のものが大
半である。
【０００３】ＤＤＳ方式は、既に一般的なものとなって
いるので詳細な説明は省く。また、ＤＤＳ方式によるフ
ァンクション・ジェネレータでは、その出力波形を切り
換えるときアドレスジェネレータ回路に接続された波形
メモリの内容を出力波形に応じたデータに変更する必要
がある。
いるので詳細な説明は省く。また、ＤＤＳ方式によるフ
ァンクション・ジェネレータでは、その出力波形を切り
換えるときアドレスジェネレータ回路に接続された波形
メモリの内容を出力波形に応じたデータに変更する必要
がある。
【０００４】
【発明が解決しようとする課題】しかし、前記アドレス
ジェネレータ回路および波形メモリは１つのＩＣパッケ
ージの中に組み込まれており、通常波形メモリには正弦
波データが格納され、その内容を外部から変更すること
は不可能であるという問題を有していた。
ジェネレータ回路および波形メモリは１つのＩＣパッケ
ージの中に組み込まれており、通常波形メモリには正弦
波データが格納され、その内容を外部から変更すること
は不可能であるという問題を有していた。
【０００５】本発明は、このような点を鑑み、汎用品の
ＤＤＳＩＣにメモリを付加することにより容易に任意の
周期波形を発生することができるファンクション・ジェ
ネレータを提供することを目的とするものである。
ＤＤＳＩＣにメモリを付加することにより容易に任意の
周期波形を発生することができるファンクション・ジェ
ネレータを提供することを目的とするものである。
【０００６】
【課題を解決するための手段】このような目的を達成す
るために本発明では、汎用品のＤＤＳＩＣと、前記ＤＤ
ＳＩＣの出力である正弦波データをアドレスデータと
し、任意の周期波形に変換された波形データが格納され
るメモリと、ディジタル・アナログ変換器から構成さ
れ、前記ＤＤＳＩＣのサンプリングクロックと同一のサ
ンプリングクロックを用いて、任意の周期波形が前記デ
ィジタル・アナログ変換器より得られるようにしたこと
を特徴とする。
るために本発明では、汎用品のＤＤＳＩＣと、前記ＤＤ
ＳＩＣの出力である正弦波データをアドレスデータと
し、任意の周期波形に変換された波形データが格納され
るメモリと、ディジタル・アナログ変換器から構成さ
れ、前記ＤＤＳＩＣのサンプリングクロックと同一のサ
ンプリングクロックを用いて、任意の周期波形が前記デ
ィジタル・アナログ変換器より得られるようにしたこと
を特徴とする。
【０００７】以上により、汎用品のＤＤＳＩＣを用いて
容易に任意の周期波形を発生し出力することができるフ
ァンクション・ジェネレータの実現が可能となる。
容易に任意の周期波形を発生し出力することができるフ
ァンクション・ジェネレータの実現が可能となる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、汎用品のＤＤＳＩＣと、前記ＤＤＳＩＣの出力であ
る正弦波データをアドレスデータとし、任意の周期波形
に変換された波形データが格納されるメモリと、ディジ
タル・アナログ変換器から構成され、前記ＤＤＳＩＣの
サンプリングクロックと同一のサンプリングクロックを
用いて、ユーザが設定した任意の周期波形を前記ディジ
タル・アナログ変換器より得られるようにしたファンク
ション・ジェネレータを実現したものであり、ユーザが
設定した任意の周期波形を発生し出力することができる
という作用を有する。
は、汎用品のＤＤＳＩＣと、前記ＤＤＳＩＣの出力であ
る正弦波データをアドレスデータとし、任意の周期波形
に変換された波形データが格納されるメモリと、ディジ
タル・アナログ変換器から構成され、前記ＤＤＳＩＣの
サンプリングクロックと同一のサンプリングクロックを
用いて、ユーザが設定した任意の周期波形を前記ディジ
タル・アナログ変換器より得られるようにしたファンク
ション・ジェネレータを実現したものであり、ユーザが
設定した任意の周期波形を発生し出力することができる
という作用を有する。
【０００９】また、請求項２に記載の発明は、正弦波デ
ータ変換手段として、汎用品のＤＤＳＩＣの出力データ
ｙをｙ＝ｓｉｎＸとしたとき、変換後のデータであるユ
ーザが設定した任意の周期波形データＹをＹ＝ｆ（ｙ）
の関数で表すとしたものであり、ユーザが設定する任意
の周期波形データを作成することができるという作用を
有する。
ータ変換手段として、汎用品のＤＤＳＩＣの出力データ
ｙをｙ＝ｓｉｎＸとしたとき、変換後のデータであるユ
ーザが設定した任意の周期波形データＹをＹ＝ｆ（ｙ）
の関数で表すとしたものであり、ユーザが設定する任意
の周期波形データを作成することができるという作用を
有する。
【００１０】以下、本発明の実施の形態について、図１
を用いて詳しく説明する。
を用いて詳しく説明する。
【００１１】図１は、本発明の実施の形態に係るファン
クション・ジェネレータの構成を示す図である。図１に
おいてファンクション・ジェネレータは、汎用品のＤＤ
ＳＩＣ１と、前記ＤＤＳＩＣ１の出力である正弦波デー
タをアドレスデータとし、そのアドレスにはユーザが設
定した任意の周期波形に変換されたデータを格納したメ
モリ２と、前記メモリ２から読み出された波形データを
アナログ変換するディジタル・アナログ変換器（以下デ
ィジタル・アナログ変換をＤＡ変換という）３と、基準
クロックを発生するクロック発振器４と、基準クロック
を分周する分周器５と、汎用品のＤＤＳＩＣ１およびメ
モリ２に対してデータの書き込み等を行うための制御演
算回路６とから構成されている。
クション・ジェネレータの構成を示す図である。図１に
おいてファンクション・ジェネレータは、汎用品のＤＤ
ＳＩＣ１と、前記ＤＤＳＩＣ１の出力である正弦波デー
タをアドレスデータとし、そのアドレスにはユーザが設
定した任意の周期波形に変換されたデータを格納したメ
モリ２と、前記メモリ２から読み出された波形データを
アナログ変換するディジタル・アナログ変換器（以下デ
ィジタル・アナログ変換をＤＡ変換という）３と、基準
クロックを発生するクロック発振器４と、基準クロック
を分周する分周器５と、汎用品のＤＤＳＩＣ１およびメ
モリ２に対してデータの書き込み等を行うための制御演
算回路６とから構成されている。
【００１２】分周器５は、クロック発振器４が発生する
クロックを適宜分周してＤＤＳＩＣ１、メモリ２、ＤＡ
変換器３のサンプリングクロックを生成する。ＤＤＳＩ
Ｃ１は制御演算回路６から設定される周波数に応じた正
弦波データをサンプリングクロックにより出力する。メ
モリ２はＤＤＳＩＣ１の出力データである正弦波データ
をアドレスデータとし、そのデータを変換してユーザが
設定した任意の周期波形データを出力する。このデータ
はＤＡ変換器３に導かれ、ＤＤＳＩＣ１のサンプリング
クロックと同一のサンプリングクロックにてＤＡ変換さ
れ出力される。
クロックを適宜分周してＤＤＳＩＣ１、メモリ２、ＤＡ
変換器３のサンプリングクロックを生成する。ＤＤＳＩ
Ｃ１は制御演算回路６から設定される周波数に応じた正
弦波データをサンプリングクロックにより出力する。メ
モリ２はＤＤＳＩＣ１の出力データである正弦波データ
をアドレスデータとし、そのデータを変換してユーザが
設定した任意の周期波形データを出力する。このデータ
はＤＡ変換器３に導かれ、ＤＤＳＩＣ１のサンプリング
クロックと同一のサンプリングクロックにてＤＡ変換さ
れ出力される。
【００１３】ＤＤＳＩＣ１の出力である正弦波データの
変換について具体的に説明する。ＤＤＳＩＣ１の出力デ
ータをｙとすると、ｙは正弦波データであるので次の式
（１）のように表すことができる。 ｙ＝ｓｉｎＸ … （１）
変換について具体的に説明する。ＤＤＳＩＣ１の出力デ
ータをｙとすると、ｙは正弦波データであるので次の式
（１）のように表すことができる。 ｙ＝ｓｉｎＸ … （１）
【００１４】ここで、出力波形を三角波とするには次の
式（２）のような関数を用いてデータ変換を行なえば良
い。 ｆ（ｔ）＝ｓｉｎ-1ｔ … （２）
式（２）のような関数を用いてデータ変換を行なえば良
い。 ｆ（ｔ）＝ｓｉｎ-1ｔ … （２）
【００１５】上記の式（１）で表されるデータに対して
本実施形態では、三角波のデータを正規化するために次
の式（３）で表される関数にてデータ変換を行なってい
る。 ｆ（ｔ）＝（１／２π）＊ ｓｉｎ-1ｔ … （３）
本実施形態では、三角波のデータを正規化するために次
の式（３）で表される関数にてデータ変換を行なってい
る。 ｆ（ｔ）＝（１／２π）＊ ｓｉｎ-1ｔ … （３）
【００１６】上記した式（１）、式（３）より、最終的
にメモリ２に格納される三角波データＹは次の式（４）
にて表されるデータである。 Ｙ＝ｆ（ｙ）＝Ｘ／２π … （４）
にメモリ２に格納される三角波データＹは次の式（４）
にて表されるデータである。 Ｙ＝ｆ（ｙ）＝Ｘ／２π … （４）
【００１７】従って、ｓｉｎＸで表されるメモリのアド
レスにはＸ／２πで表されるデータが格納されることに
なる。
レスにはＸ／２πで表されるデータが格納されることに
なる。
【００１８】また、出力波形を正弦波とするとデータ変
換に用いる関数は次の式（５）にて表される。 ｆ（ｔ）＝ｔ … （５）
換に用いる関数は次の式（５）にて表される。 ｆ（ｔ）＝ｔ … （５）
【００１９】従って上記した式（１）、式（５）より、
最終的にメモリ２に格納される正弦波データＹは次の式
（６）にて表されるデータであり、 Ｙ＝ｆ（ｙ）＝ｓｉｎＸ … （６） ｓｉｎＸで表されるメモリのアドレスにはｓｉｎＸで表
されるデータが格納される。
最終的にメモリ２に格納される正弦波データＹは次の式
（６）にて表されるデータであり、 Ｙ＝ｆ（ｙ）＝ｓｉｎＸ … （６） ｓｉｎＸで表されるメモリのアドレスにはｓｉｎＸで表
されるデータが格納される。
【００２０】
【発明の効果】以上説明したように本発明によれば、メ
モリに格納する任意の周期波形データを変えることによ
り、汎用品のＤＤＳＩＣを用いて容易に任意の周期波形
を発生し出力することができるファンクション・ジェネ
レータを実現することができる。
モリに格納する任意の周期波形データを変えることによ
り、汎用品のＤＤＳＩＣを用いて容易に任意の周期波形
を発生し出力することができるファンクション・ジェネ
レータを実現することができる。
【００２１】また、メモリに格納する任意の周期波形デ
ータは、前記ＤＤＳＩＣの出力データｙをｙ＝ｓｉｎＸ
としたとき、Ｙ＝ｆ（ｙ）の関数にて表される任意の変
換式により容易に作成することができる。
ータは、前記ＤＤＳＩＣの出力データｙをｙ＝ｓｉｎＸ
としたとき、Ｙ＝ｆ（ｙ）の関数にて表される任意の変
換式により容易に作成することができる。
【図１】本発明の実施の形態に係るファンクション・ジ
ェネレータの構成を示す図である。
ェネレータの構成を示す図である。
１ 汎用品ダイレクト・ディジタル・シンセサイザＩＣ
（ＤＤＳＩＣ） ２ メモリ ３ ディジタル・アナログ変換器 ４ クロック発振器 ５ 分周器 ６ 制御演算回路
（ＤＤＳＩＣ） ２ メモリ ３ ディジタル・アナログ変換器 ４ クロック発振器 ５ 分周器 ６ 制御演算回路
Claims (2)
- 【請求項１】 ユーザが設定した任意の周期波形の出力
が可能なファンクション・ジェネレータにおいて、ダイ
レクト・ディジタル・シンセサイザＩＣと、その出力で
ある正弦波データをアドレスデータとし任意の周期波形
データに変換する正弦波データ変換手段と、前記正弦波
データ変換手段により変換された波形データが格納され
るメモリと、ディジタル・アナログ変換器から構成さ
れ、前記ダイレクト・ディジタル・シンセサイザＩＣの
サンプリングクロックと同一のサンプリングクロックを
用いて、任意の周期波形が前記ディジタル・アナログ変
換器より得られるようにしたことを特徴とするファンク
ション・ジェネレータ。 - 【請求項２】 前記正弦波データ変換手段は、前記ダイ
レクト・ディジタル・シンセサイザＩＣの出力データｙ
をｙ＝ｓｉｎＸとしたとき、変換後のデータである任意
の周期波形データＹがＹ＝ｆ（ｙ）の関数で表されるよ
うにしたことを特徴とする請求項１記載のファンクショ
ン・ジェネレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19613999A JP3474126B2 (ja) | 1999-07-09 | 1999-07-09 | ファンクション・ジェネレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19613999A JP3474126B2 (ja) | 1999-07-09 | 1999-07-09 | ファンクション・ジェネレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024441A JP2001024441A (ja) | 2001-01-26 |
| JP3474126B2 true JP3474126B2 (ja) | 2003-12-08 |
Family
ID=16352889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19613999A Expired - Fee Related JP3474126B2 (ja) | 1999-07-09 | 1999-07-09 | ファンクション・ジェネレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3474126B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040145507A1 (en) * | 2003-01-29 | 2004-07-29 | Geraghty Donal P. | Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform |
| US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
-
1999
- 1999-07-09 JP JP19613999A patent/JP3474126B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024441A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090065335A (ko) | 코사인 룩업테이블 만을 사용하여 코사인과 사인 신호를발생시키는 수치 제어 발진기 및 그 동작방법 | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| JP3637891B2 (ja) | 変調信号発生装置 | |
| JPH0225515B2 (ja) | ||
| JPH07231225A (ja) | 任意波形発生器 | |
| JPH02134723U (ja) | ||
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| JPH08330914A (ja) | 波形発生器 | |
| JP3972865B2 (ja) | Ｄｄｓ信号発生装置 | |
| JPH0239795B2 (ja) | ||
| JP3611043B2 (ja) | 周波数スイープ機能付き波形発生器 | |
| JPH0611623Y2 (ja) | デジタル波形発生装置 | |
| JP3189405B2 (ja) | 発振器及び変調器 | |
| JPH1084223A (ja) | ノイズｆｍ信号発生回路 | |
| JP2604182Y2 (ja) | リニアｆｍ信号発生器 | |
| JP2797140B2 (ja) | 楽音波形発生装置 | |
| JPH08340217A (ja) | 波形発生器 | |
| JPS6255796B2 (ja) | ||
| JPH05216474A (ja) | 効果付加装置 | |
| JPH08130415A (ja) | シンセサイザ回路 | |
| JPH0535340A (ja) | 温度補償回路 | |
| JPH05341871A (ja) | ファンクションジェネレータ | |
| JPH08130414A (ja) | シンセサイザ回路 | |
| KR930007098A (ko) | 매우 작은 주파수 간격을 갖는 주파수 합성기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |