JPH08330914A - 波形発生器 - Google Patents
波形発生器Info
- Publication number
- JPH08330914A JPH08330914A JP13018995A JP13018995A JPH08330914A JP H08330914 A JPH08330914 A JP H08330914A JP 13018995 A JP13018995 A JP 13018995A JP 13018995 A JP13018995 A JP 13018995A JP H08330914 A JPH08330914 A JP H08330914A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- waveform
- adder
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electrophonic Musical Instruments (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
両データを同時に変更することのできる手段を備えたこ
の種の波形発生器を提供することを目的とする。 【構成】 一方の入力として周波数データが加えられる
加算器及びこの加算器の出力をラッチするラッチ回路で
構成されこのラッチ回路の出力を前記加算器の他方の入
力とするアドレス演算器と、このアドレス演算器の出力
と位相シフトデータが加えられる位相シフト用加算器
と、任意の波形データが格納され前記位相シフト用加算
器の出力によりアドレスが指定される波形メモリとを具
備し、この波形メモリの出力データをD/A変換器を介
してアナログ波形として取り出すようにした波形発生器
において、外部トリガにより動作するカウンタを設け、
このカウンタの出力により前記周波数データと位相シフ
トデータを変更するように構成したことを特徴とする波
形発生器。
Description
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。
方式(以下、単にDDS方式と言う)を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをD/A変換器で
アナログ波形に変換するようにしたもので、高精度で任
意の波形を発生させることのできる特徴がある。以下、
本発明を説明する前に、このDDS方式を用いた従来の
波形発生器の構成を図3を用いて説明する。
器、20はアドレス演算器で、この演算器は加算器21
とフリップ・フロップよりなるラッチ回路22で構成さ
れている。加算器21の一方の入力端には周波数データ
(位相増加分)Nが入力され、その出力はラッチ回路2
2を介して加算器21の他方の入力端に加えられると共
に、次段の加算器30の一方の入力端に加えられる。加
算器30の他方の入力端には位相データFが与えられ
る。40は波形データが記憶されている波形メモリ、5
0はD/A変換器、60は出力端である。アドレス演算
器20の出力は加算器30を介して波形メモリ40にア
ドレスデータとして加えられ、この波形メモリの出力は
D/A変換器50を介して出力端60より出力される。
20を構成する加算器21の一方の入力端に周波数デー
タNが加えられ、他方の入力を0とすると、加算器21
はNを出力し、ラッチ回路22ではクロック発生器10
のクロックに同期してそのNを出力する。この周波数デ
ータNが加算器30を介して波形メモリ40に加えら
れ、このNが波形メモリの最初のアドレスとなる。一
方、ラッチ回路22で得られた周波数データNは加算器
21の他方の入力端に加えられ、その結果加算器21は
周波数データとして2Nを出力する。以後、クロックが
与えられる毎にアドレス演算器20は3N,4N,5N
…を出力し、この出力により波形メモリ40のアドレス
が指定される。波形メモリ40は指定されたアドレスの
データを発生し、このデジタルデータはD/A変換器5
0に加えられてアナログ信号に変換される。このアナロ
グ信号は出力端60より取り出される。
場合の出力端60より得られるアナログ波形を図4に示
す。この場合、周波数データNの値を変えることによ
り、得られる波形の周波数を可変することができる。例
えば、周波数データNの値をN=Aに設定すると、出力
端50より図4の(A)で示される正弦波が取り出され
るのに対して、N=3Aに設定すると図4の(B)で示
す如く、(A)の波形の3倍の周波数を持つ正弦波を取
り出すことができる。なお、波形メモリ40に格納する
データを方形波,三角波などにすることにより、その格
納した任意の波形を高確度で発生させることができる。
この場合も、Nの値を変更することで、任意の周波数を
持つ方形波,三角波を得ることができる。
た波形発生器においては、前記のようにアドレス演算器
20に加える周波数データNの値を変更することにより
出力波形の周波数を変えることができ、また加算器30
に加える位相データFを変えることにより出力波形の位
相をシフトすることができるが、図3に示す従来の発生
器においては周波数データの変更及び位相データの変更
は何れもマイクロプロセッサ(図示せず)等から書き込
むことにより行うようにしているので、これらデータの
変更を高速で制御することができなく、又複数データを
同時に変更することができないという問題があった。
題点を解決する為になされたもので、DDS方式の波形
発生器において、周波数及び位相データを外部より高速
でかつ両データを同時に変更することのできる手段を備
えたこの種の波形発生器を提供することを目的とする。
より動作するカウンタを設け、このカウンタの出力によ
り周波数データと位相シフトデータを変更することがで
きるようしたことを特徴としたものである。
周波数データと位相シフトデータが変更される。以下、
本発明を説明する。
のブロック図である。なお、図1において図3と同一部
分は図3と同一符号を付してそれらの再説明は省略す
る。図1において、70は周波数設定値が格納された周
波数データメモリ、80は位相シフト設定値が格納され
た位相データメモリ、90は外部から与えられるトリガ
Trによって動作するカウンタである。カウンタ90の
出力は周波数データメモリ70と位相データメモリ80
にそれぞれアドレスデータとして与えられる。周波数デ
ータメモリ70の出力は周波数データNとしてアドレス
演算器20を構成する加算器21の一方の入力端に加え
られ、位相データメモリ80の出力Fは加算器30の他
方の入力端に加えられている。
周波数と位相シフトの組み合わせを外部トリガTrによ
って変更する場合について図2に示すタイミングチャー
トを用いて説明すると次の如くなる。この場合、周波数
データメモリ70には予め4種類の周波数データ(例え
ばN=1KHz,2KHz,3KHz,4KHz)が順
番に格納され、また位相データメモリ80には周波数デ
ータに対応したアドレスに位相シフトデータ(例えばF
=0deg,90deg,180deg,0deg)が
格納されている。また、カウンタ90は外部からトリガ
Trが与えられると、このトリガに同期してカウントア
ップし、「3」までカウントすると「0」に戻るように
なっている。波形メモリ40には正弦波データが格納さ
れているものとする。
てカウンタ90が動作し、カウンタ出力値が図2の
(B)に示す「0」の場合、この「0」をアドレスとし
て周波数データメモリ70は図2の(C)に示す如く1
KHzの周波数データNを出力し、また位相データメモ
リ80は図2の(D)に示す如く0degの位相シフト
データFを出力する。周波数データメモリ70より得ら
れる周波数データNはアドレス演算器20を構成する加
算器21に加えられ、また位相データメモリ80より得
られる位相シフトデータは加算器30に加えられる。こ
れにより、図3で説明した如く出力端60より図2の
(E)に示す如く正弦波のアナログ波形が取り出され
る。
波数データメモリ70は2KHzの周波数データを出力
し、又位相データメモリ80は90degの位相シフト
データを出力し、その結果出力端子60よりカウンタ9
0の出力値が「0」の場合より周波数が2倍で位相が9
0degシフトした正弦波が取り出される。以下、同様
にカウンタ90の出力値が「2」になると出力として周
波数が3倍で位相が180degシフトした正弦波が取
り出され、カウンタ90の出力値が「3」になると周波
数が3倍で位相は0degの正弦波が取り出される。
は、外部トリガによって動作するカウンタを用い、この
カウンタの出力により周波数データと位相シフトデータ
を変更するように構成したので、従来のマイクロプロセ
ツサを用いた発生器の場合より高速でかつ両データを同
時に変更することができるものとなる。なお、本発明の
発生器においては、従来通りマイクロプロセツサによっ
ても両データを変更することができるようになってい
る。
データを格納することにより正弦波を発生させる場合に
ついて説明したが、波形メモリ40に図3で説明したよ
うに方形波データ,三角波データなどの任意の波形デー
タを格納しておけば、それに対応した任意の波形を高確
度で発生させることができる。
位相のデータを変更する場合について説明したが、ディ
ジタル値でコントロールすることの出来る他のパラメー
タを変更することもできる。又、トリガ動作のカウンタ
を用いなくても、周波数データメモリ70と位相データ
メモリ80のアドレスを直接外部からの信号で制御する
ようにしてもよい。
及び位相等のデータを同時に、かつ高速で変更すること
のできるDDS方式の波形発生器を簡単な手段を付加す
ることによって実現することのできる効果がある。
ブロック図である。
である。
を示す図である。
Claims (1)
- 【請求項1】一方の入力として周波数データが加えられ
る加算器及びこの加算器の出力をラッチするラッチ回路
で構成されこのラッチ回路の出力を前記加算器の他方の
入力とするアドレス演算器と、このアドレス演算器の出
力と位相シフトデータが加えられる位相シフト用加算器
と、任意の波形データが格納され前記位相シフト用加算
器の出力によりアドレスが指定される波形メモリとを具
備し、この波形メモリの出力データをD/A変換器を介
してアナログ波形として取り出すようにした波形発生器
において、 外部トリガにより動作するカウンタを設け、このカウン
タの出力により前記周波数データと位相シフトデータを
変更するように構成したことを特徴とする波形発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13018995A JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13018995A JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08330914A true JPH08330914A (ja) | 1996-12-13 |
JP3536426B2 JP3536426B2 (ja) | 2004-06-07 |
Family
ID=15028212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13018995A Expired - Fee Related JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3536426B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Dds信号発生装置 |
JP2012182833A (ja) * | 2012-05-24 | 2012-09-20 | Renesas Electronics Corp | パラレルデータ出力制御回路及び半導体装置 |
JP2012215516A (ja) * | 2011-04-01 | 2012-11-08 | Japan Radio Co Ltd | 波形出力装置 |
CN103630881A (zh) * | 2013-10-28 | 2014-03-12 | 武汉滨湖电子有限责任公司 | 一种分布式波形产生在线同步调整电路及方法 |
-
1995
- 1995-05-29 JP JP13018995A patent/JP3536426B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189506A (ja) * | 2006-01-13 | 2007-07-26 | Yokogawa Electric Corp | Dds信号発生装置 |
JP4696920B2 (ja) * | 2006-01-13 | 2011-06-08 | 横河電機株式会社 | Dds信号発生装置 |
JP2012215516A (ja) * | 2011-04-01 | 2012-11-08 | Japan Radio Co Ltd | 波形出力装置 |
JP2012182833A (ja) * | 2012-05-24 | 2012-09-20 | Renesas Electronics Corp | パラレルデータ出力制御回路及び半導体装置 |
CN103630881A (zh) * | 2013-10-28 | 2014-03-12 | 武汉滨湖电子有限责任公司 | 一种分布式波形产生在线同步调整电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3536426B2 (ja) | 2004-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04336308A (ja) | マイクロコンピュータ | |
JPH04229703A (ja) | 位相相関波形の発生方法 | |
JPH08330914A (ja) | 波形発生器 | |
JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
JPH08340217A (ja) | 波形発生器 | |
JPH07231225A (ja) | 任意波形発生器 | |
JPH01208906A (ja) | 任意波形発生装置 | |
JP2850671B2 (ja) | 可変遅延回路 | |
JP3211238B2 (ja) | 画像データ時間軸変換回路 | |
JPH0718174Y2 (ja) | 任意波形発生器 | |
JPH03214907A (ja) | 波形発生方法 | |
JPS633346A (ja) | デイジタルパタ−ン発生器 | |
JPH09260949A (ja) | 信号発生装置 | |
JPS61109316A (ja) | パタ−ン発生回路 | |
JPH10135742A (ja) | 信号波形発生装置 | |
JP3210512B2 (ja) | 数値制御発振回路 | |
JPS5840421Y2 (ja) | デイジタル微分解析機 | |
KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
JPH03136176A (ja) | パルス信号生成方式 | |
JPH04299073A (ja) | 3相信号発生ゲートアレイ装置 | |
JPH05341871A (ja) | ファンクションジェネレータ | |
JPS609286B2 (ja) | タイミング信号発生回路 | |
JPS63240211A (ja) | クロツク信号発生装置 | |
JPS61137414A (ja) | 簡易型デユ−テイ可変パルス発生回路 | |
JPH0818409A (ja) | 周波数スイープ機能付き波形発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |