JP2012182833A - パラレルデータ出力制御回路及び半導体装置 - Google Patents
パラレルデータ出力制御回路及び半導体装置 Download PDFInfo
- Publication number
- JP2012182833A JP2012182833A JP2012118261A JP2012118261A JP2012182833A JP 2012182833 A JP2012182833 A JP 2012182833A JP 2012118261 A JP2012118261 A JP 2012118261A JP 2012118261 A JP2012118261 A JP 2012118261A JP 2012182833 A JP2012182833 A JP 2012182833A
- Authority
- JP
- Japan
- Prior art keywords
- parallel data
- data output
- waveform
- modulation
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】CPU12はバッファ13からのリクエストRQに応答して内蔵RAM11よりデジタルデータをバッファ13に出力する。バッファ13は複数段構成のFIFOを有し、FIFOの各段は1単位(10ビット)のデジタルデータを格納可能であり、バッファ13全体としてFIFOの構成段数単位分のデジタルデータを格納することができる。レジスタ14は出力制御クロックCK15に同期して、バッファ13内部に格納したデジタルデータを1単位ごとに取り込む。レジスタ14に格納されたデジタルデータがD/A変換用データDataとしてパラレルDAC2に出力される。WR信号出力タイマ17は出力制御クロックCK15に同期して“L”の1ショットパルスを有する書き込み制御信号WRを生成する。
【選択図】図1
Description
(構成)
図1はこの発明の実施の形態1であるパラレルデータ出力制御回路である制御マイコンの構成を示すブロック図である。
図2は実施の形態1の制御マイコン1によるパラレルデータ出力制御内容を示すタイミング図である。なお、図2では、バッファ13であるFIFOの構成段数が“4”の場合を示している。以下、図2を参照して、制御マイコン1のよるパラレルデータ出力制御動作を説明する。
CPU12からパラレルDAC2へのデータ更新周期等のパラレルデータ出力制御を専用ハードウエア(バッファ13、レジスタ14、出力周期制御タイマ15、データ転送数制御カウンタ16、及びWR信号出力タイマ17)を用いて実現している。
(構成)
図4はこの発明の実施の形態2であるパラレルデータ出力制御回路3を含む半導体装置の構成を示すブロック図である。同図に示すように、パラレルデータ出力制御回路3及びパラレルDAC2によって半導体装置を構成している。
図5は実施の形態2のパラレルデータ出力制御回路3により出力制御されたパラレルDAC2による出力波形を示すグラフである。同図に示すように、制御周期TC中に、変調A,変調B及び変調Cにおいてそれぞれ変調内容が異なるパラレルデータ出力電圧波形が得られる。
図6はパラレルデータ出力制御回路3のパラレルデータ出力制御動作の処理手順を示すフローチャートである。図6に示すように、パラレルデータ出力制御回路3はステートマシン33の指示に従い、ステップST1〜ST3の順で変調A,変調B及び変調Cの順で波形処理を実行する。
図9はパラレルデータ出力制御回路3の制御によって実現される変調Bによるパラレルデータ出力電圧波形WFbを示す波形図である。以下、図6及び図9を参照してパラレルデータ出力制御回路3の変調Bのパラレルデータ出力電圧波形WFbを得るための制御動作を説明する。
図10はパラレルデータ出力制御回路3の制御によって実現される変調Cによるパラレルデータ出力電圧波形WFcを示す波形図である。以下、図6及び図10を参照してパラレルデータ出力制御回路3の変調Cのパラレルデータ出力電圧波形WFcを得るための制御動作を説明する。
実施の形態2においては、パラレルDAC2へのD/A変換用データData及び書き込み制御信号WRの出力を専用ハードウエアであるパラレルデータ出力制御回路3によって行っている。パラレルデータ出力制御回路3は変調設定用レジスタ群31及び時間管理用レジスタ部32内に格納された波形設定用パラメータによって規定されるパラレルデータ出力電圧波形が得られるようにD/A変換用データData及び書き込み制御信号WRを生成するパラレルデータ出力制御動作を実行している。
Claims (10)
- 時系列に変化するパラレルデータ出力波形を規定する波形設定用パラメータが格納可能なパラメータ格納部と、
前記波形設定用パラメータにより規定された出力波形データをデジタルデータとして生成する波形生成論理部とを備え、
前記波形生成論理部は、出力制御クロックに同期して、前記出力波形データと、書き込み制御信号とを出力することを特徴とする、
パラレルデータ出力制御回路。 - 請求項1記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の立ち上がり及び立ち下がり波形を規定する立ち上がり及び立ち下がり用パラメータを有し、
前記立ち上がり用パラメータは、立ち上がり時刻み回数、立ち上がり時刻み時間幅及び刻み立ち上がり量を含み、前記立ち下がり用パラメータは、立ち下がり時刻み回数、立ち下がり時刻み時間幅及び刻み立ち下がり量を含み、
前記波形生成論理部は、
前記立ち上がり時刻み回数分、前記立ち上がり時刻み時間幅毎に前記刻み立ち上がり量上昇する立ち上がり波形が実現され、かつ、前記立ち下がり時刻み回数分、前記立ち下がり時刻み時間幅毎に前記刻み立ち下がり量下降する立ち下がり波形が実現されるように、前記パラレルデータを生成する、
パラレルデータ出力制御回路。 - 請求項1あるいは請求項2記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、パラレルデータ変化開始時の初期値設定用パラメータを含む、
パラレルデータ出力制御回路。 - 請求項1ないし請求項3のうち、いずれか1項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の極性を設定可能なパラメータを含む、
パラレルデータ出力制御回路。 - 請求項1ないし請求項4のうち、いずれか1項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の極値到達後その状態の保持時間を規定するパラメータを含む、
パラレルデータ出力制御回路。 - 請求項1ないし請求項5のうち、いずれか1項に記載のパラレルデータ出力制御回路であって、
前記パラメータ格納部は複数の部分パラメータ格納部を有し、前記複数の部分パラメータ格納部は前記パラレルデータ出力波形内容が異なる複数種の波形設定用パラメータが格納可能であり、
前記波形生成論理部は、前記複数の部分パラメータ格納部から得られる前記複数種の波形設定用パラメータに基づき、複数種のパラレルデータ出力波形を出力可能とする、
パラレルデータ出力制御回路。 - 請求項1ないし請求項6記載のうち、いずれか1項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の立ち上がり波形及び立ち下り波形を互いに独立して設定可能なパラメータを含む、
パラレルデータ出力制御回路。 - 請求項1ないし請求項7記載のうち、いずれか1項に記載のパラレルデータ出力制御回路であって、
前記波形生成論理部は、前記出力波形データの取り込みタイミングを指示する書き込み制御信号を出力する書き込み制御信号出力機能を備える、
パラレルデータ出力制御回路。 - 請求項8記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記書き込み制御信号の極性、出力期間、出力位置を設定可能なパラメータを含む、
パラレルデータ出力制御回路。 - 請求項1ないし請求項9のうちいずれか1項に記載のパラレルデータ出力制御回路と、
前記パラレルデータ出力制御回路から出力される前記デジタルデータをD/A変換するDACと、
を備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012118261A JP5390661B2 (ja) | 2012-05-24 | 2012-05-24 | パラレルデータ出力制御回路及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012118261A JP5390661B2 (ja) | 2012-05-24 | 2012-05-24 | パラレルデータ出力制御回路及び半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246856A Division JP2009077353A (ja) | 2007-09-25 | 2007-09-25 | パラレルデータ出力制御回路及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182833A true JP2012182833A (ja) | 2012-09-20 |
JP5390661B2 JP5390661B2 (ja) | 2014-01-15 |
Family
ID=47013588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012118261A Expired - Fee Related JP5390661B2 (ja) | 2012-05-24 | 2012-05-24 | パラレルデータ出力制御回路及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5390661B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08331454A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デジタル映像信号処理装置 |
JPH08330914A (ja) * | 1995-05-29 | 1996-12-13 | Yokogawa Electric Corp | 波形発生器 |
JP2000232371A (ja) * | 1999-02-08 | 2000-08-22 | Nec Corp | シリアル/パラレル変換回路 |
JP2000304783A (ja) * | 1999-04-20 | 2000-11-02 | Advantest Corp | 周波数掃引信号発生器 |
JP2004165912A (ja) * | 2002-11-12 | 2004-06-10 | Canon Inc | エリア撮像素子の駆動方法及び装置 |
JP2006048002A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 変調信号発生回路及び画像表示装置及びテレビジョン装置 |
JP2006264273A (ja) * | 2005-03-25 | 2006-10-05 | Seiko Epson Corp | 吐出ヘッド用駆動信号生成装置、印刷装置及び吐出ヘッド用駆動信号生成方法 |
-
2012
- 2012-05-24 JP JP2012118261A patent/JP5390661B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330914A (ja) * | 1995-05-29 | 1996-12-13 | Yokogawa Electric Corp | 波形発生器 |
JPH08331454A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デジタル映像信号処理装置 |
JP2000232371A (ja) * | 1999-02-08 | 2000-08-22 | Nec Corp | シリアル/パラレル変換回路 |
JP2000304783A (ja) * | 1999-04-20 | 2000-11-02 | Advantest Corp | 周波数掃引信号発生器 |
JP2004165912A (ja) * | 2002-11-12 | 2004-06-10 | Canon Inc | エリア撮像素子の駆動方法及び装置 |
JP2006048002A (ja) * | 2004-06-30 | 2006-02-16 | Canon Inc | 変調信号発生回路及び画像表示装置及びテレビジョン装置 |
JP2006264273A (ja) * | 2005-03-25 | 2006-10-05 | Seiko Epson Corp | 吐出ヘッド用駆動信号生成装置、印刷装置及び吐出ヘッド用駆動信号生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5390661B2 (ja) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2016166780A1 (ja) | 半導体装置及びスキャンテスト方法 | |
JP2009077353A (ja) | パラレルデータ出力制御回路及び半導体装置 | |
US8432208B2 (en) | Maintaining pulse width modulation data-set coherency | |
JP5390661B2 (ja) | パラレルデータ出力制御回路及び半導体装置 | |
US7353417B2 (en) | Microcontroller with synchronised analog to digital converter | |
US10491234B1 (en) | Configurable oversampling for an analog-to-digital converter | |
US8185773B2 (en) | Processor system employing a signal acquisition managing device and signal acquisition managing device | |
JP5125605B2 (ja) | リセット制御を有する集積回路装置 | |
US8826061B2 (en) | Timer, method of implementing system time using a timer, and integrated circuit device including the same | |
CN110045911B (zh) | 模数转换控制电路及单片机模数转换电路 | |
JP2006197598A (ja) | パルス生成装置及びパルス生成方法 | |
JP6769490B2 (ja) | 集積回路装置 | |
JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
TWI760872B (zh) | 管理控制器及控制方法 | |
TWI775167B (zh) | 操作系統及控制方法 | |
US20130320957A1 (en) | Dc-dc converter and operating method thereof | |
US10411723B1 (en) | Dynamic triggering and sampling engine (DTSE) for low-latency and cost effective control systems | |
CN116149735A (zh) | 操作系统及控制方法 | |
JP2011076584A (ja) | 半導体集積回路装置 | |
WO2019187821A1 (ja) | マトリクスコンバータ制御装置、及び、電力変換システム | |
JP5919827B2 (ja) | 電源装置、電源制御方法及び電源制御プログラム | |
JP6216563B2 (ja) | データ出力回路、pll装置及びデータ出力方法 | |
JP2010087959A (ja) | 半導体装置 | |
CN117749182A (zh) | 利用扩展复用器和辅助电路配置控制的模数转换器(adc)自动顺序扫描 | |
JP2010271768A (ja) | Cpuインターフェース回路及びcpuインターフェース回路の異常状態からの復帰方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5390661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |