CN116149735A - 操作系统及控制方法 - Google Patents

操作系统及控制方法 Download PDF

Info

Publication number
CN116149735A
CN116149735A CN202111394405.4A CN202111394405A CN116149735A CN 116149735 A CN116149735 A CN 116149735A CN 202111394405 A CN202111394405 A CN 202111394405A CN 116149735 A CN116149735 A CN 116149735A
Authority
CN
China
Prior art keywords
circuit
trigger
parameter
control parameter
core circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111394405.4A
Other languages
English (en)
Inventor
王政治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Priority to CN202111394405.4A priority Critical patent/CN116149735A/zh
Publication of CN116149735A publication Critical patent/CN116149735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种操作系统及控制方法，所述操作系统包括一第一存储电路、一第二存储电路、一选择电路、一核心电路以及一触发源管理电路。第一存储电路存储一第一控制参数。第二存储电路存储一第二控制参数。当一第一触发源使能一第一触发信号时，触发源管理电路命令选择电路将第一控制参数作为输出参数，使得核心电路进入第一模式，用以执行一第一操作。当一第二触发源使能一第二触发信号时，该触发源管理电路命令选择电路将第二控制参数作为输出参数，使得核心电路进入一第二模式，用以执行一第二操作。

Description

操作系统及控制方法
技术领域
本发明有关于一种操作系统，特别是有关于一种具有多个操作模式的操作系统。
背景技术
随着科技的进步，电子装置的种类及功能愈来愈多。大部分的电子装置的内部具有一中央处理器以及许多处理电路。中央处理器用以控制所有处理电路的操作。然而，中央处理器在同一时间只能与单一处理电路沟通。因此，造成许多处理电路的闲置。
发明内容
本发明的一实施例提供一种操作系统，包括一第一存储电路、一第二存储电路、一选择电路、一核心电路以及一触发源管理电路。第一存储电路存储一第一控制参数。第二存储电路存储一第二控制参数。选择电路用以提供一输出参数。核心电路接收输出参数。触发源管理电路用以控制选择电路。当一第一触发源使能一第一触发信号时，触发源管理电路命令选择电路将第一控制参数作为输出参数，使得核心电路进入第一模式，用以执行一第一操作。当一第二触发源使能一第二触发信号时，触发源管理电路命令选择电路将第二控制参数作为输出参数，使得核心电路进入第二模式，用以执行一第二操作。
本发明另提供一种控制方法，用以控制一核心电路的操作模式。本发明的控制方法包括，存储一第一控制参数于一第一存储电路中；存储一第二控制参数于一第二存储电路中；判断一第一触发源是否使能一第一触发信号；当第一触发信号被使能时，提供第一控制参数给核心电路，使得核心电路进入一第一模式，用以进行一第一操作；判断一第二触发源是否发出使能一第二触发信号；以及当第二触发信号被使能时，提供第二控制参数给核心电路，使得核心电路进入一第二模式，用以进行一第二操作。
本发明的控制方法可经由本发明的操作系统来实现，其为可执行特定功能的硬件或固件，也可以通过程序码方式收录于一纪录媒体中，并结合特定硬件来实现。当程序码被电子装置、处理器、计算机或机器载入且执行时，电子装置、处理器、计算机或机器变成用以实行本发明的操作系统。
附图说明
图1为本发明的操作系统的示意图。
图2为本发明的处理电路的示意图。
图3为本发明的处理电路的动作示意图。
图4A为本发明的控制方法的一可能流程示意图。
图4B为本发明的控制方法的另一可能流程示意图。
【符号说明】
100：操作系统
102：中央处理器
104：汇流排
106、200：处理电路
108、110、112：触发源
STA1～STAN、STB1～STBM、STC1～STCQ：触发信号
SOUT：输出信号
CLK1、CLK2：时脉信号
PA1～PAN、PB1～PBM、PC1～PCQ：周边电路
RT1～RT3：存储电路
202：选择电路
204：核心电路
206：触发源管理电路
P1～P3：控制参数
SEL：选择信号
PO：输出参数
ST：触发信号
Timeout、Overflow、Underflow：完成信号
302、304：时间
S401～S407：步骤
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置是为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的操作系统的示意图。如图所示，操作系统100包括一中央处理器(CPU)102、一汇流排104、一处理电路106以及触发源108、110及112。中央处理器102通过汇流排104与处理电路106沟通。在一可能实施例中，中央处理器102写入数据至处理电路106的存储电路(未显示)中。本发明并不限定汇流排104的种类。在一可能实施例中，汇流排104是以一并列方式或是一串列方式，在中央处理器102与处理电路106之间传送数据、信号及电源中的至少一者。
处理电路106耦接汇流排104，用以接收来自中央处理器102的信息(数据、信号及电源中的至少一者)。处理电路106还耦接触发源108、110及112，用以接收触发信号STA1～STAN、STB1～STBM及STC1～STCQ。在本实施例中，当触发信号STA1～STAN、STB1～STBM及STC1～STCQ中的一者被使能时，处理电路106根据被使能的触发信号的来源，进入相对应的操作模式，用以进行相对应的操作。
举例而言，当触发源108使能触发信号STA1～STAN中的一者时，处理电路106进入一第一模式。在第一模式下，处理电路106进行一第一操作。当触发源110使能触发信号STB1～STBM中的一者时，处理电路106进入一第二模式。在第二模式下，处理电路106进行一第二操作。当触发源112使能触发信号STC1～STCQ中的一者时，处理电路106可能进入第一或第二模式。在其它实施例中，当触发信号STC1～STCQ中的一者被使能时，处理电路106可能进入一第三模式，用以进行一第三操作。
在一些实施例中，当处理电路106进入第一模式并执行第一操作时，处理电路106忽略来自触发源110及112的触发信号。因此，在第一模式下，即使触发源110使能触发信号STB1～STBM中的一者时，处理电路106持续进行第一操作，直到处理电路106完成第一操作。同样地，当处理电路106进入第二模式并进行第二操作时，即使触发源108使能触发信号STA1～STAN中的一者时，处理电路106持续进行第二操作，直到处理电路106完成第二操作。
在一可能实施例中，处理电路106根据触发信号STA1～STAN、STB1～STBM及STC1～STCQ的位准，得知触发信号STA1～STAN、STB1～STBM及STC1～STCQ是否被使能。以触发信号STA1为例，当触发信号STA1为一第一特定位准时，表示触发源108使能触发信号STA1。因此，处理电路106进入第一模式。当触发信号STA1不为特定位准时，表示触发源108未使能触发信号STA1。因此，处理电路106继续检测其它触发信号的位准。第一特定位准可能是一高位准或是一低位准。
本发明并不限定处理电路106的架构。在一可能实施例中，处理电路106为一计时器/计数器(timer/counter)。在此例中，当处理电路106进入第一模式时，处理电路106进行一计时操作。此时，处理电路106作为一计时器。当处理电路106进入第二模式，处理电路106进行一计数操作。此时，处理电路106作为一计数器。在另一可能实施例中，处理电路106为一串列/并列电路(series and parallel circuit)。在此例中，处理电路106可能具有一第一接口以及一第二接口。第一接口为一串列接口，如一通用非同步接收器传输(UART)接口、一同步周边设备接口(SPI)或是一内部集成电路(I2C)接口。第二接口为一并列接口，如一通用接口汇流排(General-Purpose Interface Bus；GPIB)。当处理电路106进入第一模式时，处理电路106利用第一接口与一外部装置(如中央处理器102、触发源108及110中的至少一者)沟通。当处理电路106进入第二模式时，处理电路106利用第二接口与外部装置沟通。在其它实施例中，处理电路106具有更多的操作模式，用以进行更多的操作。
在一些实施例中，在处理电路160完成相对应的操作时，处理电路106可能使能一输出信号SOUT。在一可能实施例中，中央处理器102通过汇流排104，接收输出信号SOUT。在另一实施例中，中央处理器102可能通过其它汇流排接收输出信号SOUT。在其它实施例中，中央处理器102可能直接耦接处理电路106，用以接收输出信号SOUT。在一些实施例中，处理电路106可能通过汇流排104提供输出信号SOUT给其它外部元件(如触发源108、110及112中的至少一者)，或是直接提供输出信号SOUT给其它外部元件。
在一可能实施例中，中央处理器102根据输出信号SOUT，判断处理电路106是否完成相对应的操作。举例而言，当处理电路106完成第一操作或是第二操作时，处理电路106可能设定输出信号SOUT为一第二特定位准。因此，中央处理器102根据具有特定位准的输出信号SOUT，得知处理电路106已完成第一操作或是第二操作。第二特定位准可能为一高位准或是一低位准。在本实施例中，由于处理电路106根据被使能的触发信号的来源，主动地执行相对应的操作，而不需中央处理器102时时监控触发源108、110及112是否使能触发信号，故可节省中央处理器102的功耗。
在其它实施例中，处理电路106还接收时脉信号CLK1及CLK2。在此例中，当处理电路106进入第一模式时，处理电路106可能根据时脉信号CLK1或CLK2，进行第一操作。同样地，当处理电路106进入第二模式时，处理电路106可能根据时脉信号CLK1或CLK2，进行第二操作。在其它实施例中，处理电路106可能接收更多或更少的时脉信号。
触发源108包括周边电路PA1～PAN，用以提供触发信号STA1～STAN。触发源110包括周边电路PB1～PBM，用以提供触发信号STB1～STBM。触发源112包括周边电路PC1～PCQ，用以提供触发信号STC1～STCQ。在本实施例中，周边电路PA1～PAN位于同一触发源中，故周边电路PA1～PAN可称为第一周边电路。在此例中，周边电路PB1～PBM称为第二周边电路，周边电路PC1～PCQ称为第三周边电路。
本发明并不限定周边电路PA1～PAN、PB1～PBM及PC1～PCQ的种类。任何电路均可作为周边电路PA1～PAN、PB1～PBM及PC1～PCQ中的一者。由于周边电路PA1～PAN、PB1～PBM及PC1～PCQ的特性相似，故以周边电路PA1为例。在此例中，当周边电路PA1完成本身的操作时，周边电路PA1使能触发信号STA1。此时，触发信号STA1可能为一特定位准。然而，如果周边电路PA1尚未完成本身的操作时，周边电路PA1不使能触发信号STA1。此时，触发信号STA1可能不为特定位准。
触发源108、110及112各自独立。换句话说，触发源108、110及112不共用任何周边电路。另外，本发明不限定触发源108、110及112的周边电路的数量。在一可能实施例中，触发源108、110及112中一者的周边电路的数量可能相同于触发源108、110及112中另一者的周边电路的数量。在另一可能实施例中，触发源108、110及112中一者的周边电路的数量可能不同于触发源108、110及112中另一者的周边电路的数量。
图2为本发明的处理电路的示意图。如图所示，处理电路200包括存储电路RT1～RT3、一选择电路202、一核心电路204以及一触发源管理电路206。存储电路RT1～RT3各自独立。在一可能实施例中，存储电路RT1～RT3为暂存器。存储电路RT1～RT3分别存储控制参数P1～P3。控制参数P1～P3用以控制核心电路204的操作模式。在一可能实施例中，控制参数P1～P3由处理电路200以外的一外部装置(如图1的中央处理器102)所提供。在此例中，图1的中央处理器102可能通过汇流排104，将控制参数P1～P3分别写入存储电路RT1～RT3。本发明并不限定存储电路的数量。在其它实施例中，处理电路200可能具有更多或更少的存储电路。
选择电路202耦接存储电路RT1～RT3。在一可能实施例中，选择电路202根据一选择信号SEL，将控制参数P1～P3中的一者作为一输出参数PO。举例而言，当选择信号SEL具有一第一状态(如第一电压)时，选择电路202将控制参数P1作为输出参数PO。当选择信号SEL具有一第二状态(如第二电压)时，选择电路202将控制参数P2作为输出参数PO。当选择信号SEL具有一第三状态(如第三电压)时，选择电路202将控制参数P3作为输出参数PO。在其它实施例中，选择电路202根据选择信号SEL的频率，将控制参数P1～P3中的一者作为一输出参数PO。在一些实施例中，选择电路202根据多个选择信号，将控制参数P1～P3中的一者作为输出参数PO。本发明并不限定选择电路202的架构。在一可能实施例中，选择电路202为一多工器。
核心电路204耦接选择电路202，用以接收输出参数PO，并根据输出参数PO进入相对应的模式。举例而言，当选择电路202将控制参数P1作为输出参数PO时，核心电路204进入一第一模式，用以执行一第一操作。当选择电路202将控制参数P2作为输出参数PO时，核心电路204进入一第二模式，用以执行一第二操作。当选择电路202将控制参数P3作为输出参数PO时，核心电路204进入一第三模式，用以执行一第三操作。在其它实施例中，当选择电路202将控制参数P3作为输出参数PO时，核心电路204进入第一模式或第二模式。
本发明并不限定核心电路204的架构。在一可能实施例中，核心电路204为一计时器/计数器的核心电路。在此例中，核心电路204具有双操作模式。当选择电路202将控制参数P1作为输出参数PO时，核心电路204进入第一模式，用以执行一计时操作。当选择电路202将控制参数P2作为输出参数PO时，核心电路204进入第二模式，用以执行一计数操作。
在一可能实施例中，当选择电路202将控制参数P3作为输出参数PO时，核心电路204可能进入第一模式，用以执行计时操作。在此例中，当选择电路202将控制参数P1作为输出参数PO时，核心电路204执行计时操作的总执行时间为一第一时间(如10秒)。当选择电路202将控制参数P3作为输出参数PO时，核心电路204执行计时操作的总执行时间为一第二时间(如5秒)。第一时间不同于第二时间。
在另一可能实施例中，当选择电路202将控制参数P3作为输出参数PO时，核心电路204进入第二模式，用以执行计数操作。在此例中，当选择电路202将控制参数P2作为输出参数PO时，核心电路204可能先设定一第一目标值，并重置一计数值。核心电路204可能根据时脉信号CLK1的脉冲数量，调整计数值。当计数值达到第一目标值时，核心电路204停止执行计数操作。当选择电路202将控制参数P3作为输出参数PO时，核心电路204设定一第二目标值，并再次重置计数值。核心电路204可能根据时脉信号CLK1的脉冲数量，调整计数值。当计数值达到第二目标值时，核心电路204停止执行计数操作。在此例中，第一目标值不同于第二目标值。本发明并不限定核心电路204如何调整计数值。核心电路204可能逐渐减少或逐渐增加计数值。
在本实施例中，核心电路204根据输出参数PO，决定计时操作的总执行时间、计时操作的时脉来源、计数操作的目标值、计数操作的时脉来源、计数操作的种类(一向上计数或是一向下计数)。在其它实施例中，核心电路204根据输出参数PO，计数一外部时脉(如CLK1或CLK2)的上升边缘或是下降边缘的数量。
触发源管理电路206耦接触发源108、110及112。触发源管理电路206用以判断触发源108、110及112是否发出使能的触发信号。当触发源108、110或112发出使能的触发信号时，触发源管理电路206通过选择信号SEL，命令选择电路202将相对应的控制参数作为输出参数PO，用以控制核心电路204的操作模式。
举例而言，当触发源108使能一触发信号(如图1的触发信号STA1～STAN之一者)时，触发源管理电路208产生选择信号SEL，用以命令选择电路202将控制参数P1作为输出参数PO。因此，核心电路204进入第一模式，用以进行第一操作。在一可能实施例中，核心电路204根据输出参数PO(即控制参数P1)，选择时脉信号CLK1或CLK2，并根据选择的时脉信号进行第一操作。在完成第一操作后，核心电路204使能输出信号SOUT。
当触发源110使能一触发信号(如图1的触发信号STB1～STBM中的一者)时，触发源管理电路206通过选择信号SEL，命令选择电路204将控制参数P2作为输出参数PO。因此，核心电路204进入第二模式，用以执行第二操作。在第二模式下，核心电路204可能根据输出参数PO(即控制参数P2)，选择时脉信号CLK1或CLK2，并根据选择的时脉信号进行第二操作。在完成第二操作后，核心电路204使能输出信号SOUT。
当触发源112使能一触发信号(如图1的触发信号STC1～STCQ中的一者)时，触发源管理电路208可能命令选择电路202将控制参数P3作为输出参数PO。此时，核心电路204可能进入第一、第二模式或是第三模式。在此例中，核心电路204可能根据输出参数PO(即控制参数P3)，选择时脉信号CLK1或CLK2。
在一些实施例中，当核心电路204进入一特定模式时，即使触发源管理电路206发现其它的触发源使能触发信号时，触发源管理电路206忽略来自其它触发源的触发信号。举例而言，在核心电路204进入第一模式后，即使触发源110使能触发信号STB1～STBM中的一者时，核心电路204维持执行第一操作。
由于处理电路200具有多个独立的存储电路，每一存储电路存储一控制参数，故触发源管理电路206只要根据被使能的触发信号的来源，提供相对应的控制参数给核心电路204，便可调整核心电路204的操作模式。因此，核心电路204的模式切换不需中央处理器的介入，故可节省中央处理器的功耗。再者，在核心电路204切换模式时，中央处理器可执行其它的操作，故可提高中央处理器的效能。
在一些实施例中，触发源管理电路206还提供一触发信号ST给核心电路204。触发信号ST为触发源108、110及112所使能的触发信号。举例而言，当选择电路202将控制参数P1作为输出参数PO时，触发源管理电路206将触发源108所使能的触发信号作为触发信号ST。当选择电路202将控制参数P2作为输出参数PO时，触发源管理电路206将触发源110所使能的触发信号作为触发信号ST。当选择电路202将控制参数P3作为输出参数PO时，触发源管理电路206将触发源112所使能的触发信号作为触发信号ST。
图3为本发明的处理电路的动作示意图。为方便说明，假设处理电路为一计时器/计数器。在此例中，当触发源108使能触发信号STA1～STAN中的一者时，触发源管理电路206命令选择电路202将控制参数P1作为输出参数PO。因此，核心电路204进入第一模式，准备进行一计时操作。此时，核心电路204可能根据输出参数PO，选择时脉信号CLK1，并根据时脉信号CLK1的脉冲，准备进行一计时操作。
然后，触发源管理电路206将被使能的触发信号(如STA1)作为触发信号ST提供给核心电路204。核心电路204根据触发信号ST(STA1)开始执行计时操作。在核心电路204执行计时操作的同时，如果触发源108使能另一触发信号(如STAN)时，触发源管理电路206将被使能的触发信号(STAN)作为触发信号ST提供给核心电路204。此时，核心电路204可能根据触发信号ST(STAN)暂停执行计时操作。当触发源108使能另一触发信号(如STA2)时，触发源管理电路206将被使能的触发信号(STA2)作为触发信号ST提供给核心电路204。此时，核心电路204可能根据触发信号ST(STA2)继续执行计时操作。当核心电路204完成计时操作时，核心电路204使能一完成信号Timeout。在此例中，完成信号Timeout作为输出信号SOUT。
在另一可能实施例中，当触发源110使能触发信号STB1～STBM中的一者时，触发源管理电路206命令选择电路202将控制参数P2作为输出参数PO。因此，核心电路204进入第二模式，用以进行一计数操作。核心电路204可能根据输出参数PO，选择时脉信号CLK1，并根据时脉信号CLK1的脉冲，进行一计数操作。在另一可能实施例中，核心电路204可能根据输出参数PO，选择时脉信号CLK2。
接着，触发源管理电路206将被使能的触发信号(如STBM)作为触发信号ST提供给核心电路204。因此，核心电路204开始执行一计数操作。在一可能实施例中，核心电路204根据输出参数PO(即控制参数P2)进行一向上计数操作或是一向下计数操作。当触发源110使能另一触发信号时，触发源管理电路206将被使能的触发信号(如STB2)作为触发信号ST。此时，核心电路204可能根据触发信号ST暂停执行计数操作。当触发源110使能另一触发信号(如STB1)时，触发源管理电路206将被使能的触发信号(STB1)作为触发信号ST。此时，核心电路204可能根据触发信号ST(STB1)继续执行计数操作。当核心电路204完成计数操作时，核心电路204使能完成信号Overflow或Underflow。在一可能实施例中，当核心电路204完成向上计数操作时，核心电路204使能完成信号Overflow。在此例中，完成信号Overflow作为输出信号SOUT。在另一可能实施例中，当核心电路204完成向下计数操作时，核心电路204使能完成信号Underflow。在此例中，完成信号Underflow作为输出信号SOUT。
在其它实施例中，当触发源112使能触发信号STC1～STCQ中的一者(如STC1)时，触发源管理电路206命令选择电路202将控制参数P3作为输出参数PO。因此，核心电路204可能再次进入第一模式，用以进行一计时操作。在此例中，核心电路204根据控制参数P3，选择时脉信号CLK1及CLK2之一者(如CLK2)。核心电路204根据时脉信号CLK2的脉冲，再次进行一计时操作。
接着，触发源管理电路206将被使能的信号(如STC1)作为触发信号ST提供给核心电路204。因此，核心电路204开始执行计时操作。当核心电路204完成计时操作时，核心电路204使能完成信号Timeout。在一可能实施例中，当选择电路202将控制参数P1作为输出参数PO时，核心电路204执行计时操作的总执行时间为一时间302。当选择电路202将控制参数P3作为输出参数PO时，核心电路204执行计时操作的总执行时间为一时间304。在此例中，时间302不同于时间304。在本实施例中，时间302的长短与控制参数P1有关。同样地，时间304的长短与控制参数P3有关。
图4A为本发明的控制方法的一可能流程示意图。本发明的控制方法用以控制一核心电路的操作模式。首先，存储多个控制参数于多个存储电路中(步骤S401)。在一可能实施例中，该等控制参数由一中央处理器写入该等存储电路中。在此例中，每一存储电路存储一控制参数。
判断一第一触发源是否使能一第一触发信号(步骤S402)。当第一触发源使能第一触发信号时，提供该等存储电路中的一第一存储电路的控制参数给核心电路，用以命令核心电路进入一第一模式(步骤S403)。在第一模式下，核心电路根据第一触发信号执行一第一操作，如一计时操作。在第一模式下，如果第一触发源使能另一触发信号(或称第四触发信号)时，核心电路可能暂停进行计时操作。当第一触发源使能另一触发信号(或称第五触发信号)时，核心电路继续进行计时操作。在其它实施例中，在完成计时操作后，回到步骤S402，继续判断第一触发源是否使能第一触发信号。
当第一触发源未使能第一触发信号时，判断一第二触发源是否使能一第二触发信号(步骤S404)。当第二触发源使能第二触发信号时，将该等存储电路中的一第二存储电路的控制参数提供给核心电路，用以命令核心电路进入一第二模式(步骤S405)。在第二模式下，核心电路根据第二触发信号执行一第二操作，如一计数操作。在此例中如果第二触发源使能另一触发信号(或称第六触发信号)时，核心电路可能暂停进行计数操作。当第二触发源使能另一触发信号(或称第七触发信号)时，核心电路继续进行计数操作。当第二触发源未使能第二触发信号时，回到步骤S402。在一些实施例中，在核心电路在完成计数操作后，可能回到步骤S402。
图4B为本发明的控制方法的另一可能流程示意图。图4B相似图4A，不同之处在于图4B多了步骤S406及S407。在步骤S406中，判断一第三触发源是否使能一第三触发信号。当第三触发源使能第三触发信号时，将所述等存储电路中的一第三存储电路的控制参数提供给核心电路，用以命令核心电路进入第一或第二模式(步骤S407)。在一可能实施例中，当核心电路接收到第三存储电路的控制参数时，核心电路进入第一模式。在此例中，核心电路根据不同的控制参数，决定计时操作的总执行时间。举例而言，当核心电路接收第一控制参数时，核心电路执行计时操作的总执行时间为一第一时间。当核心电路接收第三控制参数时，核心电路执行计时操作的总执行时间为一第二时间。在此例中，第一时间不同于第二时间。
在另一可能实施例中，当核心电路接收到第三存储电路的控制参数时，核心电路进入第二模式。在此例中，核心电路根据不同的控制参数，决定计数操作的目标值。举例而言，核心电路根据第二控制参数，决定一第一目标值。核心电路可能根据一第一时脉信号的脉冲数量，调整一计数值。当计数值达到第一目标值时，核心电路停止执行计数操作。在此例中，核心电路根据第三控制参数，决定一第二目标值。核心电路可能根据一第二时脉信号(或第一时脉)的脉冲数量，调整计数值。当计数值达到第二目标值时，核心电路停止执行计数操作。第一目标值不同于第二目标值。
由于核心电路在不同触发源使能触发信号时，接收到不同的控制参数，并根据不同的控制参数执行不同的操作，而不需中央处理器持续检测触发源是否发出使能的触发信号，故中央处理器可进行其它的操作，因而提高中央处理器的效能。
本发明的控制方法，或特定型态或其部份，可以以程序码的型态存在。程序码可存储于实体媒体，如软盘、光盘、硬盘、或是任何其他机器可读取(如计算机可读取)存储媒体，亦或不限于外在形式的计算机程序产品，其中，当程序码被机器，如计算机载入且执行时，此机器变成用以参与本发明的操作系统。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如计算机接收、载入且执行时，此机器变成用以参与本发明的操作系统。当在一般用途处理单元实际操作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种信号，但这些信号不应受这些术语的限制。这些术语只是用以区分一个信号和另一个信号。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围应当以本申请权利要求书的界定为准。

Claims (10)

1.一种操作系统，其特征在于，包括：
一第一存储电路，存储一第一控制参数；
一第二存储电路，存储一第二控制参数；
一选择电路，用以提供一输出参数；
一核心电路，接收所述输出参数；以及
一触发源管理电路，用以控制所述选择电路；
其中：
当一第一触发源使能一第一触发信号时，所述触发源管理电路命令所述选择电路将所述第一控制参数作为所述输出参数，使得所述核心电路进入一第一模式，用以执行一第一操作；
当一第二触发源使能一第二触发信号时，所述触发源管理电路命令所述选择电路将所述第二控制参数作为所述输出参数，使得所述核心电路进入一第二模式，用以执行一第二操作。
2.如权利要求1所述的操作系统，其特征在于，所述第一操作为一计时操作，所述第二操作为一计数操作。
3.如权利要求2所述的操作系统，其特征在于，当所述选择电路将所述第一控制参数作为所述输出参数时，所述触发源管理电路提供所述第一触发信号给所述核心电路，当所述选择电路将所述第二控制参数作为所述输出参数，所述触发源管理电路提供所述第二触发信号给所述核心电路。
4.如权利要求3所述的操作系统，其特征在于，还包括：
一第三存储电路，存储一第三控制参数；
其中当一第三触发源使能一第三触发信号时，所述触发源管理电路命令所述选择电路将所述第三控制参数作为所述输出参数，并提供所述第三触发信号给所述核心电路。
5.如权利要求4所述的操作系统，其特征在于：
当所述选择电路将所述第三控制参数作为所述输出参数时，所述核心电路进入所述第一模式；
当所述选择电路将所述第一控制参数作为所述输出参数时，所述核心电路执行所述第一操作的总执行时间为一第一时间，当所述选择电路将所述第三控制参数作为所述输出参数时，所述核心电路执行所述计时操作的总执行时间为一第二时间，所述第一时间不同于所述第二时间。
6.如权利要求4所述的操作系统，其特征在于：
当所述选择电路将所述第三控制参数作为所述输出参数时，所述核心电路进入所述第二模式；
当所述选择电路将所述第二控制参数作为所述输出参数时，所述核心电路执行所述计数操作，用以调整一计数值，当所述计数值达到一第一目标值时，所述核心电路停止执行所述计数操作；
当所述选择电路将所述第三控制参数作为所述输出参数时，所述核心电路执行所述计数操作，用以调整所述计数值，当所述计数值达到一第二目标值时，所述核心电路停止执行所述计数操作；
所述第一目标值不同于所述第二目标值。
7.如权利要求1所述的操作系统，其特征在于，所述核心电路根据所述输出参数，从多个时脉信号中选择一者。
8.如权利要求1所述的操作系统，其特征在于，还包括：
一中央处理器，用以提供所述第一控制参数及所述第二控制参数；以及
一汇流排，用以传送所述第一控制参数至所述第一存储电路，并传送所述第二控制参数至所述第二存储电路。
9.一种控制方法，其特征在于，用以控制一核心电路的操作模式，所述控制方法包括：
存储一第一控制参数于一第一存储电路中；
存储一第二控制参数于一第二存储电路中；
判断一第一触发源是否使能一第一触发信号；
当所述第一触发信号被使能时，提供所述第一控制参数给所述核心电路，使得所述核心电路进入一第一模式，用以进行一第一操作；
判断一第二触发源是否发出使能一第二触发信号；以及
当所述第二触发信号被使能时，提供所述第二控制参数给所述核心电路，使得所述核心电路进入一第二模式，用以进行一第二操作。
10.如权利要求9所述的控制方法，其特征在于，所述第一操作为一计时操作，所述第二操作为一计数操作。
CN202111394405.4A 2021-11-23 2021-11-23 操作系统及控制方法 Pending CN116149735A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111394405.4A CN116149735A (zh) 2021-11-23 2021-11-23 操作系统及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111394405.4A CN116149735A (zh) 2021-11-23 2021-11-23 操作系统及控制方法

Publications (1)

Publication Number Publication Date
CN116149735A true CN116149735A (zh) 2023-05-23

Family

ID=86372333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111394405.4A Pending CN116149735A (zh) 2021-11-23 2021-11-23 操作系统及控制方法

Country Status (1)

Country Link
CN (1) CN116149735A (zh)

Similar Documents

Publication Publication Date Title
JP5207720B2 (ja) Ｏｏｂ検出回路およびシリアルａｔａシステム
US9225343B2 (en) Electronics device capable of efficient communication between components with asyncronous clocks
CN108205393B (zh) 半导体设备、人机接口设备及电子装置
US20060090026A1 (en) USB control circuit for saving power and the method thereof
US7805650B2 (en) Semiconductor integrated circuit and debug mode determination method
CN113220108B (zh) 计算机可读取存储介质、操作频率调整方法及装置
US20070156936A1 (en) System and method for dynamically adding additional masters onto multi-mastered llC buses with tunable performance
US20030006807A1 (en) Method of and circuit for controlling a clock
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
JP2016532967A (ja) 周辺装置からのｉｒｑ線の数を１線に最小化する方法
US9342097B2 (en) Microcontroller and method of controlling the same
TWI606329B (zh) 用於在一或多個模組中循序分配電力的系統與方法
US7523240B2 (en) Interrupt controller and interrupt control method
CN111338451B (zh) 控制电路及快速设定电源模式的方法
US11288223B2 (en) Bridge chip with function of expanding external devices and associated expansion method
CN116149735A (zh) 操作系统及控制方法
JP2009077353A (ja) パラレルデータ出力制御回路及び半導体装置
TWI775167B (zh) 操作系統及控制方法
US8826061B2 (en) Timer, method of implementing system time using a timer, and integrated circuit device including the same
JP7273176B2 (ja) シーケンス処理ユニットを備えたメモリ制御システム
TWI792841B (zh) 電路系統
US20240096385A1 (en) Memory system and control method
TW202044031A (zh) 操作頻率調整方法及電腦程式產品及裝置
US8935548B2 (en) DC-DC converter and operating method thereof
US6715017B2 (en) Interruption signal generating apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination