TWI606329B - 用於在一或多個模組中循序分配電力的系統與方法 - Google Patents

用於在一或多個模組中循序分配電力的系統與方法 Download PDF

Info

Publication number
TWI606329B
TWI606329B TW099119576A TW99119576A TWI606329B TW I606329 B TWI606329 B TW I606329B TW 099119576 A TW099119576 A TW 099119576A TW 99119576 A TW99119576 A TW 99119576A TW I606329 B TWI606329 B TW I606329B
Authority
TW
Taiwan
Prior art keywords
regulators
instruction code
programmable
sequencer
power distribution
Prior art date
Application number
TW099119576A
Other languages
English (en)
Other versions
TW201140303A (en
Inventor
查德Ｌ 歐森
威美蘭堡 喬瑟夫Ｂ 汎德
Original Assignee
美士美積體產品公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美士美積體產品公司 filed Critical 美士美積體產品公司
Publication of TW201140303A publication Critical patent/TW201140303A/zh
Application granted granted Critical
Publication of TWI606329B publication Critical patent/TWI606329B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Description

用於在一或多個模組中循序分配電力的系統與方法
本發明實質上係關於用於在一或多個模組中循序分配電力的系統與方法，且特定而言，係關於一種可程式化電力分配序列器。
使一電子系統中之若干模組通電可為一精細程序。在許多案例中，不應同時使模組通電，因為此可導致對一或多個模組的損害、不適當或非意欲之操作、電力之低效使用及其他非期望之效果。相反，通常使模組通電(以及斷電)要求一精確的預定序列。通常而言，採用一電力分配序列器以執行此操作。
通常而言，一電力分配序列器控制複數個電壓調節器以供應電壓至一電子系統之多種模組。通常，一些此等調節器可取決於電子系統之組態及功能將若干電壓供應至一應用處理器及其他模組。例如，若電子系統係一蜂巢式電話，則系統可進一步包含記憶體、音訊電路、顯示器、射頻(RF)晶片組、數位信號處理器及其他者。電力分配序列器通常經硬佈線以對一特定應用處理器順次施加一預定電壓。在已使處理器通電之後，處理器將關於如何及何時使系統之各自模組通電及斷電的離散指令提供至序列器。
因為對一特定應用處理器硬佈線電力分配序列器，所以若系統製造商決定使用另一類型的處理器，於是需要設計將使此類型處理器適當工作的一新電力分配序列器。對於序列器，此具有一長引線設計及製造循環的不利結果，而此繼而延遲電子系統之開發及製造。此外，需在序列器製造商、處理器製造商及系統製造商之間進行許多互動及花費很多時間以適當設計序列器，使得該序列器可將適當通電及斷電序列應用於處理器。此通常係一耗時且昂貴的程序。而且，若系統製造商具有使用不同應用處理器的若干產品，則系統製造商以及序列器製造商不得不管理及保持追蹤不同類型的序列器，此使存貨變得複雜。
本發明之一態樣係關於一種可程式化電力分配序列器。該序列器包括：複數個內部調節器；一內部記憶體，其經調適以儲存包含用於以一循序方式啟用及停用該等調節器之指令的一使用者可程式化指令碼；及一控制器，其經調適以基於該使用者可程式化指令碼之指令啟用及停用該等調節器。該控制器可自一程式源(諸如，一應用處理器、一外部記憶體或外部程式裝置)接收該使用者可程式化指令碼。
在本發明之另一態樣中，可程式化電力分配序列器之內部記憶體進一步儲存用於循序啟用經調適以供應電力至程式源的複數個調節器的一預設或良性指令碼。根據此態樣，控制器回應於一初始通電操作而自內部記憶體存取預設或良性指令碼，且執行該指令碼以使程式源安全及適當地通電。在已使程式源成功地通電之後，控制器自程式源接收使用者可程式化指令碼，將該使用者可程式化指令碼儲存於內部記憶體中，且執行指令碼以使耦接至序列器之一或多個模組通電及斷電，此包含使程式源再通電及斷電。在初始通電之後，控制器使用使用者可程式化指令碼以使耦接至序列器之模組通電及斷電而至少直至再次更新指令碼為止。
在本發明之另一態樣中，可程式化電力分配序列器包含可耦接至一或多個外部調節器之一外部調節器埠。根據此態樣，控制器係經調適以根據使用者可程式化指令碼之指令連同內部調節器一起循序啟用及停用一或多個外部調節器。使用外部調節器埠，複數個電力分配序列器可以級聯、階層及/或冗餘方式耦接在一起以將調節器之控制擴展成超過該等調節器在一單個序列器中的控制。在本發明之又一態樣中，可程式化電力分配序列器可包含經調適以偵測錯誤地操作之調節器的一錯誤偵測模組，且將該錯誤報告給控制器。控制器可回應於一或多個錯誤調節器而採取行動，該等行動包含發送通知至一外部裝置或執行一或多個受影響以及未受影響之模組的一斷電操作。
可從連同附圖考慮時的本發明之以下詳細描述明白本發明之其他態樣、優點及新穎特徵。
圖1A圖解說明根據本發明之一實施例之一例示性可程式化電力分配序列器100的一方塊圖。概括而言，序列器100包含可安全地使許多類型的應用處理器通電的一預設或良性通電序列。在使應用處理器通電之後，序列器100可從應用處理器接收包含關於如何使連接至序列器之一或多個模組循序通電及斷電之指令的一使用者可程式化指令碼。來自應用處理器之使用者可程式化指令碼甚至可包含關於如何使應用處理器自身循序再通電之指令，該等指令可不同於預設或良性通電序列。
特定而言，可程式化電力分配序列器100包括一控制器102、一內部記憶體104、複數個序列產生器(A至G) 112-1至112-7、一第一組暫存器(A至G) 114-1至114-7、複數個調節器106-1至106-25、複數個選擇邏輯裝置(1至25) 108-1至108-25及一第二組暫存器(1至25) 110-1至110-25。雖然，在此實例中，存在七(7)個序列產生器、25個調節器及相關電路(暫存器及選擇邏輯裝置)，但應理解序列器100可包含更多或更少的此等組件。
序列產生器(A至G) 112-1至112-7各自耦接至暫存器(A至G) 114-1至114-7，該等暫存器(A至G) 114-1至114-7繼而規定產生器如何及何時產生一通電時序序列及一斷電時序序列。在此例示性實施例中，通電時序序列包含複數個週期性脈衝(舉例來說，16個脈衝)。類似地，斷電時序序列包含複數個實質上週期性脈衝(舉例來說，16個脈衝)。關於序列脈衝之週期的資訊儲存於相對應暫存器中。相對應暫存器(114-1至114-7)亦儲存關於是否應經由一軟體命令或一外部控制輸入起始序列產生器。
選擇邏輯裝置(1至25) 108-1至108-25基於儲存於暫存器(1至25) 110-1至110-25之資訊分別啟用及停用各自調節器(1至25) 106-1至106-25。相對應暫存器(110-1至110-25)規定相對應選擇邏輯裝置(108-1至108-25)待選擇的序列產生器、啟用相對應調節器(106-1至106-25)之通電時序序列的時槽及停用相對應調節器(106-1至106-25)之斷電時序序列的時槽。
在偵測到一初始通電之後，控制器102自內部記憶體104讀取一預設或良性通電序列指令(舉例來說，一指令碼)且將相對應資訊寫入至一或多個第一組暫存器(A至G) 114-1至114-7及一或多個第二組暫存器110-1至110-25中。用作序列器110之一隨後程式源的一應用處理器係耦接至序列器的一或多個調節器106-1至106-25。作為一實例，預設或良性通電序列可經組態以經由耦接至處理器之一或多個調節器使一應用處理器安全地通電。在使應用處理器通電之後，控制器自應用處理器接收一通電/斷電使用者可程式化指令碼，該使用者可程式化指令碼指示序列器100如何使耦接至序列器100之調節器的一或多個模組循序通電及斷電。
正被通電及斷電之一或多個模組可包含應用處理器。因此，應用處理器可發送一指令碼至序列器100以使得序列器將應用處理器再通電。相較於預設或良性序列最初組態處理器之效能，應用處理器的再通電序列可組態處理器以達成改良之效能。雖然預設或良性序列並不將相對應之應用處理器組態至其最佳效能，但該預設或良性序列容許序列器搭配許多類型的應用處理器使用。此具有以下的優點：改良使用序列器之電子系統的開發；減少序列器之設計者、應用處理器之設計者與電子系統之設計者之間的產品定義互動；且簡化序列器製造商及電子系統製造商二者的存貨(因為僅需追蹤一單個類型的序列器)。
圖1B圖解說明根據本發明之另一實施例之可程式化電力分配序列器100中產生的例示性信號的一時序圖。在此示例中，序列器100已經程式化以將由序列產生器(A) 112-1產生之通電/斷電時序序列指派至調節器(2、7、15及22) 106-2、106-7、106-15及106-22；藉此形成通電/斷電時序關係藉由由序列產生器(A) 112-1產生之序列管控的一群組。由序列產生器(A) 112-1產生之通電/斷電時序序列已經組態以產生通電序列的16個脈衝(舉例來說，脈衝0至15)及斷電序列的另外16個脈衝(舉例來說，0至15)。此外，序列產生器(A) 112-1已經組態以按一實質上週期性之方式產生具有(例如)約320 μs(微秒)之一週期的通電脈衝及斷電脈衝序列。應理解，序列不需為週期性脈衝，序列之每一者不需具有16個脈衝且不需具有320 μs之一週期。
繼而調節器(2) 106-2已經組態以實質上在通電序列之時槽(脈衝)零(0)時被通電，且實質上在斷電序列之時槽(脈衝)15時被斷電。繼而調節器(7) 106-7已經組態以實質上在通電序列之時槽三(3)時被通電，且實質上在斷電序列之時槽七(7)時被斷電。繼而調節器(15) 106-15已經組態以實質上在通電序列之時槽10時被通電，且實質上在斷電序列之時槽零(0)時被斷電。最後，繼而調節器(22) 106-22已經組態以實質上在通電序列之時槽11時被通電，且實質上在斷電序列之時槽零(0)時被斷電。
在此實例中，調節器(2、7、15及22)106-2、106-7、106-15及106-22可分別耦接至一特定電子模組之電力輸入。電子模組可要求所示之通電及斷電序列以適當及安全地開啟，且適當及安全地關閉。藉由由控制器102發出之一軟體命令提供或可經由外部控制從外部發出的啟用信號在其從一低邏輯狀態改變為一高邏輯狀態時起始通電序列，及在其從高邏輯狀態改變為低邏輯狀態時起始斷電序列。如先前所討論，其他序列產生器可在不同週期下組態，且分別耦接至序列產生器之調節器可經組態以在經程式化之時槽時開啟及關閉。
序列器100之一優點係一控制信號線(諸如如上文描述之SEQ A)可通常用於控制一調節器群組，諸如調節器106-2、106-7、106-15及106-22。用於控制調節器群組之時序或時脈資訊嵌入於控制信號線中。序列器100之另一優點為由於使用分別嵌入於選擇邏輯108-1至108-25中之脈衝偵測器，指派至一群組之一調節器可在有效地無延遲下立即呈現正確的開啟或關閉狀態。
此外，序列器100可經組態以藉由選擇邏輯而減少脈衝偵測時間。例如，由序列產生器A 112-1產生之序列可在一較高頻率下組態以減少每一脈衝之週期。此累加選擇邏輯中之計數器並且觸發通電及斷電操作。較高頻率將脈衝偵測器時間常數減少至一小、實質上固定之時期，而此節省面積。在一調節器被程式化為非在轉變中之一新群組時，縮短之偵測時間容許該調節器快速地轉變為開啟或關閉。
圖2A圖解說明包含根據本發明之另一實施例的耦接至多種模組的一例示性可程式化電力分配序列器210之一例示性電子系統200的一方塊圖。在此實例中，電子系統200可為一蜂巢式電話或其他裝置。電子系統200包括可程式化電力分配序列器210、一應用處理器228、一外部記憶體230、一音訊模組220、一顯示器222、一射頻(RF)晶片組224及一數位信號處理器(DSP) 226。繼而可程式化電力分配序列器210包括一控制器212、一內部記憶體214、一序列器模組216、一選擇模組218及25個調節器1至25。
在此實例中，調節器1至8係經組態以提供電力至應用處理器228。調節器9至12係經組態以提供電力至外部記憶體230。調節器22至24係經組態以提供電力至音訊模組220。調節器19至21係經組態以提供電力至顯示器222。調節器15至18係經組態以提供電力至RF晶片組224。且調節器13至14及25係經組態以提供電力至DSP 226。序列器模組216為多種模組產生多種通電/斷電時序序列。作為一實例，序列器模組216可產生調節器1至8的一通電/斷電序列，以使應用處理器228適當地通電/斷電。序列器模組216可產生調節器9至12的另一通電/斷電序列，以使記憶體230適當地通電/斷電。序列器模組216亦可產生剩餘模組的相對應序列。應理解，由序列器模組216產生之一特定序列可應用於耦接至不同模組之調節器。此外，一特定模組可耦接至受由序列器模組216產生之不同序列驅動之調節器。
選擇模組218基於由序列器模組216產生之序列及由控制器212提供之通電/斷電指令產生調節器1至25的一啟用及停用信號。可組態為一非揮發性記憶體之內部記憶體214儲存一預設或良性通電指令碼，該預設或良性通電指令碼指示控制器212按啟用處於一特定序列中之一或多個調節器1至8之方式控制選擇模組218，以使應用處理器228安全及適當地通電。此外，在成功地使應用處理器228通電之後，可用提供如何使電子系統200之多種模組(應用處理器228、記憶體230、音訊220、顯示器222、RF晶片組224及DSP 226)循序通電及斷電的一使用者可程式化指令碼更新內部記憶體214。下文描述由可程式化電力分配序列器210執行之一例示性操作。
圖2B圖解說明根據本發明之另一實施例循序分配電力之一例示性方法250的一流程圖。根據方法250，可程式化電力分配序列器210之控制器212偵測到電子系統200之一初始通電操作(舉例來說，諸如當一使用者最初開啟系統時)(方塊252)。回應於偵測到通電操作，控制器212執行儲存於內部記憶體214中之一預設通電指令碼，以使得應用處理器228及外部記憶體230安全及適當地開啟(方塊254)。此可要求控制器212啟用耦接至應用處理器228之一或多個調節器1至8及耦接至外部記憶體230之一或多個調節器9至12。
在已成功地開啟應用處理器228及記憶體230之後，應用處理器228自記憶體230讀取用於電子系統200之一或多個模組的一通電/斷電使用者可程式化指令碼，且經由控制器212將該指令碼發送至內部記憶體214(方塊256)。接著控制器212執行指令碼之通電部分以基於指令碼中提供之指令產生一或多個模組的一通電操作(方塊258)。如先前所討論，一或多個模組可包含音訊模組220、顯示器222、RF晶片組224及DSP 226。
隨後，在電子系統200之多種模組的成功通電操作之後，控制器212偵測到電子系統200之一斷電操作(舉例來說，諸如當一使用者關閉系統時)(方塊260)。回應於偵測到斷電操作，控制器212執行儲存於內部記憶體214中之新指令碼的斷電部分，以使得電子系統200之一或多個模組根據由指令碼提供之指令關閉(方塊262)。隨後，控制器212偵測到電子系統200之另一通電操作(舉例來說，諸如當一使用者再次開啟系統時)(方塊264)。在此案例中，控制器212不需要執行預設或良性指令碼，因為新指令碼已儲存於非揮發性內部記憶體214中。因此，控制器212讀取及執行新指令碼以基於指令碼之指令產生應用處理器228及記憶體230之一通電操作(方塊266)及一或多個模組之一通電操作(方塊258)。應理解，應用處理器228可偶爾更新儲存於內部記憶體214中之通電/斷電使用者可程式化指令碼。
圖3A圖解說明包含根據本發明之另一實施例的耦接至多種模組的一例示性可程式化電力分配序列器310之另一例示性電子系統300的一方塊圖。類似於先前實施例200，電子系統300可為一蜂巢式電話或其他裝置。電子系統300包括可程式化電力分配序列器310、一應用處理器328、一外部記憶體330、一音訊模組320、一顯示器322、一(RF)晶片組324及一DSP 326。繼而可程式化電力分配序列器310包括一控制器312、一內部記憶體314、一序列器模組316、一選擇模組318及25個調節器1至25。調節器1至4、5至12、22至24、19至21、15至18及13至14及25係經組態以分別提供電力至外部記憶體330、應用處理器328、音訊模組320、顯示器322、RF晶片組324及DSP 326。
可程式化電力分配序列器310不同於先前實施例210，不同之處在於序列器310可直接自外部記憶體330讀取新通電/斷電使用者可程式化指令碼，而非自應用處理器328接收該指令碼。如所示，控制器312直接耦接至記憶體330以自記憶體330讀取通電/斷電使用者可程式化指令碼。下文描述由可程式化電力分配序列器310執行之一例示性操作。
圖3B圖解說明根據本發明之另一實施例循序分配電力之一例示性方法350的一流程圖。根據方法350，可程式化電力分配序列器310之控制器312偵測到電子系統300之一初始通電操作(舉例來說，諸如當一使用者最初開啟系統時)(方塊352)。回應於偵測到通電操作，控制器312執行儲存於內部記憶體314中之一預設通電指令碼以使得外部記憶體330安全及適當地開啟(方塊354)。此可要求控制器312啟用耦接至外部記憶體330之一或多個調節器1至4。
在已成功地開啟記憶體330之後，控制器312自外部記憶體330讀取電子系統300之一或多個模組的一通電/斷電使用者可程式化指令碼，且將該指令碼儲存於內部記憶體314中(方塊356)。接著控制器312執行指令碼之通電部分以基於指令碼中提供之指令產生一或多個模組的一通電操作(方塊358)。如先前所討論，一或多個模組可包含應用處理器328、音訊模組320、顯示器322、RF晶片組324及DSP 326。
隨後，在電子系統300之多種模組的成功通電操作之後，控制器312偵測到電子系統300之一斷電操作(舉例來說，諸如當一使用者關閉系統時)(方塊360)。回應於偵測到斷電操作，控制器312執行儲存於內部記憶體314中之新指令碼的斷電部分以使得電子系統300之一或多個模組根據由指令碼提供之指令關閉(方塊362)。隨後，控制器312偵測到電子系統300之另一通電操作(舉例來說，諸如當一使用者再次開啟系統時)(方塊364)。在此案例中，控制器312不需要執行預設或良性指令碼，因為新指令碼已儲存於非揮發性內部記憶體314中。因此，控制器312讀取及執行新指令碼以基於指令碼之指令產生記憶體330之一通電操作(方塊366)及一或多個模組之一通電操作(方塊358)。應理解，控制器312可偶爾存取外部記憶體330以接收對通電/斷電使用者可程式化指令碼的更新。
圖4A圖解說明包含根據本發明之另一實施例的耦接至多種模組的一例示性可程式化電力分配序列器410之另一例示性電子系統400的一方塊圖。類似於先前實施例200及300，電子系統400可為一蜂巢式電話或其他裝置。電子系統400包括可程式化電力分配序列器410、一應用處理器428、一外部記憶體430、一音訊模組420、一顯示器422、一RF晶片組424及一DSP 426。繼而可程式化電力分配序列器410包括一控制器412、一內部記憶體414、一序列器模組416、一選擇模組418及25個調節器1至25。調節器1至8、9至12、22至24、19至21、15至18及13至14及25係經組態以分別提供電力至外部記憶體430、音訊模組420、顯示器422、RF晶片組424及DSP 426。
可程式化電力分配序列器410不同於先前實施例210及310，不同之處在於序列器410可自外部程式裝置(而非應用處理器428或外部記憶體430)讀取新通電/斷電使用者可程式化指令碼。如所示，控制器412耦接至一外部程式裝置以接收通電/斷電使用者可程式化指令碼。外部程式裝置可為可將一通電/斷電指令碼傳達至序列器410的任何類型之裝置(諸如一外部電腦)。下文描述由可程式化電力分配序列器410執行之一例示性操作。
圖4B圖解說明根據本發明之另一實施例循序分配電力之一例示性方法450的一流程圖。根據方法450，可程式化電力分配序列器410之控制器412偵測到電子系統400之一初始通電操作(舉例來說，諸如當一使用者最初開啟系統時)(方塊452)。回應於偵測到通電操作，控制器412自外部程式裝置接收電子系統400之一或多個模組的一通電/斷電使用者可程式化指令碼(方塊454)，且將該指令碼儲存至內部記憶體414(方塊456)。接著控制器412執行指令碼之通電部分以基於指令碼中提供之指令產生一或多個模組的一通電操作(方塊458)。如先前所討論，一或多個模組可包含應用處理器428、記憶體430、音訊模組420、顯示器422、RF晶片組424及DSP 426。
隨後，在電子系統400之多種模組的成功通電操作之後，控制器412偵測到電子系統400之一斷電操作(舉例來說，諸如當一使用者關閉系統時)(方塊460)。回應於偵測到斷電操作，控制器412執行儲存於內部記憶體414中之新指令碼的斷電部分以使得電子系統400之一或多個模組根據由指令碼提供之指令關閉(方塊462)。隨後，控制器412偵測到電子系統400之另一通電操作(舉例來說，諸如當一使用者開啟系統時)(方塊464)。在此案例中，控制器412不需要自外部程式裝置接收指令碼，因為指令碼已儲存於非揮發性內部記憶體414中。因此，控制器412讀取及執行新指令碼以基於指令碼之指令產生一或多個模組之一通電操作(方塊458)。應理解，控制器412可偶爾自外部程序裝置接收對使用者可程式化指令碼的更新。
圖5圖解說明根據本發明之另一實施例之一例示性可程式化電力分配序列器500的一方塊圖。可程式化電力分配序列器500類似於先前實施例210、310及410，且包含一控制器512、一內部記憶體514、一序列器模組516、一選擇模組518及複數個內部暫存器1至24。此外，可程式化電力分配序列器500進一步包含用於耦接至一或多個外部調節器的一外部調節器埠。利用外部調節器埠，可程式化電力分配序列器500可以類似於其控制內部調節器1至24之方式控制外部調節器。例如，使用儲存於內部記憶體514中之通電/斷電使用者可程式化指令碼，控制器512可基於指令碼中提供之指令啟用及停用耦接至外部暫存器埠之任何外部暫存器。此具有藉由容許添加受序列器控制之外部調節器擴展可程式化電力分配序列器500之功能性的優點。
圖6圖解說明包含根據本發明之另一實施例的呈一主從組態的一對例示性可程式化電力分配序列器610及650之一例示性系統600的一方塊圖。可程式化電力分配序列器610及650類似於先前實施例500，且每一者分別包含控制器612及652、內部記憶體614及654、序列器模組616及656、選擇模組618及658及複數個內部暫存器1至24。此外，在此實例中，可程式化電力分配序列器600進一步包含耦接至可程式化電力分配序列器650之一外部控制的一外部調節器埠。在此組態中，使用儲存於內部記憶體614中之一主控指令碼，「主控」可程式化電力分配序列器600可(經由外部調節器埠或外部控制埠)發送一控制信號至「從屬」可程式化電力分配序列器650以起始由儲存於內部記憶體654中之「從屬」指令碼指示的從屬器之通電/斷電操作。此具有形成序列器之級聯、階層或冗餘組態，藉此實質上擴展功能性及改良電力序列操作之可靠性的優點。
圖7圖解說明根據本發明之另一實施例循序分配電力之另一例示性方法700的一流程圖。如所討論，在任何先前實施例中，可按要求更新儲存於內部記憶體中之通電/斷電使用者可程式化指令碼。例示性方法700僅強調本文描述之實施例的此特徵。根據方法700，相對應控制器偵測到一通電操作(方塊702)。隨後，相對應控制器自一程式源(舉例來說，應用處理器、外部記憶體、外部程式裝置等)接收一第一組通電/斷電指令(舉例來說，一第一使用者可程式化指令碼)(方塊704)。接著相對應控制器基於第一組通電/斷電指令產生一或多個模組的一通電/斷電操作(方塊706)。
接著，隨後相對應控制器自一程式源(舉例來說，應用處理器、外部記憶體、外部程式裝置等)接收一第二組通電/斷電指令(舉例來說，一第二使用者可程式化指令碼)(方塊708)。接著相對應控制器基於第二組通電/斷電指令產生一或多個模組的一通電/斷電操作(方塊710)。更新通電/斷電指令碼之此程序可如系統中之改變及/或系統之操作所需般繼續。如先前所討論，此給使用可程式化電力分配序列器之設計者提供很大靈活性且促進設計、製造及存貨控制。
圖8A圖解說明根據本發明之另一實施例之另一例示性可程式化電力分配序列器800的一方塊圖。可程式化電力分配序列器800類似於先前實施例210、310、410及500，且包含一控制器812、一內部記憶體814、一序列器模組816、一選擇模組818及複數個暫存器1至12。
此外，可程式化電力分配序列器800進一步包含經調適以偵測一或多個調節器1至12中之錯誤操作的一錯誤偵測模組820。特定而言，調節器1至12中之輸出耦接至錯誤偵測模組820。繼而錯誤偵測模組820耦接至控制器812。回應於偵測到分別在一或多個調節器1至12中之一或多個錯誤，錯誤偵測模組820將一或多個錯誤調節器1至12之識別告知給控制器812。作為回應，控制器812可基於一或多個錯誤調節器採取適當行為。此等行為可包含發送一或多個錯誤調節器之通知至應用處理器或其他裝置，及/或執行一斷電操作以使受錯誤的一或多個調節器影響之一或多個模組以及其他不受影響之一或多個模組斷電。下文描述可程式化電力分配序列器800之一例示性操作。
圖8B圖解說明根據本發明之另一實施例之偵測及回應於一或多個錯誤調節器之一例示性方法850的一流程圖。根據方法850，控制器812偵測到相對應電子系統之一通電操作(方塊852)。回應於偵測到通電操作，控制器812可執行儲存於內部記憶體814中之一預設或良性通電操作以使應用處理器及/或外部記憶體通電(方塊854)。隨後，控制器812自一程式源(舉例來說，應用處理器、外部記憶體、外部程式裝置等)接收一或多個模組之一通電/斷電使用者可程式化指令碼，且將該指令碼儲存於內部記憶體814中(方塊856)。接著控制器812執行指令碼以基於由指令碼提供之指令使一或多個模組通電(方塊858)。
雖然可程式化電力分配序列器800係可運作的，但錯誤偵測模組820監測到調節器1至12的錯誤操作。若錯誤偵測模組820偵測到一或多個調節器中之錯誤操作，則錯誤偵測模組820可將一或多個錯誤調節器之識別傳達至控制器812(方塊860)。作為回應，控制器812決定一或多個錯誤調節器是否提供電力給一或多個關鍵模組(方塊862)。若是的話，控制器812產生一斷電操作以使一或多個關鍵模組(及可能的是其他一或多個未受影響之模組)斷電(方塊864)。否則，控制器812可發送一或多個錯誤調節器之通知至應用處理器或其他裝置，該應用處理器或其他裝置繼而可採取一些回應行為。
雖然已連同多種實施例描述本發明，但應理解本發明能夠進行進一步修改。本申請案意欲涵蓋(通常而言)遵循本發明之原理且包含本發明之此等脫離內容(只要其等係在本發明所屬之技術內的已知及慣例實踐內)的任何變動、使用或改編。
1至25．．．調節器
100．．．可程式化電力分配序列器
102．．．控制器
104．．．內部記憶體
106-1至106-25．．．調節器
108-1至108-25．．．選擇邏輯裝置
110-1至110-25．．．第二組暫存器
112-1至112-7．．．序列產生器(A至G)
114-1至114-7．．．第一組暫存器(A至G)
200．．．電子系統
210．．．可程式化電力分配序列器
212．．．控制器
214．．．內部記憶體
216．．．序列器模組
218．．．選擇模組
220．．．音訊模組
222．．．顯示器
224．．．射頻(RF)晶片組
226．．．數位信號處理器(DSP)
228．．．應用處理器
230．．．外部記憶體
250．．．方法
300．．．電子系統
310．．．可程式化電力分配序列器
312．．．控制器
314．．．內部記憶體
316．．．序列器模組
318．．．選擇模組
320．．．音訊模組
322．．．顯示器
324．．．射頻(RF)晶片組
326．．．數位信號處理器(DSP)
328．．．應用處理器
330．．．外部記憶體
350．．．方法
400．．．電子系統
410．．．程式化電力分配序列器
412．．．控制器
414．．．內部記憶體
416．．．序列器模組
418．．．選擇模組
420．．．音訊模組
422．．．顯示器
424．．．RF晶片組
426．．．DSP
428．．．應用處理器
430．．．外部記憶體
450．．．方法
500．．．可程式化電力分配序列器
512．．．控制器
514．．．內部記憶體
516．．．序列器模組
518．．．選擇模組
600．．．系統
610、650．．．可程式化電力分配序列器
612、652．．．控制器
614、654．．．內部記憶體
616、656．．．序列器模組
618、658．．．選擇模組
700．．．方法
800．．．可程式化電力分配序列器
812．．．控制器
814．．．內部記憶體
816．．．序列器模組
818．．．選擇模組
820．．．錯誤偵測模組
850．．．方法
圖1A圖解說明根據本發明之一實施例之一例示性可程式化電力分配序列器的一方塊圖；
圖1B圖解說明根據本發明之另一實施例之可程式化電力分配序列器中產生的例示性信號的一時序圖；
圖2A圖解說明根據本發明之另一實施例的耦接至若干例示性模組的另一例示性可程式化電力分配序列器之一方塊圖；
圖2B圖解說明根據本發明之另一實施例循序分配電力之一例示性方法的一流程圖；
圖3A圖解說明根據本發明之另一實施例的耦接至若干例示性模組的另一例示性可程式化電力分配序列器之一方塊圖；
圖3B圖解說明根據本發明之另一實施例循序分配電力之另一例示性方法的一流程圖；
圖4A圖解說明根據本發明之另一實施例的耦接至若干例示性模組的另一例示性可程式化電力分配序列器之一方塊圖；
圖4B圖解說明根據本發明之另一實施例循序分配電力之另一例示性方法的一流程圖；
圖5圖解說明根據本發明之另一實施例之另一例示性可程式化電力分配序列器的一方塊圖；
圖6圖解說明根據本發明之另一實施例的呈一主從組態的一對例示性可程式化電力分配序列器之一方塊圖；
圖7圖解說明根據本發明之另一實施例循序分配電力之另一例示性方法的一流程圖；
圖8A圖解說明根據本發明之另一實施例之另一例示性可程式化電力分配序列器的一方塊圖；及
圖8B圖解說明根據本發明之另一實施例偵測及回應於一或多個錯誤調節器之一例示性方法的一流程圖。
100．．．可程式化電力分配序列器
102．．．控制器
104．．．內部記憶體
106-1至106-25．．．調節器
108-1至108-25．．．選擇邏輯裝置
110-1至110-25．．．第二組暫存器
112-1至112-7．．．序列產生器(A至G)
114-1至114-7．．．第一組暫存器(A至G)

Claims (33)

  1. 一種可程式化電力分配序列器，其包括：複數個調節器；一第一記憶體，其經調適以儲存包含用於以一循序方式啟用及停用該等調節器之指令的一第一使用者可程式化指令碼；一序列器模組，其耦接至該第一記憶體，該序列器模組基於該第一使用者可程式化指令碼之指令以產生複數個預定啟動(start-up)時序序列；一選擇模組，其經調適以基於該複數個預定啟動時序序列來分別產生用於該等調節器的啟用及停用信號；及一回饋迴路(feedback loop)，其將資訊耦接至該序列器模組，且至少部分基於關於該複數個調節器中之至少一者之資訊以更新該複數個預定啟動時序序列。
  2. 如請求項1之可程式化電力分配序列器，其進一步包含一控制器，該控制器經調適以：自一應用處理器接收該第一使用者可程式化指令碼；及將該第一使用者可程式化指令碼儲存於該第一記憶體中。
  3. 如請求項2之可程式化電力分配序列器，其中該第一記憶體係經進一步調適以儲存包含用於循序啟用耦接至該應用處理器之調節器的指令的一預設指令碼，且其中該控制器係經進一步調適以基於該預設指令碼之該等指令 啟用耦接至該應用處理器之該等調節器。
  4. 如請求項3之可程式化電力分配序列器，其中該控制器係經調適以在自該應用處理器接收該第一使用者可程式化指令碼之前基於該預設指令碼啟用耦接至該應用處理器之該等調節器。
  5. 如請求項4之可程式化電力分配序列器，其中該控制器係經調適以基於該第一使用者可程式化指令碼啟用耦接至該應用處理器之該等調節器。
  6. 如請求項3之可程式化電力分配序列器，其中該控制器係經調適以回應於偵測到一初始通電操作而基於該預設指令碼啟用耦接至該應用處理器之該等調節器。
  7. 如請求項1之可程式化電力分配序列器，其進一步包含一控制器，該控制器經調適以：自一第二記憶體接收該第一使用者可程式化指令碼；及將該第一使用者可程式化指令碼儲存於該第一記憶體中。
  8. 如請求項7之可程式化電力分配序列器，其中該第一記憶體係經進一步調適以儲存包含用於啟用耦接至該第二記憶體之一或多個調節器的指令的一預設指令碼，且其中該控制器係經進一步調適以基於該預設指令碼之該等指令啟用耦接至該第二記憶體之一或多個調節器。
  9. 如請求項8之可程式化電力分配序列器，其中該控制器係經調適以在自該第二記憶體接收該第一使用者可程式化指令碼之前基於該預設指令碼啟用耦接至該第二記憶 體之該一或多個調節器。
  10. 如請求項9之可程式化電力分配序列器，其中該控制器係經調適以基於該第一使用者可程式化指令碼啟用耦接至該第二記憶體之該一或多個調節器。
  11. 如請求項8之可程式化電力分配序列器，其中該控制器係經調適以回應於偵測到一初始通電操作而基於該預設指令碼啟用耦接至該第二記憶體之該一或多個調節器。
  12. 如請求項1之可程式化電力分配序列器，其進一步包含一控制器，該控制器經調適以：自一外部程式裝置接收該第一使用者可程式化指令碼；及將該第一使用者可程式化指令碼儲存於該第一記憶體中。
  13. 如請求項1之可程式化電力分配序列器，其進一步包括一外部調節器埠，其中該選擇模組係經調適以基於該第一使用者可程式化指令碼之指令循序啟用及停用耦接至該外部調節器埠的一或多個外部調節器。
  14. 如請求項2之可程式化電力分配序列器，其進一步包括一埠，其中該控制器係經調適以基於該第一使用者可程式化指令碼之指令控制耦接至該埠的一第二電力分配序列器。
  15. 如請求項2之可程式化電力分配序列器，其中該控制器係經進一步調適以：接收包含循序地啟用及停用該等調節器之指令的一第 二使用者可程式化指令碼；將該第二使用者可程式化指令碼儲存於該第一記憶體中；及基於該第二使用者可程式化指令碼之該等指令啟用及停用該等調節器。
  16. 如請求項2之可程式化電力分配序列器，其進一步包括經調適以偵測該等調節器之一或多者之一錯誤操作的一錯誤偵測模組。
  17. 如請求項16之可程式化電力分配序列器，其中該錯誤偵測模組係經調適以將該一或多個錯誤地操作之調節器之一識別傳達至該控制器。
  18. 如請求項17之可程式化電力分配序列器，其中該控制器係經調適以發送該一或多個錯誤地操作之調節器之一通知。
  19. 如請求項17之可程式化電力分配序列器，其中該控制器係經調適以回應於自該錯誤偵測模組接收該傳達而循序停用該等調節器。
  20. 如請求項19之可程式化電力分配序列器，其中該控制器係經調適以基於來自該第一使用者可程式化指令碼之指令循序停用該等調節器。
  21. 如請求項1之可程式化電力分配序列器，其中該序列器模組包括經調適以分別產生該等時序序列之複數個序列產生器。
  22. 如請求項21之可程式化電力分配序列器，其進一步包括 經調適以將關於如何產生該等各自時序序列之資訊分別提供至該等序列產生器之一第一組暫存器。
  23. 如請求項22之可程式化電力分配序列器，其中該選擇模組包括：複數個選擇邏輯裝置，其等用於為該等調節器分別產生該等啟用及停用信號；及一第二組暫存器，其等經調適以將關於該等各自時序序列及各自時槽之資訊分別提供至該等選擇邏輯裝置來使用以為該等調節器分別產生該等啟用及停用信號。
  24. 一種循序啟用及停用複數個內部調節器之方法，該方法包括：存取包含用於循序啟用及停用該等內部調節器之指令的一使用者可程式化指令碼；及基於一使用者可程式化指令碼之該等指令以產生複數個預定啟動時序序列；基於複數個預定啟動時序序列以啟用及停用該等內部調節器；及自一回饋迴路接收至少部分基於關於該複數個內部調節器中之至少一者之資訊以用於該複數個預定啟動時序序列的更新。
  25. 如請求項24之方法，其進一步包括自一程式源接收該使用者可程式化指令碼。
  26. 如請求項25之方法，其進一步包括基於來自一預設指令碼之指令啟用耦接至該程式源之一或多個內部調節器。
  27. 如請求項25之方法，其中該程式源包括一外部程式裝置、一記憶體或一應用處理器。
  28. 如請求項24之方法，其進一步包括基於該使用者可程式化指令碼之該等指令啟用及停用一或多個外部調節器。
  29. 如請求項24之方法，其進一步包括基於該使用者可程式化指令碼之該等指令控制一外部電力分配序列器。
  30. 如請求項24之方法，其進一步包括：偵測一或多個內部調節器之一錯誤操作；及回應於偵測到該一或多個內部調節器之該錯誤操作而發送該錯誤地操作一或多個調節器的一通知。
  31. 如請求項24之方法，其進一步包括：偵測一或多個內部調節器之一錯誤操作；及回應於偵測到該一或多個內部調節器之該錯誤操作而停用該等內部調節器之一或多者。
  32. 一種電子系統，其包括：一應用處理器；一外部記憶體，其耦接至該應用處理器；一或多個模組；及一可程式化電力分配序列器，其包括：一第一組調節器，其等耦接至該應用處理器；一第二組調節器，其等耦接至該外部記憶體；一第三組調節器，其等耦接至該一或多個模組；一內部記憶體，其經調適以按一循序方式儲存包含用於啟用及停用該等第一組、第二組及第三組之該等 調節器的指令的一使用者可程式化指令碼；一序列器模組，其基於該使用者可程式化指令碼之指令以產生複數個預定啟動時序序列；一選擇模組，其經調適以基於該複數個預定啟動時序序列來分別產生用於該等第一組、第二組及第三組之該等調節器之啟用及停用信號；及一回饋迴路，其將資訊耦接至該序列器模組，且至少部分基於關於該複數個調節器中之至少一者之資訊以更新該複數個預定啟動時序序列。
  33. 一種序列器，其包括：一第一調節器群組；一時序序列產生器，其產生一預定啟動時序序列控制信號；一選擇模組，其耦接至該第一調節器群組中之一調節器，該選擇模組經調適以應用包含用於控制該第一調節器群組之一啟用及停用的時序資訊的一第一控制信號；用於每一調節器之一脈衝偵測器，其中該脈衝偵測器係經調適以偵測該第一控制信號中控制該相對應調節器之該等啟用及停用的脈衝；一控制器，其經調適以：將該第一群組中之該等調節器之一或多者再指派至一第二調節器群組；及將一第二控制信號應用至該第二調節器群組以控制該第二調節器群組之一啟用及停用，其中該第一控制信 號及該第二控制信號分別包括處於相異頻率之脈衝以按相異方式管控該第一調節器群組及該第二調節器群組的該等啟用及停用。
TW099119576A 2009-06-16 2010-06-15 用於在一或多個模組中循序分配電力的系統與方法 TWI606329B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/485,745 US9014825B2 (en) 2009-06-16 2009-06-16 System and method for sequentially distributing power among one or more modules

Publications (2)

Publication Number Publication Date
TW201140303A TW201140303A (en) 2011-11-16
TWI606329B true TWI606329B (zh) 2017-11-21

Family

ID=43356695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119576A TWI606329B (zh) 2009-06-16 2010-06-15 用於在一或多個模組中循序分配電力的系統與方法

Country Status (6)

Country Link
US (1) US9014825B2 (zh)
KR (1) KR101660019B1 (zh)
CN (1) CN102804101B (zh)
DE (1) DE112010002550T5 (zh)
TW (1) TWI606329B (zh)
WO (1) WO2010147863A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
CN103378822A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 调谐器防干扰电路
KR101682325B1 (ko) * 2013-03-26 2016-12-05 미쓰비시덴키 가부시키가이샤 엔지니어링 툴
JP6917819B2 (ja) * 2017-07-28 2021-08-11 ローム株式会社 シーケンスコントローラおよび電子機器
KR102347602B1 (ko) 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법
EP4234952A3 (en) * 2018-01-31 2023-10-18 Parker-Hannifin Corporation System and method for controlling a valve manifold

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7032119B2 (en) 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US6975494B2 (en) 2001-01-29 2005-12-13 Primarion, Inc. Method and apparatus for providing wideband power regulation to a microelectronic device
US7394445B2 (en) * 2002-11-12 2008-07-01 Power-One, Inc. Digital power manager for controlling and monitoring an array of point-of-load regulators
US7049798B2 (en) * 2002-11-13 2006-05-23 Power-One, Inc. System and method for communicating with a voltage regulator
US6949916B2 (en) * 2002-11-12 2005-09-27 Power-One Limited System and method for controlling a point-of-load regulator
US7456617B2 (en) * 2002-11-13 2008-11-25 Power-One, Inc. System for controlling and monitoring an array of point-of-load regulators by a host
US7836322B2 (en) * 2002-12-21 2010-11-16 Power-One, Inc. System for controlling an array of point-of-load regulators and auxiliary devices
US7743266B2 (en) 2002-12-21 2010-06-22 Power-One, Inc. Method and system for optimizing filter compensation coefficients for a digital power control system
US7266709B2 (en) * 2002-12-21 2007-09-04 Power-One, Inc. Method and system for controlling an array of point-of-load regulators and auxiliary devices
US7373527B2 (en) * 2002-12-23 2008-05-13 Power-One, Inc. System and method for interleaving point-of-load regulators
US7685320B1 (en) * 2003-04-11 2010-03-23 Zilker Labs, Inc. Autonomous sequencing and fault spreading
US7002325B2 (en) * 2003-10-20 2006-02-21 Intersil Americas Inc. Clocked cascading current-mode regulator with high noise immunity and arbitrary phase count
US7571334B2 (en) * 2003-10-31 2009-08-04 Eric Cummings Multiple-channel agile high-voltage sequencer
US7363525B2 (en) 2004-10-07 2008-04-22 Cisco Technology, Inc. Bidirectional inline power port
JP4095576B2 (ja) 2004-05-17 2008-06-04 株式会社東芝 プログラマブル論理回路を用いる汎用論理回路装置
US7228446B2 (en) * 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7424643B2 (en) 2004-12-30 2008-09-09 Intel Corporation Device, system and method for power loss recovery procedure for solid state non-volatile memory
US7385435B2 (en) 2006-06-29 2008-06-10 Intel Corporation Programmable power gating circuit
GB2440356A (en) * 2006-07-25 2008-01-30 Wolfson Microelectronics Plc Power Management Circuit
US7694163B1 (en) * 2006-12-14 2010-04-06 Emc Corporation System for generating and monitoring voltages generated for a variety of different components on a common printed circuit board
US7679217B2 (en) * 2007-12-28 2010-03-16 International Business Machines Corporation Apparatus, system, and method for a high efficiency redundant power system

Also Published As

Publication number Publication date
KR101660019B1 (ko) 2016-09-27
US9014825B2 (en) 2015-04-21
WO2010147863A1 (en) 2010-12-23
CN102804101A (zh) 2012-11-28
KR20120039633A (ko) 2012-04-25
CN102804101B (zh) 2016-02-10
US20140312690A1 (en) 2014-10-23
DE112010002550T5 (de) 2012-10-04
TW201140303A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
TWI606329B (zh) 用於在一或多個模組中循序分配電力的系統與方法
CN1742458B (zh) 在调试过程中用于控制数据处理系统的方法和设备
US7613937B2 (en) Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US20160231806A1 (en) Initial operational mode for integrated circuit
JP2002074811A (ja) 電源供給制御システム及び電源供給制御方法
GB2472050A (en) Power management integrated circuit and method of power state transition
US11119559B2 (en) Controlling a processor clock
GB2384882A (en) Power management system for non-volatile memory acting as a disc storage device
TWI224248B (en) Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
US11068018B2 (en) System and method for power management of a computing system with a plurality of islands
US10282214B2 (en) System and method for power management of a plurality of circuit islands
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
JP2000347761A (ja) 制御回路
US8127161B2 (en) Data processing apparatus
JP5452725B2 (ja) プログラマブルコントローラシステム
US6370651B1 (en) Synchronizing user commands to a microcontroller in a memory device
JP2012052902A (ja) 半導体集積回路の試験システムおよびその試験方法
CN110231862B (zh) 具有掉电保护功能的服务器系统及其方法
US8154325B2 (en) Semiconductor integrated device and control method thereof
CN112119403B (zh) Rfid标签以及rfid标签系统
US10761581B2 (en) Method and module for programmable power management, and system on chip
CN109074338B (zh) 集成电路装置
KR20170088765A (ko) 반도체 장치 및 그 구동 방법
CN116149735A (zh) 操作系统及控制方法
JP2019168759A (ja) 半導体装置、および回路制御方法