CN103378822A - 调谐器防干扰电路 - Google Patents

调谐器防干扰电路 Download PDF

Info

Publication number
CN103378822A
CN103378822A CN2012101241383A CN201210124138A CN103378822A CN 103378822 A CN103378822 A CN 103378822A CN 2012101241383 A CN2012101241383 A CN 2012101241383A CN 201210124138 A CN201210124138 A CN 201210124138A CN 103378822 A CN103378822 A CN 103378822A
Authority
CN
China
Prior art keywords
control system
switch
power control
tuner
high level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101241383A
Other languages
English (en)
Inventor
任东亮
高行嵩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2012101241383A priority Critical patent/CN103378822A/zh
Priority to TW101115733A priority patent/TW201345168A/zh
Priority to US13/527,918 priority patent/US20130285471A1/en
Publication of CN103378822A publication Critical patent/CN103378822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Electronic Switches (AREA)

Abstract

一种调谐器防干扰电路包括：一电源控制系统；一第一开关，用于导通或截止该电源控制系统与该中央处理器之间的连接；及一第二开关，用于导通或截止该电源控制系统与该调谐器之间的连接；其中，该电源控制系统独立于该中央处理器；当该调谐器切换至工作状态下时，该电源控制系统输出一高电平信号至该第一开关，该第一开关根据该电源控制系统输出的高电平信号断开该电源控制系统与该中央处理器的连接；该电源控制系统还输出一低电平信号至该第二开关，该第二开关根据该电源控制系统输出的低电平信号导通该电源控制系统与该调谐器的连接，能够防止调谐器被干扰。

Description

调谐器防干扰电路
技术领域
本发明涉及一种电路，特别涉及一种调谐器防干扰电路。
背景技术
目前，一般电子产品会带有调谐器来接收外部信号。但是电子产品的中央处理器在工作时会产生电磁波，从而会给调谐器带来干扰，进而会影响调谐器接收外部信号的强度。
发明内容
有鉴于此，提供一种调谐器防干扰电路，能够防止调谐器被干扰。
一种调谐器防干扰电路，该电路包括：一电源控制系统；一第一开关，该第一开关连接于该电源控制系统与一中央处理器之间，用于导通或截止该电源控制系统与该中央处理器的连接；及一第二开关，该第二开关连接于该电源控制系统与一调谐器之间，用于导通或截止该电源控制系统与该调谐器的连接；其中，该电源控制系统独立于该中央处理器，当该电源控制系统外接于一外部电源时，该电源控制系统在该中央处理器处于不工作状态下可进行正常工作，并当该调谐器工作时，该电源控制系统输出一高电平信号至该第一开关，并输出一低电平信号至该第二开关；当该调谐器切换至工作状态下时，该电源控制系统输出一高电平信号至该第一开关，该第一开关根据该电源控制系统输出的高电平信号断开该电源控制系统与该中央处理器的连接；该电源控制系统还输出一低电平信号至该第二开关，该第二开关根据该电源控制系统输出的低电平信号导通该电源控制系统与该调谐器的连接。
本发明通过在该调谐器切换至工作状态下时，该电源控制系统输出一高电平信号至该第一开关，从而该第一开关根据该高电平信号断开该电源控制系统与该中央处理器的连接，同时该电源控制系统输出一低电平信号至该第二开关，该第二开关根据该低电平信号导通该电源控制系统与该中央处理器的连接，从而在该调谐器工作时，该中央处理器不工作，能够防止调谐器被干扰。
附图说明
图1是调谐器防干扰电路较佳实施方式的模块架构图。
图2是调谐器防干扰电路较佳实施方式的具体电路图。
主要元件符号说明
  调谐器防干扰电路   1
  电源控制系统   10
  第一开关   20
  第二开关   30
  中央处理器   40
  调谐器   50
  外部电源   60
  第一触发模块   70
  第二触发模块   80
  高电平导通开关   701
  低电平导通开关   702
  第一电源   703
  第二电源   704
  高电平导通开关   201
  第三电源   202
  高电平导通开关   801
  低电平导通开关   802
  第四电源   803
  第五电源   804
  高电平导通开关   301
  第六电源   302
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，为调谐器防干扰电路1较佳实施方式的模块架构图。该调谐器防干扰电路1包括一电源控制系统10、一第一开关20及一第二开关30。该第一开关20连接于该电源控制系统10及一中央处理器40之间，用于导通或截止该电源控制系统10与该中央处理器40的连接。该第二开关30连接于该电源控制系统10及一调谐器50之间，用于导通或截止该电源控制系统10与该调谐器50的连接。该电源控制系统10独立于该中央处理器40，从而在该电源控制系统10外接于一外部电源60时，该电源控制系统10可在该中央处理器40处于不工作状态下进行正常工作。其中，当该调谐器50工作时，该电源控制系统10输出一高电平信号至该第一开关20，并同时输出一低电平信号至该第二开关30；当该调谐器50不工作时，该电源控制系统10输出一低电平信号至该第一开关20，并同时输出一高电平信号至该第二开关30。该调谐器50包括一集成处理器，从而可在该中央处理器40处于不工作状态下将接收到的信号转换成相应信息，并控制对应的显示单元进行显示或者对应的音频处理单元进行播放。以下将以该电源控制系统10外接于该外部电源60时对本发明进行详细的说明：
当该调谐器50切换至工作状态下时，该电源控制系统10输出一高电平信号至该第一开关20，该第一开关20根据该电源控制系统10输出的高电平信号断开该电源控制系统10与该中央处理器40的连接；该电源控制系统10同时还输出一低电平信号至该第二开关30，该第二开关30根据该电源控制系统10输出的低电平信号导通该电源控制系统10与该调谐器50的连接。
当该调谐器50切换至不工作状态下时，该电源控制系统10输出一低电平信号至该第一开关20，该第一开关20根据该电源控制系统10输出的低电平信号导通该电源控制系统10与该中央处理器40的连接；该电源控制系统10同时还输出一高电平信号至该第二开关30，该第二开关30根据该电源控制系统10输出的高电平信号断开该电源控制系统10与该调谐器50的连接。
在本实施方式中，该调谐器防干扰电路1还包括一第一触发模块70及一第二触发模块80，该第一触发模块70连接于该电源控制系统10及该第一开关20之间，该第二触发模块80连接于该电源控制系统10及该第二开关30之间。
当该调谐器50切换至工作状态下时，该电源控制系统10输出一高电平信号至该第一触发模块70，该第一触发模块70根据该电源控制系统10输出的高电平信号输出一高电平信号至该第一开关20，该第一开关20响应于该第一触发模块70输出的高电平信号断开该电源控制系统10与该中央处理器40的连接；该电源控制系统10同时还输出一低电平信号至该第二触发模块80，该第二触发模块80根据该电源控制系统10输出的低电平信号输出一低电平信号至该第二开关30，该第二开关30响应于该第二触发模块80输出的低电平信号导通该电源控制系统10与该调谐器50的连接。
当该调谐器50切换至不工作状态下时，该电源控制系统10输出一低电平信号至该第一触发模块70，该第一触发模块70根据该电源控制系统10输出的低电平信号输出一低电平信号至该第一开关20，该第一开关20响应于该第一触发模块70输出的低电平信号导通该电源控制系统10与该中央处理器40的连接；该电源控制系统10同时还输出一高电平信号至该第二触发模块80，该第二触发模块80根据该电源控制系统10输出的高电平信号输出一高电平信号至该第二开关30，该第二开关30响应于该第二触发模块80输出的高电平信号断开该电源控制系统10与该调谐器50的连接。
请参考图2，为调谐器防干扰电路1较佳实施方式的具体电路图。
该第一触发模块70包括一高电平导通开关701、一低电平导通开关702、一第一电源703及一第二电源704。在本实施方式中，该第一高电平导通开关701为NPN三极管Q1，该第二低电平导通开关702为PNP三极管Q2。该NPN三极管Q1的基极与该电源控制系统10连接，该NPN三极管Q1的发射极接地，该NPN三极管Q1的集电极与该PNP三极管Q2连接。一电阻R1及一电阻R2串联于该PNP三极管Q2的发射极及基极之间，并分别与该NPN三极管Q1的集电极连接。该PNP三极管Q2的发射极与该第一电源703连接，该PNP三极管Q2的集电极与该第二电源704及该第一开关20连接。其中，该第一电源703用于提供一高电平，该第二电源704用于提供一低电平。
该第一开关20包括一高电平导通开关201及一第三电源202。在本实施方式中，该高电平导通开关201为NMOS管Q3。该NMOS管Q3的栅极与该PNP三极管Q2的集电极连接，该NMOS管Q3的源极与该第三电源202连接，该NMOS管Q3的漏极与该中央处理器40连接。其中，该第三电源202用于提供一高电平。
该第二触发模块80包括一高电平导通开关801、一低电平导通开关802、一第四电源803及一第五电源804。在本实施方式中，该高电平导通开关801为NPN三极管Q4，该低电平导通开关802为PNP三极管Q5。该NPN三极管Q4的基极与该电源控制系统10连接，该NPN三极管Q4的发射极接地，该NPN三极管Q4的集电极与该PNP三极管Q5连接。一电阻R3及一电阻R4串联于该PNP三极管Q5的发射极及基极之间，并分别与该NPN三极管Q4的集电极连接。该PNP三极管Q5的发射极与该第四电源803连接，该PNP三极管Q5的集电极与该第五电源804及该第二开关30连接。其中，该第四电源803用于提供一高电平，该第五电源804用于提供一低电平。
该第二开关30包括一高电平导通开关301及一第六电源302。在本实施方式中，该高电平导通开关301为NMOS管Q6。该NMOS管Q6的栅极与该PNP三极管Q5的集电极连接，该NMOS管Q6的源极与该第六电源302连接，该NMOS管Q6的漏极与该调谐器50连接。其中，该第六电源302用于提供一高电平。
当该调谐器50切换至工作状态下时，该电源控制系统10输出一高电平信号至NPN三极管Q1的基极，该NPN三极管Q1的基极电压高于该NPN三极管Q1的发射极电压，该NPN三极管Q1导通。该PNP三极管Q2的基极通过该导通的NPN三极管Q1接地，该PNP三极管Q2的基极为低电位，该PNP三极管Q2的发射极与该第一电源703的连接，获得一高电位，则该PNP三极管Q2的发射极电压高于该PNP三极管Q2的基极电压，该PNP三极管Q2导通，则该第一电源703通过该导通的PNP三极管Q2提供一高电位给该NMOS管Q3的栅极，该第三电源202提供一高电位给该NMOS管Q3的源极，该NMOS管Q3的栅极电压不低于该NMOS管Q3的源极电压，则该NMOS管Q3截止，从而断开该电源控制系统10与该中央处理器40的连接。
该电源控制系统10还同时输出一低电平信号至NPN三极管Q4的基极，该NPN三极管Q4的基极电压不高于该NPN三极管Q4的发射极电压，该NPN三极管Q4截止。该PNP三极管Q5的基极通过该电阻R4及电阻R3与第四电源803连接，从而获得一高电位，该PNP三极管Q5的发射极与该第四电源803的连接，为高电位，则该PNP三极管Q5的发射极电压不高于该PNP三极管Q5的基极电压，该PNP三极管Q5截止，则该第五电源804提供一低电位给该NMOS管Q6的栅极，该第六电源302提供一高电位给该NMOS管Q6的源极，该NMOS管Q6的栅极电压远低于该NMOS管Q6的源极电压，则该NMOS管Q6导通。从而导通该电源控制系统10与该调谐器50的连接。同时由于该第五电源804提供低电位给该NMOS管Q6的栅极，则该NMOS管Q6的栅极和源极之间的电压差较大，而NMOS管Q6的电阻随着栅极和源极之间的电压差的增加而变小，则该NMOS管Q6导通时的内阻较小，从而在该NMOS管Q6上的电压降较小，使得该电源控制系统10提供给该调谐器50的电压符合该调谐器50的电压要求。
当该电源控制系统10切换至不工作状态下时，该电源控制系统10输出一低电平信号至NPN三极管Q1的基极，该NPN三极管Q1的基极电压不高于该NPN三极管Q1的发射极电压，该NPN三极管Q1截止。该PNP三极管Q2的基极通过该电阻R2及电阻R1与第一电源703连接，从而获得一高电位，该PNP三极管Q2的发射极与该第一电源703的连接，为高电位，则该PNP三极管Q2的发射极电压不高于该PNP三极管Q2的基极电压，该PNP三极管Q2截止，则该第二电源704提供一低电位给该NMOS管Q3的栅极，该第三电源202提供一高电位给该NMOS管Q3的源极，该NMOS管Q3的栅极电压远低于该NMOS管Q3的源极电压，则该NMOS管Q3导通，从而导通该电源控制系统10与该中央处理器40的连接。同时由于该第二电源704提供低电位给该NMOS管Q3的栅极，则该NMOS管Q3的栅极和源极之间的电压差较大，而NMOS管Q3的电阻随着栅极和源极之间的电压差的增加而变小，则该NMOS管Q3导通时的内阻较小，从而在该NMOS管Q3上的电压降较小，使得该电源控制系统10提供给该中央处理器40的电压符合该中央处理器40的电压要求。
该电源控制系统10还同时输出一高电平信号至NPN三极管Q4的基极，该NPN三极管Q4的基极电压高于该NPN三极管Q4的发射极电压，该NPN三极管Q4导通。该PNP三极管Q5的基极通过该导通的NPN三极管Q4接地，从而获得一低电位，该PNP三极管Q5的发射极与该第四电源803的连接，为高电位，则该PNP三极管Q5的发射极电压高于该PNP三极管Q5的基极电压，该PNP三极管Q5导通，则该第四电源803通过该导通的PNP三极管Q5提供一高电位给该NMOS管Q6的栅极，该第六电源302提供一高电位给该NMOS管Q6的源极，该NMOS管Q6的栅极电压不低于该NMOS管Q6的源极电压，则该NMOS管Q6截止，从而断开该电源控制系统10与该调谐器50的连接。
从而，本发明在该调谐器50被切换至工作时，该电源控制系统10提供电源至该调谐器50，并停止提供电源至该中央处理器40，使得在该调谐器50工作时，该中央处理器40不工作，从而防止了该中央处理器40工作时产生的电磁波干扰。显然，本发明不仅限于在调谐器50工作时，断开中央处理器40的电源，本发明还可用于在该调谐器50工作时，断开其他相关电子元件的电源，如断开读碟装置的电源。

Claims (12)

1.一种调谐器防干扰电路，其特征在于，该电路包括：
一电源控制系统；
一第一开关，该第一开关连接于该电源控制系统及一中央处理器之间，用于导通或截止该电源控制系统与该中央处理器的连接；及
一第二开关，该第二开关连接于该电源控制系统及一调谐器之间，用于导通或截止该电源控制系统与该调谐器的连接；
其中，该电源控制系统独立于该中央处理器，当该电源控制系统外接于一外部电源时，该电源控制系统在该中央处理器处于不工作状态下可进行正常工作；并当该调谐器工作时，该电源控制系统输出一高电平信号至该第一开关，并同时输出一低电平信号至该第二开关；
当该调谐器切换至工作状态下时，该电源控制系统输出一高电平信号至该第一开关，该第一开关根据该电源控制系统输出的高电平信号断开该电源控制系统与该中央处理器的连接；该电源控制系统同时还输出一低电平信号至该第二开关，该第二开关根据该电源控制系统输出的低电平信号导通该电源控制系统与该调谐器的连接。
2.如权利要求1所述的调谐器防干扰电路，其特征在于：该电源控制系统还用于当该调谐器不工作时，该电源控制系统输出一低电平信号至该第一开关，并同时输出一高电平信号至该第二开关，当该调谐器切换至不工作状态下时，该电源控制系统输出一低电平信号至该第一开关，该第一开关根据该电源控制系统输出的低电平信号导通该电源控制系统与该中央处理器的连接；该电源控制系统还同时输出一高电平信号至该第二开关，该第二开关根据该电源控制系统输出的高电平信号断开该电源控制系统与该调谐器的连接。
3.如权利要求2所述的调谐器防干扰电路，其特征在于，该电路还包括：
一第一触发模块，该第一触发模块连接于该电源控制系统及该第一开关之间；
一第二触发模块，该第二触发模块连接于该电源控制系统及该第二开关之间；
其中，当该调谐器切换至工作状态下时，该电源控制系统输出一高电平信号至该第一触发模块，该第一触发模块根据该电源控制系统输出的高电平信号输出一高电平信号至该第一开关，该第一开关响应于该第一触发模块输出的高电平信号断开该电源控制系统与该中央处理器的连接；
该电源控制系统同时还输出一低电平信号至该第二触发模块，该第二触发模块根据该电源控制系统输出的低电平信号输出一低电平信号至该第二开关，该第二开关响应于该第二触发模块输出的低电平信号导通该电源控制系统与该调谐器的连接。
4.如权利要求3所述的调谐器防干扰电路，其特征在于：
当该调谐器切换至不工作状态下时，该电源控制系统输出一低电平信号至该第一触发模块，该第一触发模块根据该电源控制系统输出的低电平信号输出一低电平信号至该第一开关，该第一开关响应于该第一触发模块输出的低电平信号导通该电源控制系统与该中央处理器的连接；
该电源控制系统同时还输出一高电平信号至该第二触发模块，该第二触发模块根据该电源控制系统输出的高电平信号输出一高电平信号至该第二开关，该第二开关响应于该第二触发模块输出的高电平信号断开该电源控制系统与该调谐器的连接。
5.如权利要求4所述的调谐器防干扰电路，其特征在于：
该第一触发模块包括一高电平导通开关、一低电平导通开关、一第一电源、一第二电源、一第一电阻及一第二电阻，该高电平导通开关的一端与该电源控制系统连接，一端接地，及另一端与该低电平导通开关连接；该低电平导通开关的一端与该第一电源连接，该第一电阻及该第二电阻串联于该低电平导通开关的该端与另一端之间，并分别与该高电平导通开关连接，该低电平导通开关的另一端与该第二电源及该第一开关连接，其中，该第一电源用于提供一高电平，该第二电源用于提供一低电平。
6.如权利要求5所述的调谐器防干扰电路，其特征在于：该高电平导通开关为一NPN三极管，该低电平导通开关为一PNP三极管，该NPN三极管的基极与该电源控制系统连接，该NPN三极管的发射极接地，该NPN三极管的集电极与该PNP三极管连接；该第一电阻及该第二电阻串联于该PNP三极管的发射极及基极之间，并分别与该NPN三极管的集电极连接，该PNP三极管的发射极与该第一电源连接，该PNP三极管的集电极与该第二电源及该第一开关连接。
7.如权利要求4所述的调谐器防干扰电路，其特征在于：该第一开关包括一高电平导通开关及一第三电源，该高电平导通开关的一端与该第一触发模块连接，一端与该第三电源连接，另一端与该中央处理器连接，其中，该第三电源提供一高电平。
8.如权利要求7所述的调谐器防干扰电路，其特征在于：该高电平导通开关为一NMOS管，该NMOS管的栅极与该第一触发模块连接，该NMOS管的源极与该第三电源连接，该NMOS管的漏极与该中央处理器连接。
9.如权利要求4所述的调谐器防干扰电路，其特征在于：该第二触发模块包括一高电平导通开关、一低电平导通开关、一第四电源、一第五电源、一第三电阻及一第四电阻，该高电平导通开关的一端与该电源控制系统连接，一端接地，及另一端与该低电平导通开关连接，该低电平导通开关的一端与该第四电源连接，该第三电阻及该第四电阻串联于该低电平导通开关的该端与另一端之间，并分别与该高电平导通开关连接，该低电平导通开关的另一端与该第五电源及该第一开关连接，其中，该第四电源用于提供一高电平，该第五电源用于提供一低电平。
10.如权利要求9所述的调谐器防干扰电路，其特征在于：
该高电平导通开关为一NPN三极管，该低电平导通开关为一PNP三极管，该NPN三极管的基极与该电源控制系统连接，该NPN三极管的发射极接地，该NPN三极管的集电极与该PNP三极管连接；该第三电阻及该第四电阻串联于该PNP三极管的发射极及基极之间，并分别与该NPN三极管的集电极连接，该PNP三极管的发射极与该第四电源连接，该PNP三极管的集电极与该第五电源及该第一开关连接。
11.如权利要求4所述的调谐器防干扰电路，其特征在于：
该第一开关包括一高电平导通开关及一第六电源，该高电平导通开关的一端与该第一触发模块连接，一端与该第六电源连接，另一端与该调谐器连接，其中，该第六电源提供一高电平。
12.如权利要求11所述的调谐器防干扰电路，其特征在于：该高电平导通开关为一NMOS管，该NMOS管的栅极与该第一触发模块连接，该NMOS管的源极与该第六电源连接，该NMOS管的漏极与该调谐器连接。
CN2012101241383A 2012-04-25 2012-04-25 调谐器防干扰电路 Pending CN103378822A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2012101241383A CN103378822A (zh) 2012-04-25 2012-04-25 调谐器防干扰电路
TW101115733A TW201345168A (zh) 2012-04-25 2012-05-03 調諧器防干擾電路
US13/527,918 US20130285471A1 (en) 2012-04-25 2012-06-20 Tuner circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101241383A CN103378822A (zh) 2012-04-25 2012-04-25 调谐器防干扰电路

Publications (1)

Publication Number Publication Date
CN103378822A true CN103378822A (zh) 2013-10-30

Family

ID=49463458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101241383A Pending CN103378822A (zh) 2012-04-25 2012-04-25 调谐器防干扰电路

Country Status (3)

Country Link
US (1) US20130285471A1 (zh)
CN (1) CN103378822A (zh)
TW (1) TW201345168A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109038474A (zh) * 2018-08-06 2018-12-18 深圳市凯迪仕智能科技有限公司 一种防干扰电路及防干扰方法
CN110910848A (zh) * 2019-11-28 2020-03-24 Tcl华星光电技术有限公司 液晶显示器的驱动电路及驱动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917135B2 (en) 2013-05-14 2014-12-23 Infineon Technologies Austria Ag Circuit with a plurality of diodes and method for controlling such a circuit
US9231565B2 (en) 2013-05-14 2016-01-05 Infineon Technologies Austria Ag Circuit with a plurality of bipolar transistors and method for controlling such a circuit
US10194194B2 (en) * 2017-05-16 2019-01-29 Ali Corporation Tuner circuit with zero power loop through
US10601421B1 (en) 2019-08-30 2020-03-24 Ademco Inc. MOSFET based isolation circuit
US11788760B2 (en) 2020-11-04 2023-10-17 Ademco Inc. Power stealing system for low power thermostats

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014825B2 (en) * 2009-06-16 2015-04-21 Maxim Integrated Products, Inc. System and method for sequentially distributing power among one or more modules
TWI487234B (zh) * 2011-03-23 2015-06-01 Aopen Inc 電源管理裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109038474A (zh) * 2018-08-06 2018-12-18 深圳市凯迪仕智能科技有限公司 一种防干扰电路及防干扰方法
CN110910848A (zh) * 2019-11-28 2020-03-24 Tcl华星光电技术有限公司 液晶显示器的驱动电路及驱动方法

Also Published As

Publication number Publication date
US20130285471A1 (en) 2013-10-31
TW201345168A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
CN103378822A (zh) 调谐器防干扰电路
CN103902432A (zh) 电子设备及其usb接口连接状况指示电路
CN103163817A (zh) 控制多设备顺序启动的电路
CN103686542B (zh) 扬声器控制系统
CN103823540A (zh) 开机控制电路
CN104007353A (zh) 接口检测电路
CN101471564B (zh) 电压控制电路
CN103793033A (zh) Usb电源提供电路
CN202495920U (zh) 复位电路及具有该电路的机顶盒
CN104076899A (zh) 节能电路
CN101707477B (zh) 消除开关机冲击声的电路
CN105652994A (zh) 电压切换装置
CN103869885A (zh) 扩展卡及支持所述扩展卡的主板
CN103835975A (zh) 风扇控制电路
CN103176922A (zh) Usb识别电路
CN103869742A (zh) 控制多设备顺序启动的电路
CN202931272U (zh) 一种电子设备及其信号二选一电路
CN209132405U (zh) 电源开关状态检测电路
CN104459427A (zh) 双vga接口自动测试装置
CN101924466A (zh) 电源控制电路
CN103369426A (zh) 防爆音电路
CN104252216A (zh) 防漏电usb供电电路
CN103390994A (zh) 提供虚拟负载的处理电路
CN203136138U (zh) 音频信号输入转换电路及音频播放器
CN203708369U (zh) Mhl接口和hdmi接口共用控制电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030