JP4095576B2 - プログラマブル論理回路を用いる汎用論理回路装置 - Google Patents
プログラマブル論理回路を用いる汎用論理回路装置 Download PDFInfo
- Publication number
- JP4095576B2 JP4095576B2 JP2004146554A JP2004146554A JP4095576B2 JP 4095576 B2 JP4095576 B2 JP 4095576B2 JP 2004146554 A JP2004146554 A JP 2004146554A JP 2004146554 A JP2004146554 A JP 2004146554A JP 4095576 B2 JP4095576 B2 JP 4095576B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable logic
- logic circuit
- circuit
- unit
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Description
Claims (11)
- 回路情報を用いて、動作中に回路構成を変更可能な複数のプログラマブル論理回路と、
複数の単位回路に関する回路情報及び各単位回路の処理を破綻無く実行するために必要な性能の指標である要求性能の情報を記憶する回路情報記憶部と、
前記複数のプログラマブル論理回路にクロック信号並びに動作電圧を供給するクロック・電圧供給部と、
前記各プログラマブル論理回路ごとの、クロック周波数と動作電圧との関係を示す回路特性情報を記憶する回路特性記憶部と、
前記複数のプログラマブル論理回路を用いて全ての前記単位回路に関する前記要求性能の合計値に相当する処理能力を実現させるために必要な最低動作電圧と動作クロック周波数とを前記回路特性情報に基づいて求め、前記各プログラマブル論理回路に割り当てられた前記各単位回路の前記要求性能の合計が、当該プログラマブル論理回路を当該最低動作電圧で動作させた場合のクロック周波数で実現可能な処理能力を超えない範囲で、前記各プログラマブル論理回路への前記単位回路の割り当てを行う割り当て制御部と、
前記クロック・電圧供給部が前記各プログラマブル論理回路に供給する動作電圧を前記最低動作電圧に変更させるとともに、前記クロック・電圧供給部が前記各プログラマブル論理回路に供給するクロック信号の周波数を前記動作クロック周波数に変更させるクロック・電圧制御部と、
前記回路情報記憶部が記憶する前記回路情報を用いて前記各プログラマブル論理回路の回路構成を前記割り当ての範囲で変更する変更制御部と、を備える論理回路装置。 - 前記各プログラマブル論理回路を前記最低動作電圧で動作させた場合のクロック周波数で実現可能な処理能力と前記各プログラマブル論理回路に割り当てられた全単位回路の要求性能の合計値とを比較する手段と、
該合計値が該処理能力より低い場合に、各プログラマブル論理回路が割り当てられた処理を行った後に所定の時間処理を停止する手段と、
を備える請求項1記載の論理回路装置。 - 前記複数のプログラマブル論理回路を前記最低動作電圧で動作させた場合に実現可能な処理能力の合計値と全単位回路の要求性能の合計値とを比較する手段と、
該要求性能の合計値が該処理能力の合計値より低い場合に、任意の一つのプログラマブル論理回路に割り当てられている単位回路を全て他のプログラマブルに割り当てるとともに、当該任意の一つのプログラマブル論理回路の動作を停止させる手段と、
を備える請求項2記載の論理回路装置。 - 前記プログラマブル論理回路の故障を検出する検出手段と、
前記検出手段により特定のプログラマブル論理回路上で故障が検出された場合に、前記回路特性記憶部が記憶している該プログラマブル論理回路の回路特性情報を0とする手段と、
を含む請求項1乃至3のいずれか1記載の論理回路装置。 - 前記プログラマブル論理回路の故障を検出する検出手段と、
特定のプログラマブル論理回路上での故障検出時に該プログラマブル論理回路内の故障箇所を特定し、あらかじめ定めた処理情報を調査し、故障箇所を使用しない処理を選択して、故障を検出した演算処理に割り当てるとともに、処理負荷の量に従って電圧および周波数を変更する手段とを備える、請求項1乃至4のいずれか1記載の論理回路装置。 - 同一の動作電圧をかけたときに処理速度が異なる複数のプログラマブル論理回路を含む論理回路部と、
所定の処理に応じて前記複数のプログラマブル論理回路を選択的にプログラミングする論理情報を前記複数のプログラマブル論理回路に入力し、前記複数のプログラマブル論理回路の異なる処理速度に応じて前記所定の処理の処理内容を前記複数のプログラマブル論理回路に割り当てて並列処理を実行させる処理制御部と、を備え、
前記処理制御部は、前記複数のプログラマブル論理回路の動作電圧が最小もしくは極小となるように、前記複数のプログラマブル論理回路の処理速度よりも高い処理速度で処理する必要がある処理内容を、前記複数のプログラマブル論理回路へ割り当てることを特徴とする論理回路装置。 - 前記論理回路手段の前記複数のプログラマブル論理回路に同じレベルのクロック及び電圧を供給するクロック・電圧供給手段を含む請求項6記載の論理回路装置。
- 前記論理回路手段の前記複数のプログラマブル論理回路にそれぞれ接続され、個々のレベルのクロック及び電圧を前記複数のプログラマブル論理回路に供給する複数のクロック・電圧供給手段を含む請求項6記載の論理回路装置。
- 前記複数のプログラマブル論理回路の動作可能な処理性能指標の上限値と下限値を保持している動作範囲記憶手段を含み、
前記処理制御部は前記処理性能指標の上限値と下限値に応じて前記プログラマブル論理回路に割り当てるべき処理負荷を決定する請求項7又は請求項8記載の論理回路装置。 - 前記複数のプログラマブル論理回路の動作状態を検査する検査部とを含み、前記処理制御部は前記検査部の検査結果に応じて前記プログラマブル論理回路部の故障したプログラマブル論理回路を無使用とし、前記クロック・電圧供給手段に残りのプログラマブル論理回路に供給するクロック及び電圧のレベルを増加させる請求項8又は9記載の論理回路装置。
- 前記複数のプログラマブル論理回路のそれぞれに関する、動作可能な電圧及びクロック周波数の範囲を記憶している動作範囲記憶手段を備え、
前記処理制御部は、
前記複数のプログラマブル論理回路の合計消費電力が最小もしくは極小となるように、前記クロック周波数及び電圧の範囲内で前記各プログラマブル論理回路に割り当てる処理負荷を決定する手段と、
前記各クロック・電圧供給手段に、決定された処理負荷に応じた周波数のクロック並びに電圧を対応する前記各プログラマブル論理回路に対して供給させる手段と、
を備える請求項8記載の論理回路装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146554A JP4095576B2 (ja) | 2004-05-17 | 2004-05-17 | プログラマブル論理回路を用いる汎用論理回路装置 |
US11/128,187 US7386741B2 (en) | 2004-05-17 | 2005-05-13 | Method and apparatus for selectively assigning circuit data to a plurality of programmable logic circuits for maintaining each programmable logic circuit within an operation range at a minimum voltage |
CN2005100726372A CN1700601B (zh) | 2004-05-17 | 2005-05-17 | 逻辑电路装置 |
US11/949,072 US7533282B2 (en) | 2004-05-17 | 2007-12-03 | Logic circuit apparatus for selectively assigning a plurality of circuit data to a plurality of programmable logic circuits for minimizing total power while maintaining necessary processing performance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146554A JP4095576B2 (ja) | 2004-05-17 | 2004-05-17 | プログラマブル論理回路を用いる汎用論理回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005328462A JP2005328462A (ja) | 2005-11-24 |
JP4095576B2 true JP4095576B2 (ja) | 2008-06-04 |
Family
ID=35426793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146554A Expired - Fee Related JP4095576B2 (ja) | 2004-05-17 | 2004-05-17 | プログラマブル論理回路を用いる汎用論理回路装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7386741B2 (ja) |
JP (1) | JP4095576B2 (ja) |
CN (1) | CN1700601B (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4095576B2 (ja) * | 2004-05-17 | 2008-06-04 | 株式会社東芝 | プログラマブル論理回路を用いる汎用論理回路装置 |
JP4372068B2 (ja) * | 2005-09-06 | 2009-11-25 | 株式会社東芝 | プログラマブルゲートアレイ装置及び回路切替方法 |
US7471116B2 (en) * | 2005-12-08 | 2008-12-30 | Alcatel-Lucent Usa Inc. | Dynamic constant folding of a circuit |
JP2008164361A (ja) * | 2006-12-27 | 2008-07-17 | Mitsubishi Electric Corp | 半導体デバイスのマッピング装置 |
CN101606319B (zh) * | 2006-12-28 | 2012-06-20 | 日本电气株式会社 | 半导体集成电路器件和电源电压控制系统 |
GB2450564B (en) * | 2007-06-29 | 2011-03-02 | Imagination Tech Ltd | Clock frequency adjustment for semi-conductor devices |
US20090300399A1 (en) * | 2008-05-29 | 2009-12-03 | International Business Machines Corporation | Profiling power consumption of a plurality of compute nodes while processing an application |
US8195967B2 (en) * | 2008-05-29 | 2012-06-05 | International Business Machines Corporation | Reducing power consumption during execution of an application on a plurality of compute nodes |
US8291427B2 (en) * | 2008-06-09 | 2012-10-16 | International Business Machines Corporation | Scheduling applications for execution on a plurality of compute nodes of a parallel computer to manage temperature of the nodes during execution |
US8296590B2 (en) | 2008-06-09 | 2012-10-23 | International Business Machines Corporation | Budget-based power consumption for application execution on a plurality of compute nodes |
US8458722B2 (en) | 2008-06-09 | 2013-06-04 | International Business Machines Corporation | Thread selection according to predefined power characteristics during context switching on compute nodes |
US8250389B2 (en) * | 2008-07-03 | 2012-08-21 | International Business Machines Corporation | Profiling an application for power consumption during execution on a plurality of compute nodes |
JP5293396B2 (ja) * | 2009-05-13 | 2013-09-18 | 日本電気株式会社 | 情報処理装置、および情報処理装置の制御方法 |
US9014825B2 (en) | 2009-06-16 | 2015-04-21 | Maxim Integrated Products, Inc. | System and method for sequentially distributing power among one or more modules |
US20110212761A1 (en) * | 2010-02-26 | 2011-09-01 | Igt | Gaming machine processor |
US8436720B2 (en) | 2010-04-29 | 2013-05-07 | International Business Machines Corporation | Monitoring operating parameters in a distributed computing system with active messages |
CN102243523B (zh) * | 2010-05-12 | 2014-01-08 | 英业达股份有限公司 | 具有备用电源机制的数据储存系统 |
WO2012070669A1 (ja) * | 2010-11-24 | 2012-05-31 | 日本電気株式会社 | プログラマブルロジックデバイスの回路情報生成方法及びシステム、回路検査装置及びそのコンピュータ・プログラム、回路情報生成装置及びそのコンピュータ・プログラム、コンピュータ読み取り可能な記憶媒体 |
JP5791462B2 (ja) * | 2011-10-24 | 2015-10-07 | 三菱電機株式会社 | 半導体管理システム及び半導体管理方法 |
US9271229B2 (en) * | 2012-07-20 | 2016-02-23 | The Trustees Of Columbia University In The City Of New York | Methods, systems, and media for partial downloading in wireless distributed networks |
KR20180081732A (ko) * | 2015-11-13 | 2018-07-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
FR3063855B1 (fr) * | 2017-03-08 | 2019-04-12 | Areva Np | Circuit logique programmable de commande d'une installation electrique, en particulier une installation nucleaire, dispositif et procede de commande associes |
US10963001B1 (en) * | 2017-04-18 | 2021-03-30 | Amazon Technologies, Inc. | Client configurable hardware logic and corresponding hardware clock metadata |
JP7287651B2 (ja) * | 2019-03-28 | 2023-06-06 | Necソリューションイノベータ株式会社 | 分散処理装置、分散処理方法、及びプログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365581B2 (ja) | 1994-07-29 | 2003-01-14 | 富士通株式会社 | 自己修復機能付き情報処理装置 |
US5565791A (en) * | 1995-07-07 | 1996-10-15 | Cypress Semiconductor Corporation | Method and apparatus for disabling unused sense amplifiers |
US5751164A (en) | 1996-06-24 | 1998-05-12 | Advanced Micro Devices, Inc. | Programmable logic device with multi-level power control |
US5946219A (en) * | 1996-10-30 | 1999-08-31 | Atmel Corporation | Method and system for configuring an array of logic devices |
US5958058A (en) * | 1997-07-18 | 1999-09-28 | Micron Electronics, Inc. | User-selectable power management interface with application threshold warnings |
US6240521B1 (en) * | 1998-09-10 | 2001-05-29 | International Business Machines Corp. | Sleep mode transition between processors sharing an instruction set and an address space |
DE19843640A1 (de) * | 1998-09-23 | 2000-03-30 | Siemens Ag | Verfahren zum Konfigurieren eines konfigurierbaren Hardware-Blocks |
JP3743487B2 (ja) | 1999-07-14 | 2006-02-08 | 富士ゼロックス株式会社 | プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法 |
US6172518B1 (en) * | 1999-07-23 | 2001-01-09 | Xilinx, Inc. | Method of minimizing power use in programmable logic devices |
US6662302B1 (en) * | 1999-09-29 | 2003-12-09 | Conexant Systems, Inc. | Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device |
US6501999B1 (en) * | 1999-12-22 | 2002-12-31 | Intel Corporation | Multi-processor mobile computer system having one processor integrated with a chipset |
US6922735B2 (en) * | 2000-04-03 | 2005-07-26 | Texas Instruments Incorporated | Management of co-processor information by integrating non-program information with program information |
US6487710B1 (en) * | 2000-06-30 | 2002-11-26 | Xilinx, Inc. | Method and apparatus for assigning PLD signal routes to input signals having different voltage requirements |
US6622253B2 (en) * | 2001-08-02 | 2003-09-16 | Scientific-Atlanta, Inc. | Controlling processor clock rate based on thread priority |
EP1351117A1 (en) * | 2002-04-03 | 2003-10-08 | Hewlett-Packard Company | Data processing system and method |
US7100060B2 (en) * | 2002-06-26 | 2006-08-29 | Intel Corporation | Techniques for utilization of asymmetric secondary processing resources |
US6941539B2 (en) * | 2002-10-31 | 2005-09-06 | Src Computers, Inc. | Efficiency of reconfigurable hardware |
JP4095576B2 (ja) * | 2004-05-17 | 2008-06-04 | 株式会社東芝 | プログラマブル論理回路を用いる汎用論理回路装置 |
-
2004
- 2004-05-17 JP JP2004146554A patent/JP4095576B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-13 US US11/128,187 patent/US7386741B2/en not_active Expired - Fee Related
- 2005-05-17 CN CN2005100726372A patent/CN1700601B/zh not_active Expired - Fee Related
-
2007
- 2007-12-03 US US11/949,072 patent/US7533282B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080100338A1 (en) | 2008-05-01 |
CN1700601B (zh) | 2010-10-13 |
JP2005328462A (ja) | 2005-11-24 |
CN1700601A (zh) | 2005-11-23 |
US7533282B2 (en) | 2009-05-12 |
US20050268125A1 (en) | 2005-12-01 |
US7386741B2 (en) | 2008-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4095576B2 (ja) | プログラマブル論理回路を用いる汎用論理回路装置 | |
US7302595B2 (en) | Method and apparatus for dynamic power management in a processor system | |
US7203943B2 (en) | Dynamic allocation of processing tasks using variable performance hardware platforms | |
US9311152B2 (en) | Methods and apparatuses for load balancing between multiple processing units | |
US9235500B2 (en) | Dynamic memory allocation and relocation to create low power regions | |
CN102301555B (zh) | 使用事件触发调试运行供电组 | |
US9436249B2 (en) | Rack and power controlling method thereof | |
US9106662B2 (en) | Method and apparatus for controlling load allocation in cluster system | |
US20070268040A1 (en) | Logic circuit system and method of changing operating voltage of a programmable logic circuit | |
RU2704727C1 (ru) | Способ управления резервным устройством электропитания | |
CN102216907B (zh) | 确定计算机系统的确定性性能提升能力 | |
JP6868127B2 (ja) | 中央局機器、逆給電システム及び方法 | |
US8295290B2 (en) | Energy efficient control of data link groups | |
US20150253840A1 (en) | Stand-by power control device, liquid crystal display device including the same, and method of controlling stand-by power | |
JP2009277022A (ja) | 情報処理システム、負荷制御方法、および負荷制御プログラム | |
JP2007147530A (ja) | 波形表示装置 | |
JP2018133766A (ja) | 処理装置、二重化システム、処理方法、および処理プログラム | |
JP2018085859A (ja) | 電源放電回路 | |
US10282114B1 (en) | System and computer-implemented method for balancing loads across data storage pools | |
CN111381659A (zh) | 计算机系统及电源管理方法 | |
KR102395442B1 (ko) | 계층 구조의 전원 장치 | |
JP6360320B2 (ja) | 半導体装置 | |
US11630750B1 (en) | Systems and methods for configuring a central processing unit having multiple cores | |
JPH11275757A (ja) | 電源装置 | |
CN115857806A (zh) | 一种多功能存储器的集成电路系统及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |