CN101606319B - 半导体集成电路器件和电源电压控制系统 - Google Patents
半导体集成电路器件和电源电压控制系统 Download PDFInfo
- Publication number
- CN101606319B CN101606319B CN200780051398XA CN200780051398A CN101606319B CN 101606319 B CN101606319 B CN 101606319B CN 200780051398X A CN200780051398X A CN 200780051398XA CN 200780051398 A CN200780051398 A CN 200780051398A CN 101606319 B CN101606319 B CN 101606319B
- Authority
- CN
- China
- Prior art keywords
- circuit
- supply voltage
- capacitor
- objective
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
Abstract
一种半导体集成电路器件,包括:目标电路,该目标电路的至少电源电压是可变的;电源电压提供电路,该电源电压提供电路用于向目标电路供给电源电压;以及最小能量点监控电路,该最小能量点监控电路检测在电源电压变化时使由目标电路消耗的能量的变化最小化的能量最小化电源电压。对由电源电压提供电路传送的电源电压进行控制,以便等于由最小能量点监控电路检测的能量最小化电源电压。
Description
技术领域
本发明涉及一种半导体集成电路器件,并且更具体地涉及用于执行电源电压控制以减小由半导体集成电路所消耗的能量的半导体集成电路器件,以及基于该种控制的电源电压控制系统。
背景技术
移动设备要实现的主要任务之一在于增加用于给移动设备供电的电池的服务寿命。作为该任务的一种解决方案,需要减小由移动设备的内部电路所消耗的能量。因为所消耗的能量与内部电路消耗的电功率成比例,所以已经进行了很多努力来研究用于减小能量消耗的各种低功率技术。为了减小由并入了COMS逻辑门的半导体集成电路所消耗的功率,有效的是采用根据电路所需的操作速度来控制电源电压的DVFS(动态电压和频率缩放)处理。一般地,随着电源电压降低,由电子电路消耗的功率单调地减小。基于该一般原则,如在2000年6月5-9的Design Automation Conference第806-809页作者为SeongsooLee和Takayasu Sakurai的″Run-time Voltage Hopping for Low-powerReal-time Systems″中所公开的,DVFS处理在能够满足电路所需的速度的范围内将电源电压尽可能的降低,由此使半导体集成电路器件消耗的电功率最小化。
通常,因为随着消耗功率减小,所消耗的能量也降低,所以如上所述,在降低电源电压时,由半导体集成电路器件所消耗的能量降低。然而,当降低电源电压时,电路每单位时间的处理能力也被减小,并且因此出现的问题是用于执行相同处理的电路的操作时间增加。因为消耗的能量通过消耗功率和操作时间的乘积来表示,所以如图1所示,如果操作时间增加的比率变得大于通过减小电源电压来降低消耗功率的比率,则消耗的能量会增加。特别是在操作时间增加的比率相对于电源电压的减小为高的低电压范围内,该种趋势更能自我证明。图1示出在半导体集成电路器件的电源电压和能量消耗之间的关系的示例。
因为依赖于电源电压的由半导体集成电路器件消耗的能量具有该种趋势,所以如在例如2006年5月的IEEE International Symposium onCircuits and Systems第21-24页作者为David Blaauw和Bo Zhai的″Energy Efficient Design for Subthreshold Voltage Operation″中所公开的,存在用于使由电路消耗的能量最小化的最优电源电压。
为了通过控制电源电压使其具有最优值来使消耗的能量最小化,最简单的方法是直接测量通过半导体集成电路器件消耗的能量,并且确定最优的电源电压。然而,根据该方法,需要在电路操作之前或者在电路操作时,直接测量由电路消耗的能量。另外,因为最优电压根据诸如温度等的环境因素而变化,所以需要在每次环境因素改变时,重新测量由电路消耗的能量。
以下将描述与本发明相关的技术的示例。
在日本专利特开申请No.2002-100967(JP-A-2002-100967)中公开了用于确定电路的操作速度是否满足速度要求的技术。根据所公开的技术,提供了监控电路,其具有与半导体集成电路器件中的关键路径中的特性等效的电源电压对延迟特性,并且测量监控电路的延迟特性以获取关键路径的延迟特性。
已知当半导体集成电路器件在相对低的电源电压下操作时,集成电路器件中的电路的性能变化增加。日本专利特开申请No.2003-142598(JP-A-2003-142598)公开了用于补偿这种性能变化的技术。根据所公开的技术,在具有延迟监控电路和主电路的半导体集成电路器件中,检测PMOS晶体管和NMOS晶体管的阈值电压之间的差,并且生成用于减小阈值电压之间的差的阱偏置电压。所生成的阱偏置电压被施加到延迟监控电路和主电路。
例如,在日本专利特开申请No.2005-197411(JP-A-2005-197411)中公开的是,检测漏电流,并且根据检测的漏电流建立将要施加到MOSFET上的源极-漏极电压。
PCT国际公开WO99/12263中公开的是,延迟检测电路和用于生成衬底偏置电压的衬底偏置生成电路被提供在半导体集成电路器件中,用于增加操作速度和减小主电路(即目标电路)中的漏电流,并且根据指定的值和测量的延迟量来增加或减小衬底偏置电压。然而,在WO99/12263中公开的技术为了使消耗的能量最小化,即使消耗功率和延迟时间的乘积最小化的目的而不控制衬底偏置电压。日本专利特开申请No.2003-115750(JP-A-2003-115750)也公开了相似的半导体集成电路器件,其被构造为通过控制电源电压使得目标电路的操作速度与特定的基准速度相等。然而,在JP-A-2003-115750中公开的技术不控制电源电压以使消耗的能量最小化。
日本专利特开申请No.2005-340426(JP-A-2005-340426)公开的是,为了在操作速度恒定的条件下使目标电路的功率消耗最小化,监控漏电流,并且控制电源电压和衬底电势,以将泄漏功率与切换功率的比率保持在特定值处。然而,所公开技术的问题在于需要复杂的布置来控制电源电压和衬底电势,并且在泄漏功率与切换功率的比率为目标值时,由整个电路消耗的能量也不能被认为是最小的。
发明内容
技术问题
如上所述,如果控制半导体集成电路器件的电源电压,以在执行相同处理时使其能量消耗最小化,然后根据事先基于直接测量的消耗能量来确定最优电源电压的方法,则因为最优电源电压随着环境因素改变而变化,所以必须连续地测量消耗的能量。根据现有技术,为了使消耗的电功率最小化,对漏电流等进行测量,并且改变衬底偏置电压和/或电源电压。然而,这些技术都不足以使消耗的能量最小化,所述消耗的能量表示延迟时间和消耗功率的乘积。
本发明的示例性目的在于提供一种半导体集成电路器件,其能够解决以上的问题,并且不需要直接测量由电路消耗的能量,并且能够在自动的跟随环境因素变化的同时控制电源电压,以便使消耗的电功率最小化。
本发明的另一示例性目的在于提供用于目标电路的电源电压控制系统,其不需要直接测量由电路消耗的能量,并且能够在自动的跟随环境因素变化的同时控制电源电压,以便使消耗的电功率最小化。
问题的解决方案
根据本发明的第一示例性方面,半导体集成电路器件包括:目标电路,该目标电路的至少电源电压是可变的;电源电压提供电路,该电源电压提供电路向目标电路供给(feed)电源电压;以及最小能量点监控电路,该最小能量点监控电路检测在电源电压变化时使由目标电路消耗的能量变化最小化的能量最小化电源电压,其中,控制由电源电压提供电路传送的电源电压,以便使其等于由最小能量点监控电路检测的能量最小化电源电压。
根据本发明的第二示例性方面,一种半导体集成电路器件包括:目标电路,该目标电路的至少电源电压是可变的;电源电压提供电路,该电源电压提供电路向所述目标电路供给电源电压;以及最小能量点监控电路,该最小能量点监控电路确定在电源电压变化时由目标电路消耗的能量的变化率是正的还是负的,其中,控制由电源电压提供电路传送的电源电压,以便如果由最小能量点监控电路检测的值是正的,则将其减小,并且如果由最小能量点监控电路检测的值是负的,则将其增加。
根据本发明的第三示例性方面,用于至少电源电压可变的目标电路的电源电压控制系统包括:电源电压提供装置,该电源电压提供装置用于向目标电路供给电源电压;以及最小能量点监控装置,该最小能量点监控装置用于检测在电源电压变化时使由目标电路消耗的能量变化最小化的能量最小化电源电压,其中,控制电源电压提供装置,以便使由电源电压提供装置传送的电源电压等于能量最小化电源电压。
根据本发明的第四示例性方面,用于至少电源电压是可变的目标电路的电源电压控制系统包括:电源电压提供装置,该用于向目标电路供给电源电压;以及最小能量点监控装置,该最小能量点监控装置用于确定在电源电压变化时由目标电路消耗的能量的变化率是正的还是负的,其中,控制由电压提供装置传送的电源电压,以便如果变化率是正的,则将其减小,并且如果变化率是负的,则将其增加。
根据本发明,确定用于使由目标电路消耗的能量最小化的电源电压,并且以该电源电压给目标电路供给能量。因此,可以对电源电压进行控制,使得通过自动跟随环境因素变化来使消耗的电功率最小化。具体地,根据本发明,采用模拟目标电路的漏电流的泄漏监控电路和模拟目标电路的关键路径延迟的延迟监控电路,并且基于在将实际电源电压施加到这些监控电路时的漏电流和关键路径延迟,确定用于使消耗的能量最小化的电源电压。因此,在不需要直接测量由目标电路本身消耗的能量的情况下,可以对电源电压进行最优的控制。
附图说明
图1是示出由半导体集成电路器件消耗的能量对电源电压的依赖性的示例的视图;
图2是示出根据本发明第一示例性实施例的半导体集成电路器件的整体布置的框图;
图3是示出在第一示例性实施例中的最小能量点监控电路的布置的框图;
图4是示出在第一示例性实施例中的延迟监控电路的布置的电路图;
图5是示出在第一示例性实施例中的泄漏监控电路的布置的电路图;
图6是示出在第一示例性实施例中的电流复制电路的布置的电路图;
图7是示出在第一示例性实施例中的比较电路的布置的电路图;
图8是示出在第一示例性实施例中的最小能量点监控电路的操作的时序图;
图9是示出在第一示例性实施例中的电源电压提供电路的布置的电路图;
图10是示出在第一示例性实施例中的基准电压生成电路的布置的电路图;
图11是示出根据本发明的第二示例性实施例的半导体集成电路器件的最小能量点监控电路的布置的框图;
图12是示出在第二示例性实施例中的泄漏监控电路的布置的电路图;
图13是示出在第二示例性实施例中的最小能量点监控电路的操作的时序图;
图14是示出根据本发明的第三示例性实施例的半导体集成电路器件的最小能量点监控电路的布置的框图;
图15是示出在第三示例性实施例中的最小能量点监控电路的操作的时序图;
图16是示出根据本发明的第四示例性实施例的半导体集成电路器件的整体布置的框图;
图17是示出在第四示例性实施例中的电源电压提供电路的布置的电路图;
图18是示出根据本发明的第五示例性实施例的半导体集成电路器件的整体布置的框图;以及
图19是示出在第五示例性实施例中的泄漏阻挡电路的布置的电路图。
附图标记说明
1:半导体集成电路器件
2:最小能量点监控电路
3、3A:电源电压提供电路
4:目标电路
5:泄漏阻挡电路
6:控制电路
11、12:延迟监控电路
21至23:泄漏监控电路
31、32:电容器
40:比较电路
51至54、55A、55B、56A、56B、57A、57B:开关
61至63、214、216、321、322:节点
81、82:控制信号
111:关键路径拷贝(replica)
112:异或(XOR)门
210:电流复制电路
212、302A、302B、302C:运算放大器
213、215:电流镜
301、301A:基准电压生成电路
303A、303B、303C:N-MOSFET
311、312、……、31S:电阻器
401:差分放大器
402:触发器
501:RS触发器,以及
502:P-MOSFET。
具体实施方式
下面将参考附图对本发明的优选示例性实施例进行描述。
第一示例性实施例:
下面将描述根据第一示例性实施例的半导体集成电路器件。
图2示出根据本发明第一示例性实施例的半导体集成电路器件的整体布置。半导体集成电路器件1包括:目标电路4,其实现半导体集成电路器件1的主要功能,并且执行要由半导体集成电路器件1执行的处理;最小能量点监控电路2,其检测由目标电路4消耗的能量最小时的电源电压;以及电源电压提供电路3,其生成要提供给目标电路4的电源电压VDD。目标电路4是其电源电压可以被控制的电路。电源电压提供电路3还生成比电源电压VDD低ΔV的电压VDD′。电压VDD、VDD′还被施加到最小能量点监控电路2。最小能量点监控电路2将用于增加(UP)或者降低(DOWN)电源电压VDD的信号UP/DOWN供给电源电压提供电路3。
图3示出最小能量点监控电路2的布置。最小能量点监控电路2包括:延迟监控电路11、12,其监控目标电路4的关键路径延迟;泄漏监控电路21、22,其监控目标电路4的漏电流;电容器31、32;比较电路40;以及开关51至54。通过如节点61的相互接合点,开关51和开关52相互串联连接,并且电容器31被连接在节点61和地GND之间。相似地,通过如节点62的相互接合点,开关53和开关54相互串联连接,并且电容器32被连接在节点62和地GND之间。电源电压VDD被传送至延迟监控电路11和泄漏监控电路21,并且还经由开关51被施加到节点61。通过泄漏监控电路21检测的漏电流ILEAK经由开关52被提供到节点61。开关51通过控制信号70来控制,所述控制信号70还被提供到延迟监控电路11。开关52通过延迟监控电路11的输出来控制。相似地,电压VDD′被提供到延迟监控电路12和泄漏监控电路22,并且还经由开关53施加到节点62。通过泄漏监控电路22检测的漏电流ILEAK′经由开关54被提供到节点62。开关53通过控制信号71来控制,所述控制信号71还被提供到延迟监控电路12。开关54通过延迟监控电路12的输出来控制。比较电路40将在节点61处的电压V61和在节点62处的电压V62彼此进行比较,并且基于比较的结果传送信号UP/DOWN。电容器31、32具有电容值αC0,其表示目标电路4的切换电容C0和操作率α的乘积。
图4示出延迟监控电路11的布置。延迟监控电路11包括:目标电路4的关键路径拷贝111;以及XOR(异或)门112。关键路径拷贝111是将与目标电路4的关键路径延迟相等的延迟给予输入信号的电路,其根据与形成目标电路4的处理相同的半导体器件制造处理来形成。与目标电路4的电源电压相等的电压VDD被施加到关键路径拷贝111。向XOR门112供给输入信号以及来自关键路径拷贝111的输出信号,并且基于输入信号,对具有与目标电路4的关键路径延迟相等的脉冲持续时间的脉冲信号进行传送。延迟监控电路12与延迟监控电路11在电路布置上相同,但是其与延迟监控电路11不同之处在于施加到延迟监控电路12的关键路径拷贝的电压是VDD′,其比VDD小ΔV。
图5示出泄漏监控电路21的布置。泄漏监控电路21包括:目标电路4的漏电流拷贝211;以及电流复制电路210。电流复制电路210将相应的电流传送至两个节点214、216,并且具有如下的功能,其将在节点214处的电势保持为与从外部电源提供的基准电压相等的电势,并且还将从节点216处流出的电流保持为与流过节点214处的电流相等的电流。在此,基准电压与目标电路4的电源电压VDD相等。漏电流拷贝211用于再生在目标电路4中的漏电流ILEAK,所述漏电流拷贝211是根据与形成目标电路4的处理相同的半导体器件制造处理来形成。因此,漏电流拷贝211连接到节点214,并且被施加有与目标电路4的电源电压相等的电压VDD。因此,泄漏监控电路21用作电流源,使得等于目标电路4的漏电流ILEAK的电流从节点216流出。泄漏监控电路22与泄漏监控电路21在电路布置上相同,其与泄漏监控电路21的不同之处在于施加到其的漏电流拷贝的电压是比VDD小ΔV的VDD′。
图6示出在每个泄漏监控电路21、22中设置的电流复制电路210的布置。电流复制电路210包括运算放大器(OP amp)212和电流镜213。运算放大器212具有用于被供给VDD(或者VDD′)的反相输入端子,和连接到节点215的非反相输入端子。运算放大器212的输出被提供到电流镜213的两个晶体管的栅极。这些晶体管具有被供给电压VHIGH的相应的栅极,以及分别连接到节点214、216的相应的源极。电压VHIGH是由在半导体集成电路器件中未示出的电压升压器生成的电压,并且其高于电源电压VDD。该电流复制电路210利用包括运算放大器212和电流镜213的反馈回路,将节点214保持在电势VDD,并且从节点216传送与流过节点214的电流ILEAK相等的电流。
图7示出比较电路40的电路布置。比较电路40包括差分放大器401和触发器402,所示触发器402被供给差分放大器401的输出作为数据。差分放大器具有被供给在节点61处的电势V61的非反相输入端子和被供给在节点62处的电势V62的反相输入端子。触发器402还被供给时钟信号CLK。在比较电路40中,触发器401接收V61和V62之间的比较结果,并且将比较结果作为控制信号UP/DOWN传送给电源电压提供电路3。
以下将描述最小能量点监控电路2的运算原理。当执行特定计算量的处理时由特定电路所消耗的能量EALL由切换能量ESW和泄漏能量ELEAK的总和来表示,并且通过等式(1)来表示:
其中,N表示计算所需的时钟循环的数目,并且其依赖于计算量,T表示时钟周期,并且其依赖于目标电路4的关键路径延迟,VDD表示目标电路4的电源电压,C0表示目标电路4的切换电容,以及ILEAK表示目标电路4的漏电流。在消耗的能量EALL的全局最小点处,例如在最小点(EALL=EMIN)处,d EALL/dVDD=0。因此,满足以下的等式(2):
其中,VDD′=VDD-ΔV,假设ΔV比VDD足够小。通过将整个等式(2)乘以(VDD′-VDD)/αC0VDD,并且使用VDD′/VDD≈1的近似,获取以下等式(3):
在等式(3)左侧的第二项表示当利用电流值ILEAK′以时间段T′对具有电容值αC0的电容器进行充电时增加的电势量,并且在其右侧的第二项表示当利用电流值ILEAK以时间段T对具有电容值αC0的电容器进行充电时增加的电势量。因此,等式(3)的左侧表示当电容器已经被充电至电势VDD′并且此后利用漏电流ILEAK′以电源电压VDD′对电容器充电延迟时间T(时钟周期)T时,具有电容值αC0的电容器的电势。等式(3)的右侧表示当电容器已经被充电至电势VDD并且此后利用漏电流ILEAK以电源电压VDD对电容器充电延迟时间T(时钟周期)时,具有电容值αC0的电容器的电势。如果由右侧表示的电势比由左侧表示的电势高,则因为dEALL/dVDD>0,所以电源电压降低,并且如果由右侧表示的电势比由左侧表示的电势低,则因为dEALL/dVDD<0,所以电源电压升高,由此,最终控制电源电压,以便使其等于满足等式(3)的电源电势。
以下,将描述实现基于以上的操作原理的控制的处理。图8是示出了电路操作的时序图,其中,水平轴表示时间t。
首先,在图3所示的电路中,开关51、53被导通,即呈现导电性,并且开关52、54被关断,即呈现非导电性,这使节点61处的电势达到VDD,并且使节点62处的电势达到VDD′。该状态通过图8中的时段T0<t<T1来表示。
然后,当开关51、53在时间t=T1处被关断,并且开关52、54在时间t=T2处被导通时,利用电流ILEAK对电容器31进行充电,并且利用电流ILEAK′对电容器32进行充电。分别通过来自延迟监控电路11、12的输出,对电容器31、32的充电时间T(=T3-T2),T′(=T4-T2)进行控制。除非另行说明,否则只要在由延迟监控电路11检测的关键延迟时间T的时段内,开关52就保持导通,并且只要在由延迟监控电路12检测的关键延迟时间T′的时段内,开关54就保持导通。在完成电容器的充电(t=T4)之后,它们的电势V61、V62分别被表示为:
然后,在比较电路40中,电势V61和电势V62之间的比较结果被读入触发器中。比较电路40向电源电压提供电路3发送控制信号UP/DOWN,用于如果V61>V62,则降低电源电压,并且如果V61<V62则增加电源电压。在来自比较电路40的输出信号被完成(t=T5)之后,开关51、53导通,以再次初始化电势V61和电势V62。然后,将重复相同的操作。
图9示出电源电压提供电路3的电路布置。电源电压提供电路3包括基准电压生成电路301、运算放大器302A、302B以及N-MOSFET(N沟道MOS场效应晶体管)303A、303B。N-MOSFET 303A、303B具有连接到电源VHIGH的相应的漏极。运算放大器302A、302B具有供给有来自基准电压生成电路301的输出VREFA、VREFB的相应的非反相输入端子,以及连接到N-MOSFET 303A、303B的相应的源极的相应的反相输入端子。运算放大器302A、302B的输出分别连接到N-MOSFET 303A、303B的栅极。利用该布置,N-MOSFET 303A、303B用作串联调节器的控制元件,并且N-MOSFET 303A、303B的源极向外部传送相应的电势VDD(=VREFA)、VDD′(=VREFB)。
图10示出基准电压生成电路301的电路布置。基准电压生成电路301包括:串联连接在电源VHIGH和地GND之间的S个电阻器311、312、……、31S;两个输出节点321、322;插在相邻的电阻器之间的节点与输出节点321之间的(S-1)个开关;以及插在相邻的电阻器之间的节点与另一输出节点322之间的(S-1)个开关。连接到输出节点321的(S-1)个开关中只有一个导通,从输出节点321传送相应节点的电势VREFA。相似地,连接到输出节点322的(S-1)个开关中只有一个导通,从输出节点322传送相应节点的电势VREFB。在这种情况下,VREFB=VREFA-ΔV,其中,ΔV是比VREFA、VREFB足够小的值。开关导通的位置通过来自最小能量点监控电路2的输出来控制。
如上所述,根据本示例性实施例的半导体集成电路器件能够控制电源电压,使得如果在当前电源电压下由目标电路4消耗的能量的微分值是正的,则将电源电压减小,并且如果该微分值是负的,则将电源电压增加,用于最终控制电源电压来使由目标电路4消耗的能量最小化。
在本示例性实施例中,串联调节器被用作构成电源电压提供电路3的调节器。然而,只要能够控制其的输出电压,则可以使用例如切换调节器的任何类型的调节器电路。
在本示例性实施例中,延迟监控电路11检测关键路径延迟T,泄漏监控电路21检测漏电流ILEAK,并且具有电容值αC0的电容器31被用作切换功率监控器。如果不论电源电压如何,来自延迟监控电路的输出脉冲的脉冲持续时间T2、从泄漏监控电路流出的电流值I2以及电容器的电容值C2满足等式(6),则这些值(T2、I2、C2)会与T、ILEAK、αC0不相符。
第二示例性实施例:
下面将描述根据本发明的第二示例性实施例的半导体集成电路器件。第二示例性实施例的半导体集成电路器件具有与图2中所示的第一示例性实施例的半导体集成电路器件相似的整体布置,并且其不同之处仅仅在于最小能量点监控电路2的电路布置。因此,以下将描述在第二示例性实施例中的最小能量点监控电路2。图11示出在第二示例性实施例中的最小能量点监控电路2的电路布置。
在第二示例性实施例中的最小能量点监控电路2包括:延迟监控电路11、12,其监控目标电路4的关键路径延迟;泄漏监控电路21、23,其监控目标电路4的漏电流;电容器31;比较电路40;以及开关51、52、54。通过连接到节点63的相互接合点,开关51和开关52相互串联连接,并且电容器31被连接在节点63和地GND之间。电源电压VDD被提供到延迟监控电路11和泄漏监控电路21,并且还经由开关51被施加到节点63。通过泄漏监控电路21检测的漏电流ILEAK经由开关52被提供到节点63。开关51通过控制信号70来控制,所述控制信号70还被提供到延迟监控电路11。开关52通过延迟监控电路11的输出来控制。电压VDD′被提供到延迟监控电路12、泄漏监控电路22以及比较电路40。通过泄漏监控电路22检测的漏电流ILEAK′经由开关54被提供到节点63。控制信号71被提供到延迟监控电路12。开关54通过延迟监控电路12的输出来控制。比较电路40将在节点63处的电压V63和电压VDD′进行比较,并且基于比较的结果来传送信号UP/DOWN。电容器31具有电容值αC0,其表示目标电路4的切换电容C0和操作率α的乘积。
根据第二示例性实施例,延迟监控电路11、12具有与图4所示的第一示例性实施例的电路布置相同的电路布置,并且泄漏监控电路21具有与图5中所示的第一示例性实施例的电路布置相同的电路布置。用于控制开关51、52、54的时序也与第一示例性实施例中时序的相同。
图12示出在第二示例性实施例中的泄漏监控电路23的布置。除了在其中增加了连接到节点216上的电流镜215之外,泄漏监控电路23与图5中所示的泄漏监控电路相似,并且所述电流镜215被构造为从连接电路的点抽取电荷,而不是向连接电路的点引入电荷。具体地,电流镜215包括两个晶体管,所述两个晶体管的源极连接到地。晶体管之一具有与节点216连接的漏极,并且另一个晶体管具有抽取与漏电流ILEAK′相对应的电流的漏极。利用采用泄漏监控电路23的最小能量点监控电路2,当开关54导通时,电荷从电容器32中放电。
图13示出第二示例性实施例的最小能量点监控电路2的电路操作。在电容器充电和放电(t=T4)之后,节点63的电势V63表示如下:
因为比较电路40包括V63和VDD′,并且传送控制信号UP/DOWN,用于如果V63>VDD′,则减小电源电压,并且如果V63<VDD′,则增加电源电压,目标电路4的电源电压被控制为等于满足等式(8)的电源电压VDD:
等式(8)等价于等式(3)。因此,可以看出电源电压被控制为等于用于使消耗的能量最小化的电源电压。
如上所述,第二示例性实施例的半导体集成电路器件能够控制传送至目标电路4的电源电压,使得其最终等于用于使消耗的能量最小化的电源电压。此外,因为仅仅基于节点63的电势V63与电压VDD′的值之间的幅度关系,第二示例性实施例的半导体集成电路器件生成用于电源电压VDD的控制信号UP/DOWN,所以比较电路40可以在VDD′附近,即,仅在电源电压提供电路3的输出电势范围中具有有保证的精度。此外,根据本示例性实施例,因为仅需要一个电容器,所以半导体集成电路器件的面积开销可以被减小。
第三示例性实施例:
下面将描述根据本发明的第三示例性实施例的半导体集成电路器件。第三示例性实施例的半导体集成电路器件具有与图2中所示的第一示例性实施例的半导体集成电路器件相似的整体布置,并且其的不同之处仅仅在于最小能量点监控电路2的电路布置。因此,以下将描述第三示例性实施例中的最小能量点监控电路2。图14示出在第三示例性实施例中的最小能量点监控电路2的电路布置。
在第三示例性实施例中的最小能量点监控电路2包括:延迟监控电路11,其监控目标电路4的关键路径延迟;泄漏监控电路21,其监控目标电路4的漏电流;电容器31、32;比较电路40;以及开关55A、55B、56A、56B、57A、57B。通过开关56A,节点61连接到泄漏监控电路21的输出,并且经由开关57A被供给电源电压VDD。电容器31连接在节点61与地GND之间。通过开关56B,节点62连接到泄漏监控电路21的输出,并且经由开关57B供给有电压VDD′。电容器32连接在节点62与地GND之间。延迟监控电路11和泄漏监控电路21经由开关55A,被供给电源电压VDD,并且经由开关55B,被供给电压VDD′。控制信号70被提供到延迟监控电路11,所述延迟监控电路11的输出控制开关56A、56B。比较电路40将在节点61处的电压V61和在节点62处的电压V62进行比较,并且基于比较的结果来传送信号UP/DOWN。电容器31、32具有电容值αC0,其表示目标电路4的切换电容C0和操作率α的乘积。
在第三示例性实施例中,延迟监控电路11具有与图4中所示的第一示例性实施例的电路布置相同的电路布置,并且泄漏监控电路21具有与图5中所示的第一示例性实施例的电路布置相同的电路布置。
图15示出在第三示例性实施例中的最小能量点监控电路2的电路操作。
在初始状态中,开关55A、55B、56A、56B关断,并且开关57A、57B导通,将节点61置于电势VDD,并且将节点62置于电势VDD′。此后,开关57A、57B关断,并且开关55B导通,将电源电压VDD′施加到延迟监控电路11和泄漏监控电路21上。然后,开关56B导通,以利用电流ILEAK′对电容器32充电。电容器32的充电时间通过延迟监控电路11的输出来控制,并且由T′来表示。在电容器32被充电之后,开关56B被关断,保持电容器32的电势。然后,开关55A导通,将电源电压VDD施加到延迟监控电路11和泄漏监控电路21。然后,开关56A导通,以利用电流ILEAK对电容器31充电。电容器31的充电时间通过延迟监控电路11的输出来控制,并且由T来表示。在电容器31被充电之后,开关56A被关断,保持电容器31的电势。在电容器31、32的充电完成(t=T4)之后,它们的电势,即,节点61、62的电势V61、V62分别通过上述的等式(4)、(5)来表示:
此后,在比较电路40中,电势V61和电势V62之间的比较结果被读入到触发器中。然后,比较电路40向电源电压提供电路3发送控制信号UP/DOWN,用于如果V61>V62,则减小电源电压,并且如果V61<V62,则增大电源电压。
如上所述,通过使用第三示例性实施例的半导体集成电路器件,可以控制被传送到目标电路4的电源电压,使得其最终与用于使消耗的能量最小化的电源电压相等。此外,因为第三示例性实施例的半导体集成电路器件仅需要一个泄漏监控电路和仅需要一个延迟监控电路,所以半导体集成电路器件的面积开销可以被减小。此外,利用本示例性实施例的半导体集成电路器件,因为在电源电压VDD和电压VDD′处的漏电流ILEAK和ILEAK′通过单个的泄漏监控电路21来监控,并且在电源电压VDD和电压VDD′处的关键路径延迟T、T′通过单个的泄漏监控电路11监控,所以可以减小由于拷贝的变化而导致的检测误差。
第四示例性实施例:
图16示出根据本发明的第四示例性实施例的半导体集成电路器件的布置。该半导体集成电路器件1包括:目标电路4,其实现半导体集成电路器件1的主要功能,并且执行由半导体集成电路器件1执行的处理;最小能量点监控电路2A、2B,其检测由目标电路4消耗的能量最小时的电源电压;以及电源电压提供电路3A,其用于生成要被传送到目标电路4的电源电压VDD。目标电路4是其电源电压要被控制的电路。电源电压提供电路3还生成比电源电压VDD低ΔV的电压VDD-ΔV,以及比电源电压高ΔV′的电压VDD+ΔV′。最小能量点监控电路2A、2B将用于增加或降低电源电压VDD的控制信号81、82传送给电源电压提供电路3。
在第四示例性实施例中,最小能量点监控电路2A、2B具有与图3中所示的第一示例性实施例的最小能量点监控电路2的电路布置相同的电路布置,但是其不同之处在于最小能量点监控电路2A被供给电源电压VDD和电压VDD+ΔV′,并且最小能量点监控电路2B被供给电源电压VDD和电压VDD-ΔV。
图17示出在第四示例性实施例中的电源电压提供电路3A的电路布置。电源电压提供电路3A包括:基准电压生成电路301A;运算放大器302A至302C;以及N-MOSFET 303A至303C。N-MOSFET 303A至303C具有连接到电源VHIGH的相应的源极。运算放大器302A至302C具有供给有来自基准电压生成电路301A的输出VREFA、VREFB、VREFC的相应的非反相输入端子,以及分别连接到N-MOSFET 303A至303C的漏极的相应的反相输入端子。运算放大器302A至302C的输出分别连接到N-MOSFET 303A至303C的栅极。利用该布置,N-MOSFET303A至303C用作串联调节器的控制元件,并且N-MOSFET 303A至303C的漏极向外部传送相应的电势VDD(=VREFA)、VDD-ΔV(=VREFB)、VDD+ΔV′(=VREFC)。
除了其具有用于传送三种电势VREFA、VREFB、VREFC的三个输出节点之外,基准电压生成电路301A与图10中所示的第一示例性实施例中的基准电压生成电路301基本相同。对于三个输出节点中的每个,在相邻的电阻器之间的节点与相关的输出节点之间插入(S-1)个开关。在此,假设VREFB=VREFA-ΔV,VREFC=VREFA+ΔV′,并且ΔV和ΔV′是足够小于VREFA的值。同样,在该基准电压生成电路301A中,对于每个输出节点导通开关之一,并且通过来自最小能量点监控电路2A、2B的输出81和82来控制哪一个开关要被导通。
在第四示例性实施例中,最小能量点监控电路2A被供给来自电源电压提供电路3A的电压VDD+ΔV′、VDD,并且最小能量点监控电路2B被供给电压VDD、VDD-ΔV。如果两个最小能量点监控电路2A、2B都传送用于减小电源电压的控制信号,则电源电压提供电路3A降低输出电压,并且如果最小能量点监控电路2A、2B都传送用于增加电源电压的控制信号,则电源电压提供电路3A升高输出电压。如果最小能量点监控电路2A传送用于减小电源电压的控制信号,而最小能量点监控电路2B传送用于增加电源电压的控制信号,则电源电压提供电路3A保持输出电压。
如上所述,通过使用第四示例性实施例的半导体集成电路器件,可以控制被传送到目标电路4的电源电压,使得其最终与用于使消耗的能量最小化的电源电压相等。此外,根据本示例性实施例,因为电源电压能够最终被保持而不发生变化,所以可以改善电源电压的稳定性。
第五示例性实施例
图18示出根据本发明的第五示例性实施例的半导体集成电路器件的布置。第五示例性实施例的半导体集成电路器件1与图2中所示的第一示例性实施例的半导体集成电路器件相似,但是不同之处在于其包括:泄漏阻挡电路5,其插入在电源电压提供电路3和目标电路4之间;以及控制电路6,其检测目标电路4的操作状态,以向泄漏阻挡电路5发送控制信号。最小能量点监控电路2和电源电压提供电路3具有的电路布置与第一示例性实施例的电路布置相同。当目标电路4开始操作时,控制电路6向泄漏阻挡电路5发送控制信号ACTIVE(活动),并且当目标电路4停止操作时,向泄漏阻挡电路5发送控制信号SLEEP(睡眠)。
图19示出泄漏阻挡电路5的电路布置。泄漏阻止电路5包括功率开关P-MOSFET(P沟道MOS场效应晶体管)501和RS(置位复位)触发器502。RS触发器502具有R(复位)输入端子,其被供给有控制信号ACTIVE,用于控制开始操作目标电路4的时序;以及S(置位)输入端子,其供给有控制信号SLEEP,用于控制目标电路4的操作的结束。RS触发器502的输出端子Q连接到P-MOSFET 501的栅极。
利用如此布置的泄漏阻挡电路5,当目标电路4操作时,RS触发器502的输出端子Q变为“0”,导通P-MOSFET 501,或者使得P-MOSFET 501呈现导电性。现在,半导体集成电路器件1以与第一示例性实施例相同的方式进行操作。此后,当目标电路4停止操作时,控制信号SLEEP被施加到RS触发器502的S输入端子,其的输出端子Q变为“1”,关断P-MOSFET 501,或者使得P-MOSFET 501呈现不导电性,以阻挡目标电路4的漏电流。
如上所述,通过使用第五示例性实施例的半导体集成电路器件,可以在目标电路4操作时,使消耗的能量最小化,并且可以减小在目标电路4不操作时所消耗的能量。在上述的电路中,泄漏阻挡电路5包括RS触发器和P-MOSFET的组合。然而,泄漏阻挡电路5不限于该布置,但是在能够当目标电路4开始操作时,将从电源电压提供电路3传送的电源电压VDD直接施加到目标电路4,并且当目标电路4停止操作时,阻挡漏电流的电路布置的范围内,其可以是任何需要的电路布置。根据第二至第四示例性实施例的半导体集成电路器件也可以包括泄漏阻挡电路。
根据以上的每个示例性实施例,控制电源电压以使消耗的能量最小化。除非另行说明,控制电源电压以使消耗的功率和延迟时间的乘积最小化。使消耗的功率和延迟时间的乘积最小化是很重要的,并且不能简单地通过使消耗的功率最小化,或者简单地通过将延迟时间设置为特定值来使消耗的能量最小化。
虽然以上已经相对于示例性实施例描述了本发明,但是本发明不限于以上的示例性实施例。在本发明的范围内,可以将对本领域的技术人员而言显而易见的各种变化应用到本发明的布置和细节中。
本发明要求基于在2006年12月28日提交的日本专利申请No.2006-353621的优先权,并且其全部公开的内容通过引用结合于此。
(引用列表)
专利文献1:JP-A-2002-100967
专利文献2:JP-A-2003-142598
专利文献3:JP-A-2005-197411
专利文献4:WO99/12263
专利文献5:JP-A-2003-115750
专利文献6:JP-A-2005-340426
非专利文献1:2000年6月5-9的Design Automation Conference第806-809页作者为Seongsoo Lee和Takayasu Sakurai的″Run-timeVoltage Hopping for Low-power Real-time Systems″
非专利文献2:2006年5月的IEEE International Symposium onCircuits and Systems第21-24页作者为David Blaauw和Bo Zhai的″Energy Efficient Design for Subthreshold Voltage Operation″
Claims (13)
1.一种半导体集成电路器件,包括:
目标电路,所述目标电路的至少电源电压是可变的;
电源电压提供电路,所述电源电压提供电路向所述目标电路供给电源电压;以及
最小能量点监控电路,所述最小能量点监控电路检测在所述电源电压变化时使由所述目标电路消耗的能量的变化最小化的能量最小化电源电压;
其中,对由所述电源电压提供电路传送的电源电压进行控制,以便所述电源电压等于由所述最小能量点监控电路检测的所述能量最小化电源电压,
其中:
所述电源电压提供电路向所述最小能量点监控电路供给第一电源电压和与所述第一电源电压不同的第二电源电压;
所述最小能量点监控电路包括:第一延迟监控电路,所述第一延迟监控电路被供给所述第一电源电压,并且监控在所述第一电源电压下的所述目标电路的关键路径延迟;第二延迟监控电路,所述第二延迟监控电路被供给所述第二电源电压,并且监控在所述第二电源电压下的所述目标电路的关键路径延迟;第一泄漏监控电路,所述第一泄漏监控电路被供给所述第一电源电压,并且监控在所述第一电源电压下的所述目标电路的漏电流;第二泄漏监控电路,所述第二泄漏监控电路被供给所述第二电源电压,并且监控在所述第二电源电压下的所述目标电路的漏电流;以及第一电容器和第二电容器,所述第一电容器和第二电容器具有与所述目标电路的切换电容成比例的电容;
在所述第一电源电压下对所述第一电容器充电,并且此后利用由所述第一泄漏监控电路检测的漏电流,以与由所述第一延迟监控电路检测的关键路径延迟相对应的时间对所述第一电容器进行充电,所述第一电容器在利用所述漏电流进行充电之后具有第一电容器电势;
在所述第二电源电压下对所述第二电容器充电,并且此后利用由所述第二泄漏监控电路检测的漏电流,以与由所述第二延迟监控电路检测的关键路径延迟相对应的时间对所述第二电容器进行充电,所述第二电容器在利用所述漏电流进行充电之后具有第二电容器电势;
所述最小能量点监控电路将所述第一电容器电势和所述第二电容器电势彼此进行比较,并且当所述第一电容器电势和所述第二电容器电势彼此一致时,将所述第一电源电压检测为所述能量最小化电源电压。
2.根据权利要求1所述的半导体集成电路器件,进一步包括:
泄漏阻挡电路,所述泄漏阻挡电路阻挡所述目标电路的漏电流;
其中,在所述目标电路停止操作之后,所述泄漏阻挡电路阻挡所述目标电路的漏电流。
3.根据权利要求1所述的半导体集成电路器件,其中:
所述延迟监控电路包括所述目标电路的关键路径拷贝,并且由所述电源电压提供电路传送的电压被施加到所述关键路径拷贝。
4.根据权利要求1所述的半导体集成电路器件,其中:
所述泄漏监控电路包括所述目标电路的漏电流拷贝和电流复制电路;以及
当外部传送的电源电压施加到所述漏电流拷贝时,所述电流复制电路将流过所述漏电流拷贝的电流传送至外部。
5.一种半导体集成电路器件,包括:
目标电路,所述目标电路的至少电源电压是可变的;
电源电压提供电路,所述电源电压提供电路向所述目标电路供给电源电压;以及
最小能量点监控电路,所述最小能量点监控电路检测在所述电源电压变化时使由所述目标电路消耗的能量的变化最小化的能量最小化电源电压;
其中,对由所述电源电压提供电路传送的电源电压进行控制,以便所述电源电压等于由所述最小能量点监控电路检测的所述能量最小化电源电压,
其中:
所述电源电压提供电路向所述最小能量点监控电路供给第一电源电压和与所述第一电源电压不同的第二电源电压;
所述最小能量点监控电路包括:延迟监控电路,所述延迟监控电路监控所述目标电路的关键路径延迟;泄漏监控电路,所述泄漏监控电路监控所述目标电路的漏电流;以及电容器,所述电容器具有与所述目标电路的切换电容成比例的电容;以及
所述最小能量点监控电路在所述第一电源电势下对所述电容器进行充电,此后所述最小能量点监控电路利用在所述第一电源电压下的所述目标电路的漏电流,以与在所述第一电源电压下的所述目标电路的所述关键路径延迟相对应的时间对所述电容器充电,并且在所述最小能量点监控电路利用漏电流对所述电容器进行充电的同时或者之后,所述最小能量点监控电路将所述第二电源电压和通过在所述第二电源电压下的所述目标电路的漏电流以与在所述第二电源电压下的所述目标电路的关键路径延迟相对应的时间对所述电容器放电之后的所述电容器的电势进行比较,并且当所述电容器的电势和所述第二电源电势彼此一致时,所述最小能量点监控电路将所述第一电源电势检测为所述能量最小化电源电压。
6.根据权利要求5所述的半导体集成电路器件,其中,所述延迟监控电路包括所述目标电路的关键路径拷贝,并且由所述电源电压提供电路传送的电压被施加到所述关键路径拷贝。
7.根据权利要求5所述的半导体集成电路器件,其中:
所述泄漏监控电路包括所述目标电路的漏电流拷贝和电流复制电路;以及
当外部传送的电源电压施加到所述漏电流拷贝时,所述电流复制电路将流过所述漏电流拷贝的电流传送至外部。
8.一种半导体集成电路器件,包括:
目标电路,所述目标电路的至少电源电压是可变的;
电源电压提供电路,所述电源电压提供电路向所述目标电路供给电源电压;以及
最小能量点监控电路,所述最小能量点监控电路确定在所述电源电压变化时由所述目标电路消耗的能量的变化率是正的还是负的;
其中,对由所述电源电压提供电路传送的电源电压进行控制,以便如果所述最小能量点监控电路检测的值是正的,则减小所述电源电压,并且如果所述最小能量点监控电路检测的值是负的,则增大所述电源电压。
9.根据权利要求8所述的半导体集成电路器件,其中:
所述电源电压提供电路传送第一电源电压和第二电源电压,所述第一电源电压等于所述目标电路的电源电压,并且所述第二电源电压低于所述第一电源电压;
所述最小能量点监控电路包括延迟监控电路、泄漏监控电路以及第一电容器和第二电容器,所述延迟监控电路监控所述目标电路的关键路径延迟,所述泄漏监控电路监控所述目标电路的漏电流,以及所述第一电容器和第二电容器具有与所述目标电路的切换电容成比例的电容;
在所述第一电源电压下对所述第一电容器进行充电,并且此后利用在所述第一电源电压下的所述目标电路的漏电流,以与在所述第一电源电压下的所述目标电路的关键路径延迟相对应的时间对所述第一电容器进行充电,所述第一电容器在利用所述漏电流充电之后具有第一电容器电势;
在所述第二电源电压下对所述第二电容器进行充电,并且此后利用在所述第二电源电压下的所述目标电路的漏电流,以与在所述第二电源电压下的所述目标电路的关键路径延迟相对应的时间对所述第二电容器进行充电,所述第二电容器在利用所述漏电流充电之后具有第二电容器电势;以及
所述最小能量点监控电路将所述第一电容器电势和所述第二电容器电势彼此进行比较,如果所述第一电容器电势高于所述第二电容器电势,则确定所述变化率是正的,并且如果所述第一电容器电势低于所述第二电容器电势,则确定所述变化率是负的。
10.一种半导体集成电路器件,包括:
目标电路,所述目标电路的至少电源电压是可变的;
电源电压提供电路,所述电源电压提供电路向所述目标电路供给电源电压;以及
第一最小能量点监控电路和第二最小能量点监控电路,所述第一最小能量点监控电路和第二最小能量点监控电路用于检测在所述电源电压变化时由所述目标电路消耗的能量的变化率是正的还是负的;
其中,所述第一最小能量点监控电路确定在第一电源电压下的所述变化率,并且所述第二最小能量点监控电路确定在高于所述第一电源电压的第二电源电压下的所述变化率;以及
当由所述第一最小能量点监控电路确定的结果是负的,并且由所述第二最小能量点监控电路确定的结果是正的时,所述电源电压提供电路向所述目标电路供给等于所述第一电源电压的电压。
11.一种用于至少电源电压是可变的目标电路的电源电压控制系统,包括:
电源电压提供装置,所述电源电压提供装置用于向所述目标电路供给电源电压;以及
最小能量点监控装置,所述最小能量点监控装置用于检测在所述电源电压变化时使由所述目标电路消耗的能量的变化最小化的能量最小化电源电压;
其中,控制所述电源电压提供装置,以便由所述电源电压提供装置传送的电源电压等于所述能量最小化电源电压,
其中:
所述电源电压提供装置向所述最小能量点监控装置供给第一电源电压和与所述第一电源电压不同的第二电源电压;
所述最小能量点监控装置包括:第一延迟监控电路,所述第一延迟监控电路被供给所述第一电源电压,并且监控在所述第一电源电压下的所述目标电路的关键路径延迟;第二延迟监控电路,所述第二延迟监控电路被供给所述第二电源电压,并且监控在所述第二电源电压下的所述目标电路的关键路径延迟;第一泄漏监控电路,所述第一泄漏监控电路被供给所述第一电源电压,并且监控在所述第一电源电压下的所述目标电路的漏电流;第二泄漏监控电路,所述第二泄漏监控电路被供给所述第二电源电压,并且监控在所述第二电源电压下的所述目标电路的漏电流;以及第一电容器和第二电容器,所述第一电容器和第二电容器具有与所述目标电路的切换电容成比例的电容;
在所述第一电源电压下对所述第一电容器充电,并且此后利用由所述第一泄漏监控电路检测的漏电流,以与由所述第一延迟监控电路检测的关键路径延迟相对应的时间对所述第一电容器进行充电,所述第一电容器在利用所述漏电流进行充电之后具有第一电容器电势;
在所述第二电源电压下对所述第二电容器充电,并且此后利用由所述第二泄漏监控电路检测的漏电流,以与由所述第二延迟监控电路检测的关键路径延迟相对应的时间对所述第二电容器进行充电,所述第二电容器在利用所述漏电流进行充电之后具有第二电容器电势;
所述最小能量点监控装置将所述第一电容器电势和所述第二电容器电势彼此进行比较,并且当所述第一电容器电势和所述第二电容器电势彼此一致时,将所述第一电源电压检测为所述能量最小化电源电压。
12.一种用于至少电源电压是可变的目标电路的电源电压控制系统,包括:
电源电压提供装置,所述电源电压提供装置用于向所述目标电路供给电源电压;以及
最小能量点监控装置,所述最小能量点监控装置用于检测在所述电源电压变化时使由所述目标电路消耗的能量的变化最小化的能量最小化电源电压;
其中,控制所述电源电压提供装置,以便由所述电源电压提供装置传送的电源电压等于所述能量最小化电源电压,
其中:
所述电源电压提供装置向所述最小能量点监控装置供给第一电源电压和与所述第一电源电压不同的第二电源电压;
所述最小能量点监控装置包括:延迟监控电路,所述延迟监控电路监控所述目标电路的关键路径延迟;泄漏监控电路,所述泄漏监控电路监控所述目标电路的漏电流;以及电容器,所述电容器具有与所述目标电路的切换电容成比例的电容;以及
所述最小能量点监控装置在所述第一电源电势下对所述电容器进行充电,此后所述最小能量点监控装置利用在所述第一电源电压下的所述目标电路的漏电流,以与在所述第一电源电压下的所述目标电路的所述关键路径延迟相对应的时间对所述电容器充电,并且在所述最小能量点监控装置利用漏电流对所述电容器进行充电的同时或者之后,所述最小能量点监控装置将所述第二电源电压和通过在所述第二电源电压下的所述目标电路的漏电流以与在所述第二电源电压下的所述目标电路的关键路径延迟相对应的时间对所述电容器放电之后的所述电容器的电势进行比较,并且当所述电容器的电势和所述第二电源电势彼此一致时,所述最小能量点监控装置将所述第一电源电势检测为所述能量最小化电源电压。
13.一种用于至少电源电压是可变的目标电路的电源电压控制系统,包括:
电源电压提供装置,所述电源电压提供装置用于向所述目标电路供给电源电压;以及
最小能量点监控装置,所述最小能量点监控装置用于确定在所述电源电压变化时由所述目标电路消耗的能量的变化率是正的还是负的;
其中,控制由所述电源电压提供装置传送的电源电压,以便如果所述变化率是正的,则减小所述电源电压,并且如果所述变化率是负的,则增加所述电源电压。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP353621/2006 | 2006-12-28 | ||
JP2006353621 | 2006-12-28 | ||
PCT/JP2007/075245 WO2008081916A1 (ja) | 2006-12-28 | 2007-12-28 | 半導体集積回路装置及び電源電圧制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101606319A CN101606319A (zh) | 2009-12-16 |
CN101606319B true CN101606319B (zh) | 2012-06-20 |
Family
ID=39588596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780051398XA Expired - Fee Related CN101606319B (zh) | 2006-12-28 | 2007-12-28 | 半导体集成电路器件和电源电压控制系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8004351B2 (zh) |
JP (1) | JP5056765B2 (zh) |
CN (1) | CN101606319B (zh) |
WO (1) | WO2008081916A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4374064B1 (ja) | 2008-08-27 | 2009-12-02 | 学校法人 芝浦工業大学 | 電源遮断制御回路および電源遮断制御方法 |
US7915910B2 (en) * | 2009-01-28 | 2011-03-29 | Apple Inc. | Dynamic voltage and frequency management |
US7973594B2 (en) * | 2009-02-05 | 2011-07-05 | Indian Institute Of Science | Power monitoring for optimizing operation of a circuit |
US8407492B2 (en) * | 2010-01-14 | 2013-03-26 | The Boeing Company | System and method of asynchronous logic power management |
ITBO20100337A1 (it) * | 2010-05-31 | 2011-12-01 | Nat Semiconductor Bv | Dispositivo di controllo di alimentatori stacked con anello a rilevamento duplicato |
US8395440B2 (en) * | 2010-11-23 | 2013-03-12 | Arm Limited | Apparatus and method for controlling power gating in an integrated circuit |
US8710916B2 (en) * | 2011-02-03 | 2014-04-29 | Freescale Semiconductor, Inc. | Electronic circuit having shared leakage current reduction circuits |
US8935117B2 (en) * | 2012-03-09 | 2015-01-13 | Freescale Semiconductor, Inc. | Circuit and method for measuring voltage |
DE102012107028B3 (de) * | 2012-08-01 | 2013-11-07 | Infineon Technologies Ag | Schaltungsanordnung |
CN106464133B (zh) * | 2014-05-23 | 2019-04-26 | 高通股份有限公司 | 前馈偏置电路 |
ES2660449T3 (es) * | 2015-02-17 | 2018-03-22 | Gestión E Innovación En Eficiencia Energética, S.L | Sistema y método de regulación de energía en instalaciones eléctricas |
US10305471B2 (en) * | 2016-08-30 | 2019-05-28 | Micron Technology, Inc. | Systems, methods, and apparatuses for temperature and process corner sensitive control of power gated domains |
JP6764299B2 (ja) * | 2016-09-30 | 2020-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10296063B2 (en) | 2017-03-30 | 2019-05-21 | Oracle International Corporation | Integrated circuit current metering using voltage variation detection circuit |
DE112017007846T5 (de) * | 2017-08-10 | 2020-04-23 | Honda Motor Co., Ltd. | Steuersystem, steuerverfahren und programm |
JP2019046951A (ja) * | 2017-09-01 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム、及び、半導体装置の製造方法 |
CN111064881B (zh) * | 2019-11-25 | 2021-07-23 | 维沃移动通信有限公司 | 摄像头装置和电子设备 |
KR20230036255A (ko) * | 2021-09-07 | 2023-03-14 | 에스케이하이닉스 주식회사 | 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1048128A (zh) * | 1989-04-06 | 1990-12-26 | 富士电机株式会社 | 分散配置型电源用的系统分离检测电路 |
CN1700601A (zh) * | 2004-05-17 | 2005-11-23 | 株式会社东芝 | 逻辑电路装置 |
CN1834829A (zh) * | 2005-03-17 | 2006-09-20 | 金德奎 | 微功率待机控制装置与方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999012263A1 (fr) | 1996-03-27 | 1999-03-11 | Hitachi, Ltd. | Dispositif de circuit integre a semi-conducteurs |
JPH10111730A (ja) * | 1996-10-03 | 1998-04-28 | Kiyoaki Kobayashi | デジタル回路の省電力化の方法と装置。 |
JP2002100967A (ja) | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
JP3762856B2 (ja) * | 2000-05-30 | 2006-04-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3878431B2 (ja) | 2000-06-16 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6489834B2 (en) * | 2001-03-16 | 2002-12-03 | Hewlett-Packard Company | System and method utilizing on-chip voltage monitoring to manage power consumption |
JP2003115750A (ja) | 2001-10-04 | 2003-04-18 | Sony Corp | 半導体装置 |
JP4090231B2 (ja) | 2001-11-01 | 2008-05-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US7953990B2 (en) * | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
JP3966873B2 (ja) * | 2003-10-08 | 2007-08-29 | 株式会社東芝 | 論理回路装置、動作電圧変更方法 |
JP4744807B2 (ja) | 2004-01-06 | 2011-08-10 | パナソニック株式会社 | 半導体集積回路装置 |
JP4617721B2 (ja) | 2004-05-26 | 2011-01-26 | ソニー株式会社 | 半導体装置および半導体回路の供給電圧制御方法 |
JP4835856B2 (ja) * | 2005-01-06 | 2011-12-14 | 日本電気株式会社 | 半導体集積回路装置 |
US7564274B2 (en) * | 2005-02-24 | 2009-07-21 | Icera, Inc. | Detecting excess current leakage of a CMOS device |
JP4761833B2 (ja) * | 2005-05-24 | 2011-08-31 | 株式会社東芝 | 半導体装置及びシステム |
-
2007
- 2007-12-28 CN CN200780051398XA patent/CN101606319B/zh not_active Expired - Fee Related
- 2007-12-28 US US12/521,605 patent/US8004351B2/en not_active Expired - Fee Related
- 2007-12-28 JP JP2008552174A patent/JP5056765B2/ja not_active Expired - Fee Related
- 2007-12-28 WO PCT/JP2007/075245 patent/WO2008081916A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1048128A (zh) * | 1989-04-06 | 1990-12-26 | 富士电机株式会社 | 分散配置型电源用的系统分离检测电路 |
CN1700601A (zh) * | 2004-05-17 | 2005-11-23 | 株式会社东芝 | 逻辑电路装置 |
CN1834829A (zh) * | 2005-03-17 | 2006-09-20 | 金德奎 | 微功率待机控制装置与方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101606319A (zh) | 2009-12-16 |
WO2008081916A1 (ja) | 2008-07-10 |
US20100327961A1 (en) | 2010-12-30 |
JPWO2008081916A1 (ja) | 2010-04-30 |
JP5056765B2 (ja) | 2012-10-24 |
US8004351B2 (en) | 2011-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101606319B (zh) | 半导体集成电路器件和电源电压控制系统 | |
CN109921912B (zh) | 信号供电的能量检测和唤醒系统 | |
Shi et al. | An efficient self-powered piezoelectric energy harvesting CMOS interface circuit based on synchronous charge extraction technique | |
US20220294426A1 (en) | Ultra-low energy per cycle oscillator topology | |
TWI413351B (zh) | 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路 | |
KR101965375B1 (ko) | 저 전력 아키텍처들 | |
TW200732975A (en) | Semiconductor integrated circuit and contactless electronic device using the same | |
US20200124646A1 (en) | Voltage detector and voltage detector system | |
Maeng et al. | A high-voltage dual-input buck converter with bidirectional inductor current for triboelectric energy-harvesting applications | |
US20120133419A1 (en) | Trigger circuit and rectifier, in particular for a self-powered microsystem having a piezoelectric microgenerator | |
CN107690749A (zh) | 振荡器、集成电路、计时芯片和电子设备 | |
CN100561864C (zh) | 自启动电流偏置电路 | |
Jia et al. | Integrated power management circuit for piezoelectronic generator in wireless monitoring system of orthopaedic implants | |
CN113050740B (zh) | 一种低功耗启动电路 | |
Azam et al. | An 11.2 nW, 0.45 V PVT-tolerant pulse-width modulated temperature sensor in 65 nm CMOS | |
Huang et al. | Regenerative Breaking: Optimal Energy Recycling for Energy Minimization in Duty-Cycled Domains | |
CN103580669B (zh) | 低供应电压逻辑电路 | |
JP2003264453A (ja) | クロック異常検出回路 | |
Araki et al. | Design and Analysis of Low-Power Low Dropout Regulator without Op-Amps | |
Manikandan et al. | A 1.2 pJ/cycle KHz Timer Circuit for Heavily Duty-Cycled Systems | |
CN107181303B (zh) | 超级电容充放电检测电路及其检测控制方法 | |
Bryant et al. | A Self-Reset Transconductance Integrating Leakage Latch (STILL) for Ultra-Low Power Sensor Interfacing | |
Ballo et al. | Design Strategies for Low-Power Dickson CP Applications | |
CN112865789A (zh) | 一种超低功耗数字温度传感器 | |
KR100192585B1 (ko) | 전원 감지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120620 Termination date: 20141228 |
|
EXPY | Termination of patent right or utility model |