KR20230036255A - 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 - Google Patents
누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20230036255A KR20230036255A KR1020210118894A KR20210118894A KR20230036255A KR 20230036255 A KR20230036255 A KR 20230036255A KR 1020210118894 A KR1020210118894 A KR 1020210118894A KR 20210118894 A KR20210118894 A KR 20210118894A KR 20230036255 A KR20230036255 A KR 20230036255A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock pulse
- leakage current
- compensation
- bias level
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 11
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- 239000013256 coordination polymer Substances 0.000 description 18
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 17
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 17
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 17
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 8
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 8
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 8
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Abstract
누설 전류 보상 회로는 누설 전류 감지기, 누설 보상 펄스 생성기, 온도 센서 및 누설 보상 전압 생성기를 포함할 수 있다. 상기 누설 전류 감지기는 기준 전압 신호와 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하고, 상기 누설 전류 상태 신호 및 온도 상태 신호에 기초하여 바이어스 레벨 보상 신호의 클럭 펄스 폭과 주기를 조절하여 상기 바이어스 레벨 보상 신호를 생성하며 상기 바이어스 레벨 보상 신호에 기초하여 안정적인 내부 전압을 일정하게 생성할 수 있다.
Description
본 발명은 집적 회로 기술에 관한 것으로, 더 상세하게는 전압 생성기, 이를 이용하는 반도체 장치에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템은 반도체로 구성된 많은 반도체 장치들을 포함할 수 있다. 컴퓨터 시스템을 구성하는 반도체 장치들은 다양한 전원 전압을 수신하고, 이로부터 다양한 전류를 생성하기 위한 정전류원들을 포함할 수 있다.
상기 정전류원은 소정 전압 레벨을 갖는 바이어스 전압을 수신하여 일정한 양의 전류를 생성하도록 구성될 수 있다. 일정한 양의 정전류를 생성하기 위해서는 상기 바이어스 전압의 전압 레벨이 일정하게 유지되는 것이 중요하다.
본 발명의 실시예는 누설 전류 발생을 방지하여 일정한 전류를 제공할 수 있는 반도체 집적 회로 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 해결 과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 집적 회로는 레벨이 다른 복수의 기준 전압 신호와 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 누설 전류 감지기; 상기 누설 전류 상태 신호 및 온도 상태 신호에 기초하여 바이어스 레벨 보상 신호를 생성하는 누설 보상 펄스 생성기; 및 상기 누설 보상 펄스 생성기로부터 바이어스 레벨 보상 신호에 기초하여 상기 내부 전압 신호를 생성하는 누설 보상 전압 생성기를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 집적 회로는 액티브 모드 시 일정한 레벨의 내부 전압 신호를 생성하고, 파워다운(스탠바이) 모드 시 바이어스 레벨 보상 신호의 클럭 펄스에 기초하여 상기 내부 전압 신호를 생성하는 누설 보상 전압 생성기;
기준 전압 신호와 상기 내부 전압 신호를 수신하고 상기 기준 전압 신호와 상기 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 누설 전류 감지기; 상기 누설 전류 상태 신호 및 온도 상태 신호를 수신하고, 상기 바이어스 레벨 보상 신호의 상기 클럭 펄스 폭과 주기를 조절하는 누설 보상 펄스 생성기를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 집적 회로의 누설 전류 보상 방법은 기준 전압 신호와 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 단계; 상기 누설 전류 상태 신호 및 온도 상태 신호에 기초하여 바이어스 레벨 보상 신호의 클럭 펄스 폭과 주기를 조절하는 단계; 상기 바이어스 레벨 보상 신호에 기초하여 내부 전압을 생성하는 단계를 포함할 수 있다.
본 발명의 실시예는 파워다운(스탠바이) 모드 시 발생하는 누설 전류 및 온도 상승에 따른 누설 전류의 보상을 통해 비정상적인 동작을 방지해 주는 보상 회로를 제공할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 집적 회로의 구성을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 누설 전류 감지기의 구성을 보여주는 도면이다.
도 3은 도 2의 비교부 세부 구성을 나타내는 회로도이다.
도 4는 본 발명의 실시예에 따른 내부 전압과 기준 전압들의 분포 및 기준 전압 레벨에 따른 누설 전류 상태 신호를 보여주는 타이밍도를 포함한 도면이다.
도 5는 본 발명의 실시예에 따른 누설 보상 펄스 생성기의 구성을 보여주는 도면이다.
도 6은 본 발명의 실시예에 따른 클럭 펄스 선택부의 구성을 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 누설 보상 전압 생성기의 구성을 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 누설 전류 감지기의 구성을 보여주는 도면이다.
도 3은 도 2의 비교부 세부 구성을 나타내는 회로도이다.
도 4는 본 발명의 실시예에 따른 내부 전압과 기준 전압들의 분포 및 기준 전압 레벨에 따른 누설 전류 상태 신호를 보여주는 타이밍도를 포함한 도면이다.
도 5는 본 발명의 실시예에 따른 누설 보상 펄스 생성기의 구성을 보여주는 도면이다.
도 6은 본 발명의 실시예에 따른 클럭 펄스 선택부의 구성을 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 누설 보상 전압 생성기의 구성을 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 본 발명의 실시예에 따른 반도체 집적 회로(100)의 구성을 보여주는 도면이다.
도 1을 참조하면, 상기 반도체 집적 회로(100)는 기준 전압 신호(REF<1:n>)와 내부 전압 신호(VOT_GEN)를 수신하고, 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 비교하여 누설 전류 상태 신호(ST_FLAG<1:n>)를 생성할 수 있다.
상기 기준 전압 신호(REF<1:n>)는 수신된 데이터 신호의 하이 로직 레벨(logical high) 상태와 로우 로직 레벨(logical low) 상태를 판별하기 위한 소정의 기준 전압(reference voltage)을 유지하는 것이 필요하다. 이러한 기준 전압은 하이 로직 레벨을 규정하는 전위와 로우 로직 레벨을 규정하는 전위의 중간 값으로 설정되어 입력 신호가 하이 로직 레벨인지 로우 로직 레벨인지를 판별하는 절대 전압으로서의 역할을 한다.
상기 내부 전압 신호(VOT_GEN)는 상기 누설 보상 전압 생성기(140)를 통해 생성되는 신호로서 공급 전원 전압과 접지 전원 전압을 인가받아 다양한 전압 레벨을 갖는 내부 전압이다. 누설 보상 전압 생성기(140)는 목표로 하는 전압 레벨에 따라 설계될 수 있고, 펌핑 동작을 통해 내부 전압을 생성하는 구성을 포함할 수 있다. 상기 누설 보상 전압 생성기(140)는 펌핑 동작을 통해 공급 전원 전압보다 높은 전압 레벨의 내부 전압을 생성하고, 접지 전원 전압보다 낮은 전압 레벨의 내부 전압을 생성할 수 있다.
상기 내부 전압 신호(VOT_GEN)는 시스템의 파워다운(스탠바이) 모드 시 누설이 발생하여 상기 파워다운(스탠바이) 모드 이후 액티브 모드 시 시스템의 동작을 비정상적으로 만들 수 있다.
상기 누설 전류 상태 신호(ST_FLAG<1:n>)는 파워다운(스탠바이) 모드 시 발생하는 누설 전류를 감지하여 생성되는 신호일 수 있다.
누설 전류 감지기(110)는 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 비교하여 상기 기준 전압 신호(REF<1:n>)보다 상기 내부 전압 신호(VOT_GEN)의 레벨이 낮은 경우 상기 누설 전류 상태 신호(ST_FLAG<1:n>)를 하이 로직 레벨로 생성할 수 있다.
상기 누설 전류 감지기(110)는 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 비교하여 상기 기준 전압 신호(REF<1:n>)보다 상기 내부 전압 신호(VOT_GEN)의 레벨이 높은 경우 상기 누설 전류 상태 신호(ST_FLAG<1:n>)를 로우 로직 레벨로 생성할 수 있다.
누설 보상 펄스 생성기(120)는 상기 누설 전류 상태 신호(ST_FLAG<1:n>)가 예를 들어, 하이 로직 레벨일 때, 클럭 펄스 폭을 조절할 수 있다.
상기 온도 상태 신호(TEMP_INFO<1:n>)는 시스템 내부의 온도 센서(130)를 통해 파워다운(스탠바이) 모드 시에도 리프레쉬 동작 등을 통해 주기적으로 온도 정보를 상기 누설 보상 펄스 생성기(120)로 전송할 수 있고, 상기 온도 상태 신호(TEMP_INFO<1:n>)에 기초하여 상기 바이어스 레벨 보상 신호(LK_CP)를 생성하여 클럭 펄스 주기를 조절할 수 있다.
상기 반도체 집적 회로(100)는 누설 전류 감지기(110), 누설 보상 펄스 생성기(120), 온도 센서(130), 누설 보상 전압 생성기(140)를 포함할 수 있다.
상기 누설 전류 감지기(110)는 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 수신하고, 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 비교하여 상기 누설 전류 상태 신호(ST_FLAG<1:n>)를 생성할 수 있다. 상기 누설 전류 감지기(110)는 상기 내부 전압 신호(VOT_GEN)의 레벨이 상기 기준 전압 신호(REF<1:n>)의 전압 레벨보다 낮은 경우 하이 로직 레벨을 갖는 누설 전류 상태 신호(ST_FLAG<1:n>)를 출력할 수 있다. 한편, 상기 누설 전류 감지기(110)는 상기 내부 전압 신호(VOT_GEN)의 레벨이 상기 기준 전압 신호(REF<1:n>)의 전압 레벨보다 높은 경우, 로우 로직 레벨을 갖는 누설 전류 상태 신호(ST_FLAG<1:n>)를 출력할 수 있다.
상기 누설 보상 펄스 생성기(120)는 상기 누설 전류 상태 신호(ST_FLAG<1:n>)와 온도 상태 신호(TEMP_INFO<1:n>)를 수신하여 상기 바이어스 레벨 보상 신호(LK_CP)를 출력할 수 있다.
상기 누설 보상 펄스 생성기(120)는 상기 누설 전류 상태 신호(ST_FLAG<1:n>)를 수신하고, 상기 누설 전류 상태 신호(ST_FLAG<1:n>)에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 폭을 조절할 수 있다.
상기 누설 보상 펄스 생성기(120)는 상기 온도 상태 신호(TEMP_INFO<1:n>)를 수신하고, 상기 온도 상태 신호(TEMP_INFO<1:n>)에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 주기를 조절할 수 있다.
상기 온도 센서(130)의 온도 상태 신호(TEMP_INFO<1:n>)는 상기 반도체 집적 회로(100)의 온도를 측정한 정보일 수 있다. 예를 들어, 상기 온도 상태는 상기 반도체 집적 회로(100)의 온도가 제 1 온도, 제 2 온도 및 제 3 온도 중 어느 하나에 대한 정보를 포함할 수 있다. 예를 들어, 상기 제 1 온도는 상기 제 2 온도보다 낮은 온도일 수 있고, 상기 제 3 온도는 상기 제 2 온도보다 높은 온도일 수 있다. 상기 제 1 온도는 냉온(cold temperature)일 수 있고, 상기 제 2 온도는 실온(room temperature)일 수 있고, 상기 제 3 온도는 고온(hot temperature)일 수 있다. 상기 반도체 집적 회로(100)는 상기 제 1 온도에서 가장 적은 양의 누설 전류가 발생하고 상기 제 3 온도에서 가장 많은 양의 누설 전류가 발생할 수 있다.
상기 온도 센서(130)는 파워다운(스탠바이) 모드 시에도 리프레쉬 동작 등을 통해 주기적으로 온도 상태 신호(TEMP_INFO<1:n>)를 상기 누설 보상 펄스 생성기(120)로 전송할 수 있다. 온도 센서(130)는 일반적인 온도 센서를 사용할 수 있으며, 검출된 온도 레벨에 맞춰 해당되는 온도 선택 신호를 하이 로직 레벨로 출력되도록 구성된다.
상기 온도 센서(130)는 국제전기전자표준협회(JEDEC)에서 규정한 램(DDR3)에서 사용되는 온도정보출력장치(ODTS: On Die Thermal Sensor)일 수 있다. 이와 같은 온도 센서(130)의 일 예가 U.S.공개 특허 2021/0156746에 상세히 기술되어 있다. 상기 U.S. 공개 특허 2021/0156746는 본 발명의 참조 문헌으로 통합될 것이다.
상기 누설 보상 전압 생성기(140)는 액티브 모드 시 일정한 레벨의 내부 전압을 주기적으로 생성할 수 있다. 한편, 본 실시예의 누설 보상 전압 생성기(140)는 파워다운(스탠바이) 모드 시 어떠한 전원도 인가되지 않는 플로팅(floating) 상태를 유지할 수 있다. 예를 들어, 파워다운(스탠바이) 모드에서 내부 전압 신호(VOT_GEN)가 생성 되었다면, 이는 누설 보상 전압 생성기(140)에 누설 전류원이 존재한다고 판단할 수 있다. 이 때, 상기 누설 보상 전압 생성기(140)는 상기 바이어스 레벨 보상 신호(LK_CP)를 수신하고, 상기 바이어스 레벨 보상 신호(LK_CP)에 기초하여 보상된 상기 내부 전압 신호(VOT_GEN)를 생성할 수 있다.
도 2는 본 발명의 실시예에 따른 누설 전류 감지기(110)의 구성을 보여주는 도면이다.
도 2를 참조하면, 상기 누설 전류 감지기(110)는 상기 기준 전압 신호(REF<1:n>)와 상기 내부 전압 신호(VOT_GEN)를 비교하는 복수의 비교기를 포함할 수 있다.
도 2에서는 기준 전압 신호(REF<1:n>)를 REF1 ~REF3 세 개로 설명하지만 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 상기 내부 전압 신호(VOT_GEN)의 레벨이 상기 기준 전압 신호(REF<1:3>)의 레벨보다 낮은 경우 상기 누설 전류 감지기(110)는 하이 로직 레벨을 갖는 누설 전류 상태 신호(ST_FLAG<1:3>)를 출력할 수 있다. 한편, 상기 내부 전압 신호(VOT_GEN)의 레벨이 상기 기준 전압 신호(REF<1:3>)의 레벨보다 높은 경우, 상기 누설 전류 감지기(110)는 로우 로직 레벨을 갖는 누설 전류 상태 신호(ST_FLAG<1:3>)를 출력할 수 있다.
상기 누설 전류 감지기(110)는 제 1 비교부(111) 내지 제 3 비교부(115)를 포함할 수 있다.
상기 제 1 비교부(111)는 제 1 기준 전압 신호(REF1) 및 내부 전압 신호(VOT_GEN)을 수신할 수 있다.
상기 제 2 비교부(113)는 제 2 기준 전압 신호(REF2) 및 상기 내부 전압 신호(VOT_GEN)을 수신할 수 있다.
상기 제 3 비교부(115)는 제 3 기준 전압 신호(REF3) 및 상기 내부 전압 신호(VOT_GEN)을 수신할 수 있다.
상기 제 1 기준 전압 신호(REF1) 내지 제 3 기준 전압 신호(REF3)는 서로 다른 전압 레벨을 가질 수 있다. 예를 들어, 제 1 기준 전압 신호(REF1)는 제 2 기준 전압 신호(REF2)보다 높은 전압 레벨을 갖고, 제 2 기준 전압 신호(REF2)은 제 3 기준 전압 신호(REF3) 보다 높은 레벨을 가질 수 있다.
한편, 내부 전압 신호(VOT_GEN)는 누설 보상 전압 생성기(140) 내에서 생성되는 신호로, 아날로그 형태로서 가변될 수 있다. 이와 같이 가변 되는 내부 전압 신호(VOT_GEN)는 상기 제 1 비교부(111) 내지 제 3 비교부(115)에 동시에 입력될 수 있다. 본 실시예의 제 1 비교부(111) 내지 제 3 비교부(115)는 동일한 구성을 가질 수 있다. 이에 따라, 제 1 비교부(111)의 구성을 일 예로 들어, 도 3을 참조하여 상세히 설명하도록 한다.
제 1 비교부(111)는 제 1 P 채널 모스 트랜지스터(P1) 및 제 2 P 채널 모스 트랜지스터(P2), 제 1 N 채널 모스 트랜지스터(N1) 및 제 2 N 채널 모스 트랜지스터(N2)를 포함할 수 있다.
상기 제 1 P 채널 모스 트랜지스터(P1)의 소스는 전원 전압(VDD)에 연결되고, 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트는 상기 제 2 P 채널 모스 트랜지스터(N1)의 게이트에 연결되며, 상기 제 1 P 채널 모스 트랜지스터(P1)의 드레인은 상기 제 1 N 채널 모스 트랜지스터(N1)의 드레인에 연결될 수 있다.
상기 제 2 P 채널 모스 트랜지스터(P2)의 소스는 전원 전압(VDD)에 연결되고, 상기 제 2 P 채널 모스 트랜지스터(P2)의 게이트는 상기 제 1 P 채널 모스 트랜지스터(P1)의 게이트에 연결되며, 상기 제 2 P 채널 모스 트랜지스터(P2)의 드레인은 상기 제 2 N 채널 모스 트랜지스터(N2)의 드레인에 연결될 수 있다.
상기 제 1 N 채널 모스 트랜지스터(N1)의 게이트는 상기 기준 전압(REF1)을 입력 받고, 상기 제 1 N 채널 모스 트랜지스터(N1)의 소스는 상기 제 1 P 채널 모스 트랜지스터(P1)의 드레인에 연결되며, 상기 제 1 N 채널 모스 트랜지스터(N1)의 드레인은 접지 전압에 연결될 수 있다.
상기 제 2 N 채널 모스 트랜지스터(N2)의 게이트는 상기 내부 전압(VOT_GEN)을 입력 받고, 상기 제 2 N 채널 모스 트랜지스터(N2)의 소스는 상기 제 2 P 채널 모스 트랜지스터(P2)의 드레인에 연결되며, 상기 제 2 N 채널 모스 트랜지스터(N2)의 드레인은 접지 전압에 연결될 수 있다.
상기 제 1 비교부(111)는 상기 제 1 N 채널 모스 트랜지스터(N1)에 입력된 상기 기준 신호(REF1)와 상기 제 2 N 채널 모스 트랜지스터(N2)에 입력된 상기 내부 전압 신호(VOT_GEN)를 비교할 수 있다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨보다 상기 기준 전압 신호(REF1)의 전압 레벨이 높은 경우, 상기 제 1 P 채널 모스 트랜지스터(P1)의 드레인 전압이 상기 제 2 P 채널 모스 트랜지스터(P2)의 드레인 전압보다 낮아져 상기 제 1 누설 전류 상태 신호(ST_FLAG<1>)는 하이 로직 레벨을 갖는 신호로서 출력된다. 한편, 상기 내부 전압 신호(VOT_GEN)의 전압 레벨보다 상기 기준 전압 신호(REF1)의 전압 레벨이 낮은 경우, 상기 제 1 P 채널 모스 트랜지스터(P1)의 드레인 전압이 상기 제 2 P 채널 모스 트랜지스터(P2)의 드레인 전압보다 높아져 상기 제 1 누설 전류 상태 신호(ST_FLAG<1>)가 로우 로직 레벨을 갖는 신호로서 출력된다.
본 실시예의 비교부(111, 113, 115)는 누설 전류값을 대변하는 상기 내부 전압 신호(VOT_GEN)의 변화를 감지하기 위하여, 커런트 미러형 비교 회로를 이용하였지만 본 발명이 여기에 한정되는 것만은 아니다.
도 4는 상기 기준 전압 신호(REF<1:3>)와 상기 내부 전압 신호(VOT_GEN)의 전압 레벨 분포에 따른 상기 누설 전류 상태 신호(ST_FLAG<1:3>)의 상태를 보여주는 타이밍도이다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 내지 제 3 기준 전압 신호(REF3)의 전압 레벨보다 모두 높은 경우(T1), 상기 제 1 비교부(111) 내지 제 3 비교부(115)는 모두 로우 로직 레벨의 누설 전류 상태 신호(ST_FLAG<1:3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 보다는 낮고, 상기 제 2 기준 전압 신호(REF1) 및 상기 제 3 기준 전압 신호(REF2)의 전압 레벨보다 높은 경우(T2), 상기 제 1 비교부(111)는 로직 하이 레벨의 제 1 누설 전류 상태 신호(ST_FLAG<1>)를 출력하고, 제 2 및 제 3 비교부(113, 115)는 로우 로직 레벨의 제 2 및 제 3 누설 전류 상태 신호(ST_FLAG<2:3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 및 제 2 기준 전압 신호(REF1) 보다는 낮고, 상기 제 3 기준 전압 신호(REF2)의 전압 레벨보다 높은 경우(T3), 상기 제 1 비교부(111) 및 상기 제 2 비교부(113)는 하이 로직 레벨의 제 1 및 제 2 누설 전류 상태 신호(ST_FLAG<1:2>)를 출력하고, 제 3 비교부(115)는 로우 로직 레벨의 제 3 누설 전류 상태 신호(ST_FLAG<3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 내지 제 3 기준 전압 신호(REF3)의 전압 레벨보다 모두 낮은 경우(T4), 상기 제 1 비교부(111) 내지 제 3 비교부(115)는 모두 하이 로직 레벨의 누설 전류 상태 신호(ST_FLAG<1:3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 및 제 2 기준 전압 신호(REF2) 보다는 낮고, 상기 제 3 기준 전압 신호(REF3)의 전압 레벨보다 높은 경우(T5), 상기 제 1 비교부(111) 및 상기 제 2 비교부(113)는 하이 로직 레벨의 제 1 누설 전류 상태 신호(ST_FLAG<1>) 및 제 2 누설 전류 상태 신호(ST_FLAG<2>)를 출력하고, 제 3 비교부(115)는 로우 로직 레벨의 제 3 누설 전류 상태 신호(ST_FLAG<3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 보다는 낮고, 상기 제 2 기준 전압 신호(REF2) 및 상기 제 3 기준 전압 신호(REF3)의 전압 레벨보다 높은 경우(T6), 상기 제 1 비교부(111)는 로직 하이 레벨의 제 1 누설 전류 상태 신호(ST_FLAG<1>)를 출력하고, 제 2 비교부(113) 및 제 3 비교부(115)는 로우 로직 레벨의 제 2 누설 전류 상태 신호(ST_FLAG<2>) 및 제 3 누설 전류 상태 신호(ST_FLAG<3>)를 출력한다.
상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 제 1 기준 전압 신호(REF1) 내지 제 3 기준 전압 신호(REF2)의 전압 레벨보다 모두 높은 경우(T7), 상기 제 1 비교부(111) 내지 제 3 비교부(115)는 모두 로우 로직 레벨의 누설 전류 상태 신호(ST_FLAG<1:3>)를 출력한다.
도 5는 본 발명의 실시예에 따른 누설 보상 펄스 생성기(120)의 구성을 보여주는 도면이다. 이하, 도 5에서는 기준 전압 신호(REF<1:n>) 3개, 누설 전류 상태 신호(ST_FLAG<1:n>) 3개를 예로 들어 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 5을 참조하면, 상기 누설 보상 펄스 생성기(120)는 상기 누설 전류 상태 신호(ST_FLAG<1:3>) 및 온도 상태 신호(TEMP_INFO<1:n>)를 수신하고, 상기 바이어스 레벨 보상 신호(LK_CP)를 출력할 수 있다.
상기 누설 보상 펄스 생성기(120)는 클럭 펄스 생성부(121), 카운트부(122), 클럭 펄스 선택부(123)를 포함할 수 있다.
상기 클럭 펄스 생성부(121)는 클럭 펄스를 생성하는 회로이다. 상기 클럭 펄스 생성부(121)에서 생성된 클럭은 다른 반도체 집적 회로의 동작을 제어하기 위한 동기 신호나 전압을 목표 전압까지 상승시키기 위한 전압 펌핑 회로의 입력 신호로 사용될 수 있다.
상기 클럭 펄스 생성부(121)는 누설 전류 상태 신호(ST_FLAG<1:3>)를 입력 받아 클럭의 펄스폭을 변화시키고, 클럭 펄스 신호(OSCW)를 출력할 수 있다.
상기 클럭 펄스 생성부(121)는 링오실레이터를 포함할 수 있다.
상기 링오실레이터는 복수개의 인버터(121-1 ~ 121-3)와 복수개의 캐패시터 어레이(121-4)의 직렬 연결 구조를 갖는다. 상기 링오실레이터는 상기 캐패시터 어레이(121-4)의 충전량에 따라 클럭의 펄스폭을 조절할 수 있다.
상기 클럭 펄스 생성부(121)는 상기 누설 전류 상태 신호(ST_FLAG<1:3>)에 따른 캐패시터 어레이(121-4)의 인에이블 개수가 많을수록 클럭의 펄스폭을 증가 시킬 수 있다. 예를 들어, 상기 제 1 누설 전류 상태 신호(ST_FLAG<1>) 내지 상기 제 3 누설 전류 상태 신호(ST_FLAG<3>)가 로우 로직 레벨로 모두 디스에이블 된 경우에 클럭 펄스 신호(OSCW)의 펄스폭을 1이라고 가정하면, 상기 제 1 누설 전류 상태 신호(ST_FLAG<1>)가 하이 로직 레벨로 인에이블 된 경우에 상기 클럭 펄스 신호(OSCW)의 펄스폭은 2배로 출력될 수 있고, 상기 제 2 누설 전류 상태 신호(ST_FLAG<2>)가 하이 로직 레벨로 인에이블 된 경우에 상기 클럭 펄스 신호(OSCW)의 펄스폭은 4배로 출력될 수 있다. 또한 상기 제 3 누설 전류 상태 신호(ST_FLAG<3>)가 하이 로직 레벨로 인에이블 된 경우에 상기 클럭 펄스 신호(OSCW)의 펄스폭은 8배로 출력될 수 있다.
상기 카운트부(122)는 주파수 분배기/분주기(Frequency Divider)로서의 카운터를 포함할 수 있다. 도 5에는 3개의 카운터(카운터1 ~ 카운터3)로 도시 되었으나 본 발명이 이에 한정되는 것은 아니다.
상기 카운트부(122)는 클럭 펄스 생성부(121)의 클럭 펄스 신호(OSCW)를 입력 받고, 분주하여 각각 제 1 클럭 펄스 신호(OSCW1) 내지 제 3 클럭 펄스 신호(OSCW3)로 출력하고, 상기 카운터들(카운터1 ~ 카운터3)로부터 출력된 클럭 펄스 신호들(OSCW1 ~ OSCW3)은 상기 클럭 펄스 선택부(123)로 입력된다.
타이밍도 A 내지 C는 상기 카운터들(카운터1 ~ 카운터3)로부터 출력된 클럭 펄스 신호(OSCW)의 주기를 보여준다.
상기 타이밍도 A는 상기 클럭 펄스 신호(OSCW)의 펄스 주기가 2배로 생성된 경우를 보여주고, 상기 타이밍도 B는 상기 클럭 펄스 신호(OSCW)의 펄스 주기가 4배로 생성된 경우를 보여주며, 상기 타이밍도 C는 상기 클럭 펄스 신호(OSCW)의 펄스 주기가 8배로 생성된 경우를 보여준다.
상기 클럭 펄스 선택부(123)는 복수의 클럭 펄스 신호들(OSCW1 ~ OSCW3)을 수신하고, 상기 클럭 펄스 신호들(OSCW1 ~ OSCW3)을 논리곱 하여 상기 온도 상태 신호(TEMP_INFO<1:n>)에 따른 클럭 펄스 신호를 선택하여 상기 LK_CP로 출력할 수 있다.
타이밍도 case1 내지 case3는 상기 복수의 클럭 펄스 신호들(OSCW1 ~ OSCW3)을 논리곱하여 조절된 클럭 펄스의 주기를 도시한 것이다.
상기 타이밍도 case1은 상기 제 1 클럭 펄스 신호(OSCW1) 내지 제 3 클럭 펄스 신호(OSCW3)를 논리곱한 경우의 클럭 펄스의 주기를 보여준다.
상기 타이밍도 case2는 상기 제 1 클럭 펄스 신호(OSCW1) 및 제 2 클럭 펄스 신호(OSCW2)을 논리곱한 경우의 클럭 펄스 주기를 보여준다.
상기 타이밍도 case3는 상기 제 1 클럭 펄스 신호(OSCW1)에 동기된 클럭 펄스 주기를 보여준다.
상기 클럭 펄스 선택부(123)는 상기 카운트부(122)에서 클럭의 주기가 조절된 상기 클럭 펄스 신호들(OSCW1 ~ OSCW3)을 논리곱 하고, 상기 온도 상태 신호(TEMP_INFO)에 기초하여 그 중 하나를 상기 바이어스 레벨 보상 신호(LK_CP)로서 출력할 수 있다.
상기 클럭 펄스 선택부(123)는 시스템의 온도가 높을수록 상기 클럭 펄스의 주기가 짧게 조절된 클럭 신호(case1 ~ case3)를 선택할 수 있다. 예를 들어, 상기 온도 상태 신호(TEMP_INFO<1:n>)를 제 1 온도 상태 신호(TEMP_INFO<1>), 제 2 온도 상태 신호(TEMP_INFO<2>), 제 3 온도 상태 신호(TEMP_INFO<3>) 세 가지로 설명한다. 상기 제 1 온도 상태 신호(TEMP_INFO<1>)는 가장 낮은 온도 상태를 나타내고, 상기 제 3 온도 상태 신호(TEMP_INFO<3>)는 가장 높은 온도 상태를 나타낸다.
상기 클럭 펄스 선택부(123)에서는 상기 타이밍도 case1 내지 case3 중에서 하나만 상기 온도 상태 신호(TEMP_INFO<1:3>)에 의해서 선택된다. 상기 제 1 온도 상태 신호(TEMP_INFO<1>)를 수신한 경우 상기 클럭 신호 case1만이 선택되어 출력된다. 또한 상기 제 2 온도 상태 신호(TEMP_INFO<2>)를 수신한 경우 상기 클럭 신호 case2만이 선택되어 출력된다. 다음으로 상기 제 3 온도 상태 신호(TEMP_INFO<3>)를 수신한 경우 상기 클럭 신호 case3만이 선택되어 출력된다. 따라서, 멀티플렉서(123-3)는 모든 클럭 신호 case1 내지 case3가 인가되지만 온도 상태 신호(TEMP_INFO<1:3>)에 응답하여 하나의 클럭 신호만이 상기 바이어스 레벨 보상 신호(LK_CP)로 출력된다. 이와 같이 출력된 바이어스 레벨 보상 신호(LK_CP)에 의해서 상기 누설 보상 전압 생성기(140)는 상기 반도체 집적 장치(100)의 내부 전압을 안정적으로 생성할 수 있다.
도 6은 본 발명의 실시예에 따른 클럭 펄스 선택부(123)의 구성을 보여주는 도면이다. 도 6을 참조하면, 상기 클럭 펄스 선택부(123)는 카운트부(122)의 클럭 펄스 신호들(OSCW1, OSCW2, OSCW3) 및 상기 온도 상태 신호((TEMP_INFO<1:3>)를 수신하여, 상기 클럭 펄스 신호들(OSCW1, OSCW2, OSCW3)을 논리곱 하고, 그 중 하나를 상기 온도 상태 신호(TEMP_INFO<1:3>)에 기초하여 상기 바이어스 레벨 보상 신호(LK_CP)로서 출력할 수 있다.
상기 클럭 펄스 선택부(123)는 클럭 펄스 주기를 조절하기 위한 제 1 AND 게이트(123-1), 제 2 AND 게이트(123-2)와 상기 온도 상태 신호(TEMP_INFO<1:3>)에 기초하여 상기 복수의 클럭 신호 중 하나를 선택하기 위한 멀티플렉서(123-3)를 포함할 수 있다.
상기 제 1 AND 게이트(123-1)는 상기 제 1 클럭 펄스 신호(OSCW1) 및 제 2 클럭 펄스 신호(OSCW2)를 논리곱하여 클럭 신호 case2를 생성할 수 있다.
상기 제 2 AND 게이트(123-2)는 상기 제 1 클럭 펄스 신호(OSCW1) 내지 상기 제 3 클럭 펄스 신호(OSCW3)를 논리곱하여 클럭 신호 case1을 생성할 수 있다.
상기 멀티플렉서(123-3)는 상기 온도 상태 신호(TEMP_INFO<1:3>)에 기초하여 상기 온도 상태 신호(TEMP_INFO<1:3>)가 COLD_TEMP인 경우 예를 들어, 온도 상태 신호(TEMP_INFO<1>)가 하이 로직 레벨인 경우 상기 클럭 신호 case1을 상기 바이어스 레벨 보상 신호(LK_CP)로서 출력하고, 상기 온도 상태 신호(TEMP_INFO<1:3>)가 ROOM_TEMP인 경우 예를 들어, 온도 상태 신호(TEMP_INFO<2>)가 하이 로직 레벨인 경우 상기 클럭 신호 case2를 상기 바이어스 레벨 보상 신호(LK_CP)로서 출력하며 상기 온도 상태 신호(TEMP_INFO<1:3>)가 HOT_TEMP인 경우 예를 들어, 온도 상태 신호(TEMP_INFO<3>)가 하이 로직 레벨인 경우 상기 클럭 신호 case3을 상기 바이어스 레벨 보상 신호(LK_CP)로서 출력할 수 있다.
도 7은 본 발명의 실시예에 따른 누설 보상 전압 생성기(140)의 구성을 보여주는 도면이다. 도 7을 참조하면, 상기 누설 보상 전압 생성기(140)는 액티브 모드 시 주기적으로 일정한 레벨의 내부 전압 신호(VOT_GEN)을 생성할 수 있고, 파워다운(스탠바이) 모드 시 플로팅(스탠바이) 상태를 유지할 수 있다.
상기 누설 보상 전압 생성기(140)는 전압 생성기(140-1), OR 게이트(140-2)를 포함할 수 있다.
상기 전압 생성기(140-1)는 일반적인 전압 생성기로서 액티브 모드 시 주기적으로 일정한 레벨의 상기 내부 전압 신호(VOT_GEN)를 생성할 수 있고, 파워다운(스탠바이) 모드 시 누설 전류가 보상된 상기 내부 전압 신호(VOT_GEN)을 생성할 수 있다.
상기 OR 게이트(140-2)는 파워다운 신호의 상보 신호(PWDDB)를 제 1 입력으로 하고, 상기 바이어스 레벨 보상 신호(LK_CP)를 제 2 입력으로 하여 논리합 연산을 수행할 수 있다. 상기 누설 보상 전압 생성기(140)는 파워다운 신호의 상보 신호(PWDDB) 또는 상기 바이어스 레벨 보상 신호(LK_CP)가 하이 로직 레벨일 때 인에이블 되어 상기 전압 생성기(140-1)가 파워다운(스탠바이) 모드인 경우에 누설 전류가 보상된 상기 내부 전압 신호(VOT_GEN)을 생성할 수 있다.
도 2 내지 도 7을 참조하여, 본 발명의 실시예에 따른 반도체 집적 회로(100)의 동작을 설명하면 다음과 같다.
상기 누설 보상 전압 생성기(140)는 액티브 모드 시 주기적으로 일정한 레벨의 내부 전압(VOT_GEN)을 생성할 수 있다. 상기 누설 보상 전압 생성기(140)가 파워다운(스탠바이) 모드로 동작 시 상기 누설 보상 전압 생성기(140)는 플로팅 상태를 유지하고, 이 때, 상기 바이어스 레벨 보상 신호(LK_CP)가 입력되면 상기 바이어스 레벨 보상 신호(LK_CP)에 기초하여 상기 내부 전압 신호(VOT_GEN)를 생성할 수 있다.
도 2 내지 도 3에 도시된 상기 누설 전류 감지기(110)는 상기 기준 전압 신호(REF<1:3>) 및 상기 내부 전압 신호(VOT_GEN)를 수신하고, 상기 기준 전압 신호(REF<1:3>) 및 상기 내부 전압 신호(VOT_GEN)를 비교하여 상기 누설 전류 상태 신호(ST_FLAG<1:3>)를 생성할 수 있다.
도 4에 도시된 상기 누설 전류 상태 신호(ST_FLAG<1:3>)는 상기 기준 전압 신호(REF<1:3>)보다 상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 낮을 때 하이 로직 레벨로 출력될 수 있다. 상기 누설 전류 상태 신호(ST_FLAG<1:3>)는 상기 기준 전압 신호(REF<1:3>)보다 상기 내부 전압 신호(VOT_GEN)의 전압 레벨이 높을 때 로우 로직 레벨로 출력될 수 있다.
도 5 에 도시된 것과 같이 상기 누설 전류 상태 신호(ST_FLAG<1:3>)에 기초하여 상기 누설 보상 펄스 생성기(120)는 상기 바이어스 레벨 보상 신호(LK_CP)의 클럭 펄스 폭을 조절하고, 상기 온도 상태 신호(TEMP_INFO<1:3>)에 기초하여 상기 온도 상태 신호((TEMP_INFO<1:3>)에 기초하여 상기 클럭 펄스 주기를 조절할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해 해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위, 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 반도체 집적 회로
110: 누설 전류 감지기
120: 누설 보상 펄스 생성기
130: 온도 센서
140: 누설 보상 전압 생성기
110: 누설 전류 감지기
120: 누설 보상 펄스 생성기
130: 온도 센서
140: 누설 보상 전압 생성기
Claims (20)
- 레벨이 다른 복수의 기준 전압 신호와 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 누설 전류 감지기;
상기 누설 전류 상태 신호 및 온도 상태 신호에 기초하여 바이어스 레벨 보상 신호를 생성하는 누설 보상 펄스 생성기; 및
상기 누설 보상 펄스 생성기로부터 상기 바이어스 레벨 보상 신호에 기초하여 상기 내부 전압 신호를 생성하는 누설 보상 전압 생성기를 포함하는 반도체 집적 회로. - 제 1 항에 있어서,
상기 누설 전류 감지기는 상기 기준 전압 신호와 상기 내부 전압 신호의 비교 동작을 통해 상기 누설 전류 상태 신호를 생성하도록 구성된 비교기 회로를 포함하는 반도체 집적 회로. - 제 1 항에 있어서,
상기 누설 보상 펄스 생성기는 상기 누설 전류 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 폭을 조절하고, 상기 온도 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 주기를 조절하여 상기 바이어스 레벨 보상 신호를 생성하도록 구성된 반도체 집적 회로. - 제 1 항에 있어서,
상기 누설 보상 펄스 생성기는 상기 누설 전류 상태 신호를 입력 받고, 상기 클럭 펄스 신호의 펄스 폭을 조절하여 상기 클럭 펄스 신호를 출력하는 클럭 펄스 생성부, 상기 클럭 펄스 신호를 입력 받고, 분주하여 주기가 다른 클럭 펄스 신호들을 생성하는 카운트부, 상기 클럭 펄스 신호들을 입력 받고, 상기 온도 상태 신호와 상기 클럭 펄스 신호들에 기초하여 복수의 클럭 신호를 생성하고, 상기 복수의 클럭 신호 중 하나를 상기 바이어스 레벨 보상 신호로 출력하는 클럭 펄스 선택부를 포함하는 반도체 집적 회로. - 제 4 항에 있어서,
상기 클럭 펄스 생성부는 상기 누설 전류 상태 신호를 입력 받고, 발진 동작을 통해 상기 클럭 펄스 신호의 펄스 폭을 조절하여 상기 클럭 펄스 신호를 출력하는 링 오실레이터로 구성된 반도체 집적 회로. - 제 4 항에 있어서,
상기 카운트부는 상기 클럭 펄스 신호를 입력 받고, 분주하여 각각의 주기가 다른 클럭 펄스 신호들을 생성하는 카운터들을 포함하는 반도체 집적 회로. - 제 4항에 있어서,
상기 클럭 펄스 선택부는 주기가 다른 상기 클럭 펄스 신호들을 입력 받아 서로 다른 주기를 갖는 상기 복수의 클럭 신호를 생성하는 로직 게이트들 및 상기 온도 상태 신호에 기초하여 상기 복수의 클럭 신호 중 하나를 선택하고, 상기 바이어스 레벨 보상 신호로 출력하는 멀티플렉서를 포함하는 반도체 집적 회로. - 제 1 항에 있어서,
상기 누설 보상 전압 생성기는 액티브 모드 시 주기적으로 상기 내부 전압 신호를 생성하고, 파워다운(스탠바이) 모드 시 상기 바이어스 레벨 보상 신호에 기초하여 주기적으로 상기 내부 전압 신호를 생성하는 반도체 집적 회로. - 액티브 모드 시 일정한 레벨의 내부 전압 신호를 생성하고, 파워다운(스탠바이) 모드 시 바이어스 레벨 보상 신호의 클럭 펄스에 기초하여 상기 내부 전압 신호를 생성하는 누설 보상 전압 생성기;
기준 전압 신호와 상기 내부 전압 신호를 수신하고 상기 기준 전압 신호와 상기 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 누설 전류 감지기;
상기 누설 전류 상태 신호 및 온도 상태 신호를 수신하고, 상기 바이어스 레벨 보상 신호의 상기 클럭 펄스 폭과 주기를 조절하는 누설 보상 펄스 생성기를 포함하는 반도체 집적 회로. - 제 9 항에 있어서,
상기 누설 보상 전압 생성기는 액티브 모드 시 주기적으로 상기 내부 전압 신호를 생성하고, 파워다운(스탠바이) 모드 시 상기 바이어스 레벨 보상 신호에 기초하여 주기적으로 상기 내부 전압 신호를 생성하는 반도체 집적 회로. - 제 9 항에 있어서,
상기 누설 전류 감지기는 상기 기준 전압 신호와 상기 내부 전압 신호의 비교 동작을 통해 상기 누설 전류 상태 신호를 생성하도록 구성된 비교기 회로를 포함하는 반도체 집적 회로. - 제 9 항에 있어서,
상기 누설 보상 펄스 생성기는 상기 누설 전류 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 폭을 조절하고 상기 온도 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 주기를 조절하여 상기 바이어스 레벨 보상 신호를 생성하도록 구성된 반도체 집적 회로. - 제 9 항에 있어서,
상기 누설 보상 펄스 생성기는 상기 누설 전류 상태 신호를 입력 받고, 상기 클럭 펄스 신호의 펄스 폭을 조절하여 상기 클럭 펄스 신호를 출력하는 클럭 펄스 생성부, 상기 클럭 펄스 신호를 입력 받고, 분주하여 주기가 다른 클럭 펄스 신호들을 생성하는 카운트부, 상기 클럭 펄스 신호들을 입력 받고, 상기 온도 상태 신호에 기초하여 상기 클럭 펄스 신호들 중 하나를 선택하여 상기 바이어스 레벨 보상 신호로 출력하는 클럭 펄스 선택부를 포함하는 반도체 집적 회로. - 제 13 항에 있어서,
상기 클럭 펄스 선택부는 주기가 다른 상기 클럭 펄스 신호들을 입력 받아 서로 다른 주기를 갖는 상기 복수의 클럭 신호를 생성하는 로직 게이트들 및 상기 온도 상태 신호에 기초하여 상기 복수의 클럭 신호 중 하나를 선택하고, 상기 바이어스 레벨 보상 신호로 출력하는 멀티플렉서를 포함하는 반도체 집적 회로. - 제 13 항에 있어서,
상기 카운트부는 상기 클럭 펄스 신호를 입력 받고, 분주하여 각각의 주기가 다른 클럭 펄스 신호들을 생성하는 카운터들을 포함하는 반도체 집적 회로. - 제 13 항에 있어서,
상기 클럭 펄스 선택부는 주기가 다른 상기 클럭 펄스 신호들을 입력 받고, 상기 온도 상태 신호에 기초하여 상기 클럭 펄스 신호들 중 하나를 선택하고, 상기 바이어스 레벨 보상 신호로 출력하는 반도체 집적 회로. - 기준 전압 신호와 내부 전압 신호를 비교하여 누설 전류 상태 신호를 생성하는 단계;
상기 누설 전류 상태 신호 및 온도 상태 신호에 기초하여 바이어스 레벨 보상 신호의 클럭 펄스 폭과 주기를 조절하는 단계;
상기 바이어스 레벨 보상 신호에 기초하여 내부 전압을 생성하는 단계를 포함하는 반도체 집적 회로의 누설 전류 보상 방법. - 제 17 항에 있어서,
상기 누설 전류 상태 신호를 생성하는 단계는 상기 기준 전압 신호와 상기 내부 전압 신호를 비교하여 상기 내부 전압 신호가 상기 기준 전압 신호보다 낮은 경우 상기 누설 전류 상태 신호를 인에이블 하는 단계를 포함하는 반도체 집적 회로의 누설 전류 보상 방법. - 제 17 항에 있어서,
상기 바이어스 레벨 보상 신호의 클럭 펄스를 조절하는 단계는 상기 누설 전류 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 폭을 조절하고, 상기 온도 상태 신호에 기초하여 상기 바이어스 레벨 보상 신호의 클럭 펄스 주기를 조절하는 단계를 포함하는 반도체 집적 회로의 누설 전류 보상 방법. - 제 17 항에 있어서,
상기 바이어스 레벨 보상 신호에 기초하여 내부 전압을 생성하는 단계는 파워다운 신호의 상보 신호 또는 상기 바이어스 레벨 보상 신호에 대응하여 파워다운(스탠바이) 모드인 경우에 누설 전류가 보상된 상기 내부 전압 신호를 생성하는 단계를 포함하는 반도체 집적 회로의 누설 전류 보상 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118894A KR20230036255A (ko) | 2021-09-07 | 2021-09-07 | 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 |
| US17/566,374 US11868153B2 (en) | 2021-09-07 | 2021-12-30 | Semiconductor integrated circuit device capable of compensating for current leakage and method of operating the same |
| CN202210555976.XA CN115774467A (zh) | 2021-09-07 | 2022-05-19 | 能够补偿电流泄漏的半导体集成电路器件及操作其的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210118894A KR20230036255A (ko) | 2021-09-07 | 2021-09-07 | 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230036255A true KR20230036255A (ko) | 2023-03-14 |
Family
ID=85385607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210118894A KR20230036255A (ko) | 2021-09-07 | 2021-09-07 | 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11868153B2 (ko) |
| KR (1) | KR20230036255A (ko) |
| CN (1) | CN115774467A (ko) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172234B1 (ko) | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
| US7564274B2 (en) * | 2005-02-24 | 2009-07-21 | Icera, Inc. | Detecting excess current leakage of a CMOS device |
| JP4905354B2 (ja) * | 2005-09-20 | 2012-03-28 | 富士通株式会社 | 電源電圧調整装置 |
| JP2007164960A (ja) * | 2005-11-15 | 2007-06-28 | Nec Electronics Corp | 半導体集積回路装置 |
| CN101606319B (zh) * | 2006-12-28 | 2012-06-20 | 日本电气株式会社 | 半导体集成电路器件和电源电压控制系统 |
| KR20080066249A (ko) | 2007-01-11 | 2008-07-16 | 삼성전자주식회사 | 반도체 메모리 장치의 리프레시 주파수 제어회로 |
| US7911263B2 (en) * | 2009-06-30 | 2011-03-22 | International Business Machines Corporation | Leakage current mitigation in a semiconductor device |
| US9618560B2 (en) * | 2015-07-01 | 2017-04-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Apparatus and method to monitor thermal runaway in a semiconductor device |
| US9863994B2 (en) * | 2016-03-03 | 2018-01-09 | International Business Machines Corporation | On-chip leakage measurement |
| US9940992B2 (en) * | 2016-03-30 | 2018-04-10 | Qualcomm Incorporated | Leakage-aware activation control of a delayed keeper circuit for a dynamic read operation in a memory bit cell |
| KR20180135662A (ko) | 2017-06-13 | 2018-12-21 | 삼성전자주식회사 | 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법 |
| KR20210062249A (ko) | 2019-11-21 | 2021-05-31 | 에스케이하이닉스 주식회사 | 온도 감지 회로를 포함하는 반도체 장치 |
| KR20230034054A (ko) * | 2021-09-02 | 2023-03-09 | 에스케이하이닉스 주식회사 | 누설 감지 회로, 누설 감지 회로를 포함하는 비휘발성 메모리 장치, 및 비휘발성 메모리 장치를 포함하는 메모리 시스템 |
-
2021
- 2021-09-07 KR KR1020210118894A patent/KR20230036255A/ko unknown
- 2021-12-30 US US17/566,374 patent/US11868153B2/en active Active
-
2022
- 2022-05-19 CN CN202210555976.XA patent/CN115774467A/zh not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20230072253A1 (en) | 2023-03-09 |
| CN115774467A (zh) | 2023-03-10 |
| US11868153B2 (en) | 2024-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205682B2 (en) | Internal power supply circuit | |
| US6856566B2 (en) | Timer circuit and semiconductor memory incorporating the timer circuit | |
| US7772915B2 (en) | Temperature sensing circuit and method using DLL | |
| JP2007047177A (ja) | オンチップ温度センサ及び温度検出方法、並びにこれを用いたリフレッシュ制御方法 | |
| US10108211B2 (en) | Digital low drop-out regulator | |
| US7612587B2 (en) | Semiconductor circuits | |
| US7646661B2 (en) | Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same | |
| US20010030903A1 (en) | Clock generating circuit ensuring a wide lock-allowing frequency range and allowing reduction in layout area as well as a semiconductor device provided with the same | |
| US9130545B2 (en) | Period signal generation circuits | |
| US7449965B2 (en) | Self refresh oscillator and oscillation signal generation method of the same | |
| KR20230036255A (ko) | 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법 | |
| US9733655B2 (en) | Low dropout regulators with fast response speed for mode switching | |
| KR101096207B1 (ko) | 온도 보상 셀프 리프레쉬 회로 | |
| US20090160542A1 (en) | Stable voltage generating circuit for a delay locked loop and semiconductor memory device including the same and method of generating a stable voltage for a delay locked loop | |
| KR20210089951A (ko) | 확산 스펙트럼 클록 신호를 생성하기 위한 확산 스펙트럼 클록 생성 장치 및 이를 작동하기 위한 방법 | |
| KR20040008540A (ko) | 온도 감지 회로 | |
| KR101033489B1 (ko) | 반도체 메모리 장치의 파워 온 리셋 신호 생성 회로 | |
| KR100324017B1 (ko) | 전압강하회로 | |
| US7075833B2 (en) | Circuit for detecting negative word line voltage | |
| KR100575881B1 (ko) | 고전압 발생기용 고전압 검출기 | |
| KR100958799B1 (ko) | 내부 전압 생성회로와 그의 구동 방법 | |
| KR20080070929A (ko) | 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로 | |
| KR100880926B1 (ko) | 반도체 메모리 장치의 위상 고정 루프 리셋 신호 발생회로 | |
| KR20110074127A (ko) | 반도체 장치의 내부전압 생성회로 | |
| KR20030032680A (ko) | 반도체 메모리 장치의 고전압 검출 회로 |