KR20150051471A - 반도체 장치 및 그의 구동방법 - Google Patents

반도체 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20150051471A
KR20150051471A KR1020130132974A KR20130132974A KR20150051471A KR 20150051471 A KR20150051471 A KR 20150051471A KR 1020130132974 A KR1020130132974 A KR 1020130132974A KR 20130132974 A KR20130132974 A KR 20130132974A KR 20150051471 A KR20150051471 A KR 20150051471A
Authority
KR
South Korea
Prior art keywords
temperature
signal
unit
trimming
tracking
Prior art date
Application number
KR1020130132974A
Other languages
English (en)
Inventor
김용주
권대한
최해랑
장재민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130132974A priority Critical patent/KR20150051471A/ko
Priority to US14/278,031 priority patent/US9361969B2/en
Publication of KR20150051471A publication Critical patent/KR20150051471A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

주기신호를 생성 및 이용하는 반도체 장치 및 그의 구동방법에 관한 것으로, 제1 트리밍신호에 응답하여 온도와 무관하게 예정된 단위 주기를 가지는 주기신호를 디폴트로 생성하되, 제2 트리밍신호에 응답하여 상기 온도에 따라 상기 단위 주기가 조절되는 상기 주기신호를 생성하기 위한 주기신호 생성회로; 및 상기 주기신호에 응답하여 예정된 동작을 수행하는 내부회로를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치 및 그의 구동방법{SEMICONDUCTOR DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 주기신호를 생성 및 이용하는 반도체 장치 및 그의 구동방법에 관한 것이다.
일반적으로, DRAM(Dynamic Random Access Memory)과 같은 반도체 장치는, 휘발성 메모리 장치로, 시간이 지남에 따라 메모리 셀에 저장된 전하가 줄어들어 처음에 저장된 데이터가 시간이 지나면 다른 데이터로 바뀔 수 있다. 따라서, 휘발성 메모리 장치는 예정된 주기마다 메모리 셀에 전하를 충전하는 동작이 필요하다. 이러한 과정을 리프레쉬 동작이라 한다.
예컨대, 리프레쉬 동작은 일정 시간마다 메모리 셀이 접속된 워드라인이 순차적으로 선택되고, 선택된 워드라인에 접속된 메모리 셀에 저장된 전하는 감지증폭수단(Bit Line Sense Amplifier)에 의해 증폭되어 다시 메모리 셀에 저장된다. 따라서, 휘발성 메모리 장치는 이러한 일련의 리프레쉬 동작을 통해 저장된 데이터가 안전하게 보존될 수 있다.
한편, 휘발성 메모리 장치는 리프레쉬 동작을 수행하기 위해 예정된 주기를 가지는 리프레쉬 신호를 생성하기 위한 리프레쉬 신호 생성회로를 포함한다. 그런데, 리프레쉬 신호 생성회로는 트랜지스터와 같이 온도 변화에 특성이 열화되는 소자들을 이용하여 구현되기 때문에 온도 변동에 민감한 문제점이 있다. 예컨대, 트랜지스터의 특성상 저온(예:30°이하)에서 전류 특성이 급격히 감소하고 고온(예:80°이상)에서 전류 특성이 급격히 증가한다.
본 발명은 온도 범위에 따라 리프레쉬 신호의 주기를 조절하거나 또는 일정하게 유지하기 위한 반도체 장치 및 그의 구동방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 제1 트리밍신호에 응답하여 온도와 무관하게 예정된 단위 주기를 가지는 주기신호를 디폴트로 생성하되, 제2 트리밍신호에 응답하여 상기 온도에 따라 상기 단위 주기가 조절되는 상기 주기신호를 생성하기 위한 주기신호 생성회로; 및 상기 주기신호에 응답하여 예정된 동작을 수행하는 내부회로를 포함할 수 있다.
여기서, 상기 주기신호 생성회로는 상기 온도가 기 설정된 온도 범위에 속할 때 상기 주기신호의 상기 단위 주기를 상기 온도에 따라 조절할 수 있다.
본 발명의 다른 측면에 따르면, 본 발명은 제1 트리밍신호에 응답하여 온도와 무관하게 일정한 제1 전류를 충/방전 노드로 공급하기 위한 고정 전류 공급부; 제2 트리밍신호에 응답하여 상기 온도에 따라 조절되는 제2 전류를 상기 충/방전 노드로 공급하기 위한 가변 전류 공급부; 제3 트리밍신호에 응답하여 기준전압을 생성하기 위한 기준전압 생성부; 상기 기준전압 대비 상기 충/방전 노드에 걸린 충/방전 전압에 따라 주기신호를 생성하기 위한 주기신호 생성부; 및 상기 주기신호에 응답하여 예정된 동작을 수행하는 내부회로를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 본 발명은 제1 온도 범위에 속하는 특정 온도에서 예정된 단위 주기를 가지는 리프레쉬 신호를 생성하는 단계; 온도가 상기 제1 온도 범위일 때 상기 리프레쉬 신호의 상기 단위 주기를 일정하게 유지하고, 상기 온도가 제1 온도 범위 이외의 제2 온도 범위일 때 상기 리프레쉬 신호의 상기 단위 주기를 상기 온도에 따라 조절하는 단계; 및 상기 리프레쉬 신호에 응답하여 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
트랜지스터의 온도에 따른 전류 특성을 고려하여, 트랜지스터의 전류 특성이 급격하게 열화되는 제1 온도 범위에서는 리프레쉬 주기를 일정하게 유지하고 제1 온도 범위 이외의 제2 온도 범위에서는 리프레쉬 주기를 온도에 따라 선형적으로 조절함으로써, 리프레쉬 동작에 대한 안정성과 신뢰성을 보장할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 블록 구성도이다.
도 2는 도 1에 도시된 주기신호 생성회로의 일예를 보인 내부 구성도이다.
도 3은 도 2에 도시된 고정전류 공급부, 가변전류 공급부 및 주기신호 생성부의 일예를 보인 내부 구성도이다.
도 4는 도 1에 도시된 제3 트리밍회로의 내부 구성도이다.
도 5는 도 4에 도시된 제3 트리밍신호 생성부의 내부 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에서는 DRAM(Dynamic Random Access Memory)과 같은 반도체 장치를 예로 들어 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 반도체 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 반도체 장치(100)는 리프레쉬 신호(SREF)에 응답하여 리프레쉬 동작을 수행하는 내부회로(110)와, 제1 및 제2 트리밍신호(VPW<n:0>, VR<k:0>)에 응답하여 온도와 무관하게 예정된 단위 주기를 가지는 리프레쉬 신호(SREF)를 디폴트로 생성하되, 제3 트리밍신호(VOSC<m:0>)에 응답하여 온도에 따라 단위 주기가 조절되는 리프레쉬 신호(SREF)를 생성하기 위한 주기신호 생성회로(120)와, 리프레쉬 신호(SREF)의 기본 단위 주기를 설정하기 위한 제1 트리밍신호(VPW<n:0>)를 생성하는 제1 트리밍회로(130)와, 후술하는 기준전압(VREF)을 설정하기 위한 제2 트리밍신호(VR<k:0>)를 생성하는 제2 트리밍회로(140)와, 온도에 대응하는 제3 트리밍신호(VOSC<m:0>)를 생성하는 제3 트리밍회로(150)를 포함할 수 있다.
여기서, 내부회로(110)는 리프레쉬 신호(SREF)에 응답하여 리프레쉬 동작을 제어하기 위한 리프레쉬 제어부(도면에 미도시)와, 리프레쉬 제어부의 제어에 따라 리프레쉬 동작을 수행하는 메모리 셀 영역(도면에 미도시)을 포함할 수 있다. 참고로, 리프레쉬 동작은 일정 시간마다 메모리 셀이 접속된 워드라인이 순차적으로 선택되고, 선택된 워드라인에 접속된 메모리 셀에 저장된 전하는 감지증폭수단(Bit Line Sense Amplifier)에 의해 증폭되어 다시 메모리 셀에 저장된다. 따라서, 반도체 장치(100)는 이러한 일련의 리프레쉬 동작을 통해 저장된 데이터가 안전하게 보존될 수 있다.
그리고, 주기신호 생성회로(120)는 제1 내지 제3 트리밍신호(VPW<n:0>, VR<k:0), VOSC<m:0>)에 응답하여, 온도가 기 설정된 제1 온도 범위일 때 리프레쉬 신호(SREF)를 예정된 단위 주기로 일정하게 유지하고, 온도가 제1 온도 범위 이외의 제2 온도 범위일 때 리프레쉬 신호(SREF)의 단위 주기를 온도에 따라 조절할 수 있다.
도 2에는 주기신호 생성회로(120)의 일예를 보인 내부 구성도가 도시되어 있다.
도 2를 참조하면, 주기신호 생성회로(120)는 제2 트리밍신호(VR<k:0>)에 응답하여 기준전압(VREF)을 생성하기 위한 기준전압 생성부(121)와, 제1 트리밍신호(VPW<n:0>)에 응답하여 온도와 무관하게 일정한 고정 전류(If)를 충/방전 노드(C/D_ND)로 공급하기 위한 고정 전류 공급부(123)와, 제3 트리밍신호(VOSC<m:0>)에 응답하여 온도에 따라 조절되는 가변 전류(Iv)를 충/방전 노드(C/D_ND)로 공급하기 위한 가변 전류 공급부(125)와, 기준전압(VREF) 대비 충/방전 노드(C/D_ND)에 걸린 충/방전 전압(VCD)에 따라 리프레쉬 신호(SREF)를 생성하기 위한 주기신호 생성부(127)를 포함할 수 있다.
여기서, 기준전압 생성부(121)는 DAC(Digital to Analog Converter)를 포함할 수 있다.
한편, 도 3에는 고정전류 공급부(123), 가변전류 공급부(125) 및 주기신호 생성부(127)를 더욱 자세하게 설명하기 위한 내부 구성도가 도시되어 있다.
도 3을 참조하면, 고정 전류 공급부(123)는 충/방전 노드(C/D_ND)에 병렬로 접속되며 제1 트리밍신호(VPW<n:0>)에 응답하여 선택적으로 스위칭되는 복수의 제1 스위칭부(P0 ~ Pn)와, 복수의 제1 스위칭부(P0 ~ Pn)와 고전압(VOSC)단 사이에 접속되며 충/방전 노드(C/D_ND)에 고정 전류(If)를 공급하기 위한 복수의 전류원(I ~ 2^n*I)을 포함할 수 있다. 복수의 제1 스위칭부(P0 ~ Pn)는 각각 PMOS 트랜지스터를 포함할 수 있고, 복수의 전류원(I ~ 2^n*I)은 각각 ideal current source를 포함할 수 있다. 이와 같이 구성되는 고정 전류 공급부(123)는 온도에 따라 바이어스(bias)를 보상하여 항상 일정한 고정 전류(If)를 생성할 수 있다.
가변 전류 공급부(125)는 충/방전 노드(C/D_ND)에 병렬로 접속되며 제3 트리밍신호(VOSC<m:0>)에 응답하여 선택적으로 스위칭되는 복수의 제2 스위칭부(N0 ~ Nm)와, 복수의 제2 스위칭부(N0 ~ Nm)와 고전압(VOSC)단 사이에 접속되며 충/방전 노드(C/D_ND)에 가변 전류(Iv)를 공급하기 위한 복수의 충전부(1P ~ xP)를 포함할 수 있다. 복수의 제2 스위칭부(N0 ~ Nm)는 각각 NMOS 트랜지스터를 포함할 수 있고, 복수의 충전부(1P ~ xP)는 각각 커패시터를 포함할 수 있다. 이와 같이 구성되는 가변 전류 공급부(125)는 온도에 따라 커패시터의 크기를 조절하여 온도에 따라 조절되는 가변 전류(Iv)를 생성할 수 있다.
주기신호 생성부(127)는 기준전압(VREF)과 충/방전 전압(VCD)을 비교하기 위한 제1 비교부(127_1)와, 충/방전 노드(C/D_ND)와 저전압(VSS)단 사이에 접속되며 제1 비교부(127_1)로부터 출력되는 제1 비교신호(COMP1)에 응답하여 스위칭되는 방전부(127_3)와, 충/방전 전압(VCD)을 리프레쉬 신호(SREF)로써 출력하기 위한 분주부(127_5)를 포함할 수 있다. 여기서, 충/방전 전압(VCD)은 충/방전 동작에 따라 삼각파 형태의 파형을 가지며 분주부(127_5)를 통과하면서 구형파 형태의 파형을 가지는 리프레쉬 신호(SREF)가 생성된다.
다시 도 1을 참조하면, 제1 및 제2 트리밍회로(130, 140)는 프로브 테스트시 퓨즈 프로그램 또는 퓨즈 컷팅 과정을 통해 제1 및 제2 트리밍신호(VPW<n:0>, VR<k:0>)를 생성하기 위한 퓨즈회로를 포함할 수 있다. 제1 트리밍회로(130)는 프로브 테스트시 특정 온도(예:80°)에서 기본 단위 주기(예:1μm)를 가지는 리프레쉬 신호(SREF)가 주기신호 생성회로(120)로부터 생성되도록 퓨즈 프로그램 또는 퓨즈 컷팅 과정을 통해 제1 트리밍신호(VPW<n:0>)를 생성한다. 제2 트리밍회로(140)는 제1 트리밍회로(130)와 더불어 프로브 테스트시 특정 온도(예:80°)에서 기본 단위 주기(예:1μm)를 가지는 리프레쉬 신호(SREF)가 생성되도록 퓨즈 프로그램 또는 퓨즈 컷팅 과정을 통해 제2 트리밍신호(VR<k:0>)를 생성한다.
한편, 도 4에는 제3 트리밍회로(150)의 일예를 보인 내부 구성도가 도시되어 있고, 도 5에는 도 4에 도시된 제3 트리밍신호 생성부(153)의 일예를 보인 내부 구성도가 도시되어 있다.
도 4를 참조하면, 제3 트리밍회로(150)는 온도를 검출하기 위한 온도 센싱부(151)와, 온도 센싱부(151)로부터 출력되는 온도 검출전압(VTEMP)에 대응하는 제3 트리밍신호(VOSC<m:0>)를 생성하기 위한 제3 트리밍신호 생성부(153)를 포함할 수 있다.
여기서, 온도 센싱부(151)는 검출된 온도에 대응하는 온도 검출전압(VTEMP)을 출력한다. 온도 센싱부(151)는 공지공용의 기술이므로 자세한 설명을 생략하기로 한다.
그리고, 제3 트리밍신호 생성부(153)는 복수의 추적단계를 통해 온도를 추적하고 그 온도에 대응하는 제3 트리밍신호(VOSC<m:0>)를 생성할 수 있다. 이를 도 5를 참조하여 더욱 자세하게 설명하면, 제2 트리밍신호 생성부(153)는 추적단계마다 변경되는 온도추적코드(BTC_CODE<b:0>)에 응답하여 온도추적용 기준전압(VTEMP_DAC)을 생성하기 위한 추적 기준전압 생성부(153_1)와, 추적단계마다 온도추적용 기준전압(VTEMP_DAC)과 온도 검출전압(VTEMP)을 비교하기 위한 제2 비교부(153_3)와, 제2 비교부(153_3)로부터 출력되는 제2 비교신호(COMP2)에 응답하여 복수의 추적단계를 통해 온도를 추적하기 위한 온도 추적부(153_5)와, 온도 추적부(153_5)로부터 출력되는 추적결과코드(SAR_CODE<m:0>)를 온도추적코드(BTC_CODE<b:0>)로써 피드백하기 위한 피드백부(153_7)와, 테스트 모드신호(TM)에 응답하여 테스트코드(TM_CODE<m:0>) 또는 추적결과코드(SAR_CODE<m:0>)를 제3 트리밍신호(VOSC<m:0>)로써 출력하기 위한 코드 매칭부(153_9)를 포함할 수 있다.
여기서, 추적 기준전압 생성부(153_1)는 DAC(Digital to Analog Converter)를 포함할 수 있다.
그리고, 제2 비교부(153_3)는 차동 증폭기(Differential Amp.)를 포함할 수 있다.
또한, 온도 추적부(153_5)는 복수의 추적단계에 따라 제1 및 제2 제어신호(CTRL1, CTRL2)와 클럭(CLK)을 생성하기 위한 추적 제어부(153_51)와, 제2 제어신호(CTRL2), 클럭(CLK) 및 제2 비교신호(COMP2)에 응답하여 추적결과코드(SAR_CODE<m:0>)를 생성하기 위한 추적 수행부(153_53)를 포함할 수 있다. 예컨대, 추적 제어부(153_51)는 복수의 추적단계에 따라 제1 및 제2 제어신호(CTRL1, CTRL2)를 생성하기 위한 FSM(Finite State Machine)과, 복수의 추적단계에 따라 클럭(CLK)을 생성하기 위한 클럭 생성부를 포함할 수 있다. 그리고, 추적 수행부(153_53)는 온도를 추적하는 SAR(Successive Approximation Register)를 포함할 수 있다. 한편, 온도 추적부(153_5)가 상기와 같이 구성되는 경우 제2 비교부(153_3)는 제1 제어신호(CTRL1)에 응답하여 동작할 수 있다.
또한, 피드백부(153_7)는 추적결과코드(SAR_CODE<m:0>)의 오프셋(offset)을 조절하기 위한 오프셋 제어부(153_71)와, 오프셋 제어부(153_7)로부터 출력되는 오프셋 제어코드(OFF_CODE<a:0>)와 추적결과코드(SAR_CODE<m:0>)에 응답하여 온도추적코드(BTC_CODE<b:0>)를 생성하기 위한 코드 변환부(153_73)를 포함할 수 있다. 예컨대, 오프셋 제어부(153_71)는 퓨즈회로를 포함할 수 있고, 코드 변환부(153_73)는 binary to thermometer converter를 포함할 수 있다.
또한, 코드 매칭부(153_9)는 테스트 모드신호(TM)가 비활성화된 경우 추적결과코드(SAR_CODE<m:0>)를 제3 트리밍신호(VOSC<m:0>)로써 출력하고, 반대로 테스트 모드신호(TM)가 활성화된 경우 외부에서 입력된 테스트코드(TM_CODE<m:0>)를 제3 트리밍신호(VOSC<m:0>)로써 출력할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 반도체 장치(100)의 구동방법을 설명한다.
본 발명의 실시예에 따른 반도체 장치(100)의 구동방법은 제1 온도 범위에 속하는 특정 온도에서 예정된 단위 주기를 가지는 리프레쉬 신호(SREF)를 생성하는 제1 단계와, 온도가 제1 온도 범위일 때 리프레쉬 신호(SREF)의 단위 주기를 일정하게 유지하고 온도가 제1 온도 범위 이외의 제2 온도 범위일 때 리프레쉬 신호(SREF)의 단위 주기를 온도에 따라 조절하는 제2 단계와, 리프레쉬 신호(SREF)에 응답하여 리프레쉬 동작을 수행하는 제3 단계를 포함할 수 있다.
여기서, 제1 단계는 프로브 테스트시에 실시될 수 있다. 예컨대, 프로브 테스트시, 반도체 장치(100)는 80°에서 1μm의 단위 주기를 가지는 리프레쉬 신호(SREF)를 생성하도록 테스트 장치(도면에 미도시)에 의해 고정전류(If)가 트리밍되고, 트리밍결과에 따라 퓨즈 프로그램 또는 퓨즈 컷팅 과정을 통해 제1 트리밍회로(130)의 제1 트리밍신호(VPW<n:0>)가 정의될 수 있다. 이때, 제1 트리밍신호(VPW<n:0>)에 응답하여 고정전류(If)를 공급하는 고정전류 공급부(123)는 복수의 전류원(I ~ 2^n*I)을 통해 고정전류(If)를 일정하게 공급할 수 있다. 더불어, 제1 단계는 제1 트리밍회로(130)와 함께 제2 트리밍회로(140)를 이용하여 리프레쉬 신호(SREF)의 단위 주기를 설정할 수 있다. 예컨대, 프로브 테스트시, 반도체 장치(100)는 80°에서 1μm의 단위 주기를 가지는 리프레쉬 신호(SREF)를 생성하도록 테스트 장치에 의해 기준전압(VREF)이 트리밍되고, 트리밍결과에 따라 퓨즈 프로그램 또는 퓨즈 컷팅 과정을 통해 제2 트리밍회로(140)의 제2 트리밍신호(VR<k:0>)가 정의될 수 있다. 따라서, 제1 단계는 제1 및 제2 트리밍회로(130, 140)에 의해 리프레쉬 신호(SREF)의 기본 단위 주기를 정의함으로써 세밀하면서도 정확하게 리프레쉬 신호(SREF)의 기본 단위 주기를 설정할 수 있다.
그리고, 제2 단계는 제1 단계가 완료되어 리프레쉬 신호(SREF)의 기본 단위 주기(예:1μm @ 80°)가 보장된 상태에서 실시될 수 있다. 예컨대, 반도체 장치(100)는 현재 온도가 80°이상의 제1 온도 범위에 속하는 경우 리프레쉬 신호(SREF)의 단위 주기를 1μm로 유지하고, 또는 현재 온도가 30°초과 80°미만인 제2 온도 범위에 속하는 경우 리프레쉬 신호(SREF)의 단위 주기를 온도에 따라 1μm 초과 36μm미만으로 조절하고, 또는 현재 온도가 30°이하의 제1 온도 범위에 속하는 경우 리프레쉬 신호(SREF)의 단위 주기를 36μm로 유지할 수 있다. 특히, 온도가 제2 온도 범위에 속하는 경우에는 제3 트리밍회로(150)가 관여한다. 제3 트리밍회로(150)는 일정 주기마다 현재 온도를 검출하고 검출결과 현재 온도가 제2 온도 범위(예:30°초과 80°미만)인 경우 현재 온도에 따라 제3 트리밍신호(VOSC<m:0>)의 코드값을 변경할 수 있다. 이때, 제3 트리밍회로(150)는 현재 온도를 추적하고, 그 추적결과에 따라 제3 트리밍신호(VOSC<m:0>)의 코드값을 정의할 수 있다. 이때, 온도를 추적하는 단계는 SAR(Successive Approximation Register) 방식을 이용할 수 있다.
여기서, 제3 트리밍신호(VOSC<m:0>)는 환경 조건(예:process, voltage 등)의 영향을 받기 때문에, 제3 트리밍신호(VOSC<m:0>)의 오프셋(offset)을 조절하는 과정이 필요하다. 이는 제2 온도 범위(예:30°초과 80°미만)에 대응하는 최저 코드값(LSB)과 최고 코드값(MSB) 중 어느 하나의 기준을 설정하기 위함이다. 예컨대, 제3 트리밍신호(VOSC<m:0>)가 특정 온도(예:80°)에서 원하는 코드값이 생성되지 않을 경우 오프셋 제어부(153_71)의 트리밍과정을 통해 최저 코드값(LSB)을 조절함으로써 제3 트리밍신호(VOSC<m:0>)의 오프셋을 보정할 수 있다. 제3 트리밍신호(VOSC<m:0>)의 오프셋을 조절하는 과정은 별도의 테스트 모드를 통해 실시될 수 있으며, 제1 단계 또는 제2 단계에서도 실시 가능하다.
계속해서, 제3 단계는 복수의 메모리 셀을 포함하는 내부회로(110)가 리프레쉬 신호(SREF)에 응답하여 리프레쉬 동작을 수행할 수 있다. 메모리 셀에 저장된 전하는 특성상 고온일수록 빠르게 줄어들고 저온일수록 느리게 줄어들기 때문에, 리프레쉬 동작은 고온일수록 자주 수행되는 것이 좋고 저온일수록 가끔 수행되는 것이 좋다. 이는 리프레쉬 신호(SREF)의 주기에 의해 결정될 수 있다. 이때, 온도에 따른 트랜지스터의 특성을 고려하여 리프레쉬 신호(SREF)의 주기를 조절하여야 한다. 정리하면, 내부회로(100)는 현재 온도가 트랜지스터의 특성이 열화되는 제1 온도 범위(예:30°이하, 80°이상)인 경우 일정한 단위 주기를 가지는 리프레쉬 신호(SREF)에 응답하여 일정한 주기로 리프레쉬 동작을 수행하고, 현재 온도가 제2 온도 범위(예:30°초과, 80°미만)인 경우 고온일수록 고속의 단위 주기(고주파수)를 가지며 저온일수록 저속의 단위 주기(저주파수)를 가지는 리프레쉬 신호(SREF)에 응답하여 온도에 따라 선형적으로 조절되는 단위 주기로 리프레쉬 동작을 수행한다.
이와 같은 본 발명의 실시예에 따르면, 온도에 따라 리프레쉬 신호의 단위 주기를 일정하게 유지하거나 또는 선형적으로 조절함으로써 리프레쉬 동작의 성능을 향상시킬 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 장치 110 : 내부회로
120 : 주기신호 생성회로 121 : 기준전압 생성부
123 : 고정전류 공급부 P0 ~ Pn : 복수의 제1 스위칭부
I ~ 2^n*I : 복수의 전류원 125 : 가변전류 공급부
N0 ~ Nm : 복수의 제2 스위칭부 1P ~ xP : 복수의 충전부
127 : 주기신호 생성부 127_1 : 제1 비교부
127_3 : 방전부 127_5 : 분주부
130 : 제1 트리밍회로 140 : 제2 트리밍회로
150 : 제3 트리밍회로 151 : 온도 센싱부
153 : 제3 트리밍신호 생성부 153_1 : 추적 기준전압 생성부
153_3 : 제2 비교부 153_5 : 온도 추적부
153_51 : 추적 제어부 153_53 : 추적 수행부
153_7 : 피드백부 153_71 : 오프셋 제어부
153_73 : 코드 변환부 153_9 : 코드 매칭부

Claims (27)

  1. 제1 트리밍신호에 응답하여 온도와 무관하게 예정된 단위 주기를 가지는 주기신호를 디폴트로 생성하되, 제2 트리밍신호에 응답하여 상기 온도에 따라 상기 단위 주기가 조절되는 상기 주기신호를 생성하기 위한 주기신호 생성회로; 및
    상기 주기신호에 응답하여 예정된 동작을 수행하는 내부회로
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 주기신호 생성회로는 상기 온도가 기 설정된 온도 범위에 속할 때 상기 주기신호의 상기 단위 주기를 상기 온도에 따라 조절하는 반도체 장치.
  3. 제1항에 있어서,
    상기 예정된 동작은 리프레쉬 동작을 포함하는 반도체 장치.
  4. 제1항에 있어서,
    프로브 테스트시 상기 주기신호의 상기 단위 주기에 대응하는 상기 제1 트리밍신호를 생성하기 위한 제1 트리밍회로; 및
    상기 온도에 대응하는 상기 제2 트리밍신호를 생성하기 위한 제2 트리밍회로를 더 포함하는 반도체 장치.
  5. 제1 트리밍신호에 응답하여 온도와 무관하게 일정한 제1 전류를 충/방전 노드로 공급하기 위한 고정 전류 공급부;
    제2 트리밍신호에 응답하여 상기 온도에 따라 조절되는 제2 전류를 상기 충/방전 노드로 공급하기 위한 가변 전류 공급부;
    제3 트리밍신호에 응답하여 기준전압을 생성하기 위한 기준전압 생성부;
    상기 기준전압 대비 상기 충/방전 노드에 걸린 충/방전 전압에 따라 주기신호를 생성하기 위한 주기신호 생성부; 및
    상기 주기신호에 응답하여 예정된 동작을 수행하는 내부회로
    를 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 기준전압 생성부는 DAC(Digital to Analog Converter)를 포함하는 반도체 장치.
  7. 제5항에 있어서,
    상기 고정 전류 공급부는,
    상기 충/방전 노드에 병렬로 접속되며, 상기 제1 트리밍신호에 응답하여 선택적으로 스위칭되는 복수의 제1 스위칭부; 및
    상기 복수의 제1 스위칭부와 고전압단 사이에 접속되며, 상기 충/방전 노드에 상기 제1 전류를 공급하기 위한 복수의 전류원을 포함하는 반도체 장치.
  8. 제5항에 있어서,
    상기 가변 전류 공급부는,
    상기 충/방전 노드에 병렬로 접속되며, 상기 제2 트리밍신호에 응답하여 선택적으로 스위칭되는 복수의 제2 스위칭부; 및
    상기 복수의 제2 스위칭부와 고전압단 사이에 접속되며, 상기 충/방전 노드에 상기 제2 전류를 공급하기 위한 복수의 충전부를 포함하는 반도체 장치.
  9. 제5항에 있어서,
    상기 주기신호 생성부는,
    상기 기준전압과 상기 충/방전 전압을 비교하기 위한 제1 비교부;
    상기 충/방전 노드와 저전압단 사이에 접속되며, 상기 제1 비교부로부터 출력되는 제1 비교신호에 응답하여 스위칭되는 방전부; 및
    상기 충/방전 전압을 상기 주기신호로써 출력하기 위한 주기신호 출력부를 포함하는 반도체 장치.
  10. 제9항에 있어서,
    상기 주기신호 출력부는 분주부를 포함하는 반도체 장치.
  11. 제5항에 있어서,
    프로브 테스트시 상기 주기신호의 상기 단위 주기에 대응하는 상기 제1 트리밍신호를 생성하기 위한 제1 트리밍회로;
    상기 온도에 대응하는 상기 제2 트리밍신호를 생성하기 위한 제2 트리밍회로; 및
    상기 프로브 테스트시 상기 기준전압을 설정하기 위한 상기 제3 트리밍신호를 생성하기 위한 제3 트리밍회로를 더 포함하는 반도체 장치.
  12. 제11항에 있어서,
    상기 제1 트리밍회로는 퓨즈회로를 포함하는 반도체 장치.
  13. 제11항에 있어서,
    상기 제2 트리밍회로는,
    상기 온도를 검출하기 위한 온도 센싱부; 및
    상기 온도 센싱부로부터 출력되는 온도 검출신호에 대응하는 상기 제2 트리밍신호를 생성하기 위한 제2 트리밍신호 생성부를 포함하는 반도체 장치.
  14. 제13항에 있어서,
    상기 제2 트리밍신호 생성부는,
    추적단계마다 변경되는 온도추적코드에 응답하여 온도추적용 기준전압을 생성하기 위한 추적 기준전압 생성부;
    상기 추적단계마다 상기 온도추적용 기준전압과 상기 온도 검출신호의 전압레벨을 비교하기 위한 제2 비교부;
    상기 제2 비교부로부터 출력되는 제2 비교신호에 응답하여, 복수의 추적단계를 통해 상기 온도를 추적하기 위한 온도 추적부;
    상기 온도 추적부로부터 출력되는 추적결과코드를 상기 온도추적코드로써 피드백하기 위한 피드백부; 및
    상기 추적결과코드를 상기 제2 트리밍신호로써 출력하기 위한 제2 트리밍신호 출력부를 포함하는 반도체 장치.
  15. 제14항에 있어서,
    상기 추적 기준전압 생성부는 DAC(Digital to Analog Converter)를 포함하는 반도체 장치.
  16. 제14항에 있어서,
    상기 온도 추적부는,
    상기 복수의 추적단계에 따라 제1 및 제2 제어신호와 클럭을 생성하기 위한 추적 제어부; 및
    상기 제2 제어신호, 상기 클럭 및 상기 제2 비교신호에 응답하여 상기 추적결과코드를 생성하기 위한 추적 수행부를 포함하며,
    상기 제2 비교부는 상기 제1 제어신호에 응답하여 동작하는 반도체 장치.
  17. 제16항에 있어서,
    상기 추적 제어부는,
    상기 복수의 추적단계에 따라 상기 제1 및 제2 제어신호를 생성하기 위한 FSM(Finite State Machine); 및
    상기 복수의 추적단계에 따라 클럭을 생성하기 위한 클럭생성부를 포함하는 반도체 장치.
  18. 제16항에 있어서,
    상기 추적 수행부는 SAR(Successive Approximation Register)를 포함하는 반도체 장치.
  19. 제14항에 있어서,
    상기 피드백부는,
    상기 추적결과코드의 오프셋(offset)을 조절하기 위한 오프셋 제어부; 및
    상기 오프셋 제어부로부터 출력되는 오프셋 제어코드와 상기 추적결과코드에 응답하여 상기 온도추적코드를 생성하기 위한 코드 변환부를 포함하는 반도체 장치.
  20. 제19항에 있어서,
    상기 오프셋 제어부는 퓨즈회로를 포함하고,
    상기 코드 변환부는 BTC(binary to thermometer converter)를 포함하는 반도체 장치.
  21. 제14항에 있어서,
    상기 제2 트리밍신호 출력부는 테스트 모드신호에 응답하여 상기 추적결과코드와 테스트코드 중 어느 하나를 상기 제2 트리밍신호로써 출력하는 반도체 장치.
  22. 제11항에 있어서,
    상기 제3 트리밍회로는 퓨즈회로를 포함하는 반도체 장치.
  23. 제5항에 있어서,
    상기 예정된 동작은 리프레쉬 동작을 포함하는 반도체 장치.
  24. 제1 온도 범위에 속하는 특정 온도에서 예정된 단위 주기를 가지는 리프레쉬 신호를 생성하는 단계;
    온도가 상기 제1 온도 범위일 때 상기 리프레쉬 신호의 상기 단위 주기를 일정하게 유지하고, 상기 온도가 제1 온도 범위 이외의 제2 온도 범위일 때 상기 리프레쉬 신호의 상기 단위 주기를 상기 온도에 따라 조절하는 단계; 및
    상기 리프레쉬 신호에 응답하여 리프레쉬 동작을 수행하는 단계
    를 포함하는 반도체 장치의 구동방법.
  25. 제24항에 있어서,
    상기 제1 온도 범위는 30° 이하의 온도 범위와 80° 이상의 온도 범위를 포함하고,
    상기 제2 온도 범위는 30° 초과 80° 미만인 온도 범위를 포함하는 반도체 장치의 구동방법.
  26. 제24항에 있어서,
    상기 온도에 따라 조절하는 단계는,
    상기 온도를 추적하는 단계; 및
    상기 온도를 추적하는 단계에서 얻어진 추적 결과에 따라 상기 리프레쉬 신호의 상기 단위 주기를 조절하는 단계를 포함하는 반도체 장치의 구동방법.
  27. 제26항에 있어서,
    상기 온도를 추적하는 단계는 SAR(Successive Approximation Register) 방식을 이용하는 반도체 장치의 구동방법.
KR1020130132974A 2013-11-04 2013-11-04 반도체 장치 및 그의 구동방법 KR20150051471A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130132974A KR20150051471A (ko) 2013-11-04 2013-11-04 반도체 장치 및 그의 구동방법
US14/278,031 US9361969B2 (en) 2013-11-04 2014-05-15 Semiconductor device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130132974A KR20150051471A (ko) 2013-11-04 2013-11-04 반도체 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20150051471A true KR20150051471A (ko) 2015-05-13

Family

ID=53006931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130132974A KR20150051471A (ko) 2013-11-04 2013-11-04 반도체 장치 및 그의 구동방법

Country Status (2)

Country Link
US (1) US9361969B2 (ko)
KR (1) KR20150051471A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102341385B1 (ko) * 2015-09-07 2021-12-21 에스케이하이닉스 주식회사 전압 생성 회로, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10331377B2 (en) 2017-11-01 2019-06-25 Micron Technology, Inc. NAND flash thermal alerting

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR100502971B1 (ko) 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
KR100501634B1 (ko) * 2003-05-28 2005-07-18 주식회사 하이닉스반도체 온도 검출 회로
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
JP4237038B2 (ja) * 2003-12-01 2009-03-11 エルピーダメモリ株式会社 半導体集積回路装置
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100610455B1 (ko) * 2004-06-28 2006-08-08 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
KR100610024B1 (ko) * 2005-01-27 2006-08-08 삼성전자주식회사 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7292488B2 (en) * 2005-07-06 2007-11-06 Infineon Technologies Ag Temperature dependent self-refresh module for a memory device
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100880925B1 (ko) * 2007-09-03 2009-02-04 주식회사 하이닉스반도체 반도체 집적 회로의 주기 신호 발생 장치
US7859931B2 (en) * 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
KR101053522B1 (ko) * 2009-03-13 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
KR20110130154A (ko) 2010-05-27 2011-12-05 주식회사 하이닉스반도체 반도체 장치의 오실레이터
JP2012038399A (ja) * 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20150124545A1 (en) 2015-05-07
US9361969B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
KR100854463B1 (ko) 온도센서회로 및 이를 이용한 반도체 메모리 장치
JP4758077B2 (ja) 温度測定回路及び方法
US8749224B2 (en) Voltage detection circuit and method for controlling the same
JP5263791B2 (ja) 半導体装置
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US9000813B2 (en) Waveform generation circuit
US10833630B2 (en) Apparatuses and methods for temperature independent oscillators
JP2016046617A (ja) 半導体装置
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US10832755B2 (en) Memory devices and methods of controlling an auto-refresh operation of the memory devices
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
JP2007052898A (ja) 最大クロック周波数を用いたクロックト待機モード
US20080159043A1 (en) Negative voltage generator for use in semiconductor memory device
US8780666B2 (en) Decoupling capacitance calibration devices and methods for DRAM
JP2008217877A (ja) セルフリフレッシュ制御回路、半導体装置
US9130545B2 (en) Period signal generation circuits
KR20150051471A (ko) 반도체 장치 및 그의 구동방법
JP2008117507A (ja) 半導体メモリ素子の温度情報出力装置
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
CN103021451A (zh) 一种基于阈值电压调节的多级温度控制自刷新存储设备及其方法
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
KR101948899B1 (ko) 주기신호생성회로
KR20130132186A (ko) 주기신호생성회로
KR20170101006A (ko) 내부 전압 생성 회로 및 이를 이용하는 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid