JP4838518B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4838518B2
JP4838518B2 JP2005044895A JP2005044895A JP4838518B2 JP 4838518 B2 JP4838518 B2 JP 4838518B2 JP 2005044895 A JP2005044895 A JP 2005044895A JP 2005044895 A JP2005044895 A JP 2005044895A JP 4838518 B2 JP4838518 B2 JP 4838518B2
Authority
JP
Japan
Prior art keywords
temperature
detection
signal
circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005044895A
Other languages
English (en)
Other versions
JP2006236398A (ja
Inventor
淳匡 酒向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005044895A priority Critical patent/JP4838518B2/ja
Priority to US11/172,894 priority patent/US7184349B2/en
Publication of JP2006236398A publication Critical patent/JP2006236398A/ja
Priority to US11/704,951 priority patent/US7443754B2/en
Priority to US12/212,066 priority patent/US7813205B2/en
Application granted granted Critical
Publication of JP4838518B2 publication Critical patent/JP4838518B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Description

本発明は半導体記憶装置に関し、特にデータ保持のためにリフレッシュを行う半導体記憶装置に関する。
携帯電話等の携帯機器の記憶装置には、従来、ＳＲＡＭが主に使用されていたが、年々必要なメモリ容量が増加しつつあるため、大容量メモリであるＤＲＡＭが使用されるようになってきた。ここで、問題となるのが、携帯機器の電池の持ち時間である。
ＳＲＡＭは、データ保持にほとんど電力を消費しないが、ＤＲＡＭは、データ保持のために、定期的にリフレッシュを行うことが必要であるため、スタンバイ状態でもある程度の電力を消費する。すなわち、携帯機器を使用していない状態でも、データを保持するために電力を消費し、バックアップ電池を消費してしまう。
これを解決するためには、スタンバイ状態におけるリフレッシュ動作回数を減らして、消費電力を削減すればよい。例えば、ＤＲＡＭのデータ保持時間は、温度が低いほどデータ保持時間が長くなる特性を持っているので、ある特定の基準温度より温度が低いときは、温度が高い状態よりもリフレッシュ動作の周期を長く設定し、リフレッシュ動作の回数を減らすようにする。
図１２は、データ保持時間と温度の関係を示した図である。図に示す波形Ｗ１１は、ＤＲＡＭセルのデータ保持時間の温度依存性を示している。波形Ｗ１２は、ＤＲＡＭセルのリフレッシュ動作の周期を示している。なお、グラフの縦軸の時間は、ログスケールで示されている。
ＤＲＡＭセルは、波形Ｗ１１に示すように、温度が低くなるにつれて、データ保持時間が長くなる。従って、波形Ｗ１２に示すように、チップの温度が所定の基準温度Ｔｔｈより温度が低ければ、リフレッシュ動作の周期を長くし、基準温度Ｔｔｈより高ければ、リフレッシュ動作の周期を短くするようにして電力消費を低減することができる。
図１３は、図１２のリフレッシュ動作の周期を制御する制御回路のブロック図である。図に示すように制御回路は、リファレンスレベル回路１０１、温度検出回路１０２、分周制御回路１０３、リング発振器１０４、および分周回路１０５を有している。
リファレンスレベル回路１０１は、温度変動および電源変動に依存しない一定のリファレンス電圧を出力する。温度検出回路１０２は、リファレンスレベル回路１０１から出力されるリファレンス電圧と、温度に依存して変化する電圧とを比較し、比較結果を分周制御回路１０３に出力する。すなわち、温度検出回路１０２は、チップの温度（ＤＲＡＭセルの温度）が基準温度より高いか低いか判断している。分周制御回路１０３は、温度検出回路１０２からの判断結果に応じて、分周回路１０５の分周比を制御する。例えば、温度検出回路１０２によって、チップの温度が基準温度より低いと判断されれば、分周制御回路１０３は、分周回路１０５の分周比が大きくなるように制御する。温度検出回路１０２によって、チップの温度が基準温度より高いと判断されれば、分周制御回路１０３は、分周回路１０５の分周比が小さくなるように制御する。
リング発振器１０４は、インバータ回路１０４ａ〜１０４ｅにより、リング発振器を構成している。インバータ回路１０４ａ〜１０４ｅによって発生する発振信号は、インバータ回路１０４ｆを介して分周回路１０５へ出力されている。分周回路１０５は、ＦＦ（フリップフロップ）１０５ａ〜１０５ｅによって構成されている。分周回路１０５は、リング発振器１０４からの発振信号に基づいてカウントをし、所定の値になるとリフレッシュ要求信号を出力する。分周回路１０５は、分周制御回路１０３からの制御によって、分周比を変えることができる。なお、リフレッシュ要求信号は、リフレッシュ回路に出力され、リフレッシュ回路は、リフレッシュ要求信号によって、ＤＲＡＭセルのデータのリフレッシュを行う。
図１４は、図１３のリファレンスレベル回路の回路図である。図に示すようにリファレンスレベル回路１０１は、温度変動および電源変動に依存しない電圧VRFVを、抵抗Ｒ１０１，Ｒ１０２によって分圧し、リファレンス電圧vrefを出力している。
図１５は、図１３の温度検出回路の回路図である。図に示すように温度検出回路１０２は、インバータ回路１１１，１１２、ＰＭＯＳのトランジスタＭ１０１〜Ｍ１０５、ＮＭＯＳのトランジスタＭ１０６〜Ｍ１０８、抵抗Ｒ１１１、およびダイオードＤ１０１から構成されている。
温度検出回路１０２は、温度検出イネーブル信号detenzがＨ状態のとき、リファレンス電圧vrefと、ダイオードＤ１０１と抵抗Ｒ１１１の接続点のモニタ電圧vmoniとを比較し、比較結果をインバータ回路１１２から温度検出信号detectzとして出力する。ダイオードＤ１０１のしきい値は、温度に依存して変化し、モニタ電圧vmoniは、温度が高くなるほど小さくなる。
モニタ電圧vmoniがリファレンス電圧vrefより上、すなわち、チップの温度が、基準温度より低い場合、温度検出回路１０２は、Ｈ状態の温度検出信号detectzを出力する。モニタ電圧vmoniがリファレンス電圧vrefより下、すなわち、チップの温度が、基準温度より高い場合、温度検出回路１０２は、Ｌ状態の温度検出信号detectzを出力する。なお、温度検出信号detectzは、分周回路１０５に出力され、分周回路１０５は、この温度検出信号detectzの状態に応じて、分周比を変更する。
図１６は、図１５の温度検出回路の動作を説明する図である。図の（Ａ）はリファレンス電圧vrefとモニタ電圧vmoniの関係を示した図である。図の（Ｂ）はトランジスタＭ１０３，Ｍ１０４、Ｍ１０６，Ｍ１０７，Ｍ１０８で構成された差動増幅器の出力（トランジスタＭ１０６のドレイン）の電圧を示した図である。図の（Ｃ）は温度検出信号detectzの電圧を示した図である。
図の（Ａ）に示すようにモニタ電圧vmoniがリファレンス電圧vrefより大きいとき、差動増幅器からは、図の（Ｂ）に示すようにＬ状態の信号が出力される。この信号は、インバータ回路１１２で反転され、図の（Ｃ）に示すようにＨ状態の温度検出信号detectzが出力される。また、図の（Ａ）に示すようにモニタ電圧vmoniがリファレンス電圧vrefより小さいとき、差動増幅器からは、図の（Ｂ）に示すようにＨ状態の信号が出力される。この信号は、インバータ回路１１２で反転され、図の（Ｃ）に示すようにＬ状態の温度検出信号detectzが出力される。
なお、所定温度をばらつき少なく検出し、検出された所定温度に応じて動作状態を最適化する温度検出機能を備えた半導体装置がある（例えば、特許文献１参照）。また、製造時のばらつきを校正して動作温度に従ってリフレッシュ周期を最適化し、消費電力の低減を図る温度検出回路がある（例えば、特許文献２参照）。
特開２００３−１３２６７８号公報 特開２０００−５５７４２号公報
しかし、図１２で示したように、リフレッシュ動作の周期を変更するための基準温度が一つしかないので、ＤＲＡＭセルのデータ保持時間と、リフレッシュの周期との間隙が大きく、低消費電力化の効率が低いという問題点があった。
本発明はこのような点に鑑みてなされたものであり、基準温度を複数設け、検出した温度と複数の基準温度との比較によってリフレッシュの周期を細かく変更し、消費電力の低減を図る半導体記憶装置を提供することを目的とする。
本発明では上記問題を解決するために、図１に示すようなデータ保持のためにリフレッシュを行う半導体記憶装置において、温度を検出し、温度信号ｔを出力する温度検出部１と、温度と比較される複数の異なる基準温度に対応した基準温度信号ｔｂを、選択信号ｓに応じて出力する基準温度信号出力部２と、温度信号ｔと基準温度信号ｔｂとによって、温度と基準温度とを比較する温度比較部３と、比較結果に応じて、選択信号ｓを出力する選択信号出力部４と、比較結果に応じて、リフレッシュの周期を変更するリフレッシュ周期制御部５と、を有することを特徴とする半導体記憶装置が提供される。
このような半導体記憶装置によれば、検出した温度と基準温度とを比較し、比較結果に応じて、その基準温度を変更する。そして、その基準温度と検出した温度との比較結果に応じて、リフレッシュの周期を変更する。これにより、検出した温度と比較される基準温度は、比較結果に応じて変更されるとともに、その変更される基準温度と、検出した温度との比較結果によって、リフレッシュの周期が細かく変更される。
本発明の半導体記憶装置では、検出した温度と比較される基準温度を比較結果に応じて変更するとともに、その変更した基準温度と、検出した温度との比較結果によって、リフレッシュの周期を細かく変更するようにした。これによって、データ保持時間と、リフレッシュの周期との間隙を小さくすることができ、消費電力を低減することができる。
以下、本発明の原理を図面を参照して詳細に説明する。
図１は、半導体記憶装置のリフレッシュ周期制御の概要を示した図である。図に示すように半導体記憶装置は、温度検出部１、基準温度信号出力部２、温度比較部３、選択信号出力部４、およびリフレッシュ周期制御部５を有している。
温度検出部１は、チップの温度を検出し、温度信号ｔを出力する。基準温度信号出力部２は、チップの温度と比較される、複数の異なる基準温度に対応した基準温度信号ｔｂを、選択信号ｓに応じて出力する。温度比較部３は、温度信号ｔと基準温度信号ｔｂとによって、チップの温度と基準温度とを比較する。
選択信号出力部４は、温度比較部３の比較結果に応じて、選択信号ｓを出力する。例えば、検出されたチップの温度が、基準温度より低ければ、１段階温度の低い基準温度に対応した基準温度信号ｔｂが出力されるよう選択信号ｓを出力する。また、検出されたチップの温度が、基準温度より高ければ、１段階温度の高い基準温度に対応した基準温度信号ｔｂが出力されるよう選択信号ｓを出力する。
リフレッシュ周期制御部５は、温度比較部３の比較結果に応じて、リフレッシュの周期を変更する。温度比較部３によって比較される基準電圧は複数存在するので、リフレッシュの周期もそれに対応して複数存在し、細かく変更されることになる。なお、温度の高い基準温度が選択されている場合、リフレッシュの周期は、温度の低い基準温度が選択されている場合よりも短くなるようになっている。
このように、検出したチップの温度と比較される基準温度を、比較結果に応じて変更するとともに、その変更した基準温度と、検出したチップの温度との比較結果によって、リフレッシュの周期を細かく変更するようにした。これによって、データ保持時間と、リフレッシュの周期との間隙を小さくすることができ、消費電力を低減することができる。
次に、本発明の実施の形態を図面を参照して詳細に説明する。
図２は、半導体記憶装置のリフレッシュ周期制御のシステム構成例を示す図である。図２では、各回路で入出力される信号の種類等について簡単に説明する。図に示すように半導体記憶装置は、リファレンスレベル回路１０、温度検出回路２０、検出温度ラッチ回路３０、検出温度セレクタ４０、分周数セレクタ５０、および分周器制御回路６０を有している。これらの回路は、ＤＲＡＭセルと同じ半導体チップに形成され、ＤＲＡＭセルのリフレッシュ周期を、温度に応じて制御している。
リファレンスレベル回路１０には、温度変動および電源変動に依存しない電圧VRFVが供給される。また、リファレンスレベル回路１０には、検出温度セレクタ４０から検出温度選択信号selx１〜selxｍ，selz１〜selzｍ（それぞれｍ個存在）が入力される。検出温度選択信号selx１〜selxｍ，selz１〜selzｍは、対となっている信号であり、例えば、検出温度選択信号selx１がＨ状態ならば、検出温度選択信号selz１はＬ状態となっている。リファレンスレベル回路１０は、ｍ種類の異なる大きさのリファレンス電圧vrefを生成し、検出温度選択信号selx１〜selxｍ，selz１〜selzｍに応じて、１つのリファレンス電圧vrefを出力する。
温度検出回路２０には、電圧VRFVとリファレンスレベル回路１０から出力されるリファレンス電圧vrefが入力される。温度検出回路２０は、チップの温度（ＤＲＡＭセルの温度）に対応したモニタ電圧vmoniと、リファレンス電圧vrefとを比較し、その比較結果を示す温度検出信号detzを検出温度ラッチ回路３０へ出力する。
検出温度ラッチ回路３０は、ｍ個存在し、それぞれに、温度検出回路２０から出力される温度検出信号detzが入力される。また、検出温度ラッチ回路３０のそれぞれには、検出温度セレクタ４０から出力される検出温度選択信号selz１〜selzｍのそれぞれが対応して入力される。検出温度ラッチ回路３０は、検出温度選択信号selzによって選択されたものは、温度検出回路２０より出力されている温度検出信号detzの状態を取り込み、分周数セレクタ５０および検出温度セレクタ４０に検出温度ラッチ信号latzを出力し、検出温度選択信号selzによって選択されていないものは、前回選択されたときと同じ検出温度ラッチ信号latzを出力し続ける。
検出温度セレクタ４０は、検出温度ラッチ回路３０に対応してｍ個存在する。検出温度セレクタ４０には、対応する検出温度ラッチ回路から出力される検出温度ラッチ信号latzｎが入力されるとともに、対応する検出温度ラッチ回路に隣接する検出温度ラッチ回路から出力される検出温度ラッチ信号latzｎ−１，latzｎ＋１も入力される。また、検出温度セレクタ４０のそれぞれには、温度検出回路２０から出力される温度検出信号detzが入力される。検出温度セレクタ４０は、入力される検出温度ラッチ信号latz１〜latzｍと、温度検出信号detzとに応じて、検出温度選択信号selx１〜selxｍ，selz１〜selzｍを出力する。
分周数セレクタ５０は、検出温度ラッチ回路３０から出力される検出温度ラッチ信号latz１〜latzｍが入力される。分周数セレクタ５０は、入力される検出温度ラッチ信号latz１〜latzｍに応じて、図示しない分周器の分周数を選択する。
分周器制御回路６０は、分周数セレクタ５０によって選択された分周数となるように分周器を制御する。分周器は、分周器制御回路６０の制御に基づいて、様々な周期のリフレッシュ要求信号を出力する。
図３は、図２のシステムによって実現されるＤＲＡＭセルのデータ保持時間の温度依存性とリフレッシュ時間の関係を示した図である。図に示す波形Ｗ１は、ＤＲＡＭセルのデータ保持時間の温度依存性を示している。波形Ｗ２は、ＤＲＡＭセルのリフレッシュ動作の周期を示している。なお、グラフの縦軸の時間は、ログスケールで示されている。
ＤＲＡＭセルは、波形Ｗ１に示すように、温度が低くなるにつれて、データ保持時間が長くなる。図２のシステムでは、波形Ｗ２に示すように、複数の検出温度（基準温度）Ｔｔｈ１〜Ｔｔｈ６が設けられ（図２のｍが６の場合）、チップの温度が、この検出温度Ｔｔｈ１〜Ｔｔｈ６より低いか高いかによって、リフレッシュ動作の周期が設定されている。
検出温度Ｔｔｈ１〜Ｔｔｈ６は、図２のリファレンスレベル回路１０から出力されるリファレンス電圧vrefに対応している。つまり、チップの温度が、いずれかのリファレンス電圧vref（検出温度Ｔｔｈ１〜Ｔｔｈ６）より大きいか小さいかによって、リフレッシュ動作の周期が変更される。このように、複数の検出温度Ｔｔｈ１〜Ｔｔｈ６を設け、細かくリフレッシュ動作の周期を変更することにより、ＤＲＡＭセルのデータ保持時間と、リフレッシュ動作の周期との間隙を小さくし、消費電力の低減を図る。
次に、図２のシステム構成例の詳細なブロックについて説明する。
図４は、図２の半導体記憶装置のリフレッシュ周期制御の詳細なブロックを示した図である。図には、リファレンスレベル回路１０、温度検出回路２０、ｍ個の検出温度ラッチ回路３０−１〜３０−ｍ、およびｍ個の検出温度セレクタ４０−１〜４０−ｍが示してある。なお、図では、図２の分周数セレクタ５０および分周器制御回路６０は省略してある。
検出温度セレクタ４０−１〜４０−ｍは、リファレンス電圧vref、すなわち、図３で説明した検出温度を選択するための検出温度選択信号selx１〜selxｍ，selz１〜selzｍを、リファレンスレベル回路１０に出力し、検出温度選択信号selz１〜selzｍを検出温度ラッチ回路３０−１〜３０−ｍに出力する。
検出温度セレクタ４０−１〜４０−ｍは、チップの温度と、現在選択されているリファレンス電圧vref（検出温度）との大小関係によって、次のリファレンス電圧vrefを選択するように、検出温度選択信号selx１〜selxｍ，selz１〜selzｍを出力するようになっている。例えば、チップの温度が、現在選択されているリファレンス電圧vrefに対応する検出温度より低ければ、１段階温度の低い検出温度に対応するリファレンス電圧vrefを選択するよう、検出温度選択信号selx１〜selxｍ，selz１〜selzｍを出力するようになっている。また、チップの温度が、現在選択されているリファレンス電圧vrefに対応する検出温度より高ければ、１段階温度の高い検出温度に対応するリファレンス電圧vrefを選択するよう、検出温度選択信号selx１〜selxｍ，selz１〜selzｍを出力するようになっている。検出温度セレクタ４０−１〜４０−ｍのそれぞれは、電源の電圧vii、検出温度ラッチ信号latz１〜latzｍ、温度検出回路２０から出力される温度検出信号detz、およびグランドの電圧vssに応じて、検出温度選択信号selx１〜selxｍ，selz１〜selzｍを出力する。なお、検出温度セレクタ４０−１〜４０−ｍは、ｍ個の検出温度に対応しており、検出温度セレクタ４０−１は、最も温度の低い検出温度に対応し、検出温度セレクタ４０−ｍは、最も温度の高い検出温度に対応するようになっている。
リファレンスレベル回路１０は、検出温度選択信号selx１〜selxｍ，selz１〜selzｍに応じて、ｍ種類の大きさのリファレンス電圧vrefを温度検出回路２０に出力する。例えば、Ｌ状態の検出温度選択信号selx１、Ｈ状態の検出温度選択信号selz１が入力されると、最も大きい電圧のリファレンス電圧vrefを出力する。Ｌ状態の検出温度選択信号selx２、Ｈ状態の検出温度選択信号selz２が入力されると、前記リファレンス電圧vrefの次に大きい電圧のリファレンス電圧vrefを出力する。Ｌ状態の検出温度選択信号selxｍ、Ｈ状態の検出温度選択信号selzｍが出力されると、最も小さい電圧のリファレンス電圧vrefを出力する。
温度検出回路２０は、リファレンスレベル回路１０から出力されるリファレンス電圧vref、つまり、選択された検出温度と、チップの温度とを比較し、比較結果である温度検出信号detzを検出温度ラッチ回路３０−１〜３０−ｍおよび検出温度セレクタ４０−１〜４０−ｍに出力する。例えば、チップの温度が、選択された検出温度より小さければ、Ｌ状態の温度検出信号detzを出力する。チップの温度が、選択された検出温度より大きければ、Ｈ状態の温度検出信号detzを出力する。なお、この温度検出信号detzの状態によって、次に選択される検出温度が決まる。例えば、Ｌ状態の温度検出信号detzが出力されれば、現在選択されている検出温度より１段階温度の低い検出温度が選択される。Ｈ状態の温度検出信号detzが出力されれば、現在選択されている検出温度より１段階温度の高い検出温度が選択される。
検出温度ラッチ回路３０−１〜３０−ｍは、温度検出回路２０から出力される温度検出信号detzと、検出温度セレクタ４０−１〜４０−ｍから出力される検出温度選択信号selz１〜selzｍが入力される。検出温度ラッチ回路３０−１〜３０−ｍは、Ｈ状態の検出温度選択信号selz１〜selzｍが入力されたとき、温度検出回路２０から出力されている温度検出信号detzを受け、検出温度ラッチ信号latz１〜latzｍを出力する。また、Ｌ状態の検出温度選択信号selz１〜selzｍが入力されたとき、前回selz１〜selzｍがＨ状態であったときの検出温度ラッチ信号latz１〜latzｍを出力する。なお、検出温度ラッチ回路３０−１〜３０−ｍは、検出温度セレクタ４０−１〜４０−ｍと同様に、ｍ個の検出温度に対応している。また、検出温度ラッチ回路３０−１〜３０−ｍは、温度検出信号detzを反転してラッチする。
ところで、電源投入後等のスタート時は、安全性を考慮し、リフレッシュ動作の周期が最も短くなるよう、最も温度の高い検出温度が選択されるようになっている。そこで、電源投入後等のスタート時は、検出温度ラッチ回路３０−１〜３０−ｍの全てが、Ｌ状態の検出温度ラッチ信号latz１〜latzｍを出力し、検出温度セレクタ４０−ｍからＨ状態の検出温度選択信号selzｍ、Ｌ状態の検出温度選択信号selxｍが出力されるようになっている（その他はＨ状態とＬ状態が逆になっている）。これによって、検出温度ラッチ回路３０−ｍは、温度検出回路２０から出力される、最も温度の高い検出温度と、チップの温度との比較結果である温度検出信号detzをラッチする。現在の検出温度よりチップの温度が低ければ、温度検出回路２０からは、現在の検出温度を１段階下げるためのＬ状態の温度検出信号detzが出力される。検出温度ラッチ回路３０−ｍは、Ｌ状態の温度検出信号detzを反転したＨ状態の検出温度ラッチ信号latzｍを出力する。
Ｌ状態の検出温度ラッチ信号latz１〜latzｍ−１、Ｈ状態の検出温度ラッチ信号latzｍが出力されることによって、検出温度セレクタ４０−ｍ−１が活性化する（後述詳細）ようになっている。これによって、次に温度が高い検出温度（リファレンス電圧vref）が選択される。また、検出温度セレクタ４０−ｍ−１から、Ｈ状態の検出温度選択信号selzｍ−１が出力され、検出温度ラッチ回路３０−ｍ−１が、温度検出回路２０から出力される、次に温度の高い検出温度と、チップの温度との比較結果である温度検出信号detzをラッチする。現在の検出温度よりチップの温度が低ければ、現在の検出温度を１段階下げるためのＬ状態の温度検出信号detzが温度検出回路２０から出力され、検出温度ラッチ回路３０−ｍ−１は、Ｈ状態の検出温度ラッチ信号latzｍ−１を出力する。そして、Ｌ状態の検出温度ラッチ信号latz１〜latzｍ−２、Ｈ状態の検出温度ラッチ信号latzｍ−１，latzｍが出力されることによって、検出温度セレクタ４０−ｍ−２が活性化する（後述詳細）ようになっている。以下同様に、チップの温度が、検出温度より小さければ、検出温度ラッチ信号latz１〜latzｍのＨ状態とＬ状態の境界が、検出温度ラッチ信号latzｍ−２、検出温度ラッチ信号latzｍ−３、…と図中上方に移っていき、Ｈ状態の領域が大きくなっていく。一方、チップの温度が、検出温度より大きければ、Ｈ状態とＬ状態の境界が、図中下方に移っていき、Ｈ状態の領域が小さくなっていく。これによって、検出温度が変更されるようになっている。
次に、図４の各回路について詳細に説明する。まず、リファレンスレベル回路１０の詳細な回路について説明する。
図５は、リファレンスレベル回路の詳細な回路図である。図に示すようにリファレンスレベル回路１０は、ｍ＋１個の抵抗Ｒ１〜Ｒｍ＋１、ｍ個のＮＭＯＳのトランジスタＭｚ１〜Ｍｚｍ、ｍ個のＰＭＯＳのトランジスタＭｘ１〜Ｍｘｍ、およびＮＭＯＳのトランジスタＭ１１を有している。
抵抗Ｒ１〜Ｒｍ＋１およびトランジスタＭ１１は、温度変動および電源変動に依存しない電圧VRFVとグランドとの間に直列接続されている。トランジスタＭ１１のゲートには、図４では示してないが、後述説明する温度検出イネーブル信号detenzが入力される。電圧VRFVは、トランジスタＭ１１のゲートに、Ｈ状態の温度検出イネーブル信号detenzが入力されると、抵抗Ｒ１〜Ｒｍ＋１によって分圧される。
トランジスタＭｚ１，Ｍｘ１〜トランジスタＭｚｍ，Ｍｘｍは、トランスファゲートを構成している。トランジスタＭｚ１〜Ｍｚｍのゲートには、検出温度選択信号selz１〜selzｍが入力され、トランジスタＭｘ１〜Ｍｘｍのゲートには、検出温度選択信号selx１〜selxｍが入力される。
トランジスタＭｚ１，Ｍｘ１〜トランジスタＭｚｍ，Ｍｘｍによって構成されている各トランスファゲートには、抵抗Ｒ１〜Ｒｍによって分圧された電圧VRFVが入力されている。トランスファゲートは、Ｈ状態の検出温度選択信号selz１〜selzｍ、Ｌ状態の検出温度選択信号selx１〜selxｍが入力されると、抵抗Ｒ１〜Ｒｍ＋１によって分圧された電圧VRFVの電圧を、リファレンス電圧vrefとして出力する。
次に、温度検出回路２０について詳細に説明する。
図６は、温度検出回路の詳細な回路図である。図に示すように温度検出回路２０は、インバータ回路２１〜２３、ＮＡＮＤ回路２４〜２７、ＰＭＯＳのトランジスタＭ２１〜Ｍ２５、ＮＭＯＳのトランジスタＭ２６〜Ｍ２８、抵抗Ｒ２１、およびダイオードＤ１を有している。
トランジスタＭ２１、抵抗Ｒ２１、およびダイオードＤ１は、温度変動および電源変動に依存しない電圧VRFVとグランドとの間に直列接続されている。トランジスタＭ２１のゲートには、インバータ回路２１を介して、温度検出イネーブル信号detenzが入力される。Ｈ状態の温度検出イネーブル信号detenzがインバータ回路２１に入力されるとトランジスタＭ２１はオンし、抵抗Ｒ２１を介して、ダイオードＤ１に電圧VRFVが印加される。
ダイオードＤ１のしきい値は、温度に依存して変化し、チップの温度が高くなるほど小さくなる。つまり、ダイオードＤ１のアノードに発生する電圧は、チップの温度を表し、モニタ電圧vmoniとしてトランジスタＭ２６のゲートに入力される。
トランジスタＭ２３，Ｍ２４、Ｍ２６，Ｍ２７，Ｍ２８は、差動増幅回路を構成している。トランジスタＭ２６，Ｍ２７のゲートには、モニタ電圧vmoniとリファレンス電圧vrefが入力され、差動増幅回路は、モニタ電圧vmoniとリファレンス電圧vrefとの比較結果をインバータ回路２２に出力している。モニタ電圧vmoniがリファレンス電圧vrefより大きい場合、すなわち、チップの温度が、検出温度より小さい場合、インバータ回路２２からは、Ｈ状態の信号が出力される。モニタ電圧vmoniがリファレンス電圧vrefより小さい場合、すなわち、チップの温度が検出温度より大きい場合、インバータ回路２２からは、Ｌ状態の信号が出力される。
トランジスタＭ２２，Ｍ２５，Ｍ２８のゲートには、温度検出イネーブル信号detenzが入力されている。温度検出イネーブル信号がＨ状態のとき、トランジスタＭ２２，Ｍ２５はオフし、トランジスタＭ２８はオンし、差動増幅回路は動作する。温度検出イネーブル信号がＬ状態のとき、トランジスタＭ２２，Ｍ２５はオンし、トランジスタＭ２６，Ｍ２７のドレインが電源の電圧に固定され、また、トランジスタＭ２８はオフし、差動増幅回路は動作しなくなる。
インバータ回路２３およびＮＡＮＤ回路２４〜２７は、ラッチ回路を構成している。ＮＡＤ回路２４には、後述説明するパルス信号pulsez０が入力されている。ＮＡＮＤ回路２７には、スタータ信号sttxが入力されている。インバータ回路２３およびＮＡＮＤ回路２４〜２７によって構成されるラッチ回路は、Ｈ状態のパルス信号pulsez０およびスタータ信号sttxによって、インバータ回路２２から出力される信号を反転してラッチし、温度検出信号detzとして出力する。よって、チップの温度が、検出温度より小さい場合、Ｌ状態の温度検出信号detzが出力される。チップの温度が、検出温度より大きい場合、Ｈ状態の温度検出信号detzが出力される。なお、スタート時には、温度検出信号detzは、Ｌ状態のスタータ信号sttxによってＨ状態となるようになっている。
次に、検出温度ラッチ回路３０−１〜３０−ｍについて詳細に説明する。
図７は、検出温度ラッチ回路の詳細な回路図である。検出温度ラッチ回路３０−１〜３０−ｍは同様の回路構成を有しており、以下では、検出温度ラッチ回路３０−１についてのみ説明する。
図に示すように検出温度ラッチ回路３０−１は、ＮＡＮＤ回路３１，３４〜３７およびインバータ回路３２，３３を有している。インバータ回路３３およびＮＡＮＤ回路３４〜３７は、ラッチ回路を構成している。このラッチ回路のＮＡＮＤ回路３４には、ＮＡＮＤ回路３１およびインバータ回路３２を介して、パルス信号pulsez１および検出温度選択信号selz１が入力されている。ＮＡＮＤ回路３５には、スタータ信号sttxが入力されている。インバータ回路３３には、温度検出信号detzが入力されている。よって、ラッチ回路は、Ｈ状態のパルス信号pulsez１、検出温度選択信号selz１、およびスタータ信号sttxが入力されているとき、温度検出信号detzを反転してラッチし、検出温度ラッチ信号latz１として出力する。なお、検出温度ラッチ回路３０−２〜３０−ｍでは、それぞれ検出温度選択信号selz２〜selzｍが入力され、検出温度ラッチ信号latz２〜latzｍを出力する。また、検出温度ラッチ回路３０−１〜３０−ｍは、スタート時では、Ｌ状態のスタータ信号sttxが入力され、Ｌ状態の検出温度ラッチ信号latz１〜latzｍを出力する。
次に、検出温度セレクタ４０−１〜４０−ｍについて詳細に説明する。
図８は、検出温度セレクタの詳細な回路図である。図には、ｍ個あるうちのｎ個目である検出温度セレクタ４０ｎの回路図が示してある。図に示すように検出温度セレクタ４０ｎは、インバータ回路４１〜４３，４５、ＮＡＮＤ回路４４，４６〜４９、ＰＭＯＳのトランジスタＭ３１，Ｍ３３、およびＮＭＯＳのトランジスタＭ３２，Ｍ３４を有している。
インバータ回路４１〜４３、ＰＭＯＳのトランジスタＭ３１，Ｍ３３、ＮＭＯＳのトランジスタＭ３２，Ｍ３３およびＮＡＮＤ回路４４は、温度検出信号detzおよび検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１の信号状態に応じて、ノードＮ１に所定の状態の信号を出力する。インバータ回路４５およびＮＡＮＤ回路４６〜４９は、ノードＮ１の信号状態を反転してラッチし、検出温度選択信号selzｎとして出力する。また、インバータ回路４５およびＮＡＮＤ回路４６〜４９は、ノードＮ１の信号状態をラッチし、検出温度選択信号selxｎとして出力する。すなわち、検出温度セレクタ４０ｎは、温度検出信号detzと、隣接する検出温度セレクタ４０ｎ−１に入力されている検出温度ラッチ信号latzｎ−１と、自己に対応して入力される検出温度ラッチ信号latzｎと、隣接する検出温度セレクタ４０ｎ＋１に入力されている検出温度ラッチ信号latzｎ＋１とに応じて、検出温度選択信号selzｎ，selxｎを出力する。
ここで、温度検出信号detz、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１、およびノードＮ１の信号状態の関係について説明する。
図９は、温度検出信号、検出温度ラッチ信号、およびノードＮ１の信号状態の関係を示した図である。図に示すように、温度検出信号detzが０の場合、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１が０（Ｌ状態），０，１（Ｈ状態）であれば、ノードＮ１は０となり、検出温度選択信号selzｎ，selxｎは１，０となる。その他の検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１の組み合わせでは、ノードＮ１は１となり、検出温度選択信号selzｎ，selxｎは０，１となる。つまり、０の温度検出信号detzが出力された場合、０，０，１の検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１が入力される検出温度セレクタ４０ｎが、対応する検出温度を選択するよう活性化されることになる（１，０の検出温度選択信号selzｎ，selxｎを出力する）。
一方、温度検出信号detzが１の場合、図に示すように検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１が０，１，１であれば、ノードＮ１は０となり、検出温度選択信号selzｎ，selxｎは１，０となる。その他の検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１の組み合わせでは、ノードＮ１は１となり、検出温度選択信号selzｎ，selxｎは０，１となる。つまり、１の温度検出信号detzが出力された場合、０，１，１の検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１が入力される検出温度セレクタ４０ｎが、対応する検出温度を選択するよう活性化されることになる。
すなわち、Ｌ状態とＨ状態との領域に別れる検出温度ラッチ信号latz１〜latzｍの、境界に隣接している検出温度ラッチ信号latzｋ，latzｌの一方に対応する検出温度セレクタ４０ｋ，４０ｌが、温度検出信号detzの状態に応じて選択される。これによって、検出温度ラッチ信号latz１〜latzｍのＬ状態とＨ状態との境界が、１つずつ移動していくことになる。
図８の説明に戻る。ラッチ回路を構成しているＮＡＮＤ４６，４８には、パルス信号pulsez２が入力される。ラッチ回路を構成しているＮＡＮＤ回路４７には、スタータセット信号sttsetxが入力される。ラッチ回路を構成しているＮＡＮＤ回路４９には、スタータリセット信号sttrstxが入力される。パルス信号pulsez２、スタータセット信号sttsetx、およびスタータリセット信号sttrstxがＨ状態のとき、ラッチ回路は、ノードＮ１の信号をラッチして出力する。なお、スタート時には、検出温度セレクタ４０−１〜４０−ｍ−１のスタータセット信号sttsetxおよびスタータリセット信号sttrstxは、それぞれＨ状態、Ｌ状態となっている。これによって、検出温度セレクタ４０−１〜４０−ｍ−１からは、Ｌ状態の検出温度選択信号selz１〜selzｍ−１が出力され、Ｈ状態の検出温度選択信号selx１〜selxｍ−１が出力される。また、検出温度セレクタ４０−ｍのスタータセット信号sttsetxおよびスタータリセット信号sttrstxは、それぞれＬ状態、Ｈ状態となっている。これによって、検出温度セレクタ４０−ｍからは、Ｈ状態の検出温度選択信号selzｍが出力され、Ｌ状態の検出温度選択信号selxｍが出力される。
なお、検出温度セレクタ４０−１の検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１に対応する部分には、グランドの電圧vss、電圧vss、検出温度ラッチ信号latz２が入力される。検出温度セレクタ４０−１より低い温度の検出温度に対応する検出温度セレクタがないため、検出温度ラッチ信号latzｎ−１，latzｎの部分を強制的にＬ状態にしている。また、検出温度セレクタ４０−ｍの検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１に対応する部分には、検出温度ラッチ信号latzｍ−１、電源の電圧Vii、電圧Viiが入力される。検出温度セレクタ４０−ｍより高い温度の検出温度に対応する検出温度セレクタがないため、検出温度ラッチ信号latzｎ，latzｎ＋１の部分を強制的にＨ状態にしている。
次に、温度検出イネーブル信号detenzおよびパルス信号pulsez０〜pulsez２の制御信号について説明する。
図１０は、制御信号生成回路の回路図である。図に示すように制御信号生成回路は、ＮＯＲ回路５１，５２、インバータ回路５３〜５６、および遅延回路５７，５８を有している。
ＮＯＲ回路５１，５２の一方の入力には、周期的なパルス信号であるリフレッシュステータス信号refzが入力される。ＮＯＲ回路５１の他方の入力には、３段のインバータ回路５３〜５５を介して、リフレッシュステータス信号refzが入力される。ＮＯＲ回路５２の他方の入力には、４段のインバータ回路５３〜５６を介して、リフレッシュステータス信号refzが入力される。これによって、リフレッシュステータス信号refzがＨ状態からＬ状態に遷移したとき、パルス信号pulsez０がＮＯＲ回路５１から出力される。また、リフレッシュステータス信号refzとパルス信号pulsez０の少なくとも一方がＨ状態の間、Ｈ状態となる温度検出イネーブル信号detenzがＮＯＲ回路５２から出力される。パルス信号pulsez０を遅延回路５７，５８によって遅延させて、パルス信号pulsez１，pulsez２を生成している。なお、ＮＯＲ回路５１，５２の一方に入力される信号は、周期的な信号であればよく、リフレッシュステータス信号refzである必要はない。
以下、図４の動作について説明する。例えば、検出温度ラッチ信号latz２，latz３，latz４，latz５，latz６がＬ，Ｌ，Ｌ，Ｈ，Ｈ状態であり、検出温度選択信号selz４がＨ状態であるとする。ここで、温度検出信号detzがＬ状態、つまり、検出温度の温度を１段階下げなければならないとすると、検出温度選択信号selz４に対応する検出温度ラッチ回路３０−４からは、Ｌ状態の温度検出信号detzを反転した、Ｈ状態の検出温度ラッチ信号latz４が出力され、検出温度ラッチ信号latz２，latz３，latz４，latz５，latz６は、Ｌ，Ｌ，Ｈ，Ｈ，Ｈ状態となる。その結果、温度検出信号detzはＬ状態であるから、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｌ，Ｈ状態（０，０，１）となるｎ＝３の検出温度選択信号selz３がＨ状態となる。このＨ状態の検出温度選択信号selz３により、リファレンスレベル回路１０からは、１段階温度の低い検出温度に対応したリファレンス電圧vrefが出力される。
別の例として、検出温度ラッチ信号latz２，latz３，latz４，latz５，latz６がＬ，Ｌ，Ｈ，Ｈ，Ｈ状態であり、検出温度選択信号selz４がＨ状態であるとする。ここで、温度検出信号detzがＨ状態、つまり、検出温度の温度を１段階上げなければならないとすると、検出温度選択信号selz４に対応する検出温度ラッチ回路３０−４からは、Ｈ状態の温度検出信号detzを反転した、Ｌ状態の検出温度ラッチ信号latz４が出力され、検出温度ラッチ信号latz２，latz３，latz４，latz５，latz６は、Ｌ，Ｌ，Ｌ，Ｈ，Ｈ状態となる。その結果、温度検出信号detzはＨ状態であるから、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｈ，Ｈ状態（０，１，１）となるｎ＝５の検出温度選択信号selz５がＨ状態となる。このＨ状態の検出温度選択信号selz５により、リファレンスレベル回路１０からは、１段階温度の高い検出温度に対応したリファレンス電圧vrefが出力される。
次に、タイミングチャートを用いて図４の動作を説明する。
図１１は、図４のタイミングチャートである。なお、以下では、検出温度選択信号selz３により選択される検出温度を６０度、検出温度選択信号selz４により選択される検出温度を７０度、検出温度選択信号selz５により選択される検出温度を８０度とする。また、チップの温度を６５度とする。
図に示す区間Ｓ１において、温度検出イネーブル信号detenzがＨ状態になると、リファレンスレベル回路１０が動作可能状態となる。検出温度選択信号selz５がＨ状態なので、リファレンスレベル回路１０は、検出温度８０度に対応するリファレンス電圧vrefを出力する。
温度検出回路２０も温度検出イネーブル信号detenzのＨ状態により動作可能状態となる。温度検出回路２０は、検出温度８０度に対応するリファレンス電圧vrefと、チップの温度に対応するモニタ電圧vmoniとを比較し、比較結果である温度検出信号detzを、パルス信号plusez０の入力でラッチする。なお、チップの温度は６５度、選択されている検出温度は８０度なので、温度検出回路２０は、Ｌ状態の温度検出信号detzを出力する。
Ｌ状態の温度検出信号detzは、検出温度選択信号selz５がＨ状態より、検出温度ラッチ回路３０−５により反転してラッチされる。これにより、Ｈ状態の検出温度ラッチ信号latz５が出力され、検出温度ラッチ信号latz３，latz４，latz５は、Ｌ，Ｌ，Ｈ状態となる。
温度検出信号detzはＬ状態であるので、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｌ，Ｈ状態となる検出温度セレクタ４０−４が活性化する。検出温度セレクタ４０−４は、パルス信号pulsez２の入力により、Ｈ状態の検出温度選択信号selz４を出力し、これによって、検出温度は、８０度から７０度に切替えられる。
図に示す区間Ｓ２において、温度検出イネーブル信号detenzがＨ状態になると、リファレンスレベル回路１０が動作可能状態となる。現在、検出温度選択信号selz４がＨ状態なので、リファレンスレベル回路１０は、検出温度７０度に対応するリファレンス電圧vrefを出力する。
温度検出回路２０も温度検出イネーブル信号detenzのＨ状態により動作可能状態となる。温度検出回路２０は、検出温度７０度に対応するリファレンス電圧vrefと、チップの温度に対応するモニタ電圧vmoniとを比較し、比較結果である温度検出信号detzを、パルス信号plusez０の入力でラッチする。なお、チップの温度は６５度、選択されている検出温度は７０度なので、温度検出回路２０は、Ｌ状態の温度検出信号detzを出力する。
Ｌ状態の温度検出信号detzは、検出温度選択信号selz４がＨ状態より、検出温度ラッチ回路３０−４により反転してラッチされる。これにより、Ｈ状態の検出温度ラッチ信号latz４が出力され、検出温度ラッチ信号latz３，latz４，latz５は、Ｌ，Ｈ，Ｈ状態となる。
温度検出信号detzはＬ状態であるので、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｌ，Ｈ状態となる検出温度セレクタ４０−３が活性化する。検出温度セレクタ４０−３は、パルス信号pulsez２の入力により、Ｈ状態の検出温度選択信号selz３を出力し、これによって、検出温度は、７０度から６０度に切替えられる。
図に示す区間Ｓ３において、温度検出イネーブル信号detenzがＨ状態になると、リファレンスレベル回路１０が動作可能状態となる。現在、検出温度選択信号selz３がＨ状態なので、リファレンスレベル回路１０は、検出温度６０度に対応するリファレンス電圧vrefを出力する。
温度検出回路２０も温度検出イネーブル信号detenzのＨ状態により動作可能状態となる。温度検出回路２０は、検出温度６０度に対応するリファレンス電圧vrefと、チップの温度に対応するモニタ電圧vmoniとを比較し、比較結果である温度検出信号detzを、パルス信号plusez０の入力でラッチする。なお、チップの温度は６５度、選択されている検出温度は６０度なので、温度検出回路２０は、Ｈ状態の温度検出信号detzを出力する。
Ｈ状態の温度検出信号detzは、検出温度選択信号selz３がＨ状態より、検出温度ラッチ回路３０−３により反転してラッチされる。これにより、Ｈ状態の検出温度ラッチ信号latz３が出力され、検出温度ラッチ信号latz３，latz４，latz５は、Ｌ，Ｈ，Ｈ状態となる。
温度検出信号detzはＨ状態であるので、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｈ，Ｈ状態となる検出温度セレクタ４０−４が活性化する。検出温度セレクタ４０−４は、パルス信号pulsez２の入力により、Ｈ状態の検出温度選択信号selz４を出力し、これによって、検出温度は、６０度から７０度に切替えられる。
図に示す区間Ｓ４において、温度検出イネーブル信号detenzがＨ状態になると、リファレンスレベル回路１０が動作可能状態となる。現在、検出温度選択信号selz４がＨ状態なので、リファレンスレベル回路１０は、検出温度７０度に対応するリファレンス電圧vrefを出力する。
温度検出回路２０も温度検出イネーブル信号detenzのＨ状態により動作可能状態となる。温度検出回路２０は、検出温度７０度に対応するリファレンス電圧vrefと、チップの温度に対応するモニタ電圧vmoniとを比較し、比較結果である温度検出信号detzを、パルス信号plusez０の入力でラッチする。なお、チップの温度は６５度、選択されている検出温度は７０度なので、温度検出回路２０は、Ｌ状態の温度検出信号detzを出力する。
Ｌ状態の温度検出信号detzは、検出温度選択信号selz４がＨ状態より、検出温度ラッチ回路３０−４により反転してラッチされる。これにより、Ｈ状態の検出温度ラッチ信号latz４が出力され、検出温度ラッチ信号latz３，latz４，latz５は、Ｌ，Ｈ，Ｈ状態となる。
温度検出信号detzはＬ状態であるので、検出温度ラッチ信号latzｎ−１，latzｎ，latzｎ＋１がＬ，Ｌ，Ｈ状態となる検出温度セレクタ４０−３が活性化する。検出温度セレクタ４０−３は、パルス信号pulsez２の入力により、Ｈ状態の検出温度選択信号selz３を出力し、これによって、検出温度は、７０度から６０度に切替えられる。以下、チップの温度が６５度から変化しなければ、上記の区間Ｓ３，Ｓ４の動作を繰り返し、検出温度は、６０度と７０度で切替えられる。
このように、チップの温度と比較される検出温度を、比較結果に応じて変更するとともに、その変更した検出温度と、チップの温度との比較結果によって、リフレッシュの周期を細かく変更するようにした。これによって、データ保持時間と、リフレッシュの周期との間隙を小さくすることができ、消費電力を低減することができる。
半導体記憶装置のリフレッシュ周期制御の概要を示した図である。 半導体記憶装置のリフレッシュ周期制御のシステム構成例を示す図である。 図２のシステムによって実現されるＤＲＡＭセルのデータ保持時間の温度依存性とリフレッシュ時間の関係を示した図である。 図２の半導体記憶装置のリフレッシュ周期制御の詳細なブロックを示した図である。 リファレンスレベル回路の詳細な回路図である。 温度検出回路の詳細な回路図である。 検出温度ラッチ回路の詳細な回路図である。 検出温度セレクタの詳細な回路図である。 温度検出信号、検出温度ラッチ信号、およびノードＮ１の信号状態の関係を示した図である。 制御信号生成回路の回路図である。 図４のタイミングチャートである。 データ保持時間と温度の関係を示した図である。 図１２のリフレッシュ動作の周期を制御する制御回路のブロック図である。 図１３のリファレンス回路の回路図である。 図１３の温度検出回路の回路図である。 図１５の温度検出回路の動作を説明する図である。
符号の説明
１ 温度検出部
２ 基準温度信号出力部
３ 温度比較部
４ 選択信号出力部
５ リフレッシュ周期制御部

Claims (6)

  1. データ保持のためにリフレッシュを行う半導体記憶装置において、
    温度を検出し、温度信号を出力する温度検出部と、
    前記温度と比較される複数の異なる基準温度に対応した基準温度信号を、選択信号に応じて出力する基準温度信号出力部と、
    前記温度信号と前記基準温度信号とによって、前記温度と前記基準温度とを比較する温度比較部と、
    前記温度比較部の比較結果に応じて、前記選択信号を出力する選択信号出力部と、
    前記比較結果に応じて、前記リフレッシュの周期を変更するリフレッシュ周期制御部と、を備え、
    前記選択信号出力部は、
    前記基準温度に対応して設けられ、前記選択信号によって選択されて前記温度比較部が比較した前記温度と前記基準温度との前記比較結果をラッチするラッチ部と、
    前記基準温度に対応して設けられ、前記ラッチ部によりラッチされている前記温度比較部の前記温度と前記基準温度との前記比較結果と前記温度比較部が比較した前記温度と前記基準温度との前記比較結果とに応じて、前記選択信号を出力する基準温度選択部と、を備え、
    前記基準温度選択部は、同じ前記基準温度に対応している前記ラッチ部によりラッチされている前記温度比較部の前記温度と前記基準温度との前記比較結果と、１段階温度の低い前記基準温度に対応している前記ラッチ部によりラッチされている前記温度比較部の前記温度と前記基準温度との前記比較結果と、１段階温度の高い前記基準温度に対応している前記ラッチ部によりラッチされている前記温度比較部の前記温度と前記基準温度との前記比較結果とが入力されることを特徴とする半導体記憶装置。
  2. 前記リフレッシュ周期制御部は、前記ラッチ部によりラッチされている前記温度比較部の前記温度と前記基準温度との前記比較結果に応じて、前記リフレッシュの周期を変更することを特徴とする請求項１記載の半導体記憶装置。
  3. 前記選択信号出力部は、前記温度が前記基準温度より小さい場合、１段階低い温度の前記基準温度に対応した前記基準温度信号を選択するよう前記選択信号を出力し、前記温度が前記基準温度より大きい場合、１段階高い温度の前記基準温度に対応した前記基準温度信号を選択するよう前記選択信号を出力することを特徴とする請求項１記載の半導体記憶装置。
  4. 前記リフレッシュ周期制御部は、現在比較されている前記基準温度が小さいほど、前記リフレッシュの周期を長くし、前記基準温度が大きいほど、前記リフレッシュの周期が短くすることを特徴とする請求項１記載の半導体記憶装置。
  5. 前記温度検出部は、温度依存性を有したダイオードのしきい値電圧によって、前記温度信号を出力することを特徴とする請求項１記載の半導体記憶装置。
  6. 前記基準温度信号出力部は、一定電圧を分圧して前記基準温度信号を出力することを特徴とする請求項１記載の半導体記憶装置。
JP2005044895A 2005-02-22 2005-02-22 半導体記憶装置 Expired - Fee Related JP4838518B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005044895A JP4838518B2 (ja) 2005-02-22 2005-02-22 半導体記憶装置
US11/172,894 US7184349B2 (en) 2005-02-22 2005-07-05 Semiconductor memory device
US11/704,951 US7443754B2 (en) 2005-02-22 2007-02-12 Semiconductor memory device
US12/212,066 US7813205B2 (en) 2005-02-22 2008-09-17 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005044895A JP4838518B2 (ja) 2005-02-22 2005-02-22 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006236398A JP2006236398A (ja) 2006-09-07
JP4838518B2 true JP4838518B2 (ja) 2011-12-14

Family

ID=36912514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005044895A Expired - Fee Related JP4838518B2 (ja) 2005-02-22 2005-02-22 半導体記憶装置

Country Status (2)

Country Link
US (3) US7184349B2 (ja)
JP (1) JP4838518B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
WO2009008081A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体装置
CN101373893B (zh) * 2007-08-24 2012-09-05 鹏智科技(深圳)有限公司 电池过温保护电路
KR100904739B1 (ko) * 2007-12-28 2009-06-26 주식회사 하이닉스반도체 온도코드 전송회로 및 이를 이용한 반도체 메모리 장치
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR101097468B1 (ko) * 2009-12-24 2011-12-23 주식회사 하이닉스반도체 반도체 집적회로의 파워업 신호 발생회로
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US9245604B2 (en) 2013-05-08 2016-01-26 International Business Machines Corporation Prioritizing refreshes in a memory device
US9224450B2 (en) 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR102076824B1 (ko) * 2013-06-28 2020-02-13 삼성디스플레이 주식회사 보호 회로, 이를 이용한 회로 보호 방법 및 표시장치
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9568537B1 (en) * 2015-07-30 2017-02-14 Texas Instruments Incorporated Apparatus and method for measuring and controlling the internal temperature of a semiconductor device
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
US10928870B2 (en) * 2018-05-29 2021-02-23 Marvell Asia Pte, Ltd. Apparatus and methods for temperature-based memory management
US11798613B2 (en) 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
KR20210106778A (ko) * 2020-02-21 2021-08-31 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN113870917B (zh) * 2020-06-30 2023-09-12 长鑫存储技术有限公司 半导体装置
EP4080511A3 (en) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamic memory with long retention time
US11721381B2 (en) * 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120552A (ja) * 1973-03-16 1974-11-18
JPH03207084A (ja) * 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
US5375093A (en) * 1992-01-21 1994-12-20 Matsushita Electric Industrial Co., Ltd. Temperature detecting circuit and dynamic random access memory device
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
JP3712537B2 (ja) * 1998-08-06 2005-11-02 富士通株式会社 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
US6934645B2 (en) * 2003-09-25 2005-08-23 Infineon Technologies Ag Temperature sensor scheme
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US7158422B2 (en) * 2004-02-27 2007-01-02 Micron Technology, Inc. System and method for communicating information to a memory device using a reconfigured device pin
US7171327B2 (en) * 2004-03-24 2007-01-30 Infineon Technologies Ag Temperature sensor scheme
KR100610455B1 (ko) * 2004-06-28 2006-08-08 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
KR100673102B1 (ko) * 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
KR100618876B1 (ko) * 2004-11-10 2006-09-04 삼성전자주식회사 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法

Also Published As

Publication number Publication date
JP2006236398A (ja) 2006-09-07
US20090022002A1 (en) 2009-01-22
US7443754B2 (en) 2008-10-28
US20070140031A1 (en) 2007-06-21
US7184349B2 (en) 2007-02-27
US7813205B2 (en) 2010-10-12
US20060187731A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
JP4838518B2 (ja) 半導体記憶装置
US10482952B2 (en) Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US7215588B2 (en) Apparatus for controlling self-refresh period in memory device
EP1684299B1 (en) Semiconductor memory device and method for applying a cell power voltage in a semiconductor memory device
US8116161B2 (en) System and method for refreshing a DRAM device
WO2002099812A1 (fr) Dispositif de stockage à semi-conducteur
US8102728B2 (en) Cache optimizations using multiple threshold voltage transistors
US20110279168A1 (en) Temperature sensor
US20100110818A1 (en) Semiconductor device
US8488401B2 (en) Semiconductor storage device
US8645095B2 (en) Synchronous multi-temperature sensor for semiconductor integrated circuits
JP5195915B2 (ja) 半導体集積回路装置及び電子機器
JP2012059330A (ja) 半導体装置
US8547770B2 (en) Semiconductor apparatus and its control method
JP2010103362A (ja) 半導体装置
US11811404B2 (en) Latch circuit, memory device and method
US6404688B2 (en) Semiconductor memory device having a self-refresh operation
KR20060074704A (ko) 메모리 장치의 내부전압 제어 방법
JP2014164777A (ja) Ｓｒａｍ
JPH09180436A (ja) 低消費電力のｄｒａｍビット線選択回路
JP5263015B2 (ja) 半導体メモリ
JP2004295946A (ja) 温度検出回路および記憶装置
JP2009145756A (ja) 半導体集積回路
KR20060069150A (ko) 반도체메모리소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

LAPS Cancellation because of no payment of annual fees