KR100532448B1 - 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 - Google Patents

메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 Download PDF

Info

Publication number
KR100532448B1
KR100532448B1 KR10-2003-0047542A KR20030047542A KR100532448B1 KR 100532448 B1 KR100532448 B1 KR 100532448B1 KR 20030047542 A KR20030047542 A KR 20030047542A KR 100532448 B1 KR100532448 B1 KR 100532448B1
Authority
KR
South Korea
Prior art keywords
temperature
refresh
memory
command
refresh cycle
Prior art date
Application number
KR10-2003-0047542A
Other languages
English (en)
Other versions
KR20050007910A (ko
Inventor
정영진
윤병휘
이진언
임민수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0047542A priority Critical patent/KR100532448B1/ko
Priority to US10/878,870 priority patent/US7395176B2/en
Priority to DE102004034760A priority patent/DE102004034760B4/de
Priority to JP2004204269A priority patent/JP5000844B2/ja
Publication of KR20050007910A publication Critical patent/KR20050007910A/ko
Application granted granted Critical
Publication of KR100532448B1 publication Critical patent/KR100532448B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및 리프레시 주기 제어 방법이 개시된다. 본 발명의 실시예에 따른 메모리 컨트롤러를 구비하는 시스템 온 칩의 외부 메모리의 리프레시 주기 제어 방법은 (a) 일정 시간마다 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 단계, (b) 상기 온도 측정 명령에 응답하여 측정된 측정 온도를 수신하는 단계, (c) 상기 측정 온도와 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키고 상기 측정 온도와 상기 기준 온도가 동일하면 상기 (a) 단계로 되돌아가는 단계 및 (d) 변화된 리프레시 주기에 응답하여 리프레시 명령을 상기 메모리로 인가하는 단계를 구비하는 것을 특징으로 한다. 본 발명에 따른 메모리 컨트롤러 및 리프레시 주기 제어 방법은 메모리의 동작 온도에 맞게 메모리의 리프레시 주기를 제어할 수 있어 메모리의 데이터 보유(retention) 문제를 해소시켜줄 뿐만 아니라 또한 외부 온도나 현재 메모리의 동작 상태와 온도에 적절한 리프레시 주기를 설정함으로 인하여 효율적으로 메모리에 접근할 수 있어 동작 성능을 향상할 시킬 수 있는 장점이 있다. 또한 메모리 컨트롤러가 시스템 온 칩이나 반도체 시스템에 적용됨으로써 시스템 온 칩 및 반도체 시스템의 동작 성능 또한 향상시킬 수 있는 장점이 있다.

Description

메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및 리프레시 주기 제어 방법{Memory controller capable of controlling refresh period of memory and method thereof}
본 발명은 메모리 컨트롤러에 관한 것으로서, 특히 외부 메모리의 리프레시 주기를 제어할 수 있는 메모리 컨트롤러 및 리프레시 주기 제어 방법에 관한 것이다.
보통 디램(DRAM) 셀의 커패시터에는 전하의 형태로 데이터가 저장되는데 커패시터가 완벽하지 않으므로 저장된 전하는 외부로 조금씩 누설되어 소멸된다. 따라서 커패시터에 저장된 데이터가 완전히 소멸되기 이전에 데이터를 꺼내서 읽어보고 다시 써넣는 반복된 과정이 필요한데 이를 리프레시 동작이라고 한다.
원칙적으로는 리프레시 동작 중에는 컴퓨터가 디램을 사용할 수 없다. 1회의 리프레시 동작에 소요되는 시간은 통상의 기입동작 사이클과 같으며 이 시간이 지나면 외부 컴퓨터가 디램을 사용할 수 있다. 리프레시 동작 때문에 디램을 사용하지 못하는 비율을 비지 레이트(busy rate)라고 하며 이 값은 짧을수록 좋다.컴퓨터 시스템이 슬립 모드(sleep mode)에 있을 경우 대부분의 내부 장치들은 턴 오프 되지만 디램은 데이터를 유지하기 위해서 리프레시를 해야하고, 이로 인하여 디램에서는 셀프 리프레시 전류가 흐른다. 그런데 배터리로 동작하는(battery operated) 컴퓨터 시스템에서는 셀프 리프레시 전류를 줄이는 것이 매우 중요하다.
최근에 이루어지는 기술 개발 경향중 한 가지가 리프레시 주기를 온도에 따라 변화시키며 전류를 줄이려는 시도이다. 온도를 몇 가지 영역으로 나누어 낮은 온도에서는 리프레시 클럭의 주파수를 상대적으로 낮추어 전류소모를 줄이는 것이다. 이는 디램의 데이터 보유 시간이 온도가 낮아질수록 길어진다는 사실에 기반을 두고 있다.
시스템 온 칩(SOC : System On Chip) 제품과 낸드 플래시 메모리(Nand Flash Memory)나 SDRAM 혹은 DDR SDRAM등의 메모리를 한 패키지 안에 넣는 SIP(System In Package) 기술의 경우 프로세서(Processor)의 위층에 배치되는 메모리는 아래층에 있는 프로세서(Processor)에서 발생되는 열을 그대로 전달받는다.
열에 의해 많은 영향을 받는 디램(DRAM)의 경우 이러한 열의 영향이 디램(DRAM)의 리프레시 동작의 특성 저하로 나타나 SIP 기술에서 큰 문제로 대두되고 있다. 즉 프로세서나 기타 주변 환경에서 발생되는 열에 의하여 디램이 데이터를 보존할 수 시간이 급격히 짧아지고 있다.
이를 방지하지 위해 가장 일반적으로 사용되는 방법은 온도 조건이 최악(worst) 일 것이라고 가정하고 디램(DRAM)내의 데이터 유지(Data Retention)를 위해 그에 맞게 자동 리프레시(Auto Refresh) 주기를 짧게 하는 방법이다.
최근의 이동용 장치(hand-held device)는 고성능(high performance)과 다양한 멀티 미디어(Multi-Media)를 구현함과 동시에 빠른 데이터 통신을 필요로 하는 추세이므로 디램의 성능(performance)이 중요시되고 있다. 그러므로 최악의 온도 조건에 알맞도록 자동 리프레시 명령(Auto Refresh command)의 주기를 짧게 하여 디램(DRAM)에 보내면서 발생되는 시스템의 성능 저하 문제를 SIP나 시스템 온 칩(SOC) 제품은 그대로 감수할 수밖에 없다.
그래서, 최근에 이용되고 있는 자동 리프레시(Auto Refresh) 주기를 짧게 제어하는 방법은 온도가 가장 높아서, 즉 디램의 리프레시 특성이 가장 나쁠 때 디램의 데이터를 보존하기 위한 유일한 방법으로 사용되고 있다.
하지만 이는 최악의 상황에 맞게 디램의 자동 리프레시 주기가 결정되기 때문에 시스템 온 칩(SOC) 제품이나 SIP에서 온도가 실제로 가장 높은 경우를 제외한 나머지 경우에는 디램의 성능을 저하시키는 요건이 된다.
본 발명이 이루고자하는 기술적 과제는 온도에 따라 메모리의 리프레시 주기를 제어할 수 있는 메모리 컨트롤러를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 온도에 따라 메모리의 리프레시 주기를 제어할 수 있는 방법을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 온도에 따라 메모리의 리프레시 주기를 제어할 수 있는 메모리 컨트롤러를 구비하는 시스템 온 칩을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 온도에 따라 메모리의 리프레시 주기를 제어할 수 있는 메모리 컨트롤러를 구비하는 반도체 시스템을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 컨트롤러를 구비하는 시스템 온 칩의 외부 메모리의 리프레시 주기 제어 방법은 (a) 일정 시간마다 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 단계, (b) 상기 온도 측정 명령에 응답하여 측정된 측정 온도를 수신하는 단계, (c) 상기 측정 온도와 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키고 상기 측정 온도와 상기 기준 온도가 동일하면 상기 (a) 단계로 되돌아가는 단계 및 (d) 변화된 리프레시 주기에 응답하여 리프레시 명령을 상기 메모리로 인가하는 단계를 구비하는 것을 특징으로 한다.
상기 (c) 단계는 (c1) 상기 메모리 컨트롤러의 상태를 검토하는 단계 및 (c2) 상기 메모리 컨트롤러의 상태가 상기 리프레시 명령을 발생할 수 있는 상태로 확인되면 상기 변화된 리프레시 주기를 발생하는 단계를 더 구비하는 것을 특징으로 한다.
상기 온도 측정 명령은 발생되는 일정한 시간 간격을 사용자가 설정할 수 있는 것을 특징으로 한다. 상기 온도 측정 명령은 상기 메모리가 스탠드 바이(Stand-By) 상태인 경우 상기 메모리로 인가되는 것을 특징으로 한다.
시스템 온 칩의 외부 메모리의 리프레시 주기 제어 방법은 상기 측정 온도가 상기 기준 온도보다 낮으면 상기 변화된 리프레시 주기는 길어지고, 상기 측정 온도가 상기 기준 온도보다 높으면 상기 변화된 리프레시 주기는 짧아지는 것을 특징으로 한다. 상기 기준 온도는 상기 변화된 리프레시 주기에 응답하여 변하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 컨트롤러는 온도 측정 명령 발생부, 제어부 및 리프레시 명령 발생부를 구비한다.
온도 측정 명령 발생부는 소정의 주기 신호에 응답하여 외부 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생한다. 제어부는 기준 온도에 관한 정보를 가지는 기준 온도 정보 신호 및 측정 온도를 수신하고, 상기 측정 온도와 상기 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호를 발생한다.
리프레시 명령 발생부는 상기 리프레시 주기 제어 신호에 응답하여 리프레시 명령을 상기 외부 메모리로 인가한다.
상기 메모리 컨트롤러는 상기 리프레시 주기 제어 신호를 수신하고 현재의 동작 상태를 판단하고, 현재의 동작 상태가 상기 리프레시 명령을 발생할 수 있는 동작 상태로 확인되면 상기 리프레시 주기 제어 신호를 상기 리프레시 명령 발생부로 인가하는 동작 상태 점검부를 더 구비한다.
상기 리프레시 명령을 발생할 수 있는 현재의 동작 상태는 리프레시 제어를 제외한 상기 외부 메모리에 대한 모든 제어 동작이 정지된 상태를 의미한다. 상기 메모리 컨트롤러는 지정된 카운팅 값을 카운트 할 때마다 상기 주기 신호를 발생하며, 상기 카운팅 값을 사용자가 제어할 수 있는 타이머를 더 구비한다.
상기 온도 측정 명령은 상기 외부 메모리가 스탠드 바이(Stand-By) 상태인 경우 상기 메모리로 인가된다. 상기 제어부는 상기 측정 온도가 상기 기준 온도보다 낮으면 리프레시 주기가 길어지도록 상기 리프레시 주기 제어 신호를 발생하고, 상기 측정 온도가 상기 기준 온도보다 높으면 상기 리프레시 주기가 짧아지도록 상기 리프레시 주기 제어 신호를 발생한다. 상기 기준 온도 정보 신호는 상기 리프레시 주기 제어 신호에 응답하여 변하는 것을 특징으로 한다. 상기 기준 온도는 사용자가 설정할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 시스템 온 칩은 온도 측정 명령 발생부, 제어부, 리프레시 명령 발생부, 동작 상태 점검부 및 타이머를 구비한다. 상기 온도 측정 명령 발생부는 소정의 주기 신호에 응답하여 외부 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생한다. 제어부는 기준 온도에 관한 정보를 가지는 기준 온도 정보 신호 및 측정 온도를 수신하고, 상기 측정 온도와 상기 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호를 발생한다.
리프레시 명령 발생부는 상기 리프레시 주기 제어 신호에 응답하여 리프레시 명령을 상기 외부 메모리로 인가한다. 동작 상태 점검부는 상기 리프레시 주기 제어 신호를 수신하고 현재의 동작 상태를 판단하고, 현재의 동작 상태가 상기 리프레시 명령을 발생할 수 있는 동작 상태로 확인되면 상기 리프레시 주기 제어 신호를 상기 리프레시 명령 발생부로 인가한다.
타이머는 지정된 카운팅 값을 카운트 할 때마다 상기 주기 신호를 발생하며, 상기 카운팅 값을 사용자가 제어할 수 있다. 상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 시스템은 상기 시스템 온칩과 메모리를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 리프레시 주기 제어 방법을 설명하는 플로우 차트이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 컨트롤러를 구비하는 시스템 온 칩의 외부 메모리의 리프레시 주기 제어 방법(100)은 먼저, 일정 시간마다 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생한다.(110 단계) 그리고, 상기 온도 측정 명령에 응답하여 측정된 측정 온도를 수신한다.(120 단계) 상기 측정 온도와 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키고 상기 측정 온도와 상기 기준 온도가 동일하면 상기 110 단계로 되돌아간다. (130 및 140 단계) 마지막으로, 변화된 리프레시 주기에 응답하여 리프레시 명령을 상기 메모리로 인가한다. (150 단계) 도 3은 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하는 블록도이다.
다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 컨트롤러(300)는 온도 측정 명령 발생부(320), 제어부(330) 및 리프레시 명령 발생부(340)를 구비한다. 이하, 도 1 및 도 3을 참조하여 본 발명의 실시예에 따른 리프레시 주기 제어 방법(100) 및 메모리 컨트롤러(300)의 동작이 상세히 설명된다.
일정 시간마다 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생한다.(110 단계) 110 단계는 도 3의 온도 측정 명령 발생부(320)의 동작에 대응된다. 즉, 온도 측정 명령 발생부(320)는 소정의 주기 신호(PRDS)에 응답하여 외부 메모리(310)의 동작 온도를 측정하는 온도 측정 명령(TCCMD)을 발생한다.
외부 메모리(310)에 사용자가 원하는 시간마다 온도 측정 명령(TCCMD)을 인가하여 주기적으로 온도를 체크한다. 처음 초기화(initialization)시에는 최악의 조건으로 자동 리프레시 주기(Auto Refresh period)를 설정하고 다음에는 메모리(310)에서 발생되는 온도에 관련된 신호에 응답하여 자동 리프레시 주기를 결정한다. 처음에 자동 리프레시 주기(Auto Refresh period)를 길게 주는 이유는 가장 좋지 않은 환경에서도 메모리(310)의 데이터를 보존하기 위함이다. 이 때 메모리(310)의 온도 체크 주기는 사용자가 원하는 주기로 메모리 컨트롤러(300) 내부의 레지스터(미도시)에 저장할 수 있다.
즉, 온도 측정 명령(TCCMD)은 발생되는 일정한 시간 간격을 사용자가 설정할 수 있다. 이를 위하여, 메모리 컨트롤러(300)는 지정된 카운팅 값을 카운트 할 때마다 주기 신호(PRDS)를 발생하며, 카운팅 값을 사용자가 제어할 수 있는 타이머(360)를 더 구비한다.
사용자가 카운팅 값을 설정하면 타이머(360)는 설정된 카운팅 값을 카운트할 때마다 주기 신호(PRDS)를 발생한다.
메모리 컨트롤러(300)가 온도 측정 명령(TCCMD)을 발생하는 경우, 메모리 컨트롤러(300)는 데이터를 기입하거나 독출 하는 동작 및 프리차지(precharge), 리프레시(refresh)나 MRS(Mode Register Set) 등 모든 명령(command)을 메모리(310)로 보낼 수 없다.
즉, 온도 측정 명령(TCCMD)은 메모리(310)가 스탠드 바이(Stand-By) 상태인 경우에 메모리(310)로 인가된다.
온도 측정 명령에 응답하여 측정된 측정 온도를 수신한다.(120 단계) 그리고, 상기 측정 온도와 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키고 상기 측정 온도와 상기 기준 온도가 동일하면 상기 110 단계로 되돌아간다.(130 및 140 단계)
120 단계 내지 140 단계의 동작은 도 3의 메모리 컨트롤러(300)의 제어부(330)에서 수행된다. 즉, 제어부(330)는 기준 온도에 관한 정보를 가지는 기준 온도 정보 신호(STD_TEM) 및 측정 온도(CTEM)를 수신하고, 측정 온도(CTEM)와 기준 온도가 다르면 온도 차이를 검출하여 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호(REFCTRL)를 발생한다.120 단계는 메모리(310)로부터 실제로 측정된 측정 온도(CTEM)를 수신하는 단계이다. 측정 온도(CTEM)로부터 메모리 컨트롤러(300)는 메모리(310)의 현재 온도 상태에 관하여 알 수 있고 측정 온도(CTEM)가 메모리(310)의 자동 리프레시 주기를 변경시킬 수 있는 근거가 된다.
제어부(330)는 만일 측정 온도(CTEM)가 기준 온도 정보 신호(STD_TEM)가 가지고 있는 기준 온도와 같다면 타이머(360)의 카운팅 값이 모두 카운트 될 때까지 메모리 컨트롤러(300)를 대기 상태로 만든다. 기준 온도는 사용자가 설정할 수 있다. 타이머(360)의 카운팅 값이 모두 카운트되어 주기 신호(PRDS)가 발생되면 온도 측정 명령(TCCMD)이 다시 메모리(310)로 인가되고 제어부(330)는 새롭게 측정된 측정 온도(CTEM)를 수신하여 기준 온도와 비교한다.
반면 측정 온도(CTEM)가 기준 온도와 다르다면 측정 온도(CTEM)와 기준 온도의 차이를 검출하여 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호(REFCTRL)를 발생한다.
제어부(330)는 측정 온도(CTEM)가 기준 온도보다 낮으면 리프레시 주기가 길어지도록 리프레시 주기 제어 신호(REFCTRL)를 발생하고, 측정 온도(CTEM)가 기준 온도보다 높으면 리프레시 주기가 짧아지도록 리프레시 주기 제어 신호(REFCTRL)를 발생한다.
리프레시 주기를 변화시키는 방법은 리프레시 타이머(미도시)의 카운팅 값을 변화시키는 방법을 이용할 수 있다.
기준 온도 정보 신호(STD_TEM)는 리프레시 주기 제어 신호(REFCTRL)에 응답하여 변화된다. 즉, 리프레시 주기 제어 신호(REFCTRL)는 기준 온도 정보 신호(STD_TEM)가 메모리(310)의 측정 온도(CTEM)에 대응되는 변화된 기준 온도의 정보를 가지도록 제어한다. 따라서 다음에 측정되는 메모리(310)의 측정 온도(CTEM)는 새로운 기준 온도와 비교된다.
변화된 리프레시 주기에 응답하여 리프레시 명령을 상기 메모리로 인가한다. (150 단계) 150 단계의 동작은 도 3의 리프레시 명령 발생부(340)에서 수행된다.
리프레시 명령 발생부(340)는 리프레시 주기 제어 신호(REFCTRL)에 응답하여 리프레시 명령(REFCMD)을 외부 메모리(310)로 인가한다. 즉, 현재 메모리(310)의 동작 온도의 상태를 메모리 컨트롤러(300)가 인식하여 그 온도에 적절한 주기로 메모리(310) 셀을 리프레시 하여 성능(performance) 향상을 꾀할 수 있다.
도 2는 도 1의 제 140 단계와 제 150 단계 사이에 수행되는 동작을 설명하는 플로우 차트이다.
도 2를 참조하면, 상기 리프레시 주기 제어 방법(100)은 제 140 단계와 제 150 단계 사이에, 상기 메모리 컨트롤러의 상태를 검토하는 단계(210 단계) 및 상기 메모리 컨트롤러의 상태가 상기 리프레시 명령을 발생할 수 있는 상태로 확인되면 상기 변화된 리프레시 주기를 발생하는 단계(220 및 230 단계)를 더 구비한다.
제 210 내지 제 230 단계의 동작은 도 3의 동작 상태 점검부(350)에서 수행된다. 동작 상태 점검부(350)는 리프레시 주기 제어 신호(REFCTRL)를 수신하고 메모리 컨트롤러(300)의 현재의 동작 상태를 판단하고, 현재의 동작 상태가 리프레시 명령(REFCMD)을 발생할 수 있는 동작 상태로 확인되면 리프레시 주기 제어 신호(REFCTRL)를 리프레시 명령 발생부(340)로 인가한다.
메모리 컨트롤러(300)는 메모리 컨트롤러(300)의 동작 상태에 따라 리프레시 주기 제어 신호(REFCTRL)에 응답하여 바로 리프레시 주기를 바꿀 수 없는 경우가 있으므로 이러한 경우를 대비하기 위해 리프레시 주기 제어 신호(REFCTRL)를 저장하고 메모리 컨트롤러(300)의 동작 상태를 파악할 필요가 있다.
즉, 메모리 컨트롤러(300)가 리프레시 명령(REFCMD)을 발생할 수 있기 위해서는 메모리 컨트롤러(300)가 리프레시 제어를 제외한 외부 메모리(310)에 대한 모든 제어 동작을 하지 않는 상태이어야 한다.
따라서, 동작 상태 점검부(350)는 메모리 컨트롤러(300)가 메모리(310)에 대한 제어동작을 수행하지 않으면 리프레시 주기 제어 신호(REFCTRL)를 리프레시 명령 발생부(340)로 인가하고, 메모리 컨트롤러(300)가 메모리(310)에 대한 제어동작을 수행한다면 리프레시 주기 제어 신호(REFCTRL)를 저장한 후 메모리(310)에 대한 제어 동작이 끝난 후 리프레시 주기 제어 신호(REFCTRL)를 리프레시 명령 발생부(340)로 인가한다.
위에서 설명된 동작에 의해서 메모리 컨트롤러(300)는 사용자가 원하는 시간마다 메모리(310)의 동작 온도를 감지하여 동작 레이턴시(Latency) 없이 현 상태에 맞는 리프레시 주기를 설정하여 메모리 내의 데이터를 보존 할 수 있다.
또한, 본 발명의 실시예에 다른 메모리 컨트롤러(300) 및 리프레시 주기 제어 방법(100)은 리프레시 주기를 최악의 조건으로 고정시킬 때보다 좋은 성능(Performance)을 얻을 수 있기 때문에 앞으로 SIP뿐만 아니라 시스템 온 칩(SOC)의 설계에 적용하는데 있어 온도 변화에 의해 메모리(310)의 성능 저하가 생기는 단점을 최소화 할 수 있다. 도 4는 본 발명의 다른 실시예에 따른 시스템 온 칩(SOC)을 설명하는 블록도이다.
도 3 및 4를 참조하면, 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 시스템 온 칩(400)은 온도 측정 명령 발생부(320), 제어부(330), 리프레시 명령 발생부(340), 동작 상태 점검부(350) 및 타이머(360)를 구비한다. 온도 측정 명령 발생부(320), 제어부(330), 리프레시 명령 발생부(340), 동작 상태 점검부(350) 및 타이머(360)는 도 3의 메모리 컨트롤러(300)의 구성요소와 동일하다. 그리고, 도 4의 시스템 온 칩(400)은 도 3의 메모리 컨트롤러(300)를 구비한다.
시스템 온 칩(400)은 마이크로 프로세서(410), DSP(Digital Signal Processor)와 같은 마스터들(420, 430)과 메모리 컨트롤러(300) 및 기타 슬레이브(440)를 구비한다. 외부의 메모리(310)의 리프레시 주기를 제어하는 동작은 시스템 온 칩(400)의 메모리 컨트롤러(300)에서 수행되며, 메모리 컨트롤러(300)의 동작은 이미 설명된 바 있으므로 상세한 설명을 생략한다.
다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 시스템은 시스템 온 칩(400)과 메모리(310)를 구비한다. 시스템 온 칩(400)과 메모리(310)에 관한 동작 설명은 앞에서 이루어졌으므로 상세한 설명을 생략한다.
본 발명의 실시예에 따른 시스템 온 칩(400)이나 반도체 시스템은 메모리의 리프레시 주기를 온도에 따라 제어할 수 있으므로 메모리와 함께 동작되는 시스템 온 칩 또는 메모리를 포함하는 반도체 시스템의 동작 성능을 향상시킬 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메모리 컨트롤러 및 리프레시 주기 제어 방법은 메모리의 동작 온도에 맞게 메모리의 리프레시 주기를 제어할 수 있어 메모리의 데이터 보유(retention) 문제를 해소시켜줄 뿐만 아니라 또한 외부 온도나 현재 메모리의 동작 상태와 온도에 적절한 리프레시 주기를 설정함으로 인하여 효율적으로 메모리에 접근할 수 있어 동작 성능을 향상할 시킬 수 있는 장점이 있다.
또한 메모리 컨트롤러가 시스템 온 칩이나 반도체 시스템에 적용됨으로써 시스템 온 칩 및 반도체 시스템의 동작 성능 또한 향상시킬 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 리프레시 주기 제어 방법을 설명하는 플로우 차트이다.
도 2는 도 1의 제 140 단계와 제 150 단계 사이에 수행되는 동작을 설명하는 플로우 차트이다.
도 3은 본 발명의 다른 실시예에 따른 메모리 컨트롤러를 설명하는 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 시스템 온 칩(SOC)을 설명하는 블록도이다.

Claims (16)

  1. 메모리 컨트롤러를 구비하는 시스템 온 칩의 외부 메모리의 리프레시 주기 제어 방법에 있어서,
    (a) 일정 시간마다 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 단계;
    (b) 상기 온도 측정 명령에 응답하여 측정된 측정 온도를 수신하는 단계 ;
    (c) 상기 측정 온도와 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키고 상기 측정 온도와 상기 기준 온도가 동일하면 상기 (a) 단계로 되돌아가는 단계 ; 및
    (d) 변화된 리프레시 주기에 응답하여 리프레시 명령을 상기 메모리로 인가하는 단계를 구비하는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  2. 제 1항에 있어서, 상기 (c) 단계는,
    (c1) 상기 메모리 컨트롤러의 상태를 검토하는 단계 ; 및
    (c2) 상기 메모리 컨트롤러의 상태가 상기 리프레시 명령을 발생할 수 있는 상태로 확인되면 상기 변화된 리프레시 주기를 발생하는 단계를 더 구비하는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  3. 제 1항에 있어서, 상기 온도 측정 명령은,
    발생되는 일정한 시간 간격을 사용자가 설정할 수 있는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  4. 제 1항에 있어서, 상기 온도 측정 명령은,
    상기 메모리가 스탠드 바이(Stand-By) 상태인 경우 상기 메모리로 인가되는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  5. 제 1항에 있어서,
    상기 측정 온도가 상기 기준 온도보다 낮으면 상기 변화된 리프레시 주기는 길어지고, 상기 측정 온도가 상기 기준 온도보다 높으면 상기 변화된 리프레시 주기는 짧아지는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  6. 제 1항에 있어서, 상기 기준 온도는,
    상기 변화된 리프레시 주기에 응답하여 변하는 것을 특징으로 하는 시스템 온 칩의 메모리 리프레시 주기 제어 방법.
  7. 소정의 주기 신호에 응답하여 외부 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 온도 측정 명령 발생부 ;
    기준 온도에 관한 정보를 가지는 기준 온도 정보 신호 및 측정 온도를 수신하고, 상기 측정 온도와 상기 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호를 발생하는 제어부 ;
    상기 리프레시 주기 제어 신호에 응답하여 리프레시 명령을 상기 외부 메모리로 인가하는 리프레시 명령 발생부를 구비하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제 7항에 있어서,
    상기 리프레시 주기 제어 신호를 수신하고 현재의 동작 상태를 판단하고, 현재의 동작 상태가 상기 리프레시 명령을 발생할 수 있는 동작 상태로 확인되면 상기 리프레시 주기 제어 신호를 상기 리프레시 명령 발생부로 인가하는 동작 상태 점검부를 더 구비하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제 8항에 있어서, 상기 리프레시 명령을 발생할 수 있는 현재의 동작 상태는,
    리프레시 제어를 제외한 상기 외부 메모리에 대한 모든 제어 동작이 정지된 상태를 의미하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제 7항에 있어서,
    지정된 카운팅 값을 카운트 할 때마다 상기 주기 신호를 발생하며, 상기 카운팅 값을 사용자가 제어할 수 있는 타이머를 더 구비하는 것을 특징으로 하는 메모리 컨트롤러.
  11. 제 7항에 있어서, 상기 온도 측정 명령은,상기 외부 메모리가 스탠드 바이(Stand-By) 상태인 경우 상기 메모리로 인가되는 것을 특징으로 하는 메모리 컨트롤러.
  12. 제 7항에 있어서, 상기 제어부는,
    상기 측정 온도가 상기 기준 온도보다 낮으면 리프레시 주기가 길어지도록 상기 리프레시 주기 제어 신호를 발생하고, 상기 측정 온도가 상기 기준 온도보다 높으면 상기 리프레시 주기가 짧아지도록 상기 리프레시 주기 제어 신호를 발생하는 것을 특징으로 하는 메모리 컨트롤러.
  13. 제 7항에 있어서, 상기 기준 온도 정보 신호는,
    상기 리프레시 주기 제어 신호에 응답하여 변하는 것을 특징으로 하는 메모리 컨트롤러.
  14. 제 13항에 있어서, 상기 기준 온도는,
    사용자가 설정할 수 있는 것을 특징으로 하는 메모리 컨트롤러.
  15. 소정의 주기 신호에 응답하여 외부 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 온도 측정 명령 발생부 ;
    기준 온도에 관한 정보를 가지는 기준 온도 정보 신호 및 측정 온도를 수신하고, 상기 측정 온도와 상기 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호를 발생하는 제어부 ;
    상기 리프레시 주기 제어 신호에 응답하여 리프레시 명령을 상기 외부 메모리로 인가하는 리프레시 명령 발생부 ;
    상기 리프레시 주기 제어 신호를 수신하고 현재의 동작 상태를 판단하고, 현재의 동작 상태가 상기 리프레시 명령을 발생할 수 있는 동작 상태로 확인되면 상기 리프레시 주기 제어 신호를 상기 리프레시 명령 발생부로 인가하는 동작 상태 점검부 ; 및
    지정된 카운팅 값을 카운트 할 때마다 상기 주기 신호를 발생하며, 상기 카운팅 값을 사용자가 제어할 수 있는 타이머를 구비하는 것을 특징으로 하는 시스템 온 칩(System On Chip).
  16. 메모리 ;
    소정의 주기 신호에 응답하여 상기 메모리의 동작 온도를 측정하는 온도 측정 명령을 발생하는 온도 측정 명령 발생부 ;
    기준 온도에 관한 정보를 가지는 기준 온도 정보 신호 및 측정 온도를 수신하고, 상기 측정 온도와 상기 기준 온도가 다르면 온도 차이를 검출하여 상기 온도 차이에 따라 리프레시 주기를 변화시키는 리프레시 주기 제어 신호를 발생하는 제어부 ;
    상기 리프레시 주기 제어 신호에 응답하여 리프레시 명령을 상기 외부 메모리로 인가하는 리프레시 명령 발생부 ;
    상기 리프레시 주기 제어 신호를 수신하고 현재의 동작 상태를 판단하고, 현재의 동작 상태가 상기 리프레시 명령을 발생할 수 있는 동작 상태로 확인되면 상기 리프레시 주기 제어 신호를 상기 리프레시 명령 발생부로 인가하는 동작 상태 점검부 ; 및
    지정된 카운팅 값을 카운트 할 때마다 상기 주기 신호를 발생하며, 상기 카운팅 값을 사용자가 제어할 수 있는 타이머를 구비하는 것을 특징으로 하는 반도체 시스템.
KR10-2003-0047542A 2003-07-12 2003-07-12 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법 KR100532448B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0047542A KR100532448B1 (ko) 2003-07-12 2003-07-12 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US10/878,870 US7395176B2 (en) 2003-07-12 2004-06-28 Memory controller for controlling a refresh cycle of a memory and a method thereof
DE102004034760A DE102004034760B4 (de) 2003-07-12 2004-07-12 Auffrischsteuerverfahren, Speichersteuerschaltung und Chipprodukt
JP2004204269A JP5000844B2 (ja) 2003-07-12 2004-07-12 メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0047542A KR100532448B1 (ko) 2003-07-12 2003-07-12 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법

Publications (2)

Publication Number Publication Date
KR20050007910A KR20050007910A (ko) 2005-01-21
KR100532448B1 true KR100532448B1 (ko) 2005-11-30

Family

ID=33563012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0047542A KR100532448B1 (ko) 2003-07-12 2003-07-12 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법

Country Status (4)

Country Link
US (1) US7395176B2 (ko)
JP (1) JP5000844B2 (ko)
KR (1) KR100532448B1 (ko)
DE (1) DE102004034760B4 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122187B2 (en) * 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP2006209525A (ja) * 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd メモリシステム
US7230876B2 (en) * 2005-02-14 2007-06-12 Qualcomm Incorporated Register read for volatile memory
US7620783B2 (en) * 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
US7640392B2 (en) 2005-06-23 2009-12-29 Qualcomm Incorporated Non-DRAM indicator and method of accessing data not stored in DRAM array
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
JP2006286149A (ja) * 2005-04-05 2006-10-19 Matsushita Electric Ind Co Ltd 半導体記憶装置
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
KR100725992B1 (ko) 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
US9262326B2 (en) * 2006-08-14 2016-02-16 Qualcomm Incorporated Method and apparatus to enable the cooperative signaling of a shared bus interrupt in a multi-rank memory subsystem
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8958242B2 (en) 2011-05-05 2015-02-17 Micron Technology, Inc. Thermal treatment of flash memories
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9164804B2 (en) 2012-06-20 2015-10-20 Memory Technologies Llc Virtual memory module
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
KR102244618B1 (ko) 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
JPH06162769A (ja) * 1992-11-25 1994-06-10 Toshiba Corp 記憶制御装置及び記憶制御方法
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
KR0129197B1 (ko) 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
WO2000008765A2 (en) * 1998-08-06 2000-02-17 Steensgaard Madsen Jesper Delta-sigma a/d converter
SE522234C2 (sv) * 1998-08-25 2004-01-27 Ericsson Telefon Ab L M Sätt och anordning avseende temperaturavkänning i elektriska kretsar
US6898140B2 (en) * 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
JP2002056671A (ja) * 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
DE10042383B4 (de) 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
US6459650B1 (en) * 2001-05-15 2002-10-01 Jmos Technology, Inc. Method and apparatus for asynchronously controlling a DRAM array in a SRAM environment
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置

Also Published As

Publication number Publication date
DE102004034760A1 (de) 2005-02-10
US20050007864A1 (en) 2005-01-13
JP5000844B2 (ja) 2012-08-15
DE102004034760B4 (de) 2010-04-01
KR20050007910A (ko) 2005-01-21
JP2005032428A (ja) 2005-02-03
US7395176B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100532448B1 (ko) 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
KR101242809B1 (ko) 온도 기반 ｄｒａｍ 리프레시
KR100413761B1 (ko) 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US7675800B2 (en) Semiconductor memory, memory controller, system, and operating method of semiconductor memory
US7269085B2 (en) Non volatile semiconductor memory device having a multi-bit cell array
US7395398B2 (en) Memory controller that selectively changes frequency of a memory clock signal, a smart card including the same, and a method of controlling a read operation of a memory
JP4370063B2 (ja) 半導体記憶装置の制御装置および半導体記憶装置の制御方法
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
US20050081002A1 (en) Memory system and method of managing a memory system
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
KR100634440B1 (ko) 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
US7287142B2 (en) Memory device and method for arbitrating internal and external access
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
US20060190675A1 (en) Control apparatus
JP2007280562A (ja) リフレッシュ制御装置
US10504581B1 (en) Memory apparatus and operating method thereof
JP2004164753A (ja) メモリ装置及びメモリ装置の動作制御方法
CN112035053A (zh) 存储器存储装置及其运作方法
KR20050036453A (ko) 더미 비트라인 셀을 이용하여 자기 리프레시 주기를조절하는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14