KR100634440B1 - 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 - Google Patents
오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 Download PDFInfo
- Publication number
- KR100634440B1 KR100634440B1 KR1020040089950A KR20040089950A KR100634440B1 KR 100634440 B1 KR100634440 B1 KR 100634440B1 KR 1020040089950 A KR1020040089950 A KR 1020040089950A KR 20040089950 A KR20040089950 A KR 20040089950A KR 100634440 B1 KR100634440 B1 KR 100634440B1
- Authority
- KR
- South Korea
- Prior art keywords
- auto
- refresh
- memory
- command
- mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
Abstract
여기에 개시되는 메모리는 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고 상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함한다.
Description
도 1은 본 발명에 따른 메모리 시스템을 개략적으로 보여주는 블록도;
도 2는 도 1에 도시된 제 1 메모리를 개략적으로 보여주는 블록도;
도 3은 본 발명에 따른 메모리 시스템의 동작을 설명하기 위한 타이밍도; 그리고
도 4는 본 발명에 따른 메모리 시스템의 동작을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
200 : 호스트 400 : 제 1 메모리
410, 510, 650 : 인터페이스 420 : 모드 검출 블록
430 : 명령 디코더 블록 440 : 메모리 코어
620 : 리프레쉬 정보 저장 블록 630 : 발진 블록
640 : 오토-리프레쉬 제어 블록
본 발명은 전자 시스템에 관한 것으로, 좀 더 구체적으로는 오토-리프레쉬 기능을 필요로 하는 메모리를 포함하는 시스템에 관한 것이다.
시스템 설계자들은 저전력 모드 동안 낮은 소모 전력을 갖는, 휘발성 메모리 집적 회로들과 같은, 집적 회로들을 설계하도록 IC 제조사에 끊임없이 요구하고 있다. 불행하게도, IC 제조사들이 휘발성 메모리 셀들을 포함하는 집적 회로들에 의해서 소모되는 전력을 줄이는 것은 어렵다.
다이나믹 랜덤 액세스 메모리 (DRAM) 셀과 같은 휘발성 메모리 셀에 저장된 데이터가 상당히 빠르게 소실되기 때문에, 데이터는 주기적으로 리프레쉬되어야 한다. 그러므로, 하나 또는 그 보다 많은 휘발성 메모리 셀들을 포함하는 집적 회로는 주기적으로 리프레쉬 사이클들을 실행해야 한다.
일반적인 리프레쉬 사이클 동안, 감지 증폭기는 메모리 셀에 저장된 데이터를 읽고, 동일한 데이터를 메모리 셀에 재기입한다. 좀 더 구체적으로, 메모리 셀은 전압 레벨과 같은 신호 레벨을 저장하며, 이 신호 레벨은 저장된 데이터의 값을 나타낸다. 예를 들면, 전원 전압의 전압 레벨은 로직 1의 데이터 값을 나타내고, 접지 전압의 전압 레벨은 로직 0의 데이터 값을 나타낸다. 불행하게도, 메모리 셀 누설 (memory-cell leakage)와 같은 잘 알려진 현상은 시간이 경과함에 따라 신호 레벨이 저하되게 한다. 만약 신호 레벨이 유지되지 않으면, 신호 레벨이 메모리 셀에 본래 저장된 데이터 값과 다른 데이터 값을 나타내는 지점까지 신호 레벨이 저 하될 수 있다. 예를 들면, 전원 전압 (로직 1)의 전압 레벨은 접지 전압을 향해 낮아질 것이다. 만약 신호 레벨이 유지되지 않는다면, 전원 전압의 전압 레벨은 로직 1 대신 로직 0을 나타내는 접지 전압에 충분히 근접할 것이다. 저장된 신호 레벨을 유지하기 위해서, 메모리 셀을 포함하는 집적 회로는 감지 증폭기가 셀로부터 신호 레벨을 입력받고 입력된 신호의 레벨을 신호의 최대 레벨까지 증폭하며 최대 신호 레벨을 셀에 제공하는 리프레쉬 사이클을 수행한다.
휘발성 메모리 셀을 포함하는 집적 회로의 정상 동작 동안, 그러한 집적 회로를 포함하는 전자 시스템은 메모리 셀을 리프레쉬하도록 오토-리프레쉬 명령을 주기적으로 발생한다. 예를 들면, 집적 회로는 메모리 셀들의 행들과 리프레쉬될 행을 가리키는 리프레쉬 어드레스 카운터 (또는 어드레스 발생기)를 포함한다. 각 오토-리프레쉬 명령은 집적 회로가 각 오토-리프레쉬 사이클을 수행하게 하며, 각 오토-리프레쉬 사이클 동안 집적 회로가 어드레스된 행의 메모리 셀들을 리프레쉬하고 카운터를 1만큼 증가/감소시킨다. 모든 행들이 리프레쉬된 후, 카운터는 집적 회로가 계속해서 행들을 리프레쉬할 수 있도록 초기화된다.
전자 시스템이 메모리 셀의 저장된 데이터를 잃지 않을 정도로 자주 오토-리프레쉬 명령들을 발생하는 것을 보장하기 위해서, 메모리 셀의 연속적인 리프레쉬들 사이에 경과하는 최대 리프레쉬 주기는 정해진다. 예를 들면, 집적 회로가 매 64㎳마다 적어도 한번 각 메모리 셀을 리프레쉬해야 하고 4096(4K)개의 행들의 메모리 셀들을 포함하며, 각 리프레쉬 사이클 동안 모든 행을 리프레쉬해야 한다고 가정하자. 메모리 셀들이 데이터를 유지하는 것을 보장하기 위해서, 전자 시스템은 매 64㎳마다 적어도 4096번의 오토-리프레쉬 명령들을 실행하여야 한다.
앞서 설명된 바와 같이, 전자 시스템은 오토-리프레쉬 명령들을 주기적으로 생성하기 때문에, 소프트웨어를 기반으로 한 오토 리프레쉬 제어 로직이 전자 시스템에 제공되어야 한다. 이는 전자 시스템의 소프트웨어 부담 뿐만 아니라 하드웨어 부담이 가중됨을 의미한다. 만약 오토 리프레쉬 명령을 생성하는 기능이 호스트로부터 제거되면, 전자 시스템의 하드웨어 부담 뿐만 아니라 소프트웨어 부담이 경감될 수 있다.
본 발명의 목적은 오토-리프레쉬 명령에 선별적으로 동작하는 디램 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 다른 목적은 디램의 오토-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 호스트로부터의 오토 리프레쉬 명령없이 디램의 오토 리프레쉬 동작이 수행되는 메모리 시스템 및 그것의 동작 방법을 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 다이나믹 랜덤 액세스 메모리는 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고 상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구 성된 메모리 코어를 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는다.
이 실시예에 있어서, 상기 수단은 모드 설정 명령에 응답하여 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고 상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함한다.
이 실시예에 있어서, 상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시킨다.
이 실시예에 있어서, 상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화된다.
이 실시예에 있어서, 상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된다.
본 발명의 다른 특징에 따르면, 메모리 시스템은 호스트와; 오토-리프레쉬 모드의 설정 여부에 따라 오토-리프레쉬 명령을 선별적으로 수행하도록 구성된 제 1 메모리와; 상기 제 1 메모리의 오토-리프레쉬 모드를 설정하고 상기 오토-리프레쉬 명령을 발생하도록 구성된 제 2 메모리를 포함한다.
이 실시예에 있어서, 상기 제 2 메모리는 오토-리프레쉬 동작이 요구될 때 상기 호스트에 버스 점유를 요청한다.
이 실시예에 있어서, 상기 제 2 메모리는 버스 점유가 승인될 때 상기 오토-리프레쉬 모드를 설정하기 위한 명령 및 상기 오토-리프레쉬 명령을 순차적으로 발생하도록 구성된다.
이 실시예에 있어서, 상기 제 2 메모리는 상기 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령과 함께 모드 설정 값을 발생하도록 구성된다.
이 실시예에 있어서, 상기 제 1 메모리는 상기 오토-리프레쉬 모드가 설정된 후 상기 모드 설정 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고 상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는다.
이 실시예에 있어서, 상기 수단은 상기 모드 설정 명령에 응답하여 상기 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고 상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함한다.
이 실시예에 있어서, 상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시킨다.
이 실시예에 있어서, 상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화된다.
이 실시예에 있어서, 상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된다.
이 실시예에 있어서, 상기 제 1 메모리는 다이나믹 랜덤 액세스 메모리이고 상기 제 2 메모리는 불 휘발성 메모리이다.
이 실시예에 있어서, 상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하도록 구성된다.
이 실시예에 있어서, 상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하는 기능을 지원하지 않는다.
이 실시예에 있어서, 상기 제 2 메모리는 상기 오토-리프레쉬 동작과 관련된 정보를 저장하도록 구성된 리프레쉬 정보 저장 블록과; 상기 오토-리프레쉬 동작을 위한 발진 신호를 발생하도록 구성된 발진 블록과; 그리고 상기 리프레쉬 정보 저장 블록에 저장된 정보 및 상기 발진 신호에 따라, 상기 제 1 메모리의 오토-리프레쉬 동작이 요구되는 지의 여부를 판별하도록 구성된 오토-리프레쉬 제어 블록을 포함한다.
이 실시예에 있어서, 상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때, 상기 오토-리프레쉬 제어 블록은 상기 호스트에게 버스 점유를 요청한다.
이 실시예에 있어서, 상기 호스트로부터 버스 점유가 승인될 때, 상기 오토-리프레쉬 제어 블록은 상기 오토-리프레쉬 모드를 나타내는 정보와 함께 모드 설정 명령을 발생하도록 구성된다.
이 실시예에 있어서, 상기 오토-리프레쉬 제어 블록은 상기 모드 설정 명령 다음에 상기 오토-리프레쉬 명령을 발생하도록 구성된다.
본 발명의 또 다른 특징에 따르면, 다이나믹 랜덤 액세스 메모리의 오토-리프레쉬 동작을 제어하는 방법은 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하는 단계와; 그리고 상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하는 단계를 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 단계를 더 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 인에이블 신호를 발생하는 단계는 모드 설정 명령과 함께 입력된 오토-리프레쉬 모드를 나타내는 정보에 따라 제 1 제어 신호를 활성화시키는 단계와; 그리고 상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하는 단계를 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 단계를 더 포함한다.
이 실시예에 있어서, 상기 제 2 제어 신호의 활성화시 상기 설정된 오토-리프레쉬 모드를 초기화하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 오토-리프레쉬 모드가 설정되지 않은 경우, 읽기, 쓰기, 또는 셀프 리프레쉬 명령을 정상적으로 수행하는 단계를 더 포함한다.
본 발명의 또 다른 특징에 따르면, 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법은 상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 1 메모리의 오토-리프레쉬 모드를 설정하는 단계와; 그리고 상기 제 1 메모리의 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 동작을 수행하도록 오토-리프레쉬 명령을 발생하는 단계를 포함하며, 상기 오토-리프레쉬 모드의 설정 및 상기 오토-리프레쉬 명령의 생성은 상기 제 2 메모리에 의해서 행해진다.
이 실시예에 있어서, 상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 호스트에게 버스 점유를 요청하는 단계를 더 포함하며, 상기 버스 점유가 승인될 때 상기 제 1 메모리의 오토-리프레쉬 모드가 설정된다.
이 실시예에 있어서, 상기 제 1 메모리가 오토-리프레쉬 모드로 설정되지 않은 경우, 상기 제 1 메모리에 인가되는 오토-리프레쉬 명령은 수행되지 않는다.
본 발명의 또 다른 특징에 따르면, 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법은 상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 2 메모리가 상기 호스트로 버스 점유를 요청하는 단계와; 버스 점유가 승인될 때 상기 제 2 메모리가 모드 설정 값과 함께 모드 설정 명령을 발생하는 단계와; 상기 제 1 메모리에서 상기 모드 설정 명령 및 상기 모드 설정 값에 따라 오토-리프레쉬 모드를 설정하는 단계와; 상기 제 2 메모리가 오토-리프레쉬 명령을 발생하는 단계와; 그리고 상기 제 1 메모리에서 상기 오토-리프레쉬 명령을 수행하는 단계를 포함한다.
본 발명의 또 다른 특징에 따르면, 데이터 정보를 저장하도록 구성된 로직 엠베디드 메모리는 발진 신호를 발생하도록 구성된 발진 블록과; 그리고 상기 발진 신호에 따라, 오토-리프레쉬 타이밍이 되었는 지의 여부를 판별하는 오토-리프레쉬 제어 블록을 포함하며, 상기 오토-리프레쉬 제어 블록은 오토-리프레쉬 타이밍이 되었을 때마다 버스 점유를 요청하고, 버스 점유가 승인될 때 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령 및 오토-리프레쉬 명령을 순차적으로 발생하도록 구성된다.
본 발명의 예시적인 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 도 1은 본 발명에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 메모리 시스템 (1000)은 호스트 (또는 칩셋이라 불림) (200), 제 1 메모리 (400), 그리고 제 2 메모리 (600)를 포함한다. 이 실시예에 있어서, 제 1 메모리 (400)는 오토-리프레쉬 기능을 지원하는 다이나믹 랜덤 액세스 메모리 (DRAM)이고, 제 2 메모리 (600)는 불 휘발성 메모리로서 NAND 플래시 메모리이다. 제 1 및 제 2 메모리들 (400, 600)은 멀티-칩 패키지 (multi-chip package: MCP)를 구성하도록 구현될 수 있다. 또는, 제 1 및 제 2 메모리들 (400, 600)은 개별적인 집적 회로로서 시스템에 적용될 수 있다. 하지만, 본 발명이 여기의 개시에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
먼저, 제 1 메모리 (400)는 버스 (1001)를 통해 호스트 (200) 및 제 2 메모리 (600)와 연결되어 있다. 여기서, 버스 (1001)는 제어 신호 라인들 (/CS, /CAS, /RAS, /WE, CKE, 등), 어드레스 신호 라인들, 그리고 데이터 신호 라인들을 포함한다. 제 1 메모리 (400)는 인터페이스 블록 (410), 모드 검출 블록 (mode detector block) (420), 명령 디코더 블록 (command decoder block) (430), 그리고 메모리 코어 (memory core) (440)를 포함한다. 인터페이스 블록 (410)은 버스 (1001)를 통해 전달되는 정보 (예를 들면, 명령, 어드레스, 데이터 등)를 입력받고, 입력된 정보를 제 1 메모리 (400) 내에 제공한다. 모드 검출 블록 (420)은 인터페이스 블록 (410)을 통해 제공되는 모드 설정 값 (오토-리프레쉬 모드를 설정하기 위한 값)을 저장하도록 구성된다. 예를 들면, 모드 검출 블록 (420)은 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령의 입력에 응답하여 모드 설정 값을 저장하고, 제어 신호 (AUTO_OK)를 활성화시킨다. 모드 설정 값은, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 바와 같이, 어드레스 핀들을 통해 제공될 것이다. 또는, 모드 설정 값은 데이터 핀들을 통해 제공될 수 있다. 잘 알려진 바와 같이, 모드 설정 명령은 /CS, /RAS, /CAS, 그리고 /WE와 같은 제어 신호들의 조합으로 표현된다. 예를 들면, /CS, /RAS, /CAS, 그리고 /WE와 같은 제어 신호들이 모두 로우로 유지될 때, 그러한 제어 신호들의 조합이 모드 설정 명령을 나타낸다.
명령 디코더 블록 (430)은 제어 신호 (AUTO_OK)에 응답하여 동작하며, 인터 페이스 블록 (410)을 통해 입력되는 명령을 디코딩하도록 구성된다. 예를 들면, 제어 신호 (AUTO_OK)가 활성화될 때, 명령 디코더 블록 (430)은 인터페이스 블록 (410)을 통해 입력되는 오토-리프레쉬 명령에 응답하여 오토-리프레쉬 인에이블 신호 (AUTO_EN)를 활성화시킨다. 오토-리프레쉬 인에이블 신호 (AUTO_EN)가 활성화될 때, 메모리 코어 (440)에서는 하나 또는 그 보다 많은 행들의 메모리 셀들이 리프레쉬된다. 이는 이후 상세히 설명될 것이다. 제어 신호 (AUTO_OK)가 비활성화되어 있는 경우, 인터페이스 블록 (410)을 통해 오토-리프레쉬 명령이 입력되더라도, 명령 디코더 블록 (430)은 오토-리프레쉬 인에이블 신호 (AUTO_EN)를 활성화시키지 않는다. 또한, 명령 디코더 블록 (430)은 오토-리프레쉬 동작이 완료 (또는 종료)될 때 제어 신호 (AUTO_END)를 활성화시킨다. 제어 신호 (AUTO_EN)의 활성화시 모드 검출 블록 (420)이 초기화된다. 즉, 모드 검출 블록 (420)에 저장된 정보는 초기화된다. 결과적으로, 명령 디코더 블록 (430)은 제어 신호 (AUTO_OK)가 활성화될 때 오토-리프레쉬 명령에 응답하여 오토-리프레쉬 인에이블 신호 (AUTO_EN)를 활성화시킨다.
이 실시예에 있어서, 오토-리프레쉬 명령을 제외한 다른 명령들 (예를 들면, 액티브 명령, 읽기/쓰기 명령, 셀프 리프레쉬 명령 등)이 인터페이스 블록 (410)을 통해 입력될 때, 명령 디코더 블록 (430)은 제어 신호 (AUTO_OK)의 활성화/비활성화에 관계없이 입력된 명령을 정상적으로 처리하도록 구성된다. 제 1 메모리 (400)의 모드 검출 블록 (420)과 명령 디코더 블록 (430)은 오토-리프레쉬 모드가 설정된 후 모드 설정 명령의 입력에 응답하여 오토-리프레쉬 인에이블 발생하는 수단을 구성한다.
제 1 메모리 (400)의 메모리 코어 (440)는, 도 2에 도시된 바와 같이, 어드레스 발생기 (441), 행 선택기 (442), 메모리 셀 어레이 (443), 그리고 감지 증폭 기 (444)를 포함한다. 어드레스 발생기 (441)는 오토-리프레쉬 인에이블 신호 (AUTO_EN)의 활성화시마다 행 어드레스를 1만큼 증가/감소시키며, 행 선택기 (442)는 어드레스 발생기 (441)에 의해서 생성된 행 어드레스 (또는 리프레쉬 어드레스)에 응답하여 메모리 셀 어레이 (443)의 행들 중 하나 또는 그 보다 많은 행들을 선택한다. 감지 증폭기 (444)는 선택된 행들의 메모리 셀들로부터 데이터를 읽고 외부로의 출력없이 읽혀진 데이터를 선택된 행들의 메모리 셀들로 재기입한다. 즉, 선택된 행들의 메모리 셀들이 리프레쉬된다. 비록 도면에는 도시되지 않았지만, 메모리 코어 (440)에는 잘 알려진 구성 요소들 (예를 들면, 입출력 회로, 열 선택 회로, 등)이 더 제공됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
다시 도 1을 참조하면, 제 2 메모리 (600)는 버스 (1001)를 통해 제 1 메모리 (400)에 연결되어 있다. 제 2 메모리 (600)는 제 1 인터페이스 블록 (first interface block) (610), 리프레쉬 정보 저장 블록 (refresh information storing block) (620), 발진 블록 (oscillation block) (630), 오토-리프레쉬 제어 블록 (auto-refresh control block) (640), 그리고 제 2 인터페이스 블록 (second interface block) (650)을 포함한다. 비록 도면에는 도시되지 않았지만, 제 2 메모리 (600)에는 불 휘발성 메모리 셀들의 어레이, 어레이의 읽기/쓰기 동작을 제어하는 제어 블록, 그리고 호스트 (200)와의 인터페이스를 위한 인터페이스 블록이 더 제공될 것이다. 또는, 제 2 메모리 (600)에는 휘발성 메모리 셀들의 어레이 및 어레이의 읽기/쓰기 동작을 제어하는 제어 블록이 제공될 수 있다. 만약 제 2 메모리 (600)가 불 휘발성 메모리이면, 리프레쉬 정보 저장 블록 (620)에 저장된 정보는 제 2 메모리 (600)에 제공되는 불 휘발성 메모리들의 어레이 (미도시됨)에 저장되고, 불 휘발성 메모리 셀들의 어레이에 저장된 리프레쉬 정보는 파워-업시 자동적으로 리프레쉬 정보 저장 블록 (620)으로 전송될 수 있다. 또는, 리프레쉬 정보 저장 블록 (620)에 저장된 정보는 파워-업시 호스트 (200)에서 제공될 수 있다.
리프레쉬 정보 저장 블록 (620)은 오토-리프레쉬 동작에 필요한 정보 (예를 들면, 오토-리프레쉬 시간 (tREF), 리프레쉬 횟수, 등)를 저장하도록 구성된다. 발진 블록 (630)은 파워-업 이후 오토-리프레쉬 동작을 위한 발진 신호 (POSC)를 생성하도록 구성된다. 오토-리프레쉬 제어 블록 (640)은 리프레쉬 정보 저장 블록 (620)으로부터의 오토-리프레쉬 정보 및 발진 신호 (POSC)에 응답하여 모드 설정 명령 및 오토-리프레쉬 명령을 발생한다. 예를 들면, 오토-리프레쉬 제어 블록 (640)은 발진 신호 (POSC)에 응답하여 오토-리프레쉬 동작이 수행되어야 할 지의 여부를 판별하며, 판별 결과에 따라 리프레쉬 요구 신호 (REF_REQ)를 발생한다. 즉, 제 1 메모리 (400)에 대한 오토-리프레쉬 동작이 수행되어야 하는 경우, 오토-리프레쉬 제어 블록 (640)은 리프레쉬 요구 신호 (REF_REQ)를 발생한다. 리프레쉬 요구 신호 (REF_REQ)에 대한 응답으로서 리프레쉬 승인 신호 (REF_ACK)가 입력될 때, 오토-리프레쉬 제어 블록 (640)은 모드 설정 값과 함께 모드 설정 명령을 발생하고, 소정 시간 (예를 들면, 2-클록 사이클) 후에 오토-리프레쉬 명령을 연속적으로 발생한다. 오토-리프레쉬 제어 블록 (640)에서 생성된 모드 설정 값 및 모드 설정 명령은 버스 (1001)를 통해 제 1 메모리 (400)로 동시에 (또는 연속적으로) 전송된다. 제 1 메모리 (400)의 모드 검출 블록 (420)은 모드 설정 명령에 응답하여 모드 설정 값을 저장한다. 제 2 인터페이스 블록 (650)은 리프레쉬 요구 신호 (REF_REQ)을 버스 요구 신호 (DREQ)로서 호스트 (200)로 출력하고, 호스트 (200)로부터의 버스 승인 신호 (DACK)를 리프레쉬 승인 신호 (REF_ACQ)로서 오토-리프레쉬 제어 블록 (640)으로 출력한다.
오토-리프레쉬 동작을 제어하기 위한 로직을 포함하기 때문에, 제 2 메모리 (600)는 "로직 엠베디드 메모리 (logic embedded memory)"라 불린다.
도 3은 본 발명에 따른 메모리 시스템의 오토-리프레쉬 동작을 설명하기 위한 타이밍도이고, 도 4는 본 발명에 따른 메모리 시스템의 오토-리프레쉬 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 메모리 시스템의 오토-리프레쉬 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
제 2 메모리 (600)의 오토-리프레쉬 제어 블록 (640)은 발진 블록 (630)으로부터의 발진 신호 (POSC)에 응답하여 제 1 메모리 (400)의 오토-리프레쉬 동작이 요구되는 지의 여부 (또는 오토-리프레쉬 타이밍)를 판별한다 (S100). 이때, 오토-리프레쉬 제어 블록 (640)은 리프레쉬 정보 저장 블록 (620)으로부터 오토-리프레쉬 정보를 근거로 하여 오토-리프레쉬 시간 (또는 오토-리프레쉬 타이밍)을 판별한다. 예컨대, 오토-리프레쉬 제어 블록 (640)은 발진 신호 (POSC)를 카운트하고, 카운트된 값이 오토-리프레쉬 시간에 도달하였는 지의 여부를 판별한다. 제 1 메모리 (400)에 대한 오토-리프레쉬 동작이 요구되는 경우, 제 2 메모리 (600)는 호스트 (200)에 버스 점유를 요청한다 (S120). 구체적으로, 오토-리프레쉬 제어 블록 (640)은 리프레쉬 요구 신호 (REF_REQ)를 펄스로서 생성하며, 인터페이스 블록 (650)은 리프레쉬 요구 신호 (REF_REQ)에 응답하여 버스 요구 신호 (DREQ)를 로우로 활성화시킨다. 호스트 (200)는 버스 요구 신호 (DREQ)의 활성화에 응답하여 버스 승인 신호 (DACK)를 하이로 활성화시킨다. 인터페이스 블록 (650)은 버스 승인 신호 (DACK)의 활성화에 응답하여 리프레쉬 승인 신호 (REF_ACK)를 펄스로서 생성한다.
오토-리프레쉬 제어 블록 (630)은 리프레쉬 승인 신호 (REF_ACK)의 활성화에 응답하여 모드 설정 값과 함께 모드 설정 명령 (각각이 로우로 유지되는 /CS, /WE, /RAS, /CAS의 조합)을 발생한다 (S140). 모드 설정 값 및 모드 설정 명령은 제 1 인터페이스 블록 (610)을 통해 버스 (1001) 상에 실리고, 버스 (1001)에 실린 모드 설정 값 및 모드 설정 명령은 제 1 메모리 (400)의 인터페이스 블록 (410)을 통해 모드 검출 블록 (420)으로 전달된다. 모드 검출 블록 (420)은 모드 설정 명령에 응답하여 모드 설정 값을 저장함과 동시에 제어 신호 (AUTO_OK)를 활성화시킨다. 그 다음에, 오토-리프레쉬 제어 블록 (630)은 오토-리프레쉬 명령을 발생하고 (S160), 오토-리프레쉬 명령은 인터페이스 블록 (610), 버스 (1001), 그리고 인터페이스 블록 (410)을 통해 명령 디코더 블록 (430)으로 전달될 것이다. 이는 제 1 메모리 (400)에 대한 오토-리프레쉬 동작이 수행되게 한다 (S180). 즉, 제어 신호 (AUTO_OK)의 활성화시, 명령 디코더 블록 (430)은 입력된 오토-리프레쉬 명령에 응답하여 오토-리프레쉬 인에이블 신호 (AUTO_EN)를 펄스로 발생한다. 이는 메모리 코어 (440)에서 하나 또는 그 보다 많은 행들의 메모리 셀들이 리프레쉬되게 한다. 리프레쉬 시간이 경과한 후, 명령 디코더 회로 (430)는 제어 신호 (AUTO_END)를 활 성화시킨다 (S200). 이는 모드 검출 블록 (420)가 초기화된다. 즉, 제어 신호 (AUTO_OK)가 비활성화된다. 이후, 오토-리프레쉬 동작이 요구될 때마다, 오토-리프레쉬 제어 블록 (630)은 앞서 설명된 것과 동일한 방식으로 버스 요청 동작, 모드 설정 동작, 그리고 오토-리프레쉬 동작을 수행할 것이다.
만약 호스트 (200)가 오토-리프레쉬 명령을 발생하면, 오토-리프레쉬 명령은 제 1 메모리 (400)의 모드 검출 블록 (420)으로 전달된다. 이때, 오토-리프레쉬 명령의 입력 이전에 모드 검출 블록 (420)이 앞서 설명된 모드 설정 값으로 설정되어 있지 않기 때문에, 제어 신호 (AUTO_OK)는 비활성화 상태로 유지된다. 이는 명령 디코더 블록 (430)이 호스트 (200)로부터 제공된 오토-리프레쉬 명령에 응답하지 않음을 의미한다. 즉, 호스트 (200)에 의해서 생성된 오토-리프레쉬 명령은 제 1 메모리 (400)에서 인식되지 않으며, 그 결과 호스트 (200)에서 요청된 오토-리프레쉬 동작은 무시된다.
결과적으로, 본 발명에 따른 메모리 시스템의 경우, 오토-리프레쉬 명령을 생성하는 기능이 호스트 (200)로부터 제거될 수 있다. 이는 호스트 (200)의 하드웨어 부담 뿐만 아니라 소프트웨어 부담이 경감됨을 의미한다. 비록 호스트 (200)가 오토-리프레쉬 기능을 지원하더라도, 제 1 메모리 (400)의 오토-리프레쉬 동작은 제 2 메모리 (600)로부터 제공되는 오토-리프레쉬 명령에 따라 수행된다. 즉, 본 발명에 따른 메모리 시스템에는 오토-리프레쉬 기능을 지원하는 호스트 뿐만 아니라 오토-리프레쉬 기능을 지원하지 않는 호스트 역시 적용될 수 있다.
이 실시예에 있어서, 모드 검출 블록 (420)에서 생성되는 제어 신호 (AUTO_OK)는 펄스로 생성된다. 이에 반해서, 제어 신호 (AUTO_OK)가 모드 설정 명령의 입력시 활성화되고 제어 신호 (AUTO_END)의 활성화시 비활성화되도록 모드 검출 블록 (420)을 구현하는 것이 가능하다. 이러한 경우, 명령 디코더 블록 (430)은 제어 신호 (AUTO_OK)의 활성화 구간 동안 오토-리프레쉬 명령을 입력받는다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 호스트의 오토-리프레쉬 기능을 제거함으로써 호스트의 하드웨어 부담 및 소프트웨어 부담을 줄일 수 있다.
Claims (34)
- 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함하는 다이나믹 랜덤 액세스 메모리.
- 제 1 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 메모리.
- 제 1 항에 있어서,상기 수단은모드 설정 명령에 응답하여 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함하는 메모리.
- 제 3 항에 있어서,상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 메모리.
- 제 4 항에 있어서,상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화되는 메모리.
- 제 3 항에 있어서,상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된 메모리.
- 호스트와;오토-리프레쉬 모드의 설정 여부에 따라 오토-리프레쉬 명령을 선별적으로 수행하도록 구성된 제 1 메모리와;상기 제 1 메모리의 오토-리프레쉬 모드를 설정하고 상기 오토-리프레쉬 명령을 발생하도록 구성된 제 2 메모리를 포함하는 메모리 시스템.
- 제 7 항에 있어서,상기 제 2 메모리는 오토-리프레쉬 동작이 요구될 때 상기 호스트에 버스 점유를 요청하는 메모리 시스템.
- 제 8 항에 있어서,상기 제 2 메모리는 버스 점유가 승인될 때 상기 오토-리프레쉬 모드를 설정하기 위한 명령 및 상기 오토-리프레쉬 명령을 순차적으로 발생하도록 구성된 메모리 시스템.
- 제 9 항에 있어서,상기 제 2 메모리는 상기 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령과 함께 모드 설정 값을 발생하도록 구성된 메모리 시스템.
- 제 10 항에 있어서,상기 제 1 메모리는상기 오토-리프레쉬 모드가 설정된 후 상기 모드 설정 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 수단과; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하도록 구성된 메모리 코어를 포함하는 메모리 시스템.
- 제 11 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 수단은 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 메모리 시스템.
- 제 11 항에 있어서,상기 수단은상기 모드 설정 명령에 응답하여 상기 오토-리프레쉬 모드를 나타내는 정보를 저장하도록 구성되며, 상기 저장된 정보에 응답하여 제 1 제어 신호를 활성화시키는 모드 검출 블록과; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하도록 구성된 명령 디코더 블록을 포함하는 메모리 시스템.
- 제 13 항에 있어서,상기 명령 디코더 블록은 상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 메모리 시스템.
- 제 14 항에 있어서,상기 모드 검출 블록에 저장된 정보는 상기 제 2 제어 신호의 활성화에 의해서 초기화되는 메모리 시스템.
- 제 13 항에 있어서,상기 명령 디코더 블록은, 상기 모드 검출 블록이 설정되어 있지 않은 상태에서, 오토-리프레쉬 명령을 제외한 다른 명령들에 응답하여 정상적으로 동작하도록 구성된 메모리 시스템.
- 제 7 항에 있어서,상기 제 1 메모리는 다이나믹 랜덤 액세스 메모리이고 상기 제 2 메모리는 불 휘발성 메모리인 메모리 시스템.
- 제 7 항에 있어서,상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하도록 구성되는 메모리 시스템.
- 제 7 항에 있어서,상기 호스트는 상기 오토-리프레쉬 명령을 주기적으로 생성하는 기능을 지원하지 않는 메모리 시스템.
- 제 7 항에 있어서,상기 제 2 메모리는상기 오토-리프레쉬 동작과 관련된 정보를 저장하도록 구성된 리프레쉬 정보 저장 블록과;상기 오토-리프레쉬 동작을 위한 발진 신호를 발생하도록 구성된 발진 블록과; 그리고상기 리프레쉬 정보 저장 블록에 저장된 정보 및 상기 발진 신호에 따라, 상기 제 1 메모리의 오토-리프레쉬 동작이 요구되는 지의 여부를 판별하도록 구성된 오토-리프레쉬 제어 블록을 포함하는 메모리 시스템.
- 제 20 항에 있어서,상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때, 상기 오토-리프레쉬 제어 블록은 상기 호스트에게 버스 점유를 요청하는 메모리 시스템.
- 제 21 항에 있어서,상기 호스트로부터 버스 점유가 승인될 때, 상기 오토-리프레쉬 제어 블록은 상기 오토-리프레쉬 모드를 나타내는 정보와 함께 모드 설정 명령을 발생하도록 구성된 메모리 시스템.
- 제 22 항에 있어서,상기 오토-리프레쉬 제어 블록은 상기 모드 설정 명령 다음에 상기 오토-리프레쉬 명령을 발생하도록 구성된 메모리 시스템.
- 다이나믹 랜덤 액세스 메모리의 오토-리프레쉬 동작을 제어하는 방법에 있어서:오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 명령의 입력에 응답하여 오토-리프레쉬 인에이블 신호를 발생하는 단계와; 그리고상기 오토-리프레쉬 인에이블 신호에 응답하여 오토-리프레쉬 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 상기 오토-리프레쉬 명령의 입력시 상기 오토-리프레쉬 인에이블 신호를 발생하지 않는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 인에이블 신호를 발생하는 단계는모드 설정 명령과 함께 입력된 오토-리프레쉬 모드를 나타내는 정보에 따라 제 1 제어 신호를 활성화시키는 단계와; 그리고상기 제 1 제어 신호의 활성화시 오토-리프레쉬 명령에 응답하여 상기 오토-리프레쉬 인에이블 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 26 항에 있어서,상기 오토-리프레쉬 동작이 종료될 때 제 2 제어 신호를 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 27 항에 있어서,상기 제 2 제어 신호의 활성화시 상기 설정된 오토-리프레쉬 모드를 초기화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 24 항에 있어서,상기 오토-리프레쉬 모드가 설정되지 않은 경우, 읽기, 쓰기, 또는 셀프 리프레쉬 명령을 정상적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법에 있어서:상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 1 메모리의 오토-리프레쉬 모드를 설정하는 단계와; 그리고상기 제 1 메모리의 오토-리프레쉬 모드가 설정된 후 오토-리프레쉬 동작을 수행하도록 오토-리프레쉬 명령을 발생하는 단계를 포함하며,상기 오토-리프레쉬 모드의 설정 및 상기 오토-리프레쉬 명령의 생성은 상기 제 2 메모리에 의해서 행해지는 것을 특징으로 하는 방법.
- 제 31 항에 있어서,상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 호스트에게 버스 점유를 요청하는 단계를 더 포함하며, 상기 버스 점유가 승인될 때 상기 제 1 메모리의 오토-리프레쉬 모드가 설정되는 것을 특징으로 하는 방법.
- 제 31 항에 있어서,상기 제 1 메모리가 오토-리프레쉬 모드로 설정되지 않은 경우, 상기 제 1 메모리에 인가되는 오토-리프레쉬 명령은 수행되지 않는 것을 특징으로 하는 방법.
- 제 1 메모리, 제 2 메모리, 그리고 호스트를 포함하는 메모리 시스템의 동작 방법에 있어서:상기 제 1 메모리의 오토-리프레쉬 동작이 요구될 때 상기 제 2 메모리가 상기 호스트로 버스 점유를 요청하는 단계와;버스 점유가 승인될 때 상기 제 2 메모리가 모드 설정 값과 함께 모드 설정 명령을 발생하는 단계와;상기 제 1 메모리에서 상기 모드 설정 명령 및 상기 모드 설정 값에 따라 오토-리프레쉬 모드를 설정하는 단계와;상기 제 2 메모리가 오토-리프레쉬 명령을 발생하는 단계와; 그리고상기 제 1 메모리에서 상기 오토-리프레쉬 명령을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
- 데이터 정보를 저장하도록 구성된 로직 엠베디드 메모리에 있어서:발진 신호를 발생하도록 구성된 발진 블록과; 그리고상기 발진 신호에 따라, 오토-리프레쉬 타이밍이 되었는 지의 여부를 판별하는 오토-리프레쉬 제어 블록을 포함하며,상기 오토-리프레쉬 제어 블록은 오토-리프레쉬 타이밍이 되었을 때마다 버스 점유를 요청하고, 버스 점유가 승인될 때 오토-리프레쉬 모드를 설정하기 위한 모드 설정 명령 및 오토-리프레쉬 명령을 순차적으로 발생하도록 구성되는 것을 특징으로 하는 로직 엠베디드 메모리.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
| US11/194,242 US7327625B2 (en) | 2004-11-05 | 2005-08-01 | Volatile memory devices with auto-refresh command unit and circuit for controlling auto-refresh operation thereof and related memory systems and operating methods |
| CN2005101067847A CN1779853B (zh) | 2004-11-05 | 2005-10-12 | 自动刷新的易失存储器设备及相关存储器系统和操作方法 |
| JP2005307418A JP4851156B2 (ja) | 2004-11-05 | 2005-10-21 | リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム |
| DE102005053171.7A DE102005053171B4 (de) | 2004-11-05 | 2005-11-02 | Auffrischungsverfahren, Speicher, Speichersystem und Betriebsverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060040380A KR20060040380A (ko) | 2006-05-10 |
| KR100634440B1 true KR100634440B1 (ko) | 2006-10-16 |
Family
ID=36273981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040089950A KR100634440B1 (ko) | 2004-11-05 | 2004-11-05 | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7327625B2 (ko) |
| JP (1) | JP4851156B2 (ko) |
| KR (1) | KR100634440B1 (ko) |
| CN (1) | CN1779853B (ko) |
| DE (1) | DE102005053171B4 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053541B1 (ko) | 2010-03-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| US8392650B2 (en) * | 2010-04-01 | 2013-03-05 | Intel Corporation | Fast exit from self-refresh state of a memory device |
| KR102205695B1 (ko) * | 2014-09-05 | 2021-01-21 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 회로 및 이를 이용한 반도체 장치 |
| KR20170045795A (ko) * | 2015-10-20 | 2017-04-28 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
| KR20180100804A (ko) * | 2017-03-02 | 2018-09-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
| KR102398209B1 (ko) | 2017-11-06 | 2022-05-17 | 삼성전자주식회사 | 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법 |
| US10622055B2 (en) | 2018-08-21 | 2020-04-14 | Micron Technology, Inc. | Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell |
| KR20220070997A (ko) * | 2020-11-23 | 2022-05-31 | 에스케이하이닉스 주식회사 | 컨트롤러 및 이를 포함하는 메모리 시스템 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1166842A (ja) | 1997-08-13 | 1999-03-09 | Toshiba Corp | 半導体記憶装置 |
| US6046953A (en) * | 1998-03-30 | 2000-04-04 | Siemens Aktiengesellschaft | Decoded autorefresh mode in a DRAM |
| US6088268A (en) * | 1998-09-17 | 2000-07-11 | Atmel Corporation | Flash memory array with internal refresh |
| JP2000149550A (ja) | 1998-11-12 | 2000-05-30 | Nec Eng Ltd | 自動リフレッシュ機能付ｄｒａｍ |
| JP2000260180A (ja) | 1999-03-08 | 2000-09-22 | Nec Corp | 半導体メモリ |
| JP2001118383A (ja) | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
| US6751143B2 (en) * | 2002-04-11 | 2004-06-15 | Micron Technology, Inc. | Method and system for low power refresh of dynamic random access memories |
| JP2004022123A (ja) * | 2002-06-19 | 2004-01-22 | Murata Mach Ltd | インターフェース回路 |
| US6711082B1 (en) * | 2002-11-18 | 2004-03-23 | Infineon Technologies, Ag | Method and implementation of an on-chip self refresh feature |
| US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
-
2004
- 2004-11-05 KR KR1020040089950A patent/KR100634440B1/ko active IP Right Grant
-
2005
- 2005-08-01 US US11/194,242 patent/US7327625B2/en active Active
- 2005-10-12 CN CN2005101067847A patent/CN1779853B/zh active Active
- 2005-10-21 JP JP2005307418A patent/JP4851156B2/ja not_active Expired - Fee Related
- 2005-11-02 DE DE102005053171.7A patent/DE102005053171B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005053171A1 (de) | 2006-05-18 |
| DE102005053171B4 (de) | 2014-05-15 |
| KR20060040380A (ko) | 2006-05-10 |
| JP2006134559A (ja) | 2006-05-25 |
| JP4851156B2 (ja) | 2012-01-11 |
| CN1779853A (zh) | 2006-05-31 |
| US7327625B2 (en) | 2008-02-05 |
| US20060098510A1 (en) | 2006-05-11 |
| CN1779853B (zh) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810040B1 (ko) | 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법 | |
| JP5157207B2 (ja) | 半導体メモリ、メモリコントローラ、システムおよび半導体メモリの動作方法 | |
| JP4894306B2 (ja) | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 | |
| US7362643B2 (en) | Semiconductor-memory device and bank refresh method | |
| JP4851156B2 (ja) | リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム | |
| JP2982928B2 (ja) | 半導体記憶装置 | |
| KR100655288B1 (ko) | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 | |
| US11417385B1 (en) | Semiconductor memory apparatus | |
| JPH0612866A (ja) | データ処理システム及びｄｒａｍをリフレッシュする方法 | |
| US7894290B2 (en) | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation | |
| JP4275033B2 (ja) | 半導体記憶装置とテスト回路及び方法 | |
| JP7064633B1 (ja) | 半導体メモリ装置 | |
| US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
| JP2022042635A (ja) | 半導体記憶装置 | |
| KR100756778B1 (ko) | Ｐｓｒａｍ의 로우 액티브 제어회로 | |
| US7287142B2 (en) | Memory device and method for arbitrating internal and external access | |
| JP4934118B2 (ja) | 半導体記憶装置 | |
| KR100802075B1 (ko) | 반도체 메모리 장치 | |
| JP4561089B2 (ja) | 記憶装置 | |
| KR102524199B1 (ko) | 반도체 메모리 장치 | |
| US6144605A (en) | Refresh circuit for SDRAM | |
| JP2005174437A5 (ko) | ||
| KR100433535B1 (ko) | Ｓｄｒａｍ의 제어 방법 | |
| JP3087691B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160930 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180927 Year of fee payment: 13 |