KR102205695B1 - 리프레쉬 제어 회로 및 이를 이용한 반도체 장치 - Google Patents

리프레쉬 제어 회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR102205695B1
KR102205695B1 KR1020140118849A KR20140118849A KR102205695B1 KR 102205695 B1 KR102205695 B1 KR 102205695B1 KR 1020140118849 A KR1020140118849 A KR 1020140118849A KR 20140118849 A KR20140118849 A KR 20140118849A KR 102205695 B1 KR102205695 B1 KR 102205695B1
Authority
KR
South Korea
Prior art keywords
signal
refresh
slice
oscillation
response
Prior art date
Application number
KR1020140118849A
Other languages
English (en)
Other versions
KR20160029387A (ko
Inventor
김창현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140118849A priority Critical patent/KR102205695B1/ko
Priority to US14/567,773 priority patent/US9620192B2/en
Priority to CN201510463499.4A priority patent/CN105405461A/zh
Priority to CN202010710352.1A priority patent/CN112037830B/zh
Publication of KR20160029387A publication Critical patent/KR20160029387A/ko
Application granted granted Critical
Publication of KR102205695B1 publication Critical patent/KR102205695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Abstract

본 기술은 관통 전극들을 통해 연결되는 복수의 슬라이스를 포함하고, 상기 복수의 슬라이스 중에서 어느 하나의 슬라이스가 리프레쉬 명령에 응답하여 리프레쉬 주기 신호를 생성하고, 상기 리프레쉬 주기 신호를 상기 관통 전극들을 통해 다른 슬라이스들에게 전송하도록 구성되며, 상기 다른 슬라이스들은 상기 리프레쉬 주기 신호에 동기되어 리프레쉬 동작을 수행하도록 구성될 수 있다.

Description

리프레쉬 제어 회로 및 이를 이용한 반도체 장치{REFRESH CONTROL CIRCUIT AND SEMICONDUCTOR APPARATUS USING THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 리프레쉬 제어 회로 및 이를 이용한 반도체 장치에 관한 것이다.
반도체 장치는 집적도를 높이기 위한 방법의 하나로서, 복수의 메모리 슬라이스(Slice)(이하, 슬라이스)를 적층한 입체 구조를 가질 수 있다.
이러한 입체 구조의 반도체 장치는 리프레쉬 동작에서의 피크 전류(Peak Current)를 감소시키는 것이 동작 성능을 좌우하는 중요한 지표가 될 수 있다.
종래의 기술에 따른 반도체 장치는 복수의 슬라이스 각각에서 리프레쉬 주기를 생성하기 위한 오실레이터의 동작이 필요하였다.
이상적으로 복수의 슬라이스의 오실레이터들은 동일한 리프레쉬 주기를 갖도록 설계되어야 하나, 실질적으로는 PVT(Process, Voltage, Temperature) 변동 때문에 복수의 슬라이스의 오실레이터들이 동일한 리프레쉬 주기를 갖는 것은 거의 불가능하다.
따라서 종래의 기술에 따른 반도체 장치는 리프레쉬 동작 시의 피크 전류가 증가하는 문제가 있다.
본 발명의 실시예는 리프레쉬 동작 시의 피크 전류를 감소시킬 수 있는 리프레쉬 제어 회로 및 이를 이용한 반도체 장치를 제공한다.
본 발명의 실시예는 내부적으로 생성하거나 외부에서 전송된 리프레쉬 주기 신호의 펄스들 중에서 자신의 순번에 해당하는 펄스에 응답하여 리프레쉬 시작 신호를 생성하도록 구성될 수 있다.
본 발명의 실시예는 슬라이스 타입 구분 신호에 응답하여 발진 신호를 생성하도록 구성된 오실레이터; 적층 모드 구분 신호에 응답하여 리프레쉬 모드 구분 신호를 생성하도록 구성된 다중화부; 및 리프레쉬 명령 및 상기 발진 신호에 응답하여 리프레쉬 주기 신호를 출력하고, 슬라이스 아이디 및 상기 리프레쉬 주기 신호에 응답하여 리프레쉬 시작 신호를 생성하도록 구성된 제어부를 포함할 수 있다.
본 발명의 실시예는 관통 전극들을 통해 연결되는 복수의 슬라이스를 포함하고, 상기 복수의 슬라이스 중에서 어느 하나의 슬라이스가 리프레쉬 명령에 응답하여 리프레쉬 주기 신호를 생성하고, 상기 리프레쉬 주기 신호를 상기 관통 전극들을 통해 다른 슬라이스들에게 전송하도록 구성되며, 상기 다른 슬라이스들은 상기 리프레쉬 주기 신호에 동기되어 리프레쉬 동작을 수행하도록 구성될 수 있다.
본 기술은 리프레쉬 동작 시의 피크 전류를 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치(100)의 구성을 나타낸 도면,
도 2는 도 1의 리프레쉬 제어 회로(101)의 내부 구성을 나타낸 도면,
도 3은 도 2의 제어부(600)의 내부 구성을 나타낸 도면이고,
도 4는 본 발명의 실시예에 따른 반도체 장치(100)의 리프레쉬 제어 동작 타이밍을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 장치(100)는 복수의 메모리 슬라이스(이하, 슬라이스)(SLICE0 - SLICE3)를 포함할 수 있다.
복수의 슬라이스(SLICE0 - SLICE3)는 관통 전극(예를 들어, Through Silicon Via: TSV)를 통해 신호 송/수신이 가능하도록 구성될 수 있다.
복수의 슬라이스(SLICE0 - SLICE3)는 관통 전극(TSV)을 통해 송/수신되는 신호를 공유하도록 구성될 수 있다.
본 발명의 실시예에 따른 반도체 장치(100)는 복수의 슬라이스(SLICE0 - SLICE3) 중에서 어느 하나(예를 들어, SLICE0)가 리프레쉬 주기 신호를 생성하여 관통 전극(TSV)을 통해 다른 슬라이스들(SLICE1 - SLICE3)에게 제공하며,
다른 슬라이스들(SLICE1 - SLICE3)은 리프레쉬 주기 신호에 동기되어 리프레쉬 동작을 수행하도록 구성될 수 있다.
다른 슬라이스들(SLICE1 - SLICE3)은 리프레쉬 주기 신호의 펄스들 중에서 자신에 해당하는 펄스에 순차적으로 응답하여 리프레쉬 동작을 수행하도록 구성될 수 있다.
복수의 슬라이스(SLICE0 - SLICE3) 중에서 어느 하나 예를 들어, 최하위의 슬라이스(SLICE0)가 마스터(Master) 슬라이스가 될 수 있고, 나머지 슬라이스들(SLICE1 - SLICE3)이 슬레이브(Slave) 슬라이스가 될 수 있다.
복수의 슬라이스(SLICE0 - SLICE3)는 각각 리프레쉬 제어 회로(101)를 포함할 수 있다.
마스터 슬라이스(SLICE0)는 오실레이터에서 생성된 발진 신호를 사용하여 리프레쉬 주기 신호를 생성할 수 있다.
도 2에 도시된 바와 같이, 리프레쉬 제어 회로(101)는 커맨드 디코더(200), 지연기(DLY)(201), 제 1 래치(300), 제 2 래치(400), 오실레이터(500), 제어부(600), 비교부(700), 다중화부(800) 및 송/수신 블록(900)을 포함할 수 있다.
커맨드 디코더(200)는 리프레쉬 명령이 정의된 커맨드(CMD)에 응답하여 리프레쉬 펄스(AFACT)를 생성하도록 구성될 수 있다.
지연기(201)는 리프레쉬 펄스(AFACT)를 설정 시간만큼 지연시켜 지연 리프레쉬 펄스(AFACTD)를 생성하도록 구성될 수 있다.
제 1 래치(300)는 반도체 장치(100) 외부에서 제공된 외부 슬라이스 선택 신호(C<0:1>)를 리프레쉬 펄스(AFACT)에 따라 래치하여 제 1 슬라이스 어드레스(C_TSV<0:1>)를 생성하도록 구성될 수 있다.
외부 슬라이스 선택 신호(C<0:1>)는 복수의 슬라이스(SLICE0 - SLICE3) 중에서 어느 하나를 선택하기 위한 신호이다.
제 1 슬라이스 어드레스(C_TSV<0:1> 및 추후 언급할 제 2 슬라이스 어드레스(TSV_C<0:1>)는 서로 동일한 신호이나, 송신/수신을 구분하여 명칭을 달리한 것이다.
제 1 슬라이스 어드레스(C_TSV<0:1>)는 마스터 슬라이스(SLICE0)가 관통 전극(TSV)를 통해 슬레이브 슬라이스들(SLICE1 - SLICE3)에게 전송하기 위한 어드레스이다.
제 2 슬라이스 어드레스(TSV_C<0:1>)는 마스터 슬라이스(SLICE0)가 관통 전극(TSV)을 통해 송신한 신호를 슬레이브 슬라이스들(SLICE1 - SLICE3)이 수신한 신호이다.
제 2 래치(400)는 클럭 인에이블 신호(CKE)에 따라 리프레쉬 펄스(AFACT)를 래치하여 제 1 셀프 리프레쉬 펄스(SELF_TSV)를 생성하도록 구성될 수 있다.
제 1 셀프 리프레쉬 펄스(SELF_TSV)와 추후 언급할 제 2 셀프 리프레쉬 펄스(TSV_SELF)는 서로 동일한 신호이나, 송신/수신을 구분하여 명칭을 달리한 것이다.
제 1 셀프 리프레쉬 펄스(SELF_TSV)는 마스터 슬라이스(SLICE0)에서 생성하여 관통 전극(TSV)을 통해 슬레이브 슬라이스들(SLICE1 - SLICE3)로 전송되는 신호이다.
제 2 셀프 리프레쉬 펄스(TSV_SELF)는 마스터 슬라이스(SLICE0)가 관통 전극(TSV)을 통해 송신한 신호를 슬레이브 슬라이스들(SLICE1 - SLICE3)이 수신한 신호이다.
반도체 장치 외부 예를 들어, 메모리 컨트롤러(미 도시)에서 클럭 인에이블 신호(CKE)를 로직 로우로 만들고, 커맨드(CMD)를 통해 리프레쉬 펄스(AFACT)를 발생시킴으로써 반도체 장치(100)가 셀프 리프레쉬 동작을 수행하도록 지정할 수 있다.
오실레이터(500)는 슬라이스 타입 구분 신호(MASTER/SLAVE) 중에서 MASTER 및 리프레쉬 모드 구분 신호(SELF_TOT)에 응답하여 제 1 발진 신호(PSRF) 및 제 2 발진 신호(FINE_PSRF)를 생성하도록 구성될 수 있다.
제 2 발진 신호(FINE_PSRF)는 제 1 발진 신호(PSRF)에 비해 짧은 주기 예를 들어, 반도체 장치가 4개의 슬라이스로 구성될 경우, 1/4 이하의 주기를 가질 수 있다.
제 1 발진 신호(PSRF)는 리프레쉬 주기를 정하는 신호이고, 제 2 발진 신호(FINE_PSRF)는 적층된 슬라이스들 중에서 최초로 리프레쉬가 수행되지 못한 슬라이스들의 추가적인 리프레쉬 주기를 정하기 위한 신호이다.
본 발명의 실시예는 복수의 슬라이스(SLICE0 - SLICE3) 중에서 SLICE0가 마스터 슬라이스이고, 나머지 슬라이스들(SLICE1 - SLICE3)은 슬레이브 슬라이스인 경우의 예를 든 것이다.
슬라이스 타입 구분 신호(MASTER/SLAVE)는 슬라이스가 마스터 슬라이스인지 여부를 정의하는 신호이다.
마스터 슬라이스(SLICE0)에는 슬라이스 타입 구분 신호(MASTER/SLAVE)가 로직 하이/로직 로우 즉, 마스터를 정의하는 레벨로 저장될 수 있다.
슬레이브 슬라이스들(SLICE1 - SLICE3)에는 슬라이스 타입 구분 신호(MASTER/SLAVE)가 로직 로우/로직 하이 즉, 슬레이브를 정의하는 레벨로 저장될 수 있다.
리프레쉬 모드 구분 신호(SELF_TOT)는 셀프 리프레쉬와 오토 리프레쉬를 구분하기 위한 신호이다.
본 발명의 실시예에서 오실레이터(500)는 복수의 슬라이스(SLICE0 - SLICE3) 중에서 어느 하나 예를 들어, 마스터 슬라이스(SLICE0)에서만 동작할 수 있다.
오실레이터(500)는 슬라이스 타입 구분 신호(MASTER/SLAVE) 중에서 MASTER가 로직 하이인 경우 리프레쉬 모드 구분 신호(SELF_TOT)에 응답하여 제 1 발진 신호(PSRF) 및 제 2 발진 신호(FINE_PSRF)를 생성할 수 있다.
오실레이터(500)는 슬라이스 타입 구분 신호(MASTER/SLAVE) 중에서 MASTER가 로직 로우인 경우 제 1 발진 신호(PSRF) 및 제 2 발진 신호(FINE_PSRF) 생성동작이 중지된다.
송/수신 블록(900)은 제 1 내지 제 3 송/수신 유닛(910 - 930)을 포함할 수 있다.
제 1 내지 제 3 송/수신 유닛(910 - 930)은 각각 슬라이스 타입 구분 신호(MASTER/SLAVE)에 응답하여 신호 송신을 수행하도록 구성될 수 있다.
마스터 슬라이스(SLICE0)는 슬라이스 타입 구분 신호(MASTER/SLAVE)가 각각 로직 하이/로직 로우이므로 송/수신 블록(900)의 신호 송신 기능이 활성화될 수 있다.
슬레이브 슬라이스들(SLICE1 - SLICE3)에는 슬라이스 타입 구분 신호(MASTER/SLAVE)가 각각 로직 로우/로직 하이이므로 송/수신 블록(900)의 신호 송신 기능이 비 활성화될 수 있다.
제 1 내지 제 3 송/수신 유닛(910 - 930)은 제 1 슬라이스 어드레스(C_TSV<0:1>), 제 1 셀프 리프레쉬 펄스(SELF_TSV) 및 제 1 리프레쉬 주기 신호(AFACT_TSV)를 관통 전극(TSV)으로 송신하도록 구성될 수 있다.
제 1 내지 제 3 송/수신 유닛(910 - 930)은 제 2 슬라이스 어드레스(TSV_C<0:1>), 제 2 셀프 리프레쉬 펄스(TSV_SELF) 및 제 2 리프레쉬 주기 신호(TSV_AFACT)를 관통 전극(TSV)으로부터 수신하도록 구성될 수 있다.
제 1 리프레쉬 주기 신호(AFACT_TSV) 및 제 2 리프레쉬 주기 신호(TSV_AFACT)는 서로 동일한 신호이나, 송신/수신을 구분하여 명칭을 달리한 것이다.
제 1 리프레쉬 주기 신호(AFACT_TSV)는 마스터 슬라이스(SLICE0)에서 생성하여 관통 전극(TSV)을 통해 슬레이브 슬라이스들(SLICE1 - SLICE3)로 전송되는 신호이다.
제 2 리프레쉬 주기 신호(TSV_AFACT)는 마스터 슬라이스(SLICE0)가 관통 전극(TSV)을 통해 송신한 신호를 슬레이브 슬라이스들(SLICE1 - SLICE3)이 수신한 신호이다.
비교부(700)는 제 2 슬라이스 어드레스(TSV_C<0:1>)와 슬라이스 아이디(SLICE_ID<0:1>)가 서로 일치하면 슬라이스 매칭 신호(MATCH_EN)를 활성화시키도록 구성될 수 있다.
슬라이스 아이디(SLICE_ID<0:1>)는 외부 슬라이스 선택 신호(C<0:1>)와 매칭되도록 복수의 슬라이스(SLICE0 - SLICE3) 각각의 적층 순번을 코드화하고 그 값을 복수의 슬라이스(SLICE0 - SLICE3) 각각에 저장한 것이다.
슬라이스 아이디(SLICE_ID<0:1>)는 예를 들어, 최하위의 마스터 슬라이스(SLICE0)는 '00', 상위의 슬레이브 슬라이스들(SLICE1 - SLICE3)은 '01', '10', '11'과 같이 저장될 수 있다.
다중화부(800)는 적층 모드 구분 신호(EN3DS)에 따라 제 2 셀프 리프레쉬 펄스(TSV_SELF) 또는 제 1 셀프 리프레쉬 펄스(SELF_TSV)를 선택하여 리프레쉬 모드 구분 신호(SELF_TOT)로서 출력하도록 구성될 수 있다.
적층 모드 구분 신호(EN3DS)는 해당 슬라이스가 적층된 복수의 슬라이스 중에서 하나인지 여부를 정의하는 신호이다.
적층 모드 구분 신호(EN3DS)가 해당 슬라이스의 적층 상태를 정의하는 로직 하이이면 다른 슬라이스에서 전송된 제 2 셀프 리프레쉬 펄스(TSV_SELF)를 선택하여 리프레쉬 모드 구분 신호(SELF_TOT)로서 출력할 수 있다.
적층 모드 구분 신호(EN3DS)가 적층되지 않은 상태를 정의하는 로직 로우이면 자체적으로 생성한 제 1 셀프 리프레쉬 펄스(SELF_TSV)를 선택하여 리프레쉬 모드 구분 신호(SELF_TOT)로서 출력할 수 있다.
마스터 슬라이스(SLICE0)의 경우, 제 1 셀프 리프레쉬 펄스(SELF_TSV)를 관통 전극(TSV)으로 전송함과 동시에 관통 전극(TSV)을 통해 다시 수신할 수 있다.
제어부(600)는 리프레쉬 명령 및 발진 신호에 응답하여 제 1 리프레쉬 주기 신호(AFACT_TSV)를 출력하고, 슬라이스 아이디(SLICE_ID<0:1>) 및 제 2 리프레쉬 주기 신호(TSV_AFACT)에 응답하여 리프레쉬 시작 신호를 생성하도록 구성될 수 있다.
제어부(600)는 리프레쉬 명령으로서 지연 리프레쉬 펄스(AFACTD)를 사용할 수 있다.
제어부(600)는 내부 신호 처리를 위한 타이밍 마진을 확보하기 위하여 리프레쉬 펄스(AFACT)를 지연시킨 지연 리프레쉬 펄스(AFACTD)를 사용할 수 있다.
발진 신호는 제 1 발진 신호(PSRF) 및 제 2 발진 신호(FINE_PSRF)를 포함할 수 있다.
리프레쉬 시작 신호는 오토 리프레쉬 시작 신호(AFACT_AUTO) 및 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 포함할 수 있다.
제어부(600)는 지연 리프레쉬 펄스(AFACTD), 슬라이스 아이디(SLICE_ID<0:1>), 적층 모드 구분 신호(EN3DS), 슬라이스 매칭 신호(MATCH_EN), 리프레쉬 모드 구분 신호(SELF_TOT), 제 2 리프레쉬 주기 신호(TSV_AFACT), 제 1 발진 신호(PSRF) 및 제 2 발진 신호(FINE_PSRF)에 응답하여 제 1 리프레쉬 주기 신호(AFACT_TSV), 오토 리프레쉬 시작 신호(AFACT_AUTO) 및 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성하도록 구성될 수 있다.
상술한 도 2의 리프레쉬 제어 회로(101)는 마스터 슬라이스(SLICE0)에 포함된 경우, 제 1 슬라이스 어드레스(C_TSV<0:1>), 제 1 셀프 리프레쉬 펄스(SELF_TSV) 및 제 1 리프레쉬 주기 신호(AFACT_TSV)를 슬레이브 슬라이스들(SLICE1 - SLICE3)로 전송할 수 있고, 오실레이터(500)가 활성화될 수 있다.
리프레쉬 제어 회로(101)는 슬레이브 슬라이스들(SLICE1 - SLICE3)에 포함된 경우, 제 2 슬라이스 어드레스(TSV_C<0:1>), 제 2 셀프 리프레쉬 펄스(TSV_SELF) 및 제 2 리프레쉬 주기 신호(TSV_AFACT)를 마스터 슬라이스(SLICE0)로부터 제공받고, 오실레이터(500)가 비 활성화된다.
도 3에 도시된 바와 같이, 제어부(600)는 제 1 신호 조합부(610), 제 2 신호 조합부(620), 발진 활성화 신호 생성부(630), 리프레쉬 주기 신호 생성부(640), 인버터(650), 오토 리프레쉬 시작 신호 생성부(660) 및 셀프 리프레쉬 시작 신호 생성부(670)를 포함할 수 있다.
제 1 신호 조합부(610)는 지연 리프레쉬 펄스(AFACTD)와 제 1 발진 신호(PSRF)를 NOR 연산하여 출력하도록 구성될 수 있다.
제 2 신호 조합부(620)는 제 2 발진 신호(FINE_PSRF)와 발진 활성화 신호(EN_FINE_PSRF)를 NAND 연산하여 출력 신호(FINE_PSRF_CLK)를 생성하도록 구성될 수 있다.
발진 활성화 신호 생성부(630)는 제 1 신호 조합부(610)의 출력, 제 2 신호 조합부(620)의 출력 및 리프레쉬 모드 구분 신호(SELF_TOT)에 응답하여 발진 활성화 신호(EN_FINE_PSRF)를 생성하도록 구성될 수 있다.
발진 활성화 신호 생성부(630)는 카운터(631), 디코더(632) 및 래치(633)를 포함할 수 있다.
카운터(631)는 제 2 신호 조합부(620)의 출력 신호(FINE_PSRF_CLK)를 카운트한 값을 저정하고, 저장된 값을 발진 펄스 카운트 신호(FINE_PSRF_CNT<0:1>)로서 출력하도록 구성될 수 있다.
디코더(632)는 발진 펄스 카운트 신호(FINE_PSRF_CNT<0:1>)가 설정 값에 도달하면 발진 비 활성화 신호(DISABLE_FINE_PSRF)를 생성하도록 구성된다.
래치(633)는 리프레쉬 모드 구분 신호(SELF_TOT) 및 제 1 신호 조합부(610)의 출력에 응답하여 발진 활성화 신호(EN_FINE_PSRF)를 활성화시킬 수 있다.
래치(633)는 발진 비 활성화 신호(DISABLE_FINE_PSRF)에 응답하여 발진 활성화 신호(EN_FINE_PSRF)를 비 활성화시키도록 구성될 수 있다.
래치(633)는 리프레쉬 모드 구분 신호(SELF_TOT)가 로직 하이 즉, 셀프 리프레쉬 모드를 정의할 경우, 제 1 신호 조합부(610)의 출력에 응답하여 발진 활성화 신호(EN_FINE_PSRF)를 활성화시키도록 구성될 수 있다.
래치(633)는 발진 비 활성화 신호(DISABLE_FINE_PSRF)가 활성화되면 리프레쉬 모드 구분 신호(SELF_TOT)와 상관없이 발진 활성화 신호(EN_FINE_PSRF)를 비 활성화시킬 수 있다.
리프레쉬 주기 신호 생성부(640)는 제 1 신호 조합부(610)의 출력, 제 2 신호 조합부(620)의 출력에 응답하여 제 1 리프레쉬 주기 신호(AFACT_TSV)를 생성하고, 적층 모드 구분 신호(EB3DS)에 응답하여 제 1 리프레쉬 주기 신호(AFACT_TSV)와 제 2 리프레쉬 주기 신호(TSV_AFACT) 중에서 하나를 내부 리프레쉬 주기 신호(AFACT_TOT)로서 출력하도록 구성될 수 있다.
리프레쉬 주기 신호 생성부(640)는 낸드 게이트(641), 펄스 생성부(642) 및 다중화기(643)를 포함할 수 있다.
낸드 게이트(641)는 제 1 신호 조합부(610)의 출력 및 제 2 신호 조합부(620)의 출력을 보정 논리곱하여 출력한다.
펄스 생성부(642)는 낸드 게이트(641)의 출력에 응답하여 제 1 리프레쉬 주기 신호(AFACT_TSV)를 생성하도록 구성될 수 있다.
다중화기(643)는 제 1 리프레쉬 주기 신호(AFACT_TSV)와 제 2 리프레쉬 주기 신호(TSV_AFACT) 중에서 하나를 적층 모드 구분 신호(EN3DS)에 응답하여 내부 리프레쉬 주기 신호(AFACT_TOT)로서 출력하도록 구성될 수 있다.
다중화기(643)는 적층 모드 구분 신호(EN3DS)가 해당 슬라이스의 적층 상태를 정의하는 로직 하이이면 다른 슬라이스에서 전송된 제 2 리프레쉬 주기 신호(TSV_AFACT)를 선택하여 내부 리프레쉬 주기 신호(AFACT_TOT)로서 출력할 수 있다.
인버터(650)는 리프레쉬 모드 구분 신호(SELF_TOT)를 반전시켜 반전된 리프레쉬 모드 구분 신호(SELF_TOTB)를 출력하도록 구성될 수 있다.
리프레쉬 모드 구분 신호(SELF_TOT)는 셀프 리프레쉬와 오토 리프레쉬를 구분하기 위한 신호이다.
리프레쉬 모드 구분 신호(SELF_TOT)가 로직 하이인 경우, 셀프 리프레쉬 모드를 정의할 수 있다.
리프레쉬 모드 구분 신호(SELF_TOT)가 로직 로우인 경우 즉, 반전된 리프레쉬 모드 구분 신호(SELF_TOTB)가 로직 하이인 경우 오토 리프레쉬 모드를 정의할 수 있다.
오토 리프레쉬 시작 신호 생성부(660)는 내부 리프레쉬 주기 신호(AFACT_TOT), 반전된 리프레쉬 모드 구분 신호(SELF_TOTB), 적층 모드 구분 신호(EN3DS) 및 슬라이스 매칭 신호(MATCH_EN)에 응답하여 오토 리프레쉬 시작 신호(AFACT_AUTO)를 생성하도록 구성될 수 있다.
오토 리프레쉬 시작 신호 생성부(660)는 제 1 내지 제 3 로직 게이트들(661 - 663)를 포함할 수 있다.
제 1 로직 게이트(661)는 반전된 리프레쉬 모드 구분 신호(SELF_TOTB)가 로직 하이이면(오토 리프레쉬 모드이면), 내부 리프레쉬 주기 신호(AFACT_TOT)를 예비 신호(AFACT_AUTO_PRE)로서 출력하도록 구성될 수 있다.
제 2 로직 게이트(662)는 반전된 적층 모드 구분 신호(EN3DS) 및 슬라이스 매칭 신호(MATCH_EN)를 논리합하여 출력하도록 구성될 수 있다.
제 3 로직 게이트(663)는 예비 신호(AFACT_AUTO_PRE) 및 제 2 로직 게이트(662)의 출력을 논리곱하여 오토 리프레쉬 시작 신호(AFACT_AUTO)를 생성하도록 구성될 수 있다.
오토 리프레쉬 시작 신호 생성부(660)는 오토 리프레쉬 모드에서 적층 모드 구분 신호(EN3DS)가 로직 로우(해당 슬라이스가 단일 모드로 사용되는 경우)이면 예비 신호(AFACT_AUTO_PRE)를 오토 리프레쉬 시작 신호(AFACT_AUTO)로서 출력할 수 있다.
오토 리프레쉬 시작 신호 생성부(660)는 오토 리프레쉬 모드에서 적층 모드 구분 신호(EN3DS)가 로직 하이이며 슬라이스 매칭 신호(MATCH_EN)가 로직 하이인 경우(해당 슬라이스가 적층된 상태이며 외부 슬라이스 선택 신호(C<0:1>)를 이용하여 해당 슬라이스를 선택한 경우) 예비 신호(AFACT_AUTO_PRE)를 오토 리프레쉬 시작 신호(AFACT_AUTO)로서 출력할 수 있다.
셀프 리프레쉬 시작 신호 생성부(670)는 내부 리프레쉬 주기 신호(AFACT_TOT), 리프레쉬 모드 구분 신호(SELF_TOT) 및 슬라이스 아이디(SLICE_ID<0:1>)에 응답하여 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성하도록 구성될 수 있다.
셀프 리프레쉬 시작 신호 생성부(670)는 제 1 로직 게이트(671), 제 2 로직 게이트(672), 카운터(673) 및 비교기(674)를 포함할 수 있다.
제 1 로직 게이트(671)는 리프레쉬 모드 구분 신호(SELF_TOT)가 로직 하이이면(셀프 리프레쉬 모드이면), 내부 리프레쉬 주기 신호(AFACT_TOT)를 예비 신호(AFACT_SREF)로서 출력하도록 구성될 수 있다.
카운터(673)는 예비 신호(AFACT_SREF)를 카운트한 값을 저장하고, 저장한 값을 카운트 신호(SEL<0:1>)로서 출력하도록 구성될 수 있다.
카운트 신호(SEL<0:1>)는 실질적으로 내부 리프레쉬 주기 신호(AFACT_TOT)를 카운트한 값을 가지게 된다.
비교기(674)는 카운트 신호(SEL<0:1>)와 슬라이스 아이디(SLICE_ID<0:1>)가 일치하면 셀프 리프레쉬 인에이블 신호(EN_AFACT_SREF)를 활성화시키도록 즉, 로직 하이로 출력하도록 구성될 수 있다.
셀프 리프레쉬 인에이블 신호(EN_AFACT_SREF)가 활성화되었다는 것은 내부 리프레쉬 주기 신호(AFACT_TOT)의 펄스들 중에서 현재 타이밍의 펄스가 자신에 해당하는 것이라는 것을 의미한다.
제 2 로직 게이트(672)는 셀프 리프레쉬 인에이블 신호(EN_AFACT_SREF)가 로직 하이이면 예비 신호(AFACT_SREF)를 셀프 리프레쉬 시작 신호(PSRF_TOTAL)로서 출력하도록 구성될 수 있다.
셀프 리프레쉬 시작 신호 생성부(670)는 셀프 리프레쉬 모드에서 내부 리프레쉬 주기 신호(AFACT_TOT)의 펄스들 중에서 자신에 해당하는 펄스를 셀프 리프레쉬 시작 신호(PSRF_TOTAL)로서 출력할 수 있다.
본 발명의 실시예는 두 개의 카운터를 통해 몇 번째 슬라이스까지 셀프 리프레쉬를 수행하였는지와, 현재 셀프 리프레쉬 동작에서 몇 번째 슬라이스에 대한 리프레쉬를 진행할 순서인지를 서로 독립적으로 저장할 수 있다.
먼저, 도 3의 발진 활성화 신호 생성부(630)의 카운터(631)는 발진 활성화 신호(EN_FINE_PSRF)의 활성화 구간에 해당하는 제 2 발진 신호(FINE_PSRF)의 펄스인 FINE_PSRF_CLK 즉, 슬레이브 슬라이스들(SLICE1 - SLICE3)에 대응되는 제 2 발진 신호(FINE_PSRF)를 카운트한 값 FINE_PSRF_CNT<0:1>을 저장할 수 있다.
모든 슬라이스들에 대한 셀프 리프레쉬가 완료되지 않은 상태에서, 셀프 리프레쉬 엑시트(Exit) 명령이 발생될 수 있다.
따라서 다음 번 셀프 리프레쉬를 진행할 경우에는 카운터(631)에 저장된 FINE_PSRF_CNT<0:1>에 해당하는 슬라이스부터 셀프 리프레쉬를 진행할 수 있다.
다음으로, 도 3의 셀프 리프레쉬 시작 신호 생성부(670)의 카운터(673)는 카운트 신호(SEL<0:1>)를 통해 현재 셀프 리프레쉬 동작에서 몇 번째 슬라이스에 대한 리프레쉬를 진행할 순서인지를 결정할 수 있다.
도 4를 참조하여, 본 발명의 실시예에 따른 반도체 장치(100)의 리프레쉬 제어 동작을 설명하면 다음과 같다.
리프레쉬 펄스(AFACT) 또는 제 1 발진 신호(PSRF)는 최초로 리프레쉬가 수행되는 슬라이스 즉, 마스터 슬라이스의 리프레쉬 주기를 정하는 신호이고, 제 2 발진 신호(FINE_PSRF)는 적층된 슬라이스들 중에서 최초로 리프레쉬가 수행되지 못한 슬라이스들의 추가적인 리프레쉬 주기를 정하기 위한 복수의 펄스를 포함하는 신호이다.
마스터 슬라이스(SLICE0)에서 리프레쉬 커맨드(CMD)에 따라 리프레쉬 펄스(AFACT)가 생성된다.
마스터 슬라이스(SLICE0)는 리프레쉬 펄스(AFACT)가 생성됨과 동시에 클럭 인에이블 신호(CKE)가 로직 로우가 되면(셀프 리프레쉬 모드를 의미) 제 1 셀프 리프레쉬 펄스(SELF_TSV)를 생성하여 관통 전극(TSV)을 통해 슬레이브 슬라이스들(SLICE1 - SLICE3)에 전송한다.
슬레이브 슬라이스들(SLICE1 - SLICE3)이 제 2 셀프 리프레쉬 펄스(TSV_SELF)를 수신함에 따라 모든 슬라이스(ALL SLICE)의 리프레쉬 모드 구분 신호(SELF_TOT)는 로직 하이가 된다.
마스터 슬라이스(SLICE0)의 오실레이터(500)가 리프레쉬 모드 구분 신호(SELF_TOT)에 응답하여 제 2 발진 신호(FINE_PSRF)를 생성한다.
마스터 슬라이스(SLICE0)는 리프레쉬 펄스(AFACT) 및 발진 활성화 신호(EN_FINE_PSRF)의 활성화 구간에 해당하는 제 2 발진 신호(FINE_PSRF)에 따라 제 1 리프레쉬 주기 신호(AFACT_TSV)를 생성하여 관통 전극(TSV)을 통해 슬레이브 슬라이스들(SLICE1 - SLICE3)에 전송한다.
슬레이브 슬라이스들(SLICE1 - SLICE3)이 제 2 리프레쉬 주기 신호(TSV_AFACT)를 수신함에 따라 모든 슬라이스(ALL SLICE)에서 내부 리프레쉬 주기 신호(AFACT_TOT)가 생성된다.
모든 슬라이스(ALL SLICE)에서 내부 리프레쉬 주기 신호(AFACT_TOT)에 따라 예비 신호(AFACT_SREF)를 생성한다.
모든 슬라이스(ALL SLICE)에서 예비 신호(AFACT_SREF)를 카운트하여 카운트 신호(SEL<0:1>)를 생성한다.
카운트 신호(SEL<0:1>)가 '00', '01', '10', '11'(십진수 기준으로, '0', '1', '2', '3')과 같이 증가하게 된다.
이미 언급한 바와 같이, 슬라이스 아이디(SLICE_ID<0:1>)는 예를 들어, 최하위의 마스터 슬라이스(SLICE0)는 '00', 상위의 슬레이브 슬라이스들(SLICE1 - SLICE3)은 '01', '10', '11'과 같이 저장될 수 있다.
마스터 슬라이스(SLICE0)가 자신의 슬라이스 아이디(SLICE_ID<0:1>)의 값인 '00'과 일치하는 예비 신호(AFACT_SREF)의 첫 번째 펄스에 따라 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성한다.
슬레이브 슬라이스(SLICE1)가 자신의 슬라이스 아이디(SLICE_ID<0:1>)의 값인 '01'과 일치하는 예비 신호(AFACT_SREF)의 두 번째 펄스에 따라 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성한다.
슬레이브 슬라이스(SLICE2)가 자신의 슬라이스 아이디(SLICE_ID<0:1>)의 값인 '10'과 일치하는 예비 신호(AFACT_SREF)의 세 번째 펄스에 따라 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성한다.
슬레이브 슬라이스(SLICE3)가 자신의 슬라이스 아이디(SLICE_ID<0:1>)의 값인 '11'과 일치하는 예비 신호(AFACT_SREF)의 네 번째 펄스에 따라 셀프 리프레쉬 시작 신호(PSRF_TOTAL)를 생성한다.
마스터 슬라이스(SLICE0)는 도 3의 제 2 신호 조합부(620)의 출력 신호(FINE_PSRF_CLK)의 세 번째 펄스 즉, 실질적으로 예비 신호(AFACT_SREF)의 네 번째 펄스를 카운트하여 발진 비 활성화 신호(DISABLE_FINE_PSRF)를 생성한다.
마스터 슬라이스(SLICE0)는 발진 비 활성화 신호(DISABLE_FINE_PSRF)에 따라 발진 활성화 신호(EN_FINE_PSRF)를 로직 로우로 비 활성화시킨다.
발진 활성화 신호(EN_FINE_PSRF)가 로직 로우로 비 활성화됨에 따라 마스터 슬라이스(SLICE0)에서 제 1 리프레쉬 주기 신호(AFACT_TSV)의 생성이 중지된다.
상술한 과정을 통해 마스터 슬라이스(SLICE0)에서 생성된 제 1 리프레쉬 주기 신호(AFACT_TSV)의 펄스들 각각에 동기되어 모든 슬라이스들에 대한 리프레쉬 동작이 완료될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 슬라이스 타입 구분 신호에 응답하여 발진 신호를 생성하도록 구성된 오실레이터;
    리프레쉬 명령 및 상기 발진 신호에 응답하여 리프레쉬 주기 신호를 출력하고, 슬라이스 매칭 신호, 슬라이스 아이디 및 상기 리프레쉬 주기 신호에 응답하여 리프레쉬 시작 신호를 생성하도록 구성된 제어부; 및
    외부에서 제공된 슬라이스 어드레스 및 상기 슬라이스 아이디의 일치 여부를 판단하여 상기 슬라이스 매칭 신호를 생성하도록 구성된 비교부를 포함하는 리프레쉬 제어 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 제어부는
    리프레쉬 펄스 및 제 1 발진 신호를 조합하도록 구성된 제 1 신호 조합부,
    제 2 발진 신호 및 발진 활성화 신호를 조합하도록 구성된 제 2 신호 조합부,
    상기 제 1 신호 조합부의 출력, 제 2 신호 조합부의 출력 및 리프레쉬 모드 구분 신호에 응답하여 상기 발진 활성화 신호를 생성하도록 구성된 발진 활성화 신호 생성부,
    상기 제 1 신호 조합부의 출력, 상기 제 2 신호 조합부의 출력 및 적층 모드 구분 신호에 응답하여 생성한 제 1 예비 리프레쉬 주기 신호 또는 외부에서 전송된 제 2 예비 리프레쉬 주기 신호를 상기 리프레쉬 주기 신호로서 생성하도록 구성된 리프레쉬 주기 신호 생성부,
    상기 리프레쉬 모드 구분 신호에 응답하여 상기 리프레쉬 주기 신호를 카운트 한 카운트 신호와 상기 슬라이스 아이디를 비교하여 셀프 리프레쉬 시작 신호를 생성하도록 구성된 셀프 리프레쉬 시작 신호 생성부를 포함하는 리프레쉬 제어 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 제 1 발진 신호에 비해 상기 제 2 발진 신호의 주기가 짧은 리프레쉬 제어 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 제어부는
    상기 리프레쉬 모드 구분 신호, 상기 리프레쉬 주기 신호 및 슬라이스 매칭 신호에 응답하여 오토 리프레쉬 시작 신호를 생성하도록 구성된 오토 리프레쉬 시작 신호 생성부를 더 포함하는 리프레쉬 제어 회로.
  9. 삭제
  10. 삭제
  11. 관통 전극들을 통해 연결되는 복수의 슬라이스를 포함하고,
    상기 복수의 슬라이스 중에서 어느 하나의 슬라이스가 리프레쉬 명령에 응답하여 리프레쉬 주기 신호를 생성하고, 상기 리프레쉬 주기 신호를 상기 관통 전극들을 통해 다른 슬라이스들에게 전송하도록 구성되며,
    상기 다른 슬라이스들은 상기 리프레쉬 주기 신호의 펄스들 중에서 서로 다른 펄스에 따라 서로 다른 타이밍들에 리프레쉬 동작을 수행하도록 구성되는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 다른 슬라이스들은 상기 리프레쉬 주기 신호의 펄스들 중에서 비교 동작에 상응하는 상기 서로 다른 펄스에 따라 서로 다른 타이밍들에 상기 리프레쉬 동작을 수행하도록 구성되며,
    상기 비교 동작은 상기 리프레쉬 주기 신호를 카운트하여 생성된 카운트 신호들과 슬라이스 아이디들을 비교하여 이루어지는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 어느 하나의 슬라이스가 마스터 슬라이스인 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 복수의 슬라이스는
    각각 리프레쉬 제어 회로를 포함하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14 항에 있어서,
    상기 리프레쉬 제어 회로는
    슬라이스 타입 구분 신호에 응답하여 발진 신호를 생성하도록 구성된 오실레이터,
    적층 모드 구분 신호에 응답하여 리프레쉬 모드 구분 신호를 생성하도록 구성된 다중화부, 및
    상기 리프레쉬 명령 및 상기 발진 신호에 응답하여 리프레쉬 주기 신호를 출력하고, 슬라이스 아이디 및 상기 리프레쉬 주기 신호에 응답하여 리프레쉬 시작 신호를 생성하도록 구성된 제어부를 포함하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 제어부는
    리프레쉬 펄스 및 제 1 발진 신호를 조합하도록 구성된 제 1 신호 조합부,
    제 2 발진 신호 및 발진 활성화 신호를 조합하도록 구성된 제 2 신호 조합부,
    상기 제 1 신호 조합부의 출력, 제 2 신호 조합부의 출력 및 리프레쉬 모드 구분 신호에 응답하여 상기 발진 활성화 신호를 생성하도록 구성된 발진 활성화 신호 생성부,
    상기 제 1 신호 조합부의 출력, 상기 제 2 신호 조합부의 출력 및 적층 모드 구분 신호에 응답하여 생성한 제 1 예비 리프레쉬 주기 신호 또는 외부에서 전송된 제 2 예비 리프레쉬 주기 신호를 상기 리프레쉬 주기 신호로서 생성하도록 구성된 리프레쉬 주기 신호 생성부,
    상기 리프레쉬 모드 구분 신호에 응답하여 상기 리프레쉬 주기 신호를 카운트 한 카운트 신호와 상기 슬라이스 아이디를 비교하여 셀프 리프레쉬 시작 신호를 생성하도록 구성된 셀프 리프레쉬 시작 신호 생성부를 포함하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 제 1 발진 신호에 비해 상기 제 2 발진 신호의 주기가 짧은 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 제어부는
    상기 리프레쉬 모드 구분 신호, 상기 리프레쉬 주기 신호 및 슬라이스 매칭 신호에 응답하여 오토 리프레쉬 시작 신호를 생성하도록 구성된 오토 리프레쉬 시작 신호 생성부를 더 포함하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 제어부는
    슬라이스 매칭 신호에 응답하여 상기 리프레쉬 시작 신호를 생성하도록 구성되는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19 항에 있어서,
    외부에서 제공된 슬라이스 어드레스 및 상기 슬라이스 아이디의 일치 여부를 판단하여 상기 슬라이스 매칭 신호를 생성하도록 구성된 비교부를 더 포함하는 반도체 장치.
KR1020140118849A 2014-09-05 2014-09-05 리프레쉬 제어 회로 및 이를 이용한 반도체 장치 KR102205695B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140118849A KR102205695B1 (ko) 2014-09-05 2014-09-05 리프레쉬 제어 회로 및 이를 이용한 반도체 장치
US14/567,773 US9620192B2 (en) 2014-09-05 2014-12-11 Synchronizing refresh control circuit for a plurality of slices and semiconductor apparatus using the same
CN201510463499.4A CN105405461A (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件
CN202010710352.1A CN112037830B (zh) 2014-09-05 2015-07-31 刷新控制电路以及使用该刷新控制电路的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140118849A KR102205695B1 (ko) 2014-09-05 2014-09-05 리프레쉬 제어 회로 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20160029387A KR20160029387A (ko) 2016-03-15
KR102205695B1 true KR102205695B1 (ko) 2021-01-21

Family

ID=55438095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140118849A KR102205695B1 (ko) 2014-09-05 2014-09-05 리프레쉬 제어 회로 및 이를 이용한 반도체 장치

Country Status (3)

Country Link
US (1) US9620192B2 (ko)
KR (1) KR102205695B1 (ko)
CN (2) CN112037830B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3067000B1 (fr) 2017-06-02 2019-06-28 Airbus Helicopters Aeronef muni d'un systeme de flottabilite et procede de flottabilite
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018174A1 (en) * 2004-07-21 2006-01-26 Taek-Seon Park Semiconductor memory device performing auto refresh in the self refresh mode
US20090268539A1 (en) * 2008-04-23 2009-10-29 Hermann Ruckerbauer Chip, Multi-Chip System in a Method for Performing a Refresh of a Memory Array
US20120059984A1 (en) * 2010-09-03 2012-03-08 Kang Uk-Song Semiconductor memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634440B1 (ko) * 2004-11-05 2006-10-16 삼성전자주식회사 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
KR101033491B1 (ko) * 2010-03-31 2011-05-09 주식회사 하이닉스반도체 반도체 장치
JP5834226B2 (ja) * 2010-05-31 2015-12-16 パナソニックＩｐマネジメント株式会社 集積回路製造方法及び半導体集積回路
JP2012003795A (ja) * 2010-06-15 2012-01-05 Elpida Memory Inc 半導体記憶装置及びメモリコントローラ、並びにこれらを含むデータ処理システム
KR101175248B1 (ko) 2010-07-08 2012-08-21 에스케이하이닉스 주식회사 다수의 적층된 칩의 리프레쉬 동작을 제어하는 시스템, 반도체 장치 및 방법
KR101190680B1 (ko) * 2010-08-30 2012-10-16 에스케이하이닉스 주식회사 리프레시 제어회로 및 그를 이용한 반도체 메모리 장치
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR102097027B1 (ko) * 2013-05-28 2020-05-27 에스케이하이닉스 주식회사 반도체 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060018174A1 (en) * 2004-07-21 2006-01-26 Taek-Seon Park Semiconductor memory device performing auto refresh in the self refresh mode
US20090268539A1 (en) * 2008-04-23 2009-10-29 Hermann Ruckerbauer Chip, Multi-Chip System in a Method for Performing a Refresh of a Memory Array
US20120059984A1 (en) * 2010-09-03 2012-03-08 Kang Uk-Song Semiconductor memory device

Also Published As

Publication number Publication date
CN112037830A (zh) 2020-12-04
US20160071570A1 (en) 2016-03-10
US9620192B2 (en) 2017-04-11
CN105405461A (zh) 2016-03-16
CN112037830B (zh) 2024-01-02
KR20160029387A (ko) 2016-03-15

Similar Documents

Publication Publication Date Title
US20200227114A1 (en) Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
JP5017564B2 (ja) 半導体メモリ装置の内部電圧発生器
US7876134B2 (en) Circuit for changing frequency of a signal and frequency change method thereof
KR100909630B1 (ko) 어드레스 카운터 회로
US20170126212A1 (en) Flip-flop circuit
US9191010B2 (en) Semiconductor device and semiconductor system including the same
US10090828B2 (en) Duty-cycle correction circuit and method
CN108134602B (zh) 占空比校准电路及半导体存储器
US9531362B1 (en) Semiconductor device including delay circuit and operating method thereof
KR20160114052A (ko) 지연 동기 루프들에서의 자동 위상 동기화
US20160141005A1 (en) Semiconductor integrated circuit and method of driving the same
TWI699760B (zh) 半導體裝置
KR102205695B1 (ko) 리프레쉬 제어 회로 및 이를 이용한 반도체 장치
US8717072B2 (en) Semiconductor device and method for driving the same
KR20150090486A (ko) 반도체 테스트 장치
US9509287B2 (en) Internal voltage generation circuits
US9183919B2 (en) Semiconductor device
US9065456B2 (en) Semiconductor device having DLL circuit
US8125249B2 (en) Frequency measuring circuit and semiconductor device having the same
US8254188B2 (en) Semiconductor memory device and delay locked loop control method thereof
KR100849853B1 (ko) 고전압 발생회로 및 이를 포함하는 반도체 메모리 장치
US9466349B1 (en) Semiconductor system with training function for a data strobe signal
US10490255B2 (en) Circuit for generating periodic signal and memory device including same
US8259527B2 (en) Self-refresh test circuit of semiconductor memory apparatus
KR100863533B1 (ko) 반도체 장치 및 그 구동방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right