KR100863533B1 - 반도체 장치 및 그 구동방법 - Google Patents

반도체 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100863533B1
KR100863533B1 KR1020070030708A KR20070030708A KR100863533B1 KR 100863533 B1 KR100863533 B1 KR 100863533B1 KR 1020070030708 A KR1020070030708 A KR 1020070030708A KR 20070030708 A KR20070030708 A KR 20070030708A KR 100863533 B1 KR100863533 B1 KR 100863533B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
response
comparison
clock
Prior art date
Application number
KR1020070030708A
Other languages
English (en)
Other versions
KR20080088159A (ko
Inventor
박재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030708A priority Critical patent/KR100863533B1/ko
Priority to JP2007340417A priority patent/JP2008252864A/ja
Priority to US11/967,547 priority patent/US20080238490A1/en
Publication of KR20080088159A publication Critical patent/KR20080088159A/ko
Application granted granted Critical
Publication of KR100863533B1 publication Critical patent/KR100863533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Abstract

본 발명은 입력클럭의 주파수를 감지할 수 있는 주파수 감지기능을 가진 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부; 상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단; 상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단; 및 상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부를 구비하는 반도체 장치를 제공한다.
반도체, 메모리, 클럭, 주파수, 주파수 감지기.

Description

반도체 장치 및 그 구동방법{SEMICONDUCTOR DEVICE AND THE METHOD FOR OPERATING THE SAME}
도1은 본 발명의 바람직한 실시예에 따른 반도체 장치를 나타내는 블럭도.
도2는 도1에 도시된 반도체 장치를 자세하게 나타내는 회로도.
도3와 도4는 도2에 도시된 반도체 장치의 동작을 나타내는 동작파형도.
도5는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치를 나타내는 블럭도.
도6은 본 발명의 바람직한 제3 실시예에 따른 반도체 장치를 나타내는 블럭도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 시작제어부 20: 발진타이밍 조절부
30: 기준주파수 생성부 40: 클럭드라이버
50: 카운트 제어부 60A,60B: 4비트 카운터
70: 카운팅 감지부 80: 비교부
90: 결과신호 생성부
본 발명은 반도체 장치에 관한 것으로, 특히 주파수를 감지하기 위한 반도체 장치에 관한 것이다.
다양한 기능을 동작하는 다수의 반도체 장치를 구비하는 시스템에서 반도체 메모리 장치는 데이터를 저장하는 장치이다. 반도체 메모리 장치는 데이터 처리장치, 예를 들면 중앙처리장치로부터 입력된 어드레스에 대응하는 데이터를 데이터 요구 장치로 출력하거나, 데이터 처리장치로부터 전달된 데이터를 그 데이터와 같이 입력된 어드레스에 대응하여 반도체 메모리 장치의 단위셀에 저장한다.
시스템의 동작속도가 빨라짐에 따라 그 시스템에 구비되는 데이터 처리장치에서 반도체 메모리 장치에 요구하는 데이터 입출력속도도 점점 더 높아지고 있다. 그러나, 최근까지 반도체 집적회로의 기술 개발과정에서, 데이터 처리장치의 동작속도는 점점 더 빨라지고 있는데, 데이터 처리장치와 데이터를 주고받는 반도체 메모리 장치의 데이터 입출력속도는 데이터 처리장치의 속도에 따라가지 못하고 있다.
반도체 메모리 장치의 데이터 입출력 속도를 데이터 처리 장치가 요구하는 수준까지 높이기 위해 다양한 형태의 반도체 메모리 장치가 개발되었다. 최근까지 가장 널리 사용되고 반도체 메모리 장치로는 데이터 처리장치가 구비된 시스템 클 럭의 주기마다 데이터를 출력하도록 하는 동기식 메모리 장치가 제안되었다. 동기식 메모리 장치는 시스템 클럭을 입력받고, 입력된 시스템클럭의 주기에 대응하여 데이터 처리장치로 데이터를 출력하거나 데이터 처리장치로부터 데이터를 시스템 클럭의 주기마다 입력받는다. 그러나, 동기식 메모리 장치로도 데이터 처리 장치의 동작속도에 따라가지 못함에 따라, DDR 동기식 메모리 장치가 개발되었다. DDR 동기식 메모리 장치는 시스템 클럭의 천이마다 데이터를 출력하거나 입력받는다. 즉, 시스템클럭의 상승천이와 하강천이에 각각 동기시켜 데이터를 입력받거나 출력한다.
이렇게 최근에 개발되는 반도체 메모리 장치도 입력되는 시스템 클럭을 이용하여 데이터를 출력시키기 때문에, 내부적으로 클럭신호를 입력받아 처리하는 다양한 회로블럭을 구비하고 있다. 대표적으로 데이터 출력회로부는 시스템클럭의 천이에 응답하여 데이터를 출력시키고 있다. 반도체 메모리 장치가 적용되는 시스템에 따라서 입력되는 시스템의 클럭의 주파수는 달라지게 된다. 최근에 제조되는 반도체 메모리 장치는 입력받을 수 있는 시스템클럭의 주파수의 범위가 더 넓어지도록 요구받고 있다. 그러나, 반도체 메모리 장치의 내부회로를 고주파수와 저주파수에 모두 신뢰성있게 동작시키도록 개발하는 것을 매우 어렵다. 따라서 2개의 회로블럭을 병렬로 구비하고, 입력되는 시스템클럭이 고주파수인 경우와 저주파수인 경우에 따라 회로블럭을 선택한 다음, 선택된 회로블럭으로 데이터를 억세스시키고 있다. 이를 위해서는 반도체 메모리 장치에 입력되는 시스템 클럭의 주파수를 정확하게 감지하는 회로가 필요하게 된다.
본 발명은 입력클럭의 주파수를 감지할 수 있는 주파수 감지기능을 가진 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 입력클럭의 주파수를 감지하여, 드라이빙능력을 선택할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 입력클럭의 주파수에 따라서 내부전압의 레벨을 조절할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부; 상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단; 상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단; 및 상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부를 구비하는 반도체 장치를 제공한다.
또한 본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계; 상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계; 상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계; 및 상기 제1 카운팅 단계에서 카운팅한 제1 결과값과 상기 제2 카운팅 단계에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계를 포함하는 반도체 장치의 구동방법을 제공한다.
또한 본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부; 상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단; 상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단; 상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부; 제1 주파수로 동작하는 제1 회로블럭; 상기 제1 주파수보다 낮은 제2 주파수로 동작하는 제2 회로블럭; 및 상기 제1 회로블럭의 출력과 제2 회로블럭의 출력을 상기 비교신호에 응답하여 선택적으로 출력하기 위한 멀티플렉서를 구비하는 반도체 장치를 제공한다.
또한 본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계; 상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계; 상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계; 상기 제1 카운팅 단계에서 카운팅한 제1 결과값과 상기 제2 카운팅 단계에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계; 제1 주파수에 대응하는 동작으로 제1 구동신호를 생성하는 단계; 상기 제1 주파수보다 더 낮은 제2 주파수에 대응하는 동작으로 제2 구동신호를 생성하는 단계; 및 상기 비교신호에 응답하여 제1 구동신호 또는 제2 구동신호를 선택하는 단계를 포함하는 반도체 장치의 구동방법을 제공한다.
또한 본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부; 상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단; 상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단; 상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부; 구동전압을 생성하는 제1 전압생성부; 및 상기 제1 구동전압과 같은 전압레벨을 가지는 보조 구동전압을 생성하여, 상기 비교신호에 응답하여 상기 보조 구동전압을 선택적으로 출력하는 제2 전압생성부를 구비하는 반도체 장치를 제공한다.
본 발명은 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호와, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하 는 비교클럭을 출력하는 단계; 상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계; 상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계; 상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계; 상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계; 구동전압을 생성하는 단계; 상기 제1 구동전압과 같은 전압레벨을 가지는 보조 구동전압을 생성하는 단계; 및 상기 비교신호에 응답하여 상기 보조 구동전압을 선택적으로 출력하는 단계를 포함하는 반도체 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 입력클럭의 주파수를 신뢰성있게 감지할 수 있는 주파수 감지기를 제공한다. 본 발명에서 제공하는 주파수 감지기는 디지털로 동작하며, 입력클럭의 주기가 100Psec 정도의 변동에 대해서도 감지할 수 있으며, 최소 클럭신호의 20주기 이내에 비교가 완료될 수 있다. 또한 소모되는 전류의 양을 최소화되도록 동작이 완료되면 추가로 소모되는 전류를 제거하였다. 본 발명에 의한 주파수 감지기를 반도체 메모리 장치에 적용하는 경우에는 파워업신호으로 리셋동작이 되도록 할 수 있으며, 초기 셋팅모드인 EMRS 구간에서 동작이 되도록 구현할 수 있다.
도1은 본 발명의 바람직한 실시예에 따른 반도체 장치를 나타내는 블럭도이다.
도1을 참조하여 살펴보면, 본 실시예에 따른 반도체 장치는 주파수를 감지하기 위해, 시작제어부(10), 발진타이밍 조절부(20), 기준주파수 생성부(30), 클럭드라이버(40), 카운트 제어부(50), 제1 및 제2 4비트 카운터(60A,60B), 카운팅 감지부(70), 비교부(80), 결과신호 생성부(90)를 구비한다.
시작제어부(10)는 주파수감지 시작신호(DFD_ON)을 입력받아 기준신호(DFD)를 생성하여 출력한다. 시작제어부(10)는 리셋신호에 의해 리셋되며, 종료신호(COMPEND)에 응답하여 기준신호(DFD)의 출력을 종료시킨다. 발진타이밍 조절부(20)는 입력클럭(EXTCLK)의 천이에 대응하여 활성화되는 발진 인에이블신호(OSCEN)와, 입력클럭(EXTCLK)을 버퍼링한 제1 비교클럭(ECLK)을 생성한다. 발진 인에이블신호(OSCEN)의 활성화되는 타이밍과 제1 비교클럭(ECLK)의 천이타이밍은 동기되어있다. 이렇게 발진 인에이블신호(OSCEN)가 활성화되는 타이밍과 제1 비교클럭(ECLK)의 천이타이밍을 동기시키는 이유는 기준주파수 생성부(30)에서 생성하는 기준클럭(RCLK)의 천이타이밍과 제1 비교클럭(ECLK)의 출력타이밍을 맞추기 위한 것이다.
기준주파수 생성부(30)는 발진 인에이블신호(OSCEN)에 활성화되어 예정된 기준주파수를 가지는 제1 기준클럭(RCLK)을 생성한다. 클럭드라이버(40)는 제1 기준클럭(RCLK)과, 제1 비교클럭(ECLK)을 입력받아 드라이빙 능력을 높인 제2 기준클럭(RCK,/RCK)과, 제2 비교클럭(ECK,/ECK)을 출력한다. 카운트 제어부(50)는 시작신 호(DFD_ON)에 응답하여 카운팅 인에이블신호(EN)를 활성화시키고, 종료신호(COMPEND)에 응답하여 카운팅 인에이블신호(EN)를 비활성화시킨다.
제1 4비트 카운터(60A)와 제2 4비트 카운터(60B)는 카운팅 인에이블신호(EN)에 응답하여 활성화되어 각각 제2 기준클럭(RCK,/RCK)과, 제2 비교클럭(ECK,/ECK)의 클럭수를 카운트한다. 제1 4비트 카운터(60A)는 활성화된 이후 제2 기준클럭(RCK,/RCK)을 16번 카운팅하여 1111 신호를 출력한다. 제2 4비트 카운터(60B)는 활성화된 이후 제2 비교클럭(ECK,/ECK)을 16번 카운팅하여 1111 신호를 출력한다. 카운팅감지부(70)은 제1 4비트 카운터(60A)에서 출력되는 1111 신호에 응답하여 제1 감지신호(RDET)를 생성하고, 제2 4비트 카운트(60B)에서 출력되는 1111 신호에 응답하여 제2 감지신호(EDET)를 생성한다. 비교부(80)는 제1 감지신호(RDET)와 제2 감지신호(EDET)의 활성화타이밍을 비교하고, 활성화타이밍에 대응하는 로직을 가지는 비교신호(COMP)를 생성한다.
결과신호 생성부(90)는 제1 감지신호(RDET)와 제2 감지신호(EDET)와 비교신호(COMP)를 입력받아 기준주파수 생성부(30)에서 생성되는 기준주파수와 입력클럭(EXTCLK)의 주파수 중 어떤 주파수가 더 높은 주파수인지 판별하는 결과신호(OUT)를 생성하여 출력한다.
도2는 도1에 도시된 반도체 장치를 자세하게 나타내는 회로도이다. 도2에는 도1에 있는 각 블럭들의 회로도의 일예가 도시되어 있다.
시작제어부(10)는 시작신호(DFD_ON)를 입력받아 래치한 다음, 래치된 신호를 기준신호(DFD)로 출력한다. 또한 시작제어부(10)는 리셋신호(RESET)와 종료신 호(COMEND)에 응답하여 기준신호(DFD)를 비활성화한다. 발진타이밍 조절부(20)는 입력클럭(EXTCLK)의 천이에 동기된 발진인에이블신호(OSCEN)를 생성한다. 또한 발진타이밍 조절부(20)는 발진인에이블신호(OSCEN)의 활성화타이밍과 입력클럭(EXTCLK)이 버퍼링되어 제1 비교클럭(ECLK)로 출력되는 타이밍을 맞추기 위해, 항상 턴온이 되는 전송게이트(T1,T2)를 구비하고 있다. 따라서 발진 인에이블 신호(OSCEN)의 활성화시점과 비교클럭(ECLK)의 천이시점은 실질적으로 같다.
기준주파수 생성부(30)는 6개의 인버터와 발진인에이블신호(OSCEN)를 입력받은 낸드게이트를 구비한 링오실레이터 타입으로 구현되어 있다. 기준주파수 생성부(30)에서 출력되는 주파수의 조절은 캐패시터(C1 ~ C10)의 선택적연결에 의해 할 수 있다.
또한 본 실시예에서는 기준클럭(RCK,/RCK)과, 비교클럭(ECK,/ECK)의 주파수를 비교하기 위해 4비트 카운트(60A,60B)를 사용하였으나, 경우에 따라서 다양한 비트수를 카운팅하는 카운터를 사용할 수 있다. 비교부(80)에 구비되는 펄스생성부(81,82)는 제1 및 제2 감지신호(RDET,EDET)의 천이타이밍을 보다 쉽게 비교하기 위해 펄스로 생성하는 회로이다. 비교부(80)는 제1 감지신호(RDET)와 제2 감지신호(EDET)의 천이타이밍을 비교하여, 비교신호(COMP)를 생성한다.
카운팅 감지부(70)는 제1 4비트 카운터(60A)에서 출력되는 출력값이 예정된 값이 되면, 제1 감지신호(RDET)를 활성화시키는 제1 감지신호생성부(71)와, 제1 4비트 카운터(60B)에서 출력되는 출력값이 예정된 값이 되면, 제2 감지신호(EDET)를 활성화시키는 제2 감지신호생성부(72)를 구비한다. 비교부(80)는 제1 감지신 호(RDET)와 제2 감지신호(EDET)의 활성화타이밍 차이에 대응하는 비교신호(COMP)를 생성한다.
결과신호 생성부(90)는 제1 감지신호(RDET)와 제2 감지신호(EDET) 중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 비교신호(COMP)를 주파수 판정신호(OUT)로 출력하기 위한 회로이다. 결과신호 생성부(90)는 제1 감지신호(RDET)에 응답하여 기준신호(DFD)를 입력받아 제1 주파수감지신호(RF)를 생성하는 제1 주파수감지부(91)와, 제2 감지신호(EDET)에 응답하여 기준신호(DFD)를 입력받아 제2 주파수감지신호(EF)를 생성하는 제2 주파수감지부(92)와, 제1 주파수 감지신호(RF) 및 제2 주파수 감지신호(EF)에 응답하여, 비교신호(COMP)를 입력받아 주파수 판정신호(OUT)를 출력하기 위한 주파수 판정신호 출력부(93)를 구비한다. 또한, 주파수 판정신호 출력부(93)는 제1 주파수 감지신호(RF) 및 제2 주파수 감지신호(EF)의 활성화에 응답하여 종료신호(COMEND)를 생성한다. 종료신호(COMEND)는 카운팅제어부(50)와, 시작제어부(10)을 디스에이블시키는데 사용된다. 이렇게 최종적으로 주파수 판정신호(OUT)가 생성되면, 카운팅제어부(50)와 시작제어부(10)의 동작을 종료하여 추가적으로 전류가 소비되는 것을 방지시킨다. 본 실시예에서는 주파수 판정신호(OUT)가 로우레벨이면 기준클럭(RCLK)의 주파수가 더 높고, 하이레벨이면 입력클럭(EXTCLK)의 주파수가 더 높은 것으로 설계하였다.
도3와 도4는 도2에 도시된 반도체 장치의 동작을 나타내는 동작파형도이다.
도3의 경우에는 입력클럭의 주기가 2.4n이고, 기준클럭이 2.5n인 경우이다. 기준클럭(RCLK)의 주파수가 더 높은 경우이기 때문에, 제1 감지신호(RDET)가 제2 감지신호(EDET)보다 늦게 생성되고(X 참조), 그로 인해 최종적으로 주파수 판정신호(OUT)는 하이레벨이 된다.(Y 참조) 또한, 제1 감지신호(RDET)와 제2 감지신호(EDET)중 늦게 활성화되는 제1 감지신호(RDET)의 생성타이밍에 맞게, 종료신호(COMEND)와 주파수 판정신호(OUT)가 하이레벨로 활성화되는 것을 알 수 있다.
도4의 경우에는 입력클럭의 주기가 2.6n이고, 기준클럭이 2.5n인 경우이다. 기준클럭(RCLK)의 주파수가 더 낮은 경우이기 때문에, 제1 감지신호(RDET)가 제2 감지신호(EDET)보다 빨리 생성되고(X 참조), 그로 인해 최종적으로 주파수 판정신호(OUT)는 하이레벨이 된다.(Y 참조) 또한, 제1 감지신호(RDET)와 제2 감지신호(EDET)중 늦게 활성화되는 제2 감지신호(EDET)의 생성타이밍에 맞게, 종료신호(COMEND)와 주파수 판정신호(OUT)가 하이레벨로 활성화되는 것을 알 수 있다.
도5는 본 발명의 바람직한 제2 실시예에 따른 반도체 장치를 나타내는 블럭도이다.
도5를 참조하여 살펴보면, 본 실시예에 따른 반도체 장치는 주파수 감지부(100)와, 고주파회로부(200), 저주파회로부(300) 및 멀티플렉서(400)를 구비한다. 주파수 감지부는 도1과 도2에 도시된 회로를 이용한다. 고주파회로부(200)는 제1 주파수로 동작을 수행하며, 저주파회로부(300)는 제1 주파수보다 낮은 제2 주파수로 동작한다. 주파수 감지부에서 감지한 결과에 다라 멀티플렉서(400)는 고주파회로부(200) 또는 저주파회로부(300)에서 출력한 신호를 선택하여 출력한다. 이렇게 지금 동작하는 주파수에 따라 대응하는 회로부의 출력신호를 선택하여 출력함으로써, 입력되는 주파수에 가장 적절한 타이밍에 반도체 장치를 동작시킬 수 있 다. 또한 여기서는 2개의 회로블럭의 출력신호를 선택적으로 선택하도록 되어 있으나, 주파수의 감지부의 감지결과에 따라 고주파 회로부와 저주파 회로부를 선택적으로 동작시키게 되면, 파워소모도 효과적으로 줄일 수 있게 된다.
반도체 메모리 장치의 경우 시스템 클럭의 주파수에 따라 동작마진이 달라진다. 도5의 경우처럼, 시스템 클럭의 주파수를 감지하여 고주파와 저주파인 경우 각각 대응하는 데이터 처리 회로블럭을 구비하여, 시스템클럭의 주파수에 대응하는 회로블럭을 구동시키면, 효과적으로 데이터를 처리할 수 있다.
도6은 본 발명의 바람직한 제3 실시예에 따른 반도체 장치를 나타내는 블럭도이다.
도6을 참조하여 살펴보면, 제3 실시예에 따른 반도체 장치는 주파수 감지부(100), 제1 전압생성부(500), 제2 전압생성부(600)를 구비한다. 주파수 감지부(100)는 도1과 도2에 도시된 회로를 이용한다. 제1 전압생성부(500)는 인에이블신호(ENABLE)에 응답하여 구동전압(OUT)을 생성하여 출력한다. 제2 전압생성부(600)는 제1 구동전압(OUT1)과 같은 전압레벨을 가지는 보조 구동전압(OUT2)을 생성하여, 주파수 감지부에서 출력하는 주파수 비교신호에 응답하여 보조 구동전압(OUT2)을 선택적으로 출력한다.
일반적으로 반도체 장치는 내부적으로 필요한 구동전압의 드라이빙 능력은 동작되는 클럭의 주파수에 따라 다르다. 동작클럭의 주파수가 낮으면, 상대적으로 구동전압의 드라이빙 능력은 상대적으로 낮아도 되고, 동작클럭의 주파수가 높으면 상대적으로 구동전압의 드라이빙 능력은 상대적으로 높아야 된다. 본 실시예에 따 른 반도체 장치는 제1 전압생성부(500) 이외에도 보조구동전압을 생성하는 제2 전압생성부(600)을 구비하고, 제2 전압생성부(600)는 주파수 감지부의 감지결과에 응답하여 동작하므로, 동작에 필요한 구동전압의 드라이빙 능력을 최적화할 수 있다. 반도체 장치가 내부동작에 필요한 구동전압의 드라이빙 능력을 최적화할 수 있다는 말은 파워소모를 필요한 만큼 최적화하여 할 수 있다는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 입력클럭의 주파수를 쉽게 감지할 수 있다. 또한 입력되는 클럭의 주파수가 고주파수인지 저주파수 인지에 따라서 적절한 드라이빙 능력을 가진 구동전압을 제공할 수 있어, 효과적으로 파워를 소비할 수 있다. 또한 입력되는 클럭의 주파수가 고주파수인지 저주파수 인지에 따라서 데이터 처리시간을 효과적으로 조절할 수 있다.

Claims (51)

  1. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부;
    상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단; 및
    상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부
    를 구비하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 발진 인에이블 신호의 활성화시점과 상기 비교클럭의 천이시점은 동일한 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제어부는
    시작신호에 응답하여 기준신호를 생성하는 시작제어부; 및
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호로 생성하고, 상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 발진타이밍 조절부를 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 기준주파수 생성부는
    링오실레이터를 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 기준클럭의 드라이빙 능력을 향상시켜 상기 제1 카운팅수단으로 제공하기 위한 클럭드라이버를 더 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 비교클럭의 드라이빙 능력을 향상시켜 상기 제2 카운팅수단으로 제공하기 위한 클럭드라이버를 더 구비하는 것을 특징으로 하는 반도체 장치.
  7. 제 3 항에 있어서,
    상기 비교부는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 제1 감지신호생성부;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 제2 감지신호생성부; 및
    상기 제1 감지신호와 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 비교신호 생성부를 구비하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하기 위한 결과신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 결과신호 생성부는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신 호를 생성하는 제1 주파수감지부;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신호를 생성하는 제2 주파수감지부; 및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하기 위한 주파수 판정신호 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 주파수 판정신호 출력부는
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하며,
    상기 제어부는 상기 종료신호에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 종료신호에 응답하여 상기 제1 카운팅수단과 제2 카운팅수단을 디스에이블 시키기 위한 카운팅 제어부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  12. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계;
    상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계; 및
    상기 제1 카운팅 단계에서 카운팅한 제1 결과값과 상기 제2 카운팅 단계에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계
    를 포함하는 반도체 장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 발진 인에이블 신호의 활성화시점과 상기 비교클럭의 천이시점은 동일한 것을 특징으로 하는 반도체 장치의 구동방법.
  14. 제 12 항에 있어서,
    상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단 계는
    시작신호에 응답하여 기준신호를 생성하는 단계;
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호로 생성하는 단계; 및
    상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 제1 카운팅 단계는
    상기 기준클럭의 드라이빙 능력을 향상시키는 단계; 및
    상기 기준클럭을 카운팅하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  16. 제 15 항에 있어서,
    상기 제2 카운팅 단계는
    상기 비교클럭의 드라이빙 능력을 향상시키는 단계; 및
    상기 비교클럭을 카운팅하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  17. 제 14 항에 있어서,
    상기 비교신호를 생성하는 단계는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 단계;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 단계; 및
    상기 제1 감지신호와 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  18. 제 17 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  19. 제 18 항에 있어서,
    상기 주파수 판정신호로 출력하는 단계는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신호를 생성하는 단계;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신호를 생성하는 단계;및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  20. 제 19 항에 있어서,
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하는 단계; 및
    상기 종료신호에 응답하여 상기 발진인에이블 신호와 비교클럭의 출력을 비할성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  21. 제 20 항에 있어서,
    상기 종료신호에 응답하여 상기 비교클럭과 상기 기준클럭의 카운팅을 종료하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  22. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하 고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부;
    상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단;
    상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부;
    제1 주파수로 동작하는 제1 회로블럭;
    상기 제1 주파수보다 낮은 제2 주파수로 동작하는 제2 회로블럭; 및
    상기 제1 회로블럭의 출력과 제2 회로블럭의 출력을 상기 비교신호에 응답하여 선택적으로 출력하기 위한 멀티플렉서
    를 구비하는 반도체 장치.
  23. 제 22 항에 있어서,
    상기 제어부는
    시작신호에 응답하여 기준신호를 생성하는 시작제어부; 및
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호로 생성하고, 상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 발진타이밍 조절부를 구비하는 것을 특징으로 하는 반도체 장치.
  24. 제 23 항에 있어서,
    상기 비교부는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 제1 감지신호생성부;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 제2 감지신호생성부; 및
    상기 제1 감지신호와 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 비교신호 생성부를 구비하는 것을 특징으로 하는 반도체 장치.
  25. 제 24 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하기 위한 결과신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  26. 제 25 항에 있어서,
    상기 결과신호 생성부는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신호를 생성하는 제1 주파수감지부;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신호를 생성하는 제2 주파수감지부; 및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하기 위한 주파수 판정신호 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
  27. 제 26 항에 있어서,
    상기 주파수 판정신호 출력부는
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하며,
    상기 제어부는 상기 종료신호에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 장치.
  28. 제 27 항에 있어서,
    상기 종료신호에 응답하여 상기 제1 카운팅수단과 제2 카운팅수단을 디스에 이블 시키기 위한 카운팅 제어부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  29. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계;
    상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계;
    상기 제1 카운팅 단계에서 카운팅한 제1 결과값과 상기 제2 카운팅 단계에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계;
    제1 주파수에 대응하는 동작으로 제1 구동신호를 생성하는 단계;
    상기 제1 주파수보다 더 낮은 제2 주파수에 대응하는 동작으로 제2 구동신호를 생성하는 단계; 및
    상기 비교신호에 응답하여 제1 구동신호 또는 제2 구동신호를 선택하는 단계를 포함하는 반도체 장치의 구동방법.
  30. 제 29 항에 있어서,
    상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계는
    시작신호에 응답하여 기준신호를 생성하는 단계;
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호로 생성하는 단계; 및
    상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  31. 제 30 항에 있어서,
    상기 비교신호를 생성하는 단계는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 단계;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 단계; 및
    상기 제1 감지신호와 상기 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  32. 삭제
  33. 제 31 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  34. 제 33 항에 있어서,
    상기 주파수 판정신호로 출력하는 단계는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신호를 생성하는 단계;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신호를 생성하는 단계;및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  35. 제 34 항에 있어서,
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하는 단계; 및
    상기 종료신호에 응답하여 상기 발진인에이블 신호와 비교클럭의 출력을 비할성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  36. 제 35 항에 있어서,
    상기 종료신호에 응답하여 상기 비교클럭과 상기 기준클럭의 카운팅을 종료하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  37. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 제어부;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하기 위한 기준주파수 생성부;
    상기 기준클럭을 예정된 횟수로 카운팅하기 위한 제1 카운팅수단;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하기 위한 제2 카운팅수단;
    상기 제1 카운팅수단에서 카운팅한 제1 결과값과 상기 제2 카운팅수단에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 비교부;
    구동전압을 생성하는 제1 전압생성부; 및
    상기 구동전압과 같은 전압레벨을 가지는 보조 구동전압을 생성하여, 상기 비교신호에 응답하여 상기 보조 구동전압을 선택적으로 출력하는 제2 전압생성부를 구비하는 반도체 장치.
  38. 제 37 항에 있어서,
    상기 제어부는
    시작신호에 응답하여 기준신호를 생성하는 시작제어부; 및
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호로 생성하고, 상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 발진타이밍 조절부를 구비하는 것을 특징으로 하는 반도체 장치.
  39. 제 38 항에 있어서,
    상기 비교부는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 제1 감지신호생성부;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 제2 감지신호생성부; 및
    상기 제1 감지신호와 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 비교신호 생성부를 구비하는 것을 특징으로 하는 반도체 장치.
  40. 제 39 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하기 위한 결과신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  41. 제 40 항에 있어서,
    상기 결과신호 생성부는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신호를 생성하는 제1 주파수감지부;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신 호를 생성하는 제2 주파수감지부; 및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하기 위한 주파수 판정신호 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
  42. 제 41 항에 있어서,
    상기 주파수 판정신호 출력부는
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하며,
    상기 제어부는 상기 종료신호에 응답하여 디스에이블되는 것을 특징으로 하는 반도체 장치.
  43. 제 42 항에 있어서,
    상기 종료신호에 응답하여 상기 제1 카운팅수단과 제2 카운팅수단을 디스에이블 시키기 위한 카운팅 제어부를 더 구비하는 것을 특징으로 하는 반도체 장치.
  44. 주파수를 감지할 입력클럭의 천이에 응답하는 발진 인에이블 신호를 출력하고, 상기 입력클럭을 버퍼링하여 상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계;
    상기 발진인에이블 신호에 응답하여 예정된 주파수를 가지는 기준클럭을 생성하는 단계;
    상기 기준클럭을 예정된 횟수로 카운팅하는 제1 카운팅 단계;
    상기 비교클럭을 상기 예정된 횟수로 카운팅하는 제2 카운팅 단계;
    상기 제1 카운팅 단계에서 카운팅한 제1 결과값과 상기 제2 카운팅 단계에서 카운팅한 제2 결과값을 비교하여 비교신호를 생성하는 단계;
    구동전압을 생성하는 단계;
    상기 구동전압과 같은 전압레벨을 가지는 보조 구동전압을 생성하는 단계; 및
    상기 비교신호에 응답하여 상기 보조 구동전압을 선택적으로 출력하는 단계
    를 포함하는 반도체 장치의 구동방법.
  45. 제 44 항에 있어서,
    상기 발진인에이블 신호의 활성화타이밍에 대응하는 비교클럭을 출력하는 단계는
    시작신호에 응답하여 기준신호를 생성하는 단계;
    상기 입력클럭의 천이에 응답하여 상기 기준신호를 상기 발진인에이블 신호 로 생성하는 단계; 및
    상기 발진인에이블 신호의 활성화타이밍에 응답하여 입력클럭을 래치 및 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  46. 제 45 항에 있어서,
    상기 비교신호를 생성하는 단계는
    상기 제1 결과값이 예정된 값이 되면, 제1 감지신호를 활성화시키는 단계;
    상기 제2 결과값이 예정된 값이 되면, 제2 감지신호를 활성화시키는 단계; 및
    상기 제1 감지신호와 제2 감지신호의 활성화타이밍 차이에 대응하는 상기 비교신호를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  47. 삭제
  48. 제 46 항에 있어서,
    상기 제1 감지신호와 상기 제2 감지신호중 늦게 활성화되는 신호의 활성화타이밍에 대응하여 상기 비교신호를 주파수 판정신호로 출력하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  49. 제 48 항에 있어서,
    상기 주파수 판정신호로 출력하는 단계는
    상기 제1 감지신호에 응답하여 상기 기준신호를 입력받아 제1 주파수감지신호를 생성하는 단계;
    상기 제2 감지신호에 응답하여 상기 기준신호를 입력받아 제2 주파수감지신호를 생성하는 단계;및
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호에 응답하여, 상기 비교신호를 입력받아 상기 주파수 판정신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  50. 제 49 항에 있어서,
    상기 제1 주파수 감지신호 및 상기 제2 주파수 감지신호의 활성화에 응답하여 종료신호를 생성하는 단계; 및
    상기 종료신호에 응답하여 상기 발진인에이블 신호와 비교클럭의 출력을 비할성화시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
  51. 제 50 항에 있어서,
    상기 종료신호에 응답하여 상기 비교클럭과 상기 기준클럭의 카운팅을 종료하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 구동방법.
KR1020070030708A 2007-03-29 2007-03-29 반도체 장치 및 그 구동방법 KR100863533B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070030708A KR100863533B1 (ko) 2007-03-29 2007-03-29 반도체 장치 및 그 구동방법
JP2007340417A JP2008252864A (ja) 2007-03-29 2007-12-28 半導体装置及びその駆動方法
US11/967,547 US20080238490A1 (en) 2007-03-29 2007-12-31 Semiconductor device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030708A KR100863533B1 (ko) 2007-03-29 2007-03-29 반도체 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080088159A KR20080088159A (ko) 2008-10-02
KR100863533B1 true KR100863533B1 (ko) 2008-10-15

Family

ID=39793201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030708A KR100863533B1 (ko) 2007-03-29 2007-03-29 반도체 장치 및 그 구동방법

Country Status (3)

Country Link
US (1) US20080238490A1 (ko)
JP (1) JP2008252864A (ko)
KR (1) KR100863533B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401225B2 (en) 2010-11-19 2016-07-26 Rambus Inc. Timing-drift calibration
KR20180068661A (ko) * 2016-12-14 2018-06-22 에스케이하이닉스 주식회사 반도체장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055228A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 펄스 폭 제어 회로
JP2006228342A (ja) 2005-02-18 2006-08-31 Elpida Memory Inc 半導体記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61247126A (ja) * 1985-04-25 1986-11-04 Nec Corp 周波数ドリフト検出回路
JPH04260238A (ja) * 1991-02-15 1992-09-16 Fujitsu Ltd クロックの周波数ずれ検出装置
JPH0531356U (ja) * 1991-09-30 1993-04-23 横河電機株式会社 発振回路
JPH06216729A (ja) * 1993-01-14 1994-08-05 Ricoh Co Ltd バッファ回路選択装置
US5511100A (en) * 1993-12-13 1996-04-23 Motorola, Inc. Method and apparatus for performing frequency detection
US5619155A (en) * 1995-06-02 1997-04-08 United Microelectronics Corporation IC-chip operation inhibitor
US5519360A (en) * 1995-07-24 1996-05-21 Micron Technology, Inc. Ring oscillator enable circuit with immediate shutdown
JP3577139B2 (ja) * 1995-09-06 2004-10-13 株式会社ルネサステクノロジ データ保持回路
JPH09246924A (ja) * 1996-03-12 1997-09-19 Hitachi Ltd 逓倍回路
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
US6175603B1 (en) * 1997-08-07 2001-01-16 Cisco Technology, Inc. System for managing signals in different clock domains and a programmable digital filter
US6272439B1 (en) * 1998-02-24 2001-08-07 Vlsi Technology, Inc. Programmable delay path circuit and operating point frequency detection apparatus
JPH11326404A (ja) * 1998-05-19 1999-11-26 Oki Electric Ind Co Ltd 周波数微少誤差検出器
KR100317317B1 (ko) * 1998-12-31 2002-01-16 김영환 반도체입력장치의셋업/홀드타임제어회로
KR100287184B1 (ko) * 1999-02-23 2001-04-16 윤종용 동기식 디램 반도체 장치의 내부 클럭 지연 회로 및 그 지연 방법
JP2000269797A (ja) * 1999-03-17 2000-09-29 Mitsubishi Electric Corp サイクルスリップ検出回路
JP2002232268A (ja) * 2001-02-07 2002-08-16 Sanyo Electric Co Ltd クロック発生回路
JP2003023055A (ja) * 2001-07-10 2003-01-24 Matsushita Electric Ind Co Ltd 半導体装置
KR100438778B1 (ko) * 2001-11-07 2004-07-05 삼성전자주식회사 웨이브 파이프라인 구조를 갖는 동기식 반도체 메모리장치및 웨이브 파이프라인 제어방법
US6597205B2 (en) * 2001-12-21 2003-07-22 Honeywell International Inc. High accuracy method for determining the frequency of a pulse input signal over a wide frequency range
CN1314205C (zh) * 2002-06-03 2007-05-02 松下电器产业株式会社 半导体集成电路
KR100604957B1 (ko) * 2004-10-18 2006-07-28 한국전자통신연구원 광 편향기
KR100679241B1 (ko) * 2004-12-14 2007-02-05 한국전자통신연구원 광 편향기를 구비한 파장가변 다중화기, 역다중화기 및 파장가변 레이저
US7454645B2 (en) * 2005-03-31 2008-11-18 Cypress Semiconductor Corp. Circuit and method for monitoring the status of a clock signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055228A (ko) * 2003-12-05 2005-06-13 주식회사 하이닉스반도체 펄스 폭 제어 회로
JP2006228342A (ja) 2005-02-18 2006-08-31 Elpida Memory Inc 半導体記憶装置

Also Published As

Publication number Publication date
JP2008252864A (ja) 2008-10-16
US20080238490A1 (en) 2008-10-02
KR20080088159A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
TWI462113B (zh) 具有不受破壞的選通信號之記憶體系統
US7889595B2 (en) Semiconductor memory device
US7340632B2 (en) Domain crossing device
US7310283B2 (en) Apparatus and method for controlling clock signal in semiconductor memory device
US7759998B2 (en) Timing adjustment circuit
US8917130B2 (en) Semiconductor device including a delay locked loop circuit
US20100264960A1 (en) Circuit for changing frequency of a signal and frequency change method thereof
KR20020002565A (ko) 노이즈 제어가 가능한 지연고정루프
TWI433166B (zh) 半導體裝置及操作其之方法
JP2010119090A (ja) Ｄｌｌ回路、ｄｌｌ回路のアップデート制御装置、及びｄｌｌ回路のアップデート方法
KR20150033293A (ko) 위상 감지 장치 및 위상 감지 방법
JP2010287304A (ja) 半導体メモリ装置および出力イネーブル信号生成方法
KR20150128147A (ko) 듀티 사이클 감지 회로 및 이를 구비하는 반도체 집적 회로 장치
KR100761359B1 (ko) 온-다이 터미네이션 제어회로 및 방법
US20150015310A1 (en) Clock delay detecting circuit and semiconductor apparatus using the same
US6990032B2 (en) Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof
US8729940B2 (en) Delay locked loop circuit and semiconductor device having the same
KR100863533B1 (ko) 반도체 장치 및 그 구동방법
US20090326843A1 (en) Apparatus and method for detecting temperature/voltage variation of semiconductor integrated circuit
US8254188B2 (en) Semiconductor memory device and delay locked loop control method thereof
US7768866B2 (en) Method and system for preventing noise disturbance in high speed, low power memory
US5606290A (en) Phase locked loop circuit having lock holder
JP2000188540A (ja) クロック発生回路
KR100834399B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US8305129B2 (en) Internal clock generating circuit and method for generating internal clock signal with data signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee