JP2000269797A - サイクルスリップ検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 比較対象である２つのクロックが非同期であ
っても安定にスリップを検出すること。 【解決手段】 受信クロックＳ１１をフリップフロップ
回路２にて自走クロックＳ１０によりサンプリングし、
エッジ検出回路３により、フリップフロップ回路２の出
力信号Ｓ１２の立ち上がりエッジを検出する。２つのカ
ウンタ回路４，５をそれぞれ自走クロックＳ１０および
受信クロックＳ１１で動作させ、それら２つのカウンタ
回路４，５の各カウント値の最大値をそれぞれ２つのラ
ッチ回路６，７でラッチする。判定回路８により、ラッ
チ回路６，７の出力どうしの差分と、予め設定されたし
きい値ｍとを比較し、その差分がしきい値ｍを超える場
合にスリップ検出とし、しきい値ｍ以下である場合にス
リップ解除とすることによって、非同期時でもサイクル
スリップを検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２種類のクロック
信号の周波数誤差を検出するサイクルスリップ検出回路
に関する。

【０００２】

【従来の技術】従来、サイクルスリップ回路として、例
えば特開平２−２９６４１１号公開公報に開示された受
信クロック断検出回路がある。図１８は、この受信クロ
ック断検出回路の構成を示すブロック図である。この受
信クロック断検出回路は、自走クロックを発するクロッ
ク源１０１と、自走クロックで動作する第１のカウンタ
１０２と、受信クロックで動作する第２のカウンタ１０
３と、第１のカウンタ１０２および第２のカウンタ１０
３のそれぞれのカウント値を比較する比較器１０４とか
ら構成されている。

【０００３】つぎに、この受信クロック断検出回路の作
用について説明する。第１のカウンタ１０２は自走クロ
ックのクロック数を計数し、また第２のカウンタ１０３
は受信クロックのクロック数を計数する。比較器１０４
は、これら２つのカウンタ１０２，１０３からそれぞれ
出力されたカウント値を比較する。そして比較器１０４
は、２つのカウント値の差分が、予め設定されたしきい
値を超えた時にクロック断信号を発出し、またその差分
がしきい値以内である時にはクロック断信号を解除す
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の検出回路では、２つのクロックが非同期である時、
比較器に入力される２つのカウント値が非同期となり、
比較器において安定してスリップ判定を行うことができ
ないという問題点がある。

【０００５】本発明は、上記問題点を解決するためにな
されたもので、比較対象である２つのクロックが非同期
であっても安定にスリップを検出することができるサイ
クルスリップ検出回路を得ることを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、受信クロックを自走クロックでサンプリ
ングするサンプリング手段と、前記サンプリング手段か
ら出力された周期信号のエッジを検出するエッジ検出手
段と、前記エッジ検出手段の出力信号によりリセットさ
れ、かつ前記自走クロックで動作する第１のカウンタ
と、前記エッジ検出手段の出力信号によりリセットさ
れ、かつ前記受信クロックで動作する第２のカウンタ
と、前記第１のカウンタの値を前記エッジ検出手段の出
力信号により保持する第１のラッチ手段と、前記第２の
カウンタの値を前記エッジ検出手段の出力信号により保
持する第２のラッチ手段と、前記第１のラッチ手段およ
び前記第２のラッチ手段によりそれぞれ保持された各カ
ウンタ値の差分と、予め設定されたしきい値とを比較
し、前記差分がしきい値を超えた場合にサイクルスリッ
プ検出信号を発生し、前記差分がしきい値以下となる場
合にサイクルスリップ検出信号を解除する判定手段と、
を具備することを特徴とする。

【０００７】この発明によれば、受信クロックをサンプ
リング手段にて自走クロックによりサンプリングし、エ
ッジ検出手段により、サンプリング手段の出力信号のエ
ッジを検出し、２つのカウンタをそれぞれ自走クロック
および受信クロックで動作させ、それら２つのカウンタ
の各カウント値の最大値をそれぞれ２つのラッチ手段で
ラッチし、判定手段により、各ラッチ手段の出力どうし
の差分と、予め設定されたしきい値とを比較し、その差
分がしきい値を超える場合にサイクルスリップ検出と
し、しきい値以下である場合にサイクルスリップ解除と
する。

【０００８】また本発明は、受信クロックを自走クロッ
クでサンプリングするサンプリング手段と、前記サンプ
リング手段から出力された周期信号のエッジを検出する
エッジ検出手段と、前記エッジ検出手段の出力信号によ
りリセットされ、かつ前記自走クロックで動作するカウ
ンタと、前記カウンタの値を前記エッジ検出手段の出力
信号により保持するラッチ手段と、前記ラッチ手段によ
り保持されたカウンタ値と、予め設定されたしきい値と
を比較し、前記カウンタ値がしきい値以下である場合に
サイクルスリップ検出信号を発生し、前記カウンタ値が
しきい値を超えた場合にサイクルスリップ検出信号を解
除する判定手段と、を具備することを特徴とする。

【０００９】この発明によれば、受信クロックをサンプ
リング手段にて自走クロックによりサンプリングし、エ
ッジ検出手段により、サンプリング手段の出力信号のエ
ッジを検出し、カウンタを自走クロックで動作させ、ラ
ッチ手段により、カウンタのカウント値の最大値をラッ
チし、判定手段により予め設定されたしきい値とカウン
ト値の最大値とを比較し、カウント値の最大値がしきい
値以下の場合にはサイクルスリップ検出とし、しきい値
を超えた場合にサイクルスリップ解除とする。

【００１０】この発明において、前記エッジ検出手段
は、前記サンプリング手段より出力された周期信号の正
相および逆相の両エッジを検出する構成としてもよい。

【００１１】この発明によれば、エッジ検出手段が両相
エッジ検出を行うようになっているため、サイクルスリ
ップの監視周期が上述した発明の１／２となる。

【００１２】またこの発明において、前記判定手段から
所定回数のサイクルスリップ検出信号が出力された時に
サイクルスリップ検出警報を出力する保護手段と、前記
判定手段から出力されるサイクルスリップ検出信号、お
よび前記保護手段から出力されるサイクルスリップ検出
警報のいずれか一方を選択して出力する選択手段と、外
部回路からクロック断信号が入力されるとサイクルスリ
ップ検出信号を発出する強制発出手段と、をさらに具備
する構成としてもよい。

【００１３】この発明によれば、保護手段により、１監
視区間にサイクルスリップ検出信号が所定回数連続で発
出された場合にサイクルスリップ検出警報が発出され
る。また、強制発出手段により、カウンタが動作しない
場合でもサイクルスリップ検出警報が発出される。

【００１４】また本発明は、受信クロックを自走クロッ
クでサンプリングするサンプリング手段と、前記サンプ
リング手段から出力された周期信号のエッジを検出する
エッジ検出手段と、前記エッジ検出手段の出力信号によ
りリセットされるとともに、前記受信クロックによりカ
ウント方向が制御され、かつ前記自走クロックで動作す
るアップダウンカウンタと、前記アップダウンカウンタ
の値を前記エッジ検出手段の出力信号により保持するラ
ッチ手段と、前記ラッチ手段により保持されたカウンタ
値と、予め設定されたしきい値とを比較し、前記カウン
タ値が、監視区間値からしきい値を減じた値以下または
監視区間値にしきい値を加えた値以上である場合にサイ
クルスリップ検出信号を発生し、前記カウンタ値が、監
視区間値からしきい値を減じた値以上で、かつ監視区間
値にしきい値を加えた値以下である場合にサイクルスリ
ップ検出信号を解除する判定手段と、を具備することを
特徴とする。

【００１５】この発明によれば、アップダウンカウンタ
を自走クロックで動作させ、受信クロックにより、その
アップダウンカウンタのアップダウンを制御し、判定手
段により、カウンタ回路３８の最大値Ｑが、監視区間値
からしきい値を減じた値以下、または監視区間値にしき
い値を加えた値以上である場合にはサイクルスリップ検
出とし、一方監視区間値からしきい値を減じた値以上
で、かつ監視区間値にしきい値を加えた値以下である場
合にはサイクルスリップ解除とする。

【００１６】また本発明は、監視区間を計数するバイナ
リカウンタと、前記バイナリカウンタのキャリー信号の
パルス幅を変換するパルス幅変換手段と、一監視区間内
のスリップ許容数の２倍の容量を有するとともに、前記
パルス幅変換手段の出力信号により初期値１にリセット
され、かつ前記自走クロックで動作する第１のリングカ
ウンタと、一監視区間内のスリップ許容数の２倍の容量
を有するとともに、前記パルス幅変換手段の出力信号に
より初期値として前記スリップ許容数にリセットされ、
かつ前記受信クロックで動作する第２のリングカウンタ
と、前記第１のリングカウンタの値と前記第２のリング
カウンタの値とを比較し、一監視区間内に両リングカウ
ンタの値が一致した場合にサイクルスリップ検出信号を
発生し、一監視区間内に両リングカウンタの値が一致し
ない場合にサイクルスリップ検出信号を解除する判定手
段と、を具備することを特徴とする。

【００１７】この発明によれば、自走クロックで動作す
る第１のリングカウンタのカウント値と、受信クロック
で動作する第２のリングカウンタのカウント値とは、監
視区間内に所定回数以上のサイクルスリップが生じると
一致し、その場合にスリップ検出となり、一方サイクル
スリップ発生回数が所定回数以下であると両カウント値
は一致せず、その場合にスリップ解除となる。

【００１８】また本発明は、受信クロックを自走クロッ
クでサンプリングするサンプリング手段と、前記サンプ
リング手段から出力された周期信号の正相および逆相の
両方エッジを検出するエッジ検出手段と、自走クロック
で動作し、そのカウント値があるしきい値よりも大きい
場合に前記エッジ検出手段の出力信号によりリセットさ
れるカウンタと、前記カウンタの値を前記エッジ検出手
段の出力信号により保持するラッチ手段と、前記ラッチ
手段により保持されたカウンタ値と、予め設定されたし
きい値とを比較し、前記カウンタ値がしきい値以下であ
る場合にサイクルスリップ検出信号を発生し、前記カウ
ンタ値がしきい値を超えた場合にサイクルスリップ検出
信号を解除する判定手段と、を具備することを特徴とす
る。

【００１９】この発明によれば、カウンタは、そのカウ
ント値があるしきい値よりも大きい場合にエッジ検出手
段の出力信号によりリセットされる。

【００２０】

【発明の実施の形態】以下、本発明にかかるサイクルス
リップ検出回路の実施の形態を、添付図面を参照して詳
細に説明する。

【００２１】実施の形態１．図１は、本発明の実施の形
態１にかかるサイクルスリップ検出回路の構成を示すブ
ロック図である。このサイクルスリップ検出回路は、ク
ロック源１、フリップフロップ回路（ＦＦ）２、エッジ
検出回路３、２つのカウンタ回路４，５、２つのラッチ
回路６，７および判定回路８を備えている。

【００２２】クロック源１は、自走クロックＳ１０を出
力する。フリップフロップ回路（ＦＦ）２は、自走クロ
ックＳ１０をサンプリングパルスとして、受信クロック
Ｓ１１をサンプリングする。エッジ検出回路３は、フリ
ップフロップ回路２の出力信号Ｓ１２の立ち上がりエッ
ジを検出する。

【００２３】第１のカウンタ回路４および第２のカウン
タ回路５は、それぞれ自走クロックＳ１０および受信ク
ロックＳ１１をカウントし、ともにエッジ検出回路３の
出力信号Ｓ１３によりリセットされる。第１のラッチ回
路６および第２のラッチ回路７は、エッジ検出回路３の
出力信号Ｓ１３をイネーブルとして、それぞれ第１のカ
ウンタ回路４および第２のカウンタ回路５の最大値をラ
ッチする。判定回路８は、第１のラッチ回路６の出力信
号Ｓ１４と第２のラッチ回路７の出力信号Ｓ１５との差
分と、予め設定されたしきい値ｍとを比較し、サイクル
スリップ検出信号Ｓ１６を出力する。

【００２４】つぎに、実施の形態１の作用について、図
２に示すタイムチャートを参照しながら説明する。受信
クロックＳ１１は、フリップフロップ回路２にて自走ク
ロックＳ１０によりサンプリングされる。フリップフロ
ップ回路２の出力信号Ｓ１２、すなわちエッジ検出回路
３の入力信号は、自走クロックＳ１０に同期しており、
その信号Ｓ１２の１周期分がサイクルスリップ１回分に
相当する。第１のカウンタ回路４は、エッジ検出回路３
の出力信号Ｓ１３の入力によりリセットされ、自走クロ
ックＳ１０のカウントをその初期値（ゼロ）から開始す
る。従って、第１のカウンタ回路４の、リセットされる
までの最大カウント値が、サイクルスリップ１回分のカ
ウント数（周期）となる。

【００２５】第２のカウンタ回路５は、エッジ検出回路
３の出力信号Ｓ１３の入力によりリセットされ、受信ク
ロックＳ１１のカウントをその初期値（ゼロ）から開始
する。第１のカウンタ回路４および第２のカウンタ回路
５のそれぞれの最大値は、第１のラッチ回路６および第
２のラッチ回路７によりラッチされ、判定回路８に入力
される。判定回路８は、第１のカウンタ回路４の最大値
と第２のカウンタ回路５の最大値との差分がしきい値ｍ
を超えた場合にはサイクルスリップ検出とし、一方、そ
の差分がしきい値ｍ以下の場合にはサイクルスリップ解
除とするサイクルスリップ検出信号Ｓ１６を生成し、そ
れを出力する。なお、図２において「保護出力」とある
のは、図１に示す構成に、後述するような保護回路を設
けた場合の出力を表している。

【００２６】実施の形態１によれば、受信クロックＳ１
１をフリップフロップ回路２にて自走クロックＳ１０に
よりサンプリングし、エッジ検出回路３により、フリッ
プフロップ回路２の出力信号Ｓ１２の立ち上がりエッジ
を検出し、２つのカウンタ回路４，５をそれぞれ自走ク
ロックＳ１０および受信クロックＳ１１で動作させ、そ
れら２つのカウンタ回路４，５の各カウント値の最大値
をそれぞれ２つのラッチ回路６，７でラッチし、判定回
路８により、ラッチ回路６，７の出力どうしの差分と、
予め設定されたしきい値ｍとを比較し、その差分がしき
い値ｍを超える場合にサイクルスリップ検出とし、しき
い値ｍ以下である場合にサイクルスリップ解除とするた
め、非同期時のサイクルスリップを検出することができ
る。

【００２７】実施の形態２．図３は、本発明の実施の形
態２にかかるサイクルスリップ検出回路の構成を示すブ
ロック図である。このサイクルスリップ検出回路は、自
走クロックＳ２０を出力するクロック源９、自走クロッ
クＳ２０をサンプリングパルスとして、受信クロックＳ
２１をサンプリングするフリップフロップ回路１０、フ
リップフロップ回路１０の出力信号Ｓ２２の立ち上がり
エッジを検出するエッジ検出回路１１を備えている。

【００２８】また、サイクルスリップ検出回路は、自走
クロックＳ２０をカウントし、かつエッジ検出回路１１
の出力信号Ｓ２３によりリセットされるカウンタ回路１
２、エッジ検出回路１１の出力信号Ｓ２３をイネーブル
として、カウンタ回路１２の最大値をラッチするラッチ
回路１３、およびラッチ回路１３の出力信号Ｓ２４の値
と、予め設定されたしきい値ｍとを比較し、サイクルス
リップ検出信号Ｓ２５を出力する判定回路１４を備えて
いる。

【００２９】つぎに、実施の形態２の作用について、図
６に示すタイムチャートを参照しながら説明する。受信
クロックＳ２１は、フリップフロップ回路１０にて自走
クロックＳ２０によりサンプリングされる。フリップフ
ロップ回路１０から出力される信号Ｓ２２、すなわちエ
ッジ検出回路１１の入力信号は、自走クロックＳ２０に
同期しており、その信号Ｓ２２の１周期分がサイクルス
リップ１回分に相当する。エッジ検出回路１１は、フリ
ップフロップ回路１０の出力信号Ｓ２２の立ち上がりエ
ッジを検出する。

【００３０】カウンタ回路１２は、エッジ検出回路１１
の出力信号Ｓ２３の入力によりリセットされ、自走クロ
ックＳ２０のカウントをその初期値（ゼロ）から開始す
る。従って、カウンタ回路１２の、リセットされるまで
の最大カウント値が、サイクルスリップ１回分のカウン
ト数（周期）となる。カウンタ回路１２の最大値は、ラ
ッチ回路１３によりラッチされ、判定回路１４に入力さ
れる。判定回路１４は、カウンタ回路１２の最大値がし
きい値ｍ以下の場合にはサイクルスリップ検出とし、一
方、しきい値ｍを超える場合にはサイクルスリップ解除
とするサイクルスリップ検出信号Ｓ２５を生成し、それ
を出力する。なお、図６において「保護出力Ｓ２６」と
あるのは、図３に示す構成に、後述するような保護回路
を設けた場合の出力を表している。

【００３１】図４は、図３に示すサイクルスリップ検出
回路に保護回路２１および選択回路２２を付加した構成
を示すブロック図である。保護回路２１は、Ｋ段シフト
レジスタで構成されており、判定回路１４から出力され
た１監視区間のサイクルスリップ検出信号Ｓ２５がｋ回
連続で発出した場合にサイクルスリップ検出警報を発出
する。また選択回路２２は、判定回路１４から出力され
たサイクルスリップ検出信号Ｓ２５、および前記サイク
ルスリップ検出警報のいずれか一方を選択して出力す
る。

【００３２】図５は、図３に示すサイクルスリップ検出
回路に保護回路を設けた場合の変形例である。このサイ
クルスリップ検出回路は、図３に示すサイクルスリップ
検出回路と同様に、受信クロックを自走クロックにより
サンプリングして得られた周期信号の立ち上がりエッジ
を検出する。そして、図５に示すサイクルスリップ検出
回路は、図３に示す回路のカウンタ回路１２とラッチ回
路１３と判定回路１４の代わりに、自走クロックをカウ
ントし、かつエッジ検出結果によりリセットされるカウ
ンタ回路２３と、その最大カウント値ｎに対して発出条
件（例えばｎ≦ｍｄ（ｄは係数）とする）および解除条
件（例えばｎ≧ｍｃ（ｃは係数）とする）をそれぞれ設
定する発出手段２４および解除手段２５と、保護回路２
６と、論理和ゲート２７と、ＪＫフリップフロップ回路
２８をさらに備えている。

【００３３】発出手段２４は、発出条件に合致した時に
保護回路２６に信号を出力し、その出力信号、すなわち
保護回路２６に入力される信号に対して、保護回路２６
はＫ段の保護をとった後、ＪＫフリップフロップ回路２
８から判定結果としてサイクルスリップ検出警報が出力
される。一方、解除手段２５において解除条件に合致し
た信号が生成されると、ＪＫフリップフロップ回路２８
はサイクルスリップ検出警報を強制的に解除する。ま
た、このサイクルスリップ検出回路では、カウンタ２３
が動作しない場合、図示しない外部回路から断検出結果
が入力され、ＪＫフリップフロップ回路２８においてサ
イクルスリップ検出警報を強制的に発出するようになっ
ている。従って、ＪＫフリップフロップ回路２８および
論理和ゲート２７は、強制発出手段としての機能を備え
ている。

【００３４】実施の形態２によれば、受信クロックＳ２
１をフリップフロップ回路１０にて自走クロックＳ２０
によりサンプリングし、エッジ検出回路１１により、フ
リップフロップ回路１０の出力信号の立ち上がりエッジ
を検出し、カウンタ回路１２を自走クロックＳ２０で動
作させ、ラッチ回路１３により、カウンタ回路１２のカ
ウント値の最大値をラッチし、判定回路１４により予め
設定されたしきい値ｍとカウント値の最大値とを比較
し、カウント値の最大値がしきい値ｍ以下の場合にはサ
イクルスリップ検出とし、しきい値ｍを超えた場合にサ
イクルスリップ解除とするため、非同期時のサイクルス
リップを検出することができる。

【００３５】また実施の形態２において、保護回路２
１，２６を設け、１監視区間のサイクルスリップ検出信
号がｋ回連続で発出した場合にサイクルスリップ検出警
報として発出するようにすれば、検出誤差を少なくする
ことができる。また、外部回路からの断検出結果で強制
的にサイクルスリップ検出警報を発出するようにすれ
ば、自走クロック計数用のカウンタ回路２３が動作しな
い場合でもサイクルスリップ検出警報を発出することが
できる。

【００３６】実施の形態３．つぎに、図３に示すサイク
ルスリップ検出回路において、エッジ検出回路１１がフ
リップフロップ回路１０の出力信号の立ち上がりと立ち
下がりの両方を検出する場合について説明する。サイク
ルスリップ検出回路の構成は図３に示す構成と同じであ
るので、説明を省略する。なお以下の作用の説明におい
ては、図３と同じ符号を用いて説明する。

【００３７】つぎに、実施の形態３の作用について、図
３および図７に示すタイムチャートを参照しながら説明
する。受信クロックＳ１２１は、フリップフロップ回路
１０にて自走クロックＳ１２０によりサンプリングされ
る。フリップフロップ回路１０から出力される信号Ｓ１
２２、すなわちエッジ検出回路１１の入力信号は、自走
クロックＳ１２０に同期しており、その信号Ｓ１２２の
１周期分がサイクルスリップ１回分に相当する。エッジ
検出回路１１は、フリップフロップ回路１０の出力信号
Ｓ１２２の立ち上がりエッジおよび立ち下がりエッジを
検出する。

【００３８】カウンタ回路１２は、エッジ検出回路１１
の出力信号Ｓ１２３の入力によりリセットされ、自走ク
ロックＳ１２０のカウントをその初期値（ゼロ）から開
始する。従って、カウンタ回路１２の、リセットされる
までの最大カウント値が、サイクルスリップ１／２（２
分の１）回分のカウント数（周期）となる。カウンタ回
路１２の最大値は、ラッチ回路１３によりラッチされ、
判定回路１４に入力される。判定回路１４は、カウンタ
回路１２の最大値がしきい値ｍの１／２の値（ｍ／２）
以下の場合にはサイクルスリップ検出とし、一方、ｍ／
２を超える場合にはサイクルスリップ解除とするサイク
ルスリップ検出信号Ｓ１２５を生成し、それを出力す
る。なお、図７において「保護出力Ｓ１２６」とあるの
は、上述したような保護回路を設けた場合の出力を表し
ている。

【００３９】実施の形態３によれば、エッジ検出回路が
両相エッジ検出を行うようになっているため、監視周期
が上述した実施の形態１および実施の形態２の１／２と
なり、高速化を図ることができる。

【００４０】実施の形態４．図８は、本発明の実施の形
態４にかかるサイクルスリップ検出回路の構成を示すブ
ロック図である。このサイクルスリップ検出回路は、図
３に示すサイクルスリップ検出回路において、カウンタ
回路１２の代わりに、ダウンカウンタ３２を用いたもの
であり、その他の構成は図３に示す構成と同じであるの
で、同一の符号を付して説明を省略する。

【００４１】つぎに、実施の形態４の作用について、図
９に示すタイムチャートを参照しながら説明する。受信
クロックＳ３１は、フリップフロップ回路１０にて自走
クロックＳ３０によりサンプリングされる。フリップフ
ロップ回路１０から出力された信号Ｓ３２、すなわちエ
ッジ検出回路１１の入力信号は、自走クロックＳ３０に
同期しており、その信号Ｓ３２の１周期分がサイクルス
リップ１回分に相当する。エッジ検出回路１１は、フリ
ップフロップ回路１０の出力信号Ｓ３２の立ち上がりエ
ッジを検出する。

【００４２】ダウンカウンタ回路３２は、エッジ検出回
路１１の出力信号Ｓ３３の入力により、［ｍ＋ｎ＋１］
で表される初期値にプリセットされ、自走クロックＳ３
０に対してその初期値からカウントダウンを開始する。
ここで、ｍは監視周期であり、ｎは検出誤差である。ダ
ウンカウンタ回路３２の最大値は、ラッチ回路１３によ
りラッチされ、判定回路１４に入力される。判定回路１
４は、ラッチ回路１３の出力値（図９ではｎ１）がゼロ
になる（すなわちｎ１＝０）か、または［２ｎ＋１］を
超える（すなわちｎ１＞２ｎ＋１）場合にはサイクルス
リップ検出とし、一方、ｎ１が１以上［２ｎ＋１］以下
である（すなわち１≦ｎ１≦２ｎ＋１）場合にはサイク
ルスリップ解除とするサイクルスリップ検出信号Ｓ３５
を生成し、それを出力する。なお、図９において「保護
出力」とあるのは、上述したような保護回路を設けた場
合の出力を表している。

【００４３】実施の形態４によれば、受信クロックＳ３
１をフリップフロップ回路１０にて自走クロックＳ２０
によりサンプリングし、エッジ検出回路１１により、フ
リップフロップ回路１０の出力信号の立ち上がりエッジ
を検出し、ダウンカウンタ回路３２を自走クロックＳ３
０で動作させ、ラッチ回路１３により、ダウンカウンタ
回路３２のカウント値の最大値をラッチし、判定回路１
４によりその最大値がゼロまたは［２ｎ＋１］を超える
場合（ｎ：検出誤差）にはサイクルスリップ検出とし、
一方、１以上［２ｎ＋１］以下である場合にはサイクル
スリップ解除とするため、非同期時のサイクルスリップ
を検出することができる。

【００４４】実施の形態５．図１０は、本発明の実施の
形態５にかかるサイクルスリップ検出回路の構成を示す
ブロック図である。このサイクルスリップ検出回路は、
自走クロックＳ４０を出力するクロック源３５、自走ク
ロックＳ４０をサンプリングパルスとして、受信クロッ
クＳ４１をサンプリングするフリップフロップ回路３
６、フリップフロップ回路３６の出力信号Ｓ４２の立ち
上がりエッジを検出するエッジ検出回路３７を備えてい
る。

【００４５】また、サイクルスリップ検出回路は、自走
クロックＳ４０をカウントし、かつエッジ検出回路１１
の出力信号Ｓ４３によりリセットされるとともに、受信
クロックＳ４１によりアップダウンが制御されるアップ
ダウンカウンタ回路３８、エッジ検出回路３７の出力信
号Ｓ４３をイネーブルとして、アップダウンカウンタ回
路３８の最大値をラッチするラッチ回路３９、およびラ
ッチ回路３９の出力信号Ｓ４４の値と、予め設定された
しきい値ｎとを比較し、サイクルスリップ検出信号Ｓ４
５を出力する判定回路４０を備えている。

【００４６】つぎに、実施の形態５の作用について、図
３７に示すタイムチャートを参照しながら説明する。受
信クロックＳ４１は、フリップフロップ回路３６にて自
走クロックＳ４０によりサンプリングされる。フリップ
フロップ回路３６から出力される信号Ｓ４２、すなわち
エッジ検出回路３７の入力信号は、自走クロックＳ４０
に同期しており、その信号Ｓ４２の１周期分がサイクル
スリップ１回分に相当する。エッジ検出回路３７は、フ
リップフロップ回路３６の出力信号Ｓ４２の立ち上がり
エッジを検出する。

【００４７】アップダウンカウンタ回路３８は、エッジ
検出回路３７の出力信号Ｓ４３の入力によりリセットさ
れ、自走クロックＳ４０のカウントをその初期値（ゼ
ロ）から開始する。その際、アップダウンカウンタ回路
３８は、受信クロックＳ４１によりアップダウンが制御
され、図１２に示すように、再度リセットされるまで減
算行程と加算行程を１回づつたどる。サイクルスリップ
１回分のアップダウンカウンタ回路３８の最大値Ｑは、
ラッチ回路３９によりラッチされ、判定回路４０に入力
される。判定回路４０は、監視区間ｍに対して、アップ
ダウンカウンタ回路３８の最大値Ｑが［ｍ−ｎ］以下で
ある（すなわちＱ≦ｍ−ｎ）か、または［ｍ＋ｎ］以上
である（すなわちＱ≧ｍ＋ｎ）場合にはサイクルスリッ
プ検出とし、一方、［ｍ−ｎ］以上でかつ［ｍ＋ｎ］以
下である（すなわちｍ−ｎ≦Ｑ≦ｍ＋ｎ）場合にはサイ
クルスリップ解除とするサイクルスリップ検出信号Ｓ４
５を生成し、それを出力する。なお、図１１において
「保護出力」とあるのは、上述したような保護回路を設
けた場合の出力を表している。

【００４８】実施の形態５によれば、アップダウンカウ
ンタ回路３８を自走クロックＳ４０で動作させ、受信ク
ロックＳ４１により、そのカウンタ回路３８のアップダ
ウンを制御し、判定回路４０により、しきい値ｎおよび
監視区間ｍに対して、カウンタ回路３８の最大値Ｑが
［ｍ−ｎ］以下または［ｍ＋ｎ］以上である場合にはサ
イクルスリップ検出とし、一方［ｍ−ｎ］以上［ｍ＋
ｎ］以下である場合にはサイクルスリップ解除とするた
め、非同期時のサイクルスリップを検出することができ
る。

【００４９】実施の形態６．図１３は、本発明の実施の
形態６にかかるサイクルスリップ検出回路の構成を示す
ブロック図である。このサイクルスリップ検出回路は、
クロック源４１、監視区間を計数するバイナリカウンタ
４２、バイナリカウンタ４２のキャリー信号のパルス幅
を変換するパルス幅変換手段である２ビットマスク生成
回路４３、２つのフリップフロップ回路４４，４９、エ
ッジ検出回路４５、自走クロックＳ５０で動作する第１
のリングカウンタ回路４６、受信クロックＳ５１で動作
する第２のリングカウンタ回路４７、および判定回路４
８を備えている。

【００５０】つぎに、実施の形態６の作用について、図
１４に示すタイムチャートを参照しながら説明する。監
視区間をｍ、しきい値をｎとすると、第１のリングカウ
ンタ４６は容量が２ｎであり、プリセット時に初期値１
が与えられる。また、第２のリングカウンタ４７は容量
が２ｎであり、プリセット時に初期値ｎが与えられる。
これらリングカウンタ４６，４７およびバイナリカウン
タ４２は同時にカウントを開始する。そして、サイクル
スリップ１回につき第１のリングカウンタ４６の出力値
Ｓ５２と第２のリングカウンタ４７の出力値Ｓ５３との
差は１ずつ減算される。

【００５１】監視区間内のサイクルスリップの発生回数
がｎ回以下であると、２つのリングカウンタ４６，４７
の各出力値Ｓ５２，Ｓ５３は一致せずにリセットされ
る。この場合、判定回路４８はサイクルスリップ警報を
発出しない。一方、監視区間内にｎ回以上のサイクルス
リップが発生する場合には、２つのリングカウンタ４
６，４７の各出力値Ｓ５２，Ｓ５３が一致した時点で、
判定回路４８からサイクルスリップ警報が発出される。
そして、その判定結果は、フリップフロップ回路４９に
おいて自走クロックＳ５０によりリタイミングされた後
に、サイクルスリップ検出信号Ｓ５５として出力され
る。

【００５２】実施の形態６によれば、監視区間をｍ、し
きい値をｎとした場合、自走クロックＳ５０で動作し、
容量が２ｎで初期値１のリングカウンタ４６のカウント
値と、受信クロックＳ５１で動作し、容量が２ｎで初期
値ｎのリングカウンタ４７のカウント値とは、監視区間
ｍ内にｎ回以上のサイクルスリップが生じると一致し、
その場合にサイクルスリップ検出となり、一方サイクル
スリップ発生回数がｎ回以下であると両カウント値は一
致せず、その場合にサイクルスリップ解除となるため、
非同期時のサイクルスリップを検出することができる。

【００５３】実施の形態７．図１５は、本発明の実施の
形態７にかかるサイクルスリップ検出回路の構成を示す
ブロック図である。このサイクルスリップ検出回路は、
自走クロックＳ６０を出力するクロック源５０、自走ク
ロックＳ６０をサンプリングパルスとして、受信クロッ
クＳ６１をサンプリングするフリップフロップ回路５
１、フリップフロップ回路５１の出力信号Ｓ６２の立ち
上がりエッジおよび立ち下がりエッジを検出する両相エ
ッジ検出回路５２、自走クロックＳ６０をカウントし、
かつ論理積ゲート５３により両相エッジ検出回路５２の
出力信号Ｓ６３と自ら出力する制御信号Ｓ６４との論理
積をとった信号によりリセットされるカウンタ回路５
４、論理積ゲート５３の出力信号をイネーブルとして、
カウンタ回路５４の最大値をラッチするラッチ回路５
５、およびラッチ回路５５の出力信号Ｓ６６の値と、予
め設定されたしきい値ｍとを比較し、サイクルスリップ
検出信号Ｓ６７を出力する判定回路５６を備えている。

【００５４】つぎに、実施の形態７の作用について、図
１６に示すタイムチャートを参照しながら説明する。受
信クロックＳ６１は、フリップフロップ回路５１にて自
走クロックＳ６０によりサンプリングされる。両相エッ
ジ検出回路５２は、フリップフロップ回路５１の出力信
号Ｓ６２の立ち上がりエッジおよび立ち下がりエッジを
検出する。カウンタ回路５４は、自走クロックＳ６０の
カウントをその初期値（ゼロ）から開始する。

【００５５】カウンタ回路５４は、そのカウンタ値がゼ
ロ〜ｎＬ（ｎＬ≪ｍ）の時に相対的に電位レベルが低い
「Ｌ（ロー）」、それ以外の時に相対的に電位レベルが
高い「Ｈ（ハイ）」となる制御信号Ｓ６４を出力するよ
うに論理構成されている。そして、カウンタ回路５４の
プリセット入力Ｓ６５は、両相エッジ検出回路５２の出
力信号Ｓ６３と、カウンタ回路５４が出力した制御信号
Ｓ６４との論理積をとる構成となっている。このように
論理積ゲート５３を設けていることによって、例えば受
信クロックＳ６１にジッタ等の周波数誤差成分が生じて
おり、それに起因して両相エッジ検出回路５２の出力信
号Ｓ６３が小間隔でパルス列を発生してしまっても、カ
ウンタ回路５４が頻繁にリセットしまうのを防いでい
る。

【００５６】カウンタ回路５４の、リセットされるまで
の最大カウント値Ｓ６６は、ラッチ回路５５によりラッ
チされ、判定回路５６に入力される。判定回路５６は、
カウンタ回路５４の最大値がしきい値ｍの１／２の値
（ｍ／２）以下の場合にはサイクルスリップ検出とし、
一方、ｍ／２を超える場合にはサイクルスリップ解除と
するサイクルスリップ検出信号Ｓ６７を生成し、それを
出力する。

【００５７】実施の形態７によれば、カウンタ回路５４
は、そのカウント値がゼロ〜ｎＬ（ｎＬ≪ｍ）の時に
「Ｌ」、それ以外の時に「Ｈ」となる制御信号Ｓ６４を
出力し、その制御信号Ｓ６４と、両相エッジ検出回路５
２の出力信号Ｓ６３との論理積をカウンタ回路５４のプ
リセット入力とするため、受信クロックＳ６１にジッタ
等の周波数誤差成分が生じている場合であっても、安定
にサイクルスリップを検出することができる。

【００５８】以上において本発明は、上述した各実施の
形態の構成に限定されず、種々設計変更可能であること
は勿論である。また、上述した各実施の形態において、
受信クロックの周波数が、クロック源５７から出力され
た自走クロックの周波数のＮ倍である場合には、図１７
に示すように、受信クロックの周波数を１／Ｎ分周器５
８により分周してから、上記各実施の形態のサイクルス
リップ検出回路５９に入力させる構成としてもよい。

【００５９】

【発明の効果】以上、説明したとおり、本発明によれ
ば、受信クロックをサンプリング手段にて自走クロック
によりサンプリングし、エッジ検出手段により、サンプ
リング手段の出力信号のエッジを検出し、２つのカウン
タをそれぞれ自走クロックおよび受信クロックで動作さ
せ、それら２つのカウンタの各カウント値の最大値をそ
れぞれ２つのラッチ手段でラッチし、判定手段により、
各ラッチ手段の出力どうしの差分と、予め設定されたし
きい値とを比較し、その差分がしきい値を超える場合に
サイクルスリップ検出とし、しきい値以下である場合に
サイクルスリップ解除とするため、非同期時のサイクル
スリップを検出することができる。

【００６０】つぎの発明によれば、受信クロックをサン
プリング手段にて自走クロックによりサンプリングし、
エッジ検出手段により、サンプリング手段の出力信号の
エッジを検出し、カウンタを自走クロックで動作させ、
ラッチ手段により、カウンタのカウント値の最大値をラ
ッチし、判定手段により予め設定されたしきい値とカウ
ント値の最大値とを比較し、カウント値の最大値がしき
い値以下の場合にはサイクルスリップ検出とし、しきい
値を超えた場合にサイクルスリップ解除とするため、非
同期時のサイクルスリップを検出することができる。

【００６１】つぎの発明によれば、エッジ検出手段が両
相エッジ検出を行うようになっているため、サイクルス
リップの監視周期が上述した発明の１／２となり、高速
化を図ることができる。

【００６２】つぎの発明によれば、保護手段により、１
監視区間にサイクルスリップ検出信号が所定回数連続で
発出された場合にサイクルスリップ検出警報が発出され
るため、検出誤差を少なくすることができる。また、強
制発出手段により、カウンタが動作しない場合でもサイ
クルスリップ検出警報を発出することができる。

【００６３】つぎの発明によれば、アップダウンカウン
タを自走クロックで動作させ、受信クロックにより、そ
のアップダウンカウンタのアップダウンを制御し、判定
手段により、カウンタ回路３８の最大値Ｑが、監視区間
値からしきい値を減じた値以下、または監視区間値にし
きい値を加えた値以上である場合にはサイクルスリップ
検出とし、一方監視区間値からしきい値を減じた値以上
で、かつ監視区間値にしきい値を加えた値以下である場
合にはサイクルスリップ解除とするため、非同期時のサ
イクルスリップを検出することができる。

【００６４】つぎの発明によれば、自走クロックで動作
する第１のリングカウンタのカウント値と、受信クロッ
クで動作する第２のリングカウンタのカウント値とは、
監視区間内に所定回数以上のサイクルスリップが生じる
と一致し、その場合にスリップ検出となり、一方サイク
ルスリップ発生回数が所定回数以下であると両カウント
値は一致せず、その場合にスリップ解除となるため、非
同期時のサイクルスリップを検出することができる。

【００６５】つぎの発明によれば、カウンタは、そのカ
ウント値があるしきい値よりも大きい場合にエッジ検出
手段の出力信号によりリセットされるため、受信クロッ
クにジッタ等の周波数誤差成分が生じている場合であっ
ても、安定にサイクルスリップを検出することができ
る。

【図面の簡単な説明】

【図１】 本発明の実施の形態１にかかるサイクルスリ
ップ検出回路の構成を示すブロック図である。

【図２】 実施の形態１のサイクルスリップ検出回路の
動作タイミングを示すタイムチャートである。

【図３】 本発明の実施の形態２にかかるサイクルスリ
ップ検出回路の構成を示すブロック図である。

【図４】 実施の形態２の変形例を示すブロック図であ
る。

【図５】 実施の形態２の変形例を示すブロック図であ
る。

【図６】 実施の形態２のサイクルスリップ検出回路の
動作タイミングを示すタイムチャートである。

【図７】 本発明の実施の形態３にかかるサイクルスリ
ップ検出回路の動作タイミングを示すタイムチャートで
ある。

【図８】 本発明の実施の形態４にかかるサイクルスリ
ップ検出回路の構成を示すブロック図である。

【図９】 実施の形態４のサイクルスリップ検出回路の
動作タイミングを示すタイムチャートである。

【図１０】 本発明の実施の形態５にかかるサイクルス
リップ検出回路の構成を示すブロック図である。

【図１１】 実施の形態５のサイクルスリップ検出回路
の動作タイミングを示すタイムチャートである。

【図１２】 そのサイクルスリップ検出回路のアップダ
ウンカウンタ回路の作用を説明するためのタイムチャー
トである。

【図１３】 本発明の実施の形態６にかかるサイクルス
リップ検出回路の構成を示すブロック図である。

【図１４】 実施の形態６のサイクルスリップ検出回路
の動作タイミングを示すタイムチャートである。

【図１５】 本発明の実施の形態７にかかるサイクルス
リップ検出回路の構成を示すブロック図である。

【図１６】 実施の形態７のサイクルスリップ検出回路
の動作タイミングを示すタイムチャートである。

【図１７】 本発明にかかるサイクルスリップ検出回路
の他の構成を示すブロック図である。

【図１８】 従来における検出回路の構成を示すブロッ
ク図である。

【符号の説明】

１，９，３５，４１，５０，５７ クロック源、２，１
０，３６，５１ フリップフロップ回路（サンプリング
手段）、４４，４９ フリップフロップ回路、３，１
１，３７，４５ エッジ検出回路（エッジ検出手段）、
４，５，１２，２３，５４ カウンタ回路、６，７，１
３，３９，５５ ラッチ回路（ラッチ手段）、８，１
４，４０，４８，５６ 判定回路（判定手段）、２１，
２６ 保護回路、２２ 選択回路、２４ 発出手段、２
５ 解除手段、２７ 論理和ゲート（強制発出手段）、
２８ ＪＫフリップフロップ回路（強制発出手段）、３
２ ダウンカウンタ回路、３８ アップダウンカウンタ
回路、４２ バイナリカウンタ回路、４３ ２ビットマ
スク生成回路（パルス幅変換手段）、４６，４７ リン
グカウンタ回路、５２ 両相エッジ検出回路（エッジ検
出手段）、５３ 論理積ゲート、５８ 分周器、５９
サイクルスリップ検出回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 受信クロックを自走クロックでサンプリ
   ングするサンプリング手段と、 前記サンプリング手段から出力された周期信号のエッジ
   を検出するエッジ検出手段と、 前記エッジ検出手段の出力信号によりリセットされ、か
   つ前記自走クロックで動作する第１のカウンタと、 前記エッジ検出手段の出力信号によりリセットされ、か
   つ前記受信クロックで動作する第２のカウンタと、 前記第１のカウンタの値を前記エッジ検出手段の出力信
   号により保持する第１のラッチ手段と、 前記第２のカウンタの値を前記エッジ検出手段の出力信
   号により保持する第２のラッチ手段と、 前記第１のラッチ手段および前記第２のラッチ手段によ
   りそれぞれ保持された各カウンタ値の差分と、予め設定
   されたしきい値とを比較し、前記差分がしきい値を超え
   た場合にサイクルスリップ検出信号を発生し、前記差分
   がしきい値以下となる場合にサイクルスリップ検出信号
   を解除する判定手段と、 を具備することを特徴とするサイクルスリップ検出回
   路。
2. 【請求項２】 受信クロックを自走クロックでサンプリ
   ングするサンプリング手段と、 前記サンプリング手段から出力された周期信号のエッジ
   を検出するエッジ検出手段と、 前記エッジ検出手段の出力信号によりリセットされ、か
   つ前記自走クロックで動作するカウンタと、 前記カウンタの値を前記エッジ検出手段の出力信号によ
   り保持するラッチ手段と、 前記ラッチ手段により保持されたカウンタ値と、予め設
   定されたしきい値とを比較し、前記カウンタ値がしきい
   値以下である場合にサイクルスリップ検出信号を発生
   し、前記カウンタ値がしきい値を超えた場合にサイクル
   スリップ検出信号を解除する判定手段と、 を具備することを特徴とするサイクルスリップ検出回
   路。
3. 【請求項３】 前記エッジ検出手段は、前記サンプリン
   グ手段より出力された周期信号の正相および逆相の両エ
   ッジを検出することを特徴とする請求項２に記載のサイ
   クルスリップ検出回路。
4. 【請求項４】 前記判定手段から所定回数のサイクルス
   リップ検出信号が出力された時にサイクルスリップ検出
   警報を出力する保護手段と、 前記判定手段から出力されるサイクルスリップ検出信
   号、および前記保護手段から出力されるサイクルスリッ
   プ検出警報のいずれか一方を選択して出力する選択手段
   と、 外部回路からクロック断信号が入力されるとサイクルス
   リップ検出信号を発出する強制発出手段と、 をさらに具備することを特徴とする請求項２または３に
   記載のサイクルスリップ検出回路。
5. 【請求項５】 受信クロックを自走クロックでサンプリ
   ングするサンプリング手段と、 前記サンプリング手段から出力された周期信号のエッジ
   を検出するエッジ検出手段と、 前記エッジ検出手段の出力信号によりリセットされると
   ともに、前記受信クロックによりカウント方向が制御さ
   れ、かつ前記自走クロックで動作するアップダウンカウ
   ンタと、 前記アップダウンカウンタの値を前記エッジ検出手段の
   出力信号により保持するラッチ手段と、 前記ラッチ手段により保持されたカウンタ値と、予め設
   定されたしきい値とを比較し、前記カウンタ値が、監視
   区間値からしきい値を減じた値以下または監視区間値に
   しきい値を加えた値以上である場合にサイクルスリップ
   検出信号を発生し、前記カウンタ値が、監視区間値から
   しきい値を減じた値以上で、かつ監視区間値にしきい値
   を加えた値以下である場合にサイクルスリップ検出信号
   を解除する判定手段と、 を具備することを特徴とするサイクルスリップ検出回
   路。
6. 【請求項６】 監視区間を計数するバイナリカウンタ
   と、 前記バイナリカウンタのキャリー信号のパルス幅を変換
   するパルス幅変換手段と、 一監視区間内のスリップ許容数の２倍の容量を有すると
   ともに、前記パルス幅変換手段の出力信号により初期値
   １にリセットされ、かつ前記自走クロックで動作する第
   １のリングカウンタと、 一監視区間内のスリップ許容数の２倍の容量を有すると
   ともに、前記パルス幅変換手段の出力信号により初期値
   として前記スリップ許容数にリセットされ、かつ前記受
   信クロックで動作する第２のリングカウンタと、 前記第１のリングカウンタの値と前記第２のリングカウ
   ンタの値とを比較し、一監視区間内に両リングカウンタ
   の値が一致した場合にサイクルスリップ検出信号を発生
   し、一監視区間内に両リングカウンタの値が一致しない
   場合にサイクルスリップ検出信号を解除する判定手段
   と、 を具備することを特徴とするサイクルスリップ検出回
   路。
7. 【請求項７】 受信クロックを自走クロックでサンプリ
   ングするサンプリング手段と、 前記サンプリング手段から出力された周期信号の正相お
   よび逆相の両方エッジを検出するエッジ検出手段と、 自走クロックで動作し、そのカウント値があるしきい値
   よりも大きい場合に前記エッジ検出手段の出力信号によ
   りリセットされるカウンタと、 前記カウンタの値を前記エッジ検出手段の出力信号によ
   り保持するラッチ手段と、 前記ラッチ手段により保持されたカウンタ値と、予め設
   定されたしきい値とを比較し、前記カウンタ値がしきい
   値以下である場合にサイクルスリップ検出信号を発生
   し、前記カウンタ値がしきい値を超えた場合にサイクル
   スリップ検出信号を解除する判定手段と、 を具備することを特徴とするサイクルスリップ検出回
   路。